JP6310782B2 - 半導体装置の製造方法およびプログラム - Google Patents

Description

本発明は、半導体装置の製造方法に関し、特に、バーンインテスト工程を含む半導体装置の製造方法および当該製造方法の実施の際に利用するプログラムに適用して有効な技術に関するものである。

半導体装置の製造工程には、主に半導体装置の初期不良を排除する目的で、例えば、半導体装置に所定の時間、高温および高電圧の負荷を印加するバーンイン（以下では「ＢＩ」と記載する場合がある）テスト（加速試験）を含むテスト工程が備わっている。

例えば、特表２００８−５４４２１３号公報（特許文献１）には、何らかの情報に基づき、半導体ウエハ上のチップを２分類し、一方はストレステストの時間を長くとり、一方は短くする技術が記載されている。また、非特許文献１には、過去のバーンインテストの結果から、主成分分析によりバーンインのＦａｉｌ時間を推定し、バーンインの時間を最適な値に設定する技術が記載されている。また、非特許文献２には、短時間のバーンインテストの結果を分析して、追加のバーンインを実施するか否かをロット毎に決定する技術が記載されている。

特表２００８−５４４２１３号公報

A.Nahar, R.Daasch, S.Subramaniam, "Burn-In Reduction Using Principal Component Analysis", IEEE International Test Conference 2005 N.Sumikawa, L.-C.Wang, M.S.Abadir, "An Experiment of Burn-In Time Reduction Based On Parametric Test Analysis", IEEE International Test Conference 2012

バーンインテストは、実施に長時間を要し、コスト面でも全体のテストコストの中で特に大きな部分を占めるものであるため、コスト削減の要望は強い。

これに対し、例えば、特許文献１に記載された技術によれば、ストレステストの時間を適切に調節して、ストレステストの効率化を図ることが可能であるが、ストレステスト自体は省略することができず、必ず実施する必要がある。また、ウエハ上のチップを２分類する際に、どのように分類するかの技術については特に説明されていない。同様に、非特許文献１に記載された技術においても、バーンインの時間を最適にしているのみであり、バーンイン自体を省略することはできない。非特許文献２に記載された技術においても、短時間のバーンインの実施は必要である。

このように、特許文献１や、非特許文献１、２に記載された技術では、バーンインテスト自体を不要として省略することまではできないという課題を有する。

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

代表的な実施の形態による半導体装置の製造方法は、プローブテスト工程での計測データに基づいて、半導体チップ毎にバーンインテストの要否を判別する工程を有している。組立工程では、半導体チップから組み立てられたパッケージについて、バーンインテストの要否を判別する工程での判別結果に基づいて、バーンインテストが必要と判別された半導体チップからなるパッケージを含む第１のロットと、バーンインテストが不要と判別された半導体チップからなるパッケージを含む第２のロットとに分ける。バーンインテスト工程では、第１のロットに含まれるパッケージについてのみバーンインテストを行うものである。

前記の代表的な実施の形態によれば、一部もしくは全部のロットについてバーンインテスト工程を省略することができる。

実施の形態１の半導体装置の製造方法における処理例について概要を示したフロー図である。 実施の形態１におけるバーンイン要否判別処理の例について概要を示したフロー図である。 実施の形態１における判別モデルを作成する学習処理の全体の流れの例について概要を示したフロー図である。 実施の形態１におけるデータ学習処理の例について概要を示したフロー図である。 （ａ）〜（ｆ）は、実施の形態１におけるプローブテストでの各テスト項目と、バーンインテストの結果との関連度の算出例について示した図である。 実施の形態１における複数のテスト項目から判別モデルを作成する例について概要を示した図である。 実施の形態２の半導体装置の製造方法における処理例について概要を示したフロー図である。 従来の半導体装置の製造方法における処理例について概要を示したフロー図である。

以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部には原則として同一の符号を付し、その繰り返しの説明は省略する。

＜半導体装置の製造方法＞
図８は、従来の半導体装置の製造方法における処理例について概要を示したフロー図である。まず、前工程として、ウエハ準備工程（Ｓ１０）において半導体ウエハ（以下では単に「ウエハ」と記載する場合がある）を準備する。この工程で準備されるウエハは、図示しないが、例えば、平面形状が略円形であり、その主面（デバイス形成面）は複数のチップ領域に区画されている。

ウエハ準備工程（Ｓ１０）では、例えば、まず、半導体基板準備工程（Ｓ１１）で、主面を有する半導体基板を準備する。その後、半導体素子形成工程（Ｓ１２）で、半導体基板の主面にトランジスタやダイオードなどの複数の半導体素子を形成する。その後、チップ配線層形成工程（Ｓ１３）で、半導体基板の主面上に配線層を積層する。各配線層が備える複数の配線を介して主面上の複数の半導体素子が電気的に接続されることにより、ウエハの主面側には複数の半導体集積回路が形成される。その後、保護膜形成工程（Ｓ１４）で、配線層を覆うように保護膜（パッシベーション膜、絶縁膜）を形成する。以上の工程により、半導体チップ（以下では単に「チップ」と記載する場合がある）に相当する集積回路が形成された複数のチップ領域を有するウエハが得られる。

ウエハの準備が完了すると、次に、当該ウエハ上に形成されたチップを対象に、ブローブテスト（ウエハテスト）工程（Ｓ２０）において、プローブカードやプローブ検査装置等を用いた電気的テストを行う。プローブテスト工程（Ｓ２０）で良品と判定されたウエハの情報は、ロット単位でウエハロット１０により管理される。ウエハロット１０は、例えば、データベースやファイル等のデータストアにより構成することができる。

次に、後工程として、組立工程（Ｓ３０）において、ウエハをチップ領域毎に分断（ダイシング）して個片化し、複数のチップを取得するとともに、プローブテスト工程（Ｓ２０）で良品と判定されたチップを対象に半導体装置としてパッケージへの組み立てを行う。組立工程（Ｓ３０）を経て得られたパッケージの情報は、ロット単位で組立ロット２０により管理される。組立ロット２０も、ウエハロット１０と同様に、例えば、データベースやファイル等のデータストアにより構成することができる。

その後、必要に応じて、パッケージングされたチップ（パッケージ品）を対象に、組み立て不良を検出するため、パッケージテスト工程（Ｓ４０）において、パッケージプローブ等のテスタ装置（半導体検査装置）を用いたパッケージの電気的テストを行う。さらに、パッケージテスト工程（Ｓ４０）において良品と判定されたパッケージを対象に、バーンインテスト工程（Ｓ５０）において、パッケージに高温および高電圧を印加することによってストレスを加速した状態でのテストを行う。これにより、現時点で正常動作していても一定期間経過後に故障が顕在化する可能性のある初期不良品をスクリーニングして除去することができる。

その後、バーンインテスト工程（Ｓ５０）で良品と判定されたパッケージを対象に、最終テスト工程（Ｓ６０）において、例えば、テスタ装置等を用いて、機能や電気的特性等の詳細についてテストが行われる。最終テスト工程（Ｓ６０）で良品となったパッケージは市場に出荷される。なお、上記に示したフローは、チップを製造する工程のうち、主要工程の概要を説明したものであり、種々の変形例を適用することができる。

上記に示した製造方法のフローでは、各種のテスト工程を有しているが、上述したように、バーンインテスト工程（Ｓ５０）のコストが全体のテストコストの中で特に大きな部分を占める。従って、バーンインテスト工程（Ｓ５０）を効率化することによるコスト削減の効果は非常に大きくなる。しかしながら、上述したように、従来技術では、バーンインの時間を短縮することはできても、バーンイン自体を省略することはできない。

そこで、本実施の形態の半導体装置の製造方法は、前工程でのプローブテスト工程（Ｓ２０）における測定結果を用いて、パッケージについてのバーンインテスト工程（Ｓ５０）の要否（省略可否）を判定し、パッケージのうち、省略可と判定された一部もしくは全部のパッケージについて、後工程でのバーンインテスト工程（Ｓ５０）を省略する。すなわち、対象のパッケージ（半導体チップ）が得られたウエハについての、プローブテスト工程（Ｓ２０）における測定結果のデータに基づいて、バーンインテスト工程（Ｓ５０）での検証対象の項目である、対象のパッケージについての、一定期間経過後に顕在化する劣化性のファンクション故障の発生可能性を予測する。この予測結果に基づいて、対象のパッケージについてのバーンインテスト工程（Ｓ５０）の要否をロット毎に判定する。

≪実施の形態１≫
＜全体フロー＞
図１は、実施の形態１の半導体装置の製造方法における処理例について概要を示したフロー図である。当該フローでは、図８に示した従来技術におけるフローとの相違点として、組立工程（Ｓ３０）において、組立ロットをバーンインテスト工程（Ｓ５０）を不要とする組立ロット（ＢＩ不要）２１と、バーンインテスト工程（Ｓ５０）を必要とする組立ロット（ＢＩ要）２２とに振り分ける手順を有している。

組立ロット（ＢＩ要）２２に振り分けられたパッケージについては、図８に示した従来技術におけるフローと同様に、その後、パッケージテスト工程（Ｓ４２）およびバーンインテスト工程（Ｓ５０）を経て、最終テスト工程（Ｓ６０）が行われる。一方、組立ロット（ＢＩ不要）２１に振り分けられたパッケージについては、パッケージテスト工程（Ｓ４１）が行われた後、バーンインテスト工程（Ｓ５０）を省略して最終テスト工程（Ｓ６０）が行われる。これにより、バーンインテスト工程（Ｓ５０）に係る作業負荷やコストを大きく低減させることができる。組立ロット（ＢＩ不要）２１に振り分けられるパッケージが多いほど、テストコストをより低減させることができる。

なお、パッケージテスト工程（Ｓ４１）およびパッケージテスト工程（Ｓ４２）は、それぞれ、図８の例におけるパッケージテスト工程（Ｓ４０）と同内容であってもよいし、異なる内容であってもよい。また、図１の例において、最終テスト工程（Ｓ６０）はバーンインテスト工程（Ｓ５０）の実施有無に関わらず全てのロットをまとめて実施するものとしているが、バーンインテスト工程（Ｓ５０）の実施有無に応じて、パッケージテスト工程（Ｓ４１）およびパッケージテスト工程（Ｓ４２）のように分離した別個の工程としてもよい。

組立工程（Ｓ３０）においてバーンインテスト工程（Ｓ５０）の要否を判別するため、本実施の形態では、バーンイン要否判別処理（Ｓ１００）を有している。組立工程（Ｓ３０）では、バーンイン要否判別処理（Ｓ１００）の結果出力されるＢＩ要否チップリスト５０を、ダイボンダなどの組立装置が受け取り、その内容に基づいて、組立装置がウエハからチップをピックアップした際に、当該チップについてのバーンインの要否に基づいて、バーンインテストが必要な組立ロット（ＢＩ要）２２と不要な組立ロット（ＢＩ不要）２１とに振り分ける。

バーンイン要否判別処理（Ｓ１００）では、詳細は後述するが、プローブテスト工程（Ｓ２０）での各チップに対する測定結果やテスト結果のログ等からなる計測データ３０を入力として、各チップについて、所定の判別モデル４０に基づいて演算を行い、チップ毎にバーンインテストの要否を判別してＢＩ要否チップリスト５０を出力する。

計測データ３０としては、プローブテスト工程（Ｓ２０）で測定される各種データを用いることができるが、その中でも電流計測データを用いるのが望ましいので、本実施の形態では電流計測データを用いるものとして説明する。プローブテストで取得できる電流計測データとしては、例えば、リーク電流、リセット電流、アクティブ電流、Ｉｄｄｑなどがある。

バーンインテストの要否を判別するために電流計測データを用いるのが望ましいのは以下の理由による。すなわち、（１）プローブテストにおける電流テストでは、チップの全ての回路に電流が供給された状態となるため、不良箇所を見逃すリスクが低く、効率的に不良品を検出することができる。また、（２）静止状態でのＣＭＯＳ（Complementary Metal-Oxide Semiconductor）の電流値は非常に小さいため、潜在的な故障によるものであっても異常値を検出しやすい。また、（３）劣化の主原因であるショート関連の不良の場合も、電流値が大きく増加する現象が生じるため検出しやすい。また、（４）リセット電流などは、短いテスト時間で容易に測定することができる。

なお、電流計測データ以外に、例えば、周波数計測データや、電圧計測データについても有用であり、これらを必要に応じて電流計測データに対して補完的に用いるようにしてもよい。周波数計測データが有用なのは以下の理由による。すなわち、（１）動作マージンの不良を検出しやすい。また、（２）一般的に電流と周波数とは相関が高いので、そのズレを検出することにより回路内部状態の異常を検出することができる。一方、電圧計測データが有用なのは以下の理由による。すなわち、（１）製造バラツキ要因を検出しやすい。また、（２）電源ノイズが要因の異常を検出しやすい。

＜バーンイン要否判別処理＞
図２は、図１のバーンイン要否判別処理（Ｓ１００）の例について概要を示したフロー図である。本実施の形態では、図１に示したように、バーンイン要否判別処理（Ｓ１００）により出力されたＢＩ要否チップリスト５０に基づいて、ロット毎に後工程でのバーンインテスト工程（Ｓ５０）の実施有無を制御している。従って、バーンイン要否判別処理（Ｓ１００）は、本実施の形態の半導体装置の製造方法の中でも中心的な役割を担う処理である。

まず、プローブテスト工程で得られた測定結果である計測データ３０を入力として、バーンインの要否判別のために必要なデータ項目を抽出する（Ｓ１１０）。本実施の形態では、上述したように、主に電流計測データを抽出するものとする。次に、抽出した電流計測データと、チップの個体毎にユニークに割り当てられたＩＤ情報（チップＩＤ）とを関連付ける（Ｓ１２０）。これにより、チップＩＤをキーとして電流計測データを把握することができるようになる。

その後、各電流計測データを、必要に応じて、一般的な統計処理で用いられる方法により正規化する（Ｓ１３０）。そして、正規化したデータを用い、バーンインの要否判別を行うためのモデルである判別モデル４０に基づいて演算を行って、チップ毎にバーンインテストの要否を判別する（Ｓ１４０）。判別結果として、バーンインテストが不要なチップのＩＤのリストであるＢＩ不要チップリスト５１と、バーンインテストが必要なチップのＩＤのリストであるＢＩ要チップリスト５２が出力される。図１では、これらのリストをまとめてＢＩ要否チップリスト５０として表している。

以上に説明したバーンイン要否判別処理は、例えば、前工程で用いられる製造装置や検査装置などに組み込まれたソフトウェアプログラムによって実行することができる。また、ＰＣ（Personal Computer）等の独立した情報処理装置上で動作するソフトウェアプログラムによって実行するようにしてもよい。

ここで、図２のステップＳ１４０で判別の演算に用いる判別モデル４０は、ステップＳ１４０での処理に先立って予め設定されており、例えば、電流計測データに含まれる電流値などをパラメータや変数とする所定の数式によって表される。この判別モデル４０は、プローブテストでの測定結果である計測データ３０に基づいて、バーンインテストがＦａｉｌとなる（以下では「ＢＩ不良」と記載する場合がある）であろうチップを推測し、これをＢＩ要チップリスト５２に含めるとともに、ＢＩ不良がないと推測されるチップをＢＩ不要チップリスト５１に含めるよう振り分けるためのものである。以下では、判別モデル４０の作成手法について説明する。

＜学習による判別モデルの作成＞
判別モデル４０の作成や定義の手法については特に制限はないが、本実施の形態では、例えば、過去に製造されたチップやロットについて蓄積された各種テストの結果データを学習データとして利用して、いわゆる機械学習やデータマイニングの手法により作成するものとする。これらの手法としては各種のものが一般に知られているが、そのいずれを用いるかについては特に限定されず、各種の手法を適宜用いることができる。

本実施の形態では、過去に製造されたチップのうち、後工程のバーンインテストで実際にＦａｉｌしたチップについて、前工程のプローブテストでの計測データ３０がどのような傾向を示していたかを分析し、ＢＩ不良との間に相関関係を有するプローブテストでのテスト項目を抽出する。そして、抽出したテスト項目における電流値等の測定データをパラメータや変数とした数式を生成して、これを判別モデル４０とする。

図３は、判別モデル４０を作成する学習処理の全体の流れの例について概要を示したフロー図である。図中のステップＳ１０〜Ｓ６０は、それぞれ、図１におけるステップＳ１０〜Ｓ６０の対応するものと同内容であるため、再度の説明は省略する。図３に示した学習処理では、さらに、プローブテスト工程（Ｓ２０）で得られた測定結果である計測データ３０、およびバーンインテスト工程（Ｓ５０）で得られたテスト結果であるＢＩ結果データ６０を学習データとして入力し、現行の判別モデル４０である現判別モデル４１から、最新の判別モデル４０である新判別モデル４２を作成するデータ学習処理（Ｓ２００）を行うことを示している。

なお、上述したように、入力される学習データとして、最新のテスト結果による計測データ３０およびＢＩ結果データ６０に加えて、過去に製造されたチップについて蓄積された各種テストの結果である過去データ７０も含まれるものとする。すなわち、チップの製造が行われ、新たな計測データ３０およびＢＩ結果データ６０が得られると、これらのデータに過去データ７０を加えたものを学習データとしてデータ学習処理（Ｓ２００）を繰り返し行うことにより、現判別モデル４１を新判別モデル４２に漸次改善させていくことができる。従って、データ学習処理（Ｓ２００）は、例えば、新たな計測データ３０およびＢＩ結果データ６０が得られたタイミングで都度実行してもよいし、一定期間毎にその間に蓄積された計測データ３０およびＢＩ結果データ６０を対象として実行するようにしてもよい。

図４は、図３のデータ学習処理（Ｓ２００）の例について概要を示したフロー図である。まず、プローブテストの測定結果である計測データ３０および現判別モデル４１を用いて、図２に示したバーンイン要否判別処理（Ｓ１００）を実行し、バーンインテストが不要と判別されたチップの情報を含むＢＩ不要チップリスト５１を得る。一方で、実際のバーンインテストの結果であるＢＩ結果データ６０から、バーンインテストでＦａｉｌとなったチップ、すなわちバーンインテストを実施する必要があったチップの情報を抽出し、そのリストであるＢＩ不良チップリスト６１を出力する（Ｓ２１０）。

その後、得られたＢＩ不要チップリスト５１とＢＩ不良チップリスト６１の内容について、チップＩＤによる関連付けを行い、関連付けられたチップの情報を含むＢＩ誤推定チップリスト６２を出力する（Ｓ２２０）。すなわち、ＢＩ誤推定チップリスト６２には、現判別モデル４１を用いたバーンイン要否判別処理（Ｓ１００）でバーンインテストが不要であると判別されたにも関わらず、実際にはバーンインテストでＦａｉｌとなった（バーンインテストを実施する必要があった）チップのリストが含まれることになる。従って、新たに作成する新判別モデル４２は、これらのチップについてバーンインテストが必要と判別することができるモデルとする必要がある。

新判別モデル４２を作成するために、まず、計測データ３０や過去データ７０に記録されているプローブテストでの各テスト項目と、バーンインテストの結果との関連度を所定の手法により算出する（Ｓ２３０）。プローブテストでの各テスト項目について、バーンインがＦａｉｌとなったチップと、ならなかったチップとで、データの傾向に大きな差があるテスト項目は、バーンインテストの結果（Ｆａｉｌとなるかならないか）と関連度が高いといえ、バーンインテストの結果を推測するのに適したテスト項目である。

上記の関連度の算出には、例えば、カイ二乗検定などの各種の統計学的手法等を適宜用いることができる。図５は、プローブテストでの各テスト項目と、バーンインテストの結果との関連度の算出例について示した図である。図５（ａ）〜（ｆ）の各図では、プローブテストでの各種テスト項目について、１つのグラフにそれぞれ２種類のデータの分布を示しており、いずれも、ピークの高い方がバーンインテストでＰａｓｓしたチップのデータの分布、ピークの低い方がバーンインテストでＦａｉｌしたチップのデータの分布を示している。また、各図の下部には、２種類のデータの分布に対して、それらの間の分布としての相違の程度を示す指標として、カイ二乗の値を算出して示している。

例えば、図５（ａ）では、リーク電流についての“ｔ１１”というテスト項目に係るデータの分布の例を示している。この場合、バーンインテストをＰａｓｓしたチップとＦａｉｌしたチップのデータの分布は、それぞれ、ピークの高さこそ異なるものの、ピークの位置はほぼ同じ位置となり、これらは分布として相違する程度が低い（一致する程度が高い）。このとき、カイ二乗の値は小さい値（図５（ａ）の例では３．７）になる。従って、リーク電流についての“ｔ１１”というテスト項目は、バーンインテストの結果との関連度が低い（データの分布傾向に差がない）ことから、バーンインテストの要否を判別するモデルには不採用とする。

一方、図５（ｂ）では、リセット電流についての“ｔ２１”というテスト項目に係るデータの分布の例を示している。この場合、図５（ａ）の例と異なり、バーンインテストでＦａｉｌしたチップのピークの位置は、Ｐａｓｓしたチップのピークに比べて右に大きくずれており、これらは分布として相違する程度が高い。このとき、カイ二乗の値は大きい値（図５（ｂ）の例では１４８０７）になる。従って、リセット電流についての“ｔ２１”というテスト項目は、バーンインテストの結果との関連度が高い（データの分布傾向の差が大きい）ことから、バーンインテストの要否を判別するモデルに採用する。

他のテスト項目についても同様に、バーンインテストをＰａｓｓしたチップとＦａｉｌしたチップのデータの分布についてカイ二乗の値を算出し、例えば、所定の値よりも大きい値となった場合に、対象のテスト項目は、バーンインテストの結果との関連度が高いと判定して、バーンインテストの要否を判別するモデルに採用する。

図４に戻り、ステップＳ２３０で複数のテスト項目が採用されると、これらのテスト項目に基づいて、バーンインテストの要否を切り分けて判別するための判別モデルの候補を作成する（Ｓ２４０）。ステップＳ２３０において３つ以上のテスト項目が採用された場合には、一般的に、これらに基づいて判別の基準となるモデルを設定するのは困難であるが、このような多次元の場合であっても、例えば、主成分分析などの一般的な統計学的手法を用いることで、２次元化を行うことができる。

図６は、複数のテスト項目から判別モデルを作成する例について概要を示した図である。上段の図は、プローブテストにおける“テスト１”、“テスト２”、“テスト３”という３つのテスト項目についての各チップのデータの分布を３次元で表したものである。テスト項目がさらに増えて４次元以上となると、図示することも困難となる。このような状態で、判別の基準となるモデルを設定することは困難である。

ここで、一般的に用いられる手法である主成分分析を施すことで、多次元のデータであっても、下段の図に示すように、“主成分１”と“主成分２”による２次元化を行うことができる。２次元化された状態であれば、バーンインテストでＦａｉｌしたチップ（図中の▲印など）が排除されるような基準として、例えば、図中の円で示されたような判別基準を視覚的に容易に設定して、その数式を求めて判別モデルとすることができる。この場合、対象のテスト項目について判別基準の円の内側に位置するチップについてはバーンインテストを不要とし、円の外側に位置するチップについてはバーンインテストを実施することで、Ｆａｉｌとなるチップが出荷対象から排除されるようにすることができる。

図４のステップＳ２３０で複数のテスト項目が採用された場合には、例えば、その組み合わせのパターン毎に上記のような主成分分析を行うことにより、判別モデルを複数作成することができる。ステップＳ２４０では、これらの判別モデルを判別モデル候補４３として出力する。

その後、これらの判別モデル候補４３のうち、バーンインテストが必要なチップを判別する能力（精度や効率など）が高いものを選択する。本実施の形態では、例えば、以下の手法により判別モデル候補４３毎にＢＩ判別率を算出し、この値に基づいて判別モデル候補４３から選択する。

まず、図４に示すように、各判別モデル候補４３をそれぞれ用いて、再度、図２に示したバーンイン要否判別処理（Ｓ１００）を実行し、バーンインテストが必要と判別されたチップの情報を含むＢＩ要チップリスト５２を得る。さらに、判別モデル候補４３毎に、ＢＩ要チップリスト５２に基づいてＢＩ判別率を算出する（Ｓ２５０）。ここでのＢＩ判別率は、例えば、対象の判別モデル候補４３によって全チップの中からバーンインテストが必要であるチップを判別することができる割合とする。すなわち対象の判別モデル候補４３に対応して出力されたＢＩ要チップリスト５２におけるバーンインテストが必要であるチップの数を、全チップ数で除算した値とする。

その後、ＢＩ判別率が最も高い判別モデル候補４３を選択し、これを現判別モデル４１に対して追加して、新判別モデル４２として出力する（Ｓ２６０）。以上の処理により、新判別モデル４２を得ることができる。

なお、図４の例では、ステップＳ２３０において、バーンインテストの結果として、現判別モデル４１では判別できなかったチップのリストであるＢＩ誤推定チップリスト６２を入力としているが、バーンインがＦａｉｌとなったチップを全て含むＢＩ不良チップリスト６１を入力としてもよい。この場合、新たに得られた判別モデル候補４３は、ステップＳ２６０で現判別モデル４１に対して差分として追加する対象ではなく、現判別モデル４１を置換する対象となる。

以上に説明したように、実施の形態１の半導体装置の製造方法によれば、前工程でのプローブテスト工程における測定結果を用いて、パッケージについてのバーンインテスト工程の要否（省略可否）を判定し、パッケージのうち、バーンインテストが必要（省略不可）と判定されたパッケージを含むロット以外のロットについて、後工程でのバーンインテスト工程を省略することができる。これにより、バーンインテストに要するコストを大きく低減させることができる。

≪実施の形態２≫
図７は、実施の形態２の半導体装置の製造方法における処理例について概要を示したフロー図である。本実施の形態では、図１に示した実施の形態１におけるフローと異なり、組立ロット２０に対するバーンインテスト工程（Ｓ５０）の要否の振り分けを、組立工程（Ｓ３０）ではなく、パッケージテスト工程（Ｓ４０）において行う。これにより、実施の形態１のフローと比較して組立工程（Ｓ３０）を従来通りのシンプルなものに維持することができる。なお、図１に示した実施の形態１のフローでは、ウエハの段階でバーンインテストが必要なロットと不要なロットとを明確に分けて管理することになり、その後の組立工程（Ｓ３０）が煩雑となり得る。一方で、製品によってはパッケージテスト工程（Ｓ４０、Ｓ４１、Ｓ４２）を有さないものもあり、その場合でも適用することができるという利点を有する。

図７に示した本実施の形態のフローでは、組立工程（Ｓ３０）までは図８に示した従来のフローと同様であり、組立ロット２０では、バーンインテストが必要なロットと不要なロットとが混在している。一方、パッケージテスト工程（Ｓ４０）では、バーンイン要否判別処理（Ｓ１００）により出力されたＢＩ要否チップリスト５０に基づいて、パッケージテストを経た組立ロット２０を、不良品２３と、バーンインテストが不要な組立ロット（ＢＩ不要）２１、およびバーンインテストが必要な組立ロット（ＢＩ要）２２とに分類する。

具体的には、例えば、パッケージテストを行うテスタ装置が、各チップ（パッケージ品）をテストした後、Ｆａｉｌしたチップを不良品２３として分類して廃棄する。また、パッケージテストをＰａｓｓしたチップのうち、ＢＩ要否チップリスト５０においてバーンインテストが不要なリストに含まれているものは、組立ロット（ＢＩ不要）２１に分類し、バーンインテストが必要なリストに含まれているものは、組立ロット（ＢＩ要）２２に分類する。

その後のバーンインテスト工程（Ｓ５０）は、バーンインテストが必要な組立ロット（ＢＩ要）２２に分類されたロットに対してのみ行われる。その後、最終テスト工程（Ｓ６０）が行われる。なお、実施の形態１の図１とフローと同様に、本実施の形態においても、最終テスト工程（Ｓ６０）はバーンインテスト工程（Ｓ５０）の実施有無に関わらず全てのロットをまとめて実施するものとしているが、バーンインテスト工程（Ｓ５０）の実施有無に応じて分離した別個の工程としてもよい。

なお、バーンイン要否判別処理（Ｓ１００）は、図１に示した実施の形態１のものと同内容であり、これに含まれるデータ学習処理（Ｓ２００）についても図３、図４に示したものと同内容であるため、再度の説明は省略する。

以上に説明したように、実施の形態２の半導体装置の製造方法によれば、組立工程を従来通りのシンプルなものに維持しつつ、前工程でのプローブテスト工程における測定結果を用いて、パッケージについてのバーンインテスト工程の要否（省略可否）を判定し、パッケージのうち、バーンインテストが必要（省略不可）と判定されたパッケージを含むロット以外のロットについて、後工程でのバーンインテスト工程を省略することができる。これにより、バーンインテストに要するコストを大きく低減させることができる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

１０…ウエハロット、２０…組立ロット、２１…組立ロット（ＢＩ不要）、２２…組立ロット（ＢＩ要）、２３…不良品、３０…計測データ、４０…判別モデル、４１…現判別モデル、４２…新判別モデル、４３…判別モデル候補、５０…ＢＩ要否チップリスト、５１…ＢＩ不要チップリスト、５２…ＢＩ要チップリスト、６０…ＢＩ結果データ、６１…ＢＩ不良チップリスト、６２…ＢＩ誤推定チップリスト、７０…過去データ

Claims (9)

1. （ａ）半導体ウエハの主面に複数の半導体チップを形成する工程と、
   （ｂ）前記各半導体チップについての電気的テストを行う工程と、
   （ｃ）前記半導体ウエハを前記半導体チップ毎に分断してそれぞれ半導体装置としてパッケージに組み立てる工程と、
   （ｄ）前記パッケージに対してバーンインテストを行う工程と、
   （ｅ）前記（ｂ）工程での少なくとも３種類以上の計測データについて判別モデルに基づいて演算を行い、前記半導体チップ毎にバーンインテストの要否を判別する工程と、を有し、
   前記（ｃ）工程では、組み立てられた前記各パッケージについて、前記（ｅ）工程での判別結果に基づいて、バーンインテストが必要と判別された前記半導体チップからなる前記パッケージを含む第１のロットと、バーンインテストが不要と判別された前記半導体チップからなる前記パッケージを含む第２のロットとに分け、
   前記（ｄ）工程では、前記第１のロットに含まれる前記パッケージについてのみバーンインテストを行い、
   前記（ｅ）工程の前記判別モデルは、過去に製造された前記半導体装置に係る、前記（ｂ）工程で得られた過去の計測データと、前記（ｄ）工程でのバーンインテストの過去の結果とに基づいて、少なくとも３種類以上の前記過去の計測データのそれぞれに係る過去の正規化データを作成し、前記過去の計測データにおいてバーンインテストの良品と不良品とが区別されるように、主成分分析により少なくとも３種類以上の前記過去の正規化データを２次元化する数式であり、
   前記（ｅ）工程では、前記計測データについて前記判別モデルに基づいて演算した結果が、前記（ｄ）工程でのバーンインテストの過去の結果において良品として区別された前記過去の正規化データが２次元化された分布領域における判別基準の内側に位置するか外側に位置するかにより、バーンインテストの要否を判別する、半導体装置の製造方法。
2. 請求項１に記載の半導体装置の製造方法において、
   前記（ｅ）工程で用いる前記計測データは、前記（ｂ）工程での電流についてのテストに係る前記計測データを含む、半導体装置の製造方法。
3. 請求項１に記載の半導体装置の製造方法において、
   前記（ｅ）工程において前記判別モデルに入力される前記計測データは、過去に製造された前記半導体装置に係る、前記（ｂ）工程で得られた前記計測データと、前記（ｄ）工程でのバーンインテストの結果における不良品との相関が高い計測データである、半導体装置の製造方法。
4. （ａ）半導体ウエハの主面に複数の半導体チップを形成する工程と、
   （ｂ）前記各半導体チップについての電気的テストを行う工程と、
   （ｃ）前記半導体ウエハを前記半導体チップ毎に分断してそれぞれ半導体装置としてパッケージに組み立てる工程と、
   （ｄ）前記各パッケージについての電気的テストを行う工程と、
   （ｅ）前記パッケージに対してバーンインテストを行う工程と、
   （ｆ）前記（ｂ）工程での少なくとも３種類以上の計測データについて判別モデルに基づいて演算を行い、前記半導体チップ毎にバーンインテストの要否を判別する工程と、を有し、
   前記（ｄ）工程では、電気的テストが行われた前記各パッケージについて、前記（ｆ）工程での判別結果に基づいて、バーンインテストが必要と判別された前記半導体チップからなる前記パッケージを含む第１のロットと、バーンインテストが不要と判別された前記半導体チップからなる前記パッケージを含む第２のロットとに分け、
   前記（ｅ）工程では、前記第１のロットに含まれる前記パッケージについてのみバーンインテストを行い、
   前記（ｆ）工程の前記判別モデルは、過去に製造された前記半導体装置に係る、前記（ｂ）工程で得られた過去の計測データと、前記（ｅ）工程でのバーンインテストの過去の結果とに基づいて、少なくとも３種類以上の前記過去の計測データのそれぞれに係る過去の正規化データを作成し、前記過去の計測データにおいてバーンインテストの良品と不良品とが区別されるように、主成分分析により少なくとも３種類以上の前記過去の正規化データを２次元化する数式であり、
   前記（ｆ）工程では、前記計測データについて前記判別モデルに基づいて演算した結果が、前記（ｅ）工程でのバーンインテストの過去の結果において良品として区別された前記過去の正規化データが２次元化された分布領域における判別基準の内側に位置するか外側に位置するかにより、バーンインテストの要否を判別する、半導体装置の製造方法。
5. 請求項４に記載の半導体装置の製造方法において、
   前記（ｆ）工程で用いる前記計測データは、前記（ｂ）工程での電流についてのテストに係る前記計測データを含む、半導体装置の製造方法。
6. 請求項４に記載の半導体装置の製造方法において、
   前記（ｆ）工程において前記判別モデルに入力される前記計測データは、過去に製造された前記半導体装置に係る、前記（ｂ）工程で得られた前記計測データと、前記（ｅ）工程でのバーンインテストの結果における不良品との相関が高い計測データである、半導体装置の製造方法。
7. コンピュータに、
   （ａ）半導体ウエハの主面に形成された複数の半導体チップについての電気的テストにより得られた計測データの入力を受け付け、前記計測データから所定のテスト項目に係るデータを抽出する手順と、
   （ｂ）前記（ａ）手順で抽出した前記データを前記半導体チップの識別情報と関連付ける手順と、
   （ｃ）前記（ａ）手順で抽出した前記データを正規化する手順と、
   （ｄ）前記半導体チップが前記半導体ウエハから分断されて半導体装置としてパッケージに組み立てられた後に前記パッケージに対して行われるバーンインテストについて、前記（ｃ）手順で正規化した前記データについて判別モデルに基づいて演算を行い、前記半導体チップ毎に要否を判別して、当該要否に係る情報を出力する手順と、を実行させ、
   前記（ｄ）手順の前記判別モデルは、過去に製造された前記半導体装置に係る、前記（ａ）手順で得られた過去の計測データと、バーンインテストの過去の結果とに基づいて、少なくとも３種類以上の前記過去の計測データのそれぞれに係る過去の正規化データを作成し、前記過去の計測データにおいてバーンインテストの良品と不良品とが区別されるように、主成分分析により少なくとも３種類以上の前記過去の正規化データを２次元化する数式である、プログラム。
8. 請求項３または請求項６に記載の半導体装置の製造方法において、
   前記相関が高い計測データは、電流計測データ、周波数計測データ、および電圧計測データである、半導体装置の製造方法。
9. 請求項８に記載の半導体装置の製造方法において、
   前記判別モデルは、前記電流計測データ、前記周波数計測データ、および前記電圧計測データの組み合わせを替えて主成分分析を行うことにより、複数作成することができる、半導体装置の製造方法。