JP2013503467A - トランジスタ構造の決定方法 - Google Patents
トランジスタ構造の決定方法 Download PDFInfo
- Publication number
- JP2013503467A JP2013503467A JP2012526007A JP2012526007A JP2013503467A JP 2013503467 A JP2013503467 A JP 2013503467A JP 2012526007 A JP2012526007 A JP 2012526007A JP 2012526007 A JP2012526007 A JP 2012526007A JP 2013503467 A JP2013503467 A JP 2013503467A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- transistor
- charge carrier
- determining
- disposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 52
- 239000002800 charge carrier Substances 0.000 claims abstract description 62
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 39
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 39
- 239000000463 material Substances 0.000 claims abstract description 16
- 238000005259 measurement Methods 0.000 claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 10
- 239000002184 metal Substances 0.000 claims abstract description 10
- 239000000956 alloy Substances 0.000 claims abstract description 6
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 6
- 239000004065 semiconductor Substances 0.000 claims description 42
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 14
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 14
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 12
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 230000005355 Hall effect Effects 0.000 claims description 8
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 7
- 229910052759 nickel Inorganic materials 0.000 claims description 7
- 229910052697 platinum Inorganic materials 0.000 claims description 7
- 229910052709 silver Inorganic materials 0.000 claims description 7
- 239000004332 silver Substances 0.000 claims description 7
- 229910052763 palladium Inorganic materials 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims 4
- 239000008186 active pharmaceutical agent Substances 0.000 claims 2
- 230000004888 barrier function Effects 0.000 description 12
- 239000000758 substrate Substances 0.000 description 7
- 229910002704 AlGaN Inorganic materials 0.000 description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- 230000005533 two-dimensional electron gas Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 238000005452 bending Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】規定できる閾値電圧Uth及び又は規定できる電荷キャリア密度nsを有するトランジスタの構造を決定する方法を提供する。
【解決手段】少なくとも第一の層，第二の層と第四の層を有し，前記第四の層は前記第二の層の上に配置され，前記第二の層は前記第一の層の上に配置され，前記第一の層がGaNを有し，前記第二の層がAlxGa1-xNを有し，前記第四の層が金属または合金を有する少なくとも一つのトランジスタの構造を決定する方法であって，前記第二の層の層厚みｄが，規定され，前記第二の層のアルミニウム含有量ｘが，規定され，少なくとも前記第二の層と第一の層が作成される。第一の層，第二の層を作成し，第四の層の物質を選択した後，少なくともトランジスタの一つの測定結果の機能として，表面電位の式，及びまたは電荷キャリア密度，及びまたは電荷キャリアの移動度を決定する。
【選択図】図１
【解決手段】少なくとも第一の層，第二の層と第四の層を有し，前記第四の層は前記第二の層の上に配置され，前記第二の層は前記第一の層の上に配置され，前記第一の層がGaNを有し，前記第二の層がAlxGa1-xNを有し，前記第四の層が金属または合金を有する少なくとも一つのトランジスタの構造を決定する方法であって，前記第二の層の層厚みｄが，規定され，前記第二の層のアルミニウム含有量ｘが，規定され，少なくとも前記第二の層と第一の層が作成される。第一の層，第二の層を作成し，第四の層の物質を選択した後，少なくともトランジスタの一つの測定結果の機能として，表面電位の式，及びまたは電荷キャリア密度，及びまたは電荷キャリアの移動度を決定する。
【選択図】図１
Description
本発明は，少なくとも第一の層，第二の層，及び第四の層を有し，前記第四の層は前記第二の層の上に配置され，前記第二の層は前記第一の層の上に配置され，前記第一の層はGaNを有し，前記第二の層がAlxGa1-xNを有し，前記第四の層が金属または合金を有するトランジスタの構造を決定する方法である。本発明は，又トランジスタを有する半導体素子に関する。
米国特許7,224,004 B2は，最初に引用された型のトランジスタを開示している。このトランジスタは，少なくとも，GaNを有する第一の層及び第三の層を有する。これらの間に，AlGaNを有する第二の層がある。種々の格子定数のために，半導体構造内に，圧電分極を引き起こす機械的張力が生じる。これは，前記第一と第二の層間の境界面にバンド曲げを生成し，二次元電子ガスが前記バンド曲げに生成される。これは物質にドーパントを導入する必要なしに,トランジスタ内に増加した電子導電性の領域を作ることができる。前記第三の層に付与された，金属を有する第四の層に電圧を印加することにより，トランジスタの動作中に電荷キャリアの密度に影響を与えることができる。
最初に引用された型のトランジスタは，特に無線周波数信号，例えば，０．９GHzより大きい周波数の信号に対する電力増幅器として用いられる。そのようなトランジスタは，例えば，有機金属の気相成長もしくは分子線エピタキシーの手段により製作される。
二次元電子ガス（２−DEG）の電荷キャリア密度は，２−DEG内の層抵抗，及び２−DEG内に電気が流れ始める前記半導体構造のトランジスタのゲート電圧の閾値電圧に影響を与える。さらに，閾値電圧は，半導体構造の表面電位，その厚み，及び界面に生じるバンド曲がりの大きさにより影響を受ける。「O. オー，アンバチャオー他（O. Ambacher et al.）「AlGaN/GaNヘテロの焦電特性−及び量子井戸構造（Pyroelectric properties of AlGaN/GaN hetero- and quantum-well structures） J. Phys.: Condens. Matter 14 (2002) 3399」は，前記第二の層のアルミニウム含有量の機能として二次元電子ガス内の電荷キャリア濃度をモデル化するために使用される近似式を開示している。
O. Ambacher et al.: Pyroelectric properties of AlGaN/GaN hetero- and quantum-well structures, J. Phys.: Condens. Matter 14 (2002) 3399
最初に引用されたトランジスタの技術的応用は，規定される閾値電圧Uthと規定される層抵抗を有するトランジスタの準備が必要である。したがって，本発明の目的は，規定できる閾値電圧Uth及び又は規定できる電荷キャリア密度nsを有するトランジスタの構造を決定する方法を提供することにある。
この目的は，請求項１に従う方法，及び請求項１４に従う半導体素子により解決される。
最初に引用された型のトランジスタの閾値電圧Uth及びその層抵抗が，三つの自由度，即ち層の厚みと第二の層のアルミニウム含有量とゲート電極に使用する金属を用いて設定される。本発明に従い，層の厚みの変更は，アルミニウム含有量の変更では補償できないことが認識された。これは，規定できる特性，特に規定できる電荷キャリア濃度nsと閾値電圧Uthを有するトランジスタを提供するために，層の厚みとアルミニウム含有量を変更する機会を開くものである。
また，本発明に従い，電荷キャリ濃度が最外層の表面電位に依存することが認識された。したがって，例えばホール効果測定を用いて電荷キャリア濃度nsを測定すると，半導体構造がゲート金属化がなされていない限り，第一の値となる。その後，第四の層としてゲート金属化されると，例えばホール効果測定を用いて電荷キャリア濃度nsを測定すると，前記第一の値と異なる第二の値になる。トランジスタの機能として基本である第二の値の信頼できる予測は，今日までできなかった。本発明に従うと，表面電位がわかれば，前記第一の値から前記第二の値が予測できることが認識された。
本発明は，半導体構造の最外層のショットキーバリアと表面電位の電位差を決定することにより電荷キャリア濃度と閾値電圧に対するゲート金属化の影響を決定することを提示する。この目的のために，本発明に従う方法は，半導体構造の最外周の表面電位の測定を有する。本発明の他の実施例では，表面電位は，例えば，製造方法を考慮し，及び又は測定時における半導体ウエハの周囲の条件，及び又は測定前の規定される時間フレーム等によって比較実験から決定できる。これによりトランジスタは，ゲート金属化の選択により，第二層及び又は第三の層の層厚みd，及び第二層のアルミニウム含有量ｘの選択により，ショットキーバリアのカスタマイズにより備えられる規定可能の特性を有する。
驚くことに，そのような量に最適化されたトランジスタは，それに続く部品とのミスマッチに向かう抵抗を増加し，これは，そのようなトランジスタあるいは備えられる装置の欠陥率が減少することを意味することが見いだされた。
本発明のいくつかの実施例において，第四の層の物質は，銀，及び又はパラジウム，及び又はニッケル，及び又はプラチナから選択してもよい。これは，ショットキーバリアと，そのためにトランジスタの閾値電圧及び電荷キャリア密度を広い範囲で設定することができる。このように，実施例として，銀コンタクトのショットキーバリアの障壁高さは0.5eVであり，パラジウムコンタクトでは0.9eV，ニッケルコンタクトでは1.0eV，そしてプラチナコンタクトではショットキーバリアは1.1eVになる。
本発明のいくつかの実施例では，第二と第三の層の合計の厚みdは，約15 nmと約50 nmの間に選ぶことができる。本発明のいくつかの実施例では，第二の層のアルミニウム含有量xは，0.08と0.18の間に選んでもよい。示されたパラメータの範囲において，2×1012と9×1012cm-2の間の電荷キャリア密度と0及び-3V間の閾値電圧Uthを達成するトランジスタを得ることが可能である。
実施例及び図面を参照して，一般的発明概念を制限せずに以下に本発明を詳細に説明する。
図１は，本発明に従うトランジスタ１を通る断面を示す。図１の断面図は，トランジスタのチャネル領域に限定されている。隣接するソースとドレイン領域の製作は，当業者に周知であり，従って図１において更なる説明はしない。
トランジスタ１は，基板１０ａ上に配置される。例として，基板１０ａは，サファイア又はシリコンカーバイドを有してもよい。基板１０ａは，その上に配置される任意のバッファ層１０ｂを有してもよい。バッファ層１０ｂは，例えば，AlNを有してもよい。バッファ層１０ｂは，３０nm及び１５０nmの間の厚みを有してもよい。バッファ層１０ｂは，上方に位置する第一の層１１の核生成を容易にする。さらに，バッファ層１０ｂは，第一の層１１と基板１０ａ間に規定の電気的抵抗をもたらすことができる。
任意のバッファ層10b又は基板10aの表面は，その上に配置された第一の層１１を有する。第一の層１１は，GaNを有する。第一の層１１は，本発明のいくつかの実施例では，１mmと３mmの厚みを有してもよい。
第一の層１１は，その上に配置された第二の層１２を有する。第二の層１２は，AlxGa1-xNを有する。本発明のいくつかの実施例では，アルミニウムの含有量ｘは，0.08と0.18の間に選択される。他の実施例では，アルミニウムの含有量ｘは，x = 0.3に上げることができる。いくつかの実施例では，第二の層１２は，10nmと45nmの間の厚みを有してもよい。
第二の層１２は，その上に配置される任意の第三の層１３を有してもよい。第三の層は，GaNあるいはAlyGa1-yNを有する。この場合，アルミニウムの含有物yは，第二の層１２のアルミニウムの含有量ｘとは通常異なり，含有物yは，0.05と0.30の間に選択することができる。第三の層１３は，2nmと10nmの間の厚みを有してもよい。本発明のいくつかの実施例では，第二の層１２と第三の層１３は，一体で15nmとおよそ50nmの間の厚みを有する。
第一の層１１，第二の層１２及び任意の第三の層１３の圧電分極のために，二次元の電子ガス（２−DEG）が第一の層１１と第二の層１２の間のインタフェース１５に生じる。電荷キャリア密度nsは，第二の層１２におけるアルミニウム含有量xにより決定できる。さらに，第一の層１１と第二の層１２間のインタフェースでの電荷キャリア密度nsが，干渉電界により影響される。そのような電界は，例えば，第二の層１２から離れた第三の層１３の表面１６の表面電位により，あるいは，第三の層１３がない場合，第一の層１１から離れた第二の層１２の表面における表面電位によってもたらされる。
トランジスタ１の動作中，電荷キャリア密度nsに影響を与える電界をもたらすために，金属又は合金を有する第四の層１４が第三の層１３の表面１６又は第二の層１２の表面に付与される。本発明のいくつかの実施例では，第四の層１４は，2nmと30nmの間の層厚みを有してもよい。いくつかの実施例では，第四の層１４は，銀，及び又はパラジウム，及び又はニッケル，及び又はプラチナを有する。第四の層１４の存在が，最外側の層１３又は１２の表面１６の表面電位に影響を与えることができる。その結果として，第四の層１４の存在は，又，第四の層に電圧が付与されない時，インタフェース１５における電荷キャリア集中に影響を与える。さらに，規定の方法で電界により電荷キャリア集中に影響を与えるために，トランジスタの動作中に規定の電位が第四の層１４に与えられる。
引用された組成以外に，バッファ層１０ｂ，第一の層１１，第二の層１２，第三の層１３及び／又は第四の層１４は，バッファ層１０ｂ，第一の層１１，第二の層１２，第三の層１３及び／又は第四の層１４に対する特定の規定の導電率を設定するために，あるいは，バッファ層１０ｂ，第一の層１１，第二の層１２，第三の層１３及び／又は第四の層１４の格子定数に影響を与えるためにドーパントとして，あるいは，避けられない不純物としていずれかの更なるエレメントを有してもよい。
図２は，少なくとも一つのトランジスタの構造を決定するための本発明に従い提案される方法のフローチャートである。第一の方法ステップ５１において，第二の層１２の層厚みと任意の第三の層１３の層厚みが，先ず規定される。これらは，インタフェース１５における電荷キャリア濃度nsと閾値電圧Uthに影響を与える。
第二の方法ステップ５２において，第二の層１２のアルミニウム含有量ｘが，規定される。その結果として，規定可能の電荷キャリア濃度ns及び従って，インタフェース１５内の２−ＤＥＧに対して規定できる層抵抗が得られる。
第三の方法ステップ５３において，少なくとも第一の層１１，第二の層１２，そして存在すれば第三の層１３が，形成される。本発明のいくつかの実施例では，方法ステップ５３は，基板１０ａ上にバッファ層１０ｂの作成も同様に含んでもよい。前記層は，例えば，分子線エピタキシーを用いて作成できる。本発明の他の実施例では，前記層は，例えば，ＭＯＣＶＤ又はＭＯＶＰＥを用いて，活性化気相から堆積することができる。
第四の方法ステップ５４では，少なくとも電荷キャリア密度nsと任意の2-DEGの移動度mが決められる。これは，例えば，それ自体既知の方法でホール効果測定を用いて行える。電荷キャリア密度が，最外側層１３の表面１６の表面電位に影響を与えられるので，ホール効果測定結果の解釈は，測定されるべき，最外側の層，例えば第三の層１３の表面電位ΦBを必要とするかもしれない。これは，例えば，既知の方法でフォトリフレクションにより遂行できる。
表面電位ΦBは，ステップ５３で使用された作成方法，及び又は，ステップ５２で規定されるアルミニウム含有量に依存するので，第一の層１１，第二の層１２，そして第三の層１３の形成の後の電荷キャリア密度nsは，製法及びアルミニウム含有量に依存するかもしれない。この場合，アルミニウム含有量ｘに対する電荷キャリア密度nsの依存は，特に，第三の層１３に入る寄生アルミニウム不純物に起因する。したがって，表面電位ΦBあるいは，その測定される電荷キャリア密度nsに対する影響が，同様種類の半導体構造に対する比較実験を含めることにより確かめることができる。
本発明の他の実施例において，第四の方法ステップ５４における表面電位，及び又は電荷キャリア密度の決定は，同様の半導体構造に対する計算手段，及び又は表にされた測定値の再分類により有効にできる。この場合，同様種類の多数のトランジスタ１に対する電荷キャリア密度，及び又は表面電位が，特に簡易な方法で決定できる。
第五の方法ステップ５５において，ゲート物質は，第四の層１４に対して選択される。特に，第四の層の物質は，銀，及び又はパラジウム，及び又はニッケル，及び又はプラチナを含んでもよい。第四の層の物質の選択により，最外側の層，例えば，第三の層１３と第四の層１４との間のインタフェースにおける表面電位は，それぞれのショットキーバリアの障壁高さに限定される。本発明のいくつかの実施例では，第四の層が本質的に銀を有する場合，ショットキーバリアは，0.5eVである。他の実施例では，第四の層が本質的にニッケルを有する時，ショットキーバリアは，1.0eVである。第四の層の物質が本質的にプラチナを有するならば，ショットキーバリアは，1.1eVである。第四の層の物質がこれら引用された物質に限定されないことは，自明である。本発明のいくつかの実施例では，第四の層１４に対して合金あるいは多層系を用いることが可能である。
第六の方法ステップにおいて，2-DEGの電荷キャリア密度nsに対する第四の層の影響を決定することができる。電荷キャリア密度nsは，第二の層のアルミニウム含有量x，第二の層１２と第三の層１３の厚み，及び付与される電界により決定される。アルミニウム含有量xと層の厚みｄは，既に前記第一の三つの方法ステップ５１，５２，５３により規定されているので，第六の方法ステップ５６は，表面電位ΦBにおける電荷ΔΦBを考慮するのみでよい。表面電位においけるこの電荷ΔΦBは，方法ステップ５４で決定されたように，選択されたゲート金属からのショットキーバリアと最外側の層との間の差に対応する。この場合，発明のいくつかの実施例において，電荷キャリア密度Δnsの変化は，次の式によってモデル化できる。
次に続く方法ステップ５７，５８において，トランジスタ１の閾値電圧Uthが決定される。通常，閾値電圧Uthの単一の決定で十分であり，方法ステップ５７又は方法ステップ５８のいずれかが実行される。本発明のいくつかの実施例では，しかしながら，方法ステップ５７と方法ステップ５８の両方が，確からしいチェックの目的のため，あるいは正確さを高めるために実行される。
方法ステップ５７において，第四の層１４の付与に続く表面電位ΦBと第四の層の付与に続く電荷キャリア密度nsに基づき，次の式に従い閾値電圧Uthをモデル化する条件が決められる。
この場合，eは，初期電荷であり，ΔEcは，インタフェース１５におけるバンドベンディングであり，dは，第２の層１２と第三の層１３の層厚であり，ε及びε0は，相対的及び真空誘電率（vacuum permittivities）である。
方法ステップ５８において，第四の層の付与の後に，表面電位ΔΦBにおける変化に基づいて，トランジスタの閾値電圧Uthを確かめる単純な方法が，実行できる。
この場合，eは，再び初期電荷であり，
は，方法ステップ５４において確認される測定値から計算される閾値電圧である。
は，既知の方法，例えば，オー・アンバチャー他（O. Ambacher et al.）：AlGaN/GaN ヘテロのパイロ電子特性（Pyroelectric properties of AlGaN/GaN hetero）と量子井戸構造， J. Phys.: Condens. Matter 14 (2002) 3399に記載された方法で確かめることができる。
もし，方法ステップ５６，５７，及び又は５８で確かめられた電荷キャリア濃度nsと閾値電圧Uthが，所望の目標値に対応すれば，方法ステップ５９は，第四の層１４として最外側層１２又は１３の表面に付与される方法ステップ５５で選択されたゲート物質を含んでもよい。もし閾値電圧と電荷キャリア濃度の確かめられた値が目標値と異なる場合は，方法ステップ55，56，57，及び又は５８が，トランジスタの所望の特性を与える事のできるゲート物質が見つけられるまで繰り返される。
図３，４，５，６，及び９は，図１に示した層構造を有するトランジスタで得られた測定値を示す。図３は，第一の層１１，第二の層12，及び第三の層１３の生成方法の電荷キャリア濃度nsに対する影響を示している。図３は，縦軸に電荷キャリア濃度ns横軸に原子％でアルミニウム含有量xを示す。図3に示された測定値は，第三の層１３の表面１６に，第四の層１５を配置せずに，ホール効果の測定手段により記録されている。この場合，分子線エピタキシーの手段により作成された半導体構造の値は○で示される。黒塗りの四角は，ＭＯＶＰＥを用いて作成された半導体構造に記録された測定値を示す。
さらに，電荷キャリア密度の理論的に決定されるカーブがプロットされている。そのカーブは，O. Ambacher et al.: Pyroelectric properties of AlGaN/GaN hetero- and quantum-well structures, J. Phys.: Condens. Matter 14 (2002) 3399をベースに計算されている。この内容では，2-DEG内の電荷キャリア密度nsが，MBE手段により得られる半導体構造に対して，MOVPE手段により形成される比較対象の半導体構造の電荷キャリア密度nsよりも小さいことが見いだされた。本発明に従って，電荷キャリア密度nsにおけるこの差が，第三の層１３の表面電位における差に起因する事が認識できた。表面電位ΦBは，従って，MBE手段により作成される半導体構造では0.61eVであり，MOVPE手段により作成される半導体構造では0.26eVである。
表面電位ΦBに対する作成方法の影響は，図４にも示される。図４は，再び横軸にアルミニウム含有量x，縦軸に表面電位ΦBを示している。この場合，黒塗りの四角は，MOVPE手段により作成された半導体構造におけるホール効果測定手段により得られた測定値を再び示す。○は，MBE手段により作成された半導体構造におけるホール効果測定手段により得られた表面電位の測定値を示す。MOVPE手段により作成された半導体構造のCVプロファイル手段により確かめられた表面電位の値が，白抜きの四角により示される。さらに，図４は，クロスとして，フォトリフレクションの測定結果を示す。この場合，MOVPE手段により作成された半導体構造において確かめられた値が，回転したクロスで示されている。
これにより，図４に示す測定値は，又，半導体構造の表面電位ΦBが，使用される製造方法に依存することを確認している。結果として，製造方法は，表面１６に第四の層１４としてゲート物質が付与されない限り，測定された電荷キャリア濃度nsに影響を与える。
図５は，図１に示す半導体構造を有するトランジスタの閾値電圧Uthを示す。図３，図４に示される測定に使用された半導体構造に反して，図５において測定に使用される半導体構造は，図１に示したように，ゲート電極として第四の層を有する。
図５は，又MOVP手段により製造された半導体構造に対する測定値を□で示し，MBE手段により製造された半導体構造から測定された値を○で示す。図５は，閾値電圧Uthを示し，それ故，電荷キャリア密度nsが第四の層１４の付加により，半導体構造の製造方法とは独立になる。これは，表面１６上の表面電位ΦBが，第四の層１４の付加により第四の層１４と第三の層１３との間のショットキーバリアの大きさに限定されることを意味する。本発明に従い，トランジスタ１の閾値Uthと，その電荷キャリア密度nsは，第一の層１１，第二の層１２，第三の層１３及び第四の層１４の組み合わせによってのみ規定できる。もし，前記プロセス制御が，第一の層１１，第二の層１２，そして第三の層１３に対して実行される電荷キャリア密度ns，及び又は閾値電圧Uthの測定を含む場合は，しかし，これらの結果は第三の層１３の表面電位，それ故に，製造方法に依存する。
一の適用例において，無線周波数信号用の電力増幅器が製造される必要がある。そのような電力増幅器は，例えば，移動無線ネットワークの基地局において使用される。電力増幅器は，５０Vの動作電圧で駆動される必要がある。その電力増幅器は，それぞれ図１に示すように設計された並列に並ぶ複数のトランジスタを有する。複数のトランジスタは，例として，８０個と１２０個の間のトランジスタを含んでもよい。本発明の一実施例では，複数のトランジスタは，単一の基板１０ａに一体に集積されてもよい。個々のトランジスタ間の距離は，およそ50mmとおよそ150mmの間である。この結果，この配置に対してのゲート幅は，およそ25mmと40mmである。トランジスタのゲート長は，およそ0.4mmとおよそ1.0mmの間である。
電力増幅器は，通常直流電流を得て，無線周波数出力信号を生成する。この状況で，本発明の意味において，無線周波数出力信号は，0.85GHzより大きい周波数，あるいは２GHzより大きい周波数，あるいは５GHzより大きい周波数の出力信号と理解される。電力増幅器により，無線周波数出力信号に変換されない直流電流部分は，電力損失pvになり，熱として放散される。いくつかの好ましい実施例では，電力増幅器により変換される電力は，５Wより大きく，あるいは，１０Wより大きくあるいは，３０Wより大きくなるかもしれない。
図６に示すように，第二の層のアルミニウム含有量xが増加すると電荷キャリア濃度nsとそれ故電力密度pは，上昇する。したがって，熱負荷を制限するために，アルミニウム含有量xが小さいことが有利である。しかし，図２に示したように，方法ステップ５７において説明した関係に基づいて，これが，閾値電圧Uthを上昇させる。そして，閾値電圧が望ましくないほどに大きな値になる想定される。
図９は，異なる電圧定在波比VSWRに対する，本発明にしたがう並列に配置された複数のトランジスタにおける電力損失pvを示す。複数のトランジスタは，図５に関連して説明したデザインを有してもよい。この場合，電圧定在波比VSWRは，複数のトランジスタとそれぞれの出力に接続する構成部分の間の不整合の大きさである。１：１のVSWRは，この場合では不整合がないことを意味し，電力損失及びそれ故の熱発生は，最小である。VSWRが，2:1, 3:1, 4:1, 5:1, 6:1 or 10:1のように増加すると，不整合が増加し，引き出される電力の大きな部分さえ電力損失pvに変換され，トランジスタ素子にダメージを与える。
図９から解るように，本発明に従う方法を使用して最適化された半導体素子は，1:1のVSWRでの通常の動作のものと比較して1.5と2.0の間の要因ににより電力損失を大きくするけれども，大きな不整合即ち，すなわち10:1のVSWRを有して50Vの動作電圧で，動作できる。これは，半導体素子の信頼性，及び素子を備える電気機器の信頼性を高める。この場合，図９に示す測定値はトランジスタが利得圧縮されるトランジスタの動作点で記録されている。本発明のいくつかの実施例では，これは，P3dbポイントであってもよい。他の実施例では，トランジスタは，P1dbポイントであってもよい。
図７は，概略的に，アルミニウムの種々の含有量の値と，第２の層１２及び第三の層の厚みdとの関係を，縦軸の閾値電圧Uthと，横軸の電荷キャリア密度nsとに関して示している。実施例として，図7のポイントＡは，x = 0.14のアルミニウム含有量で，層厚みd = 22nmを有する半導体構造を示している。
Ａを開始点として，ポイントＢは，変更されていない層の厚みd = 22nmに対してアルミニウム含有量をx = 0.18まで増加することにより得られる。この半導体構造Ｂは，閾値Uthが下がり，同時に電荷キャリア濃度nsが上昇することに特徴がある。
変更されていないアルミニウム含有量x = 0.18に対して厚みをd = 30nmまで増加することにより，ポイントＣに到達する。ポイントＣは，少し高い電荷キャリア密度ns対して更に低下した閾値電圧Uthを有する半導体構造を記述している。特に，層厚みdにおける変更は，アルミニウム含有量xの変更により補償されないことを指摘すべきである。この方法で，層厚みdとアルミニウム含有量xの適正な選択は，図８に関連してより詳細に説明されるように，同時に低電荷キャリア密度nsと十分な低閾値電圧Uthを実現できる。
図８に従うと，-1.8Vの閾値電圧Uthと，5×1012cm-2の電荷キャリア密度nsを有するトランジスタ１を製造することを意図する。望ましい特性を有するトランジスタ１は，図８において，ポイントＤにより表示される。
アルミニウム含有量x = 18%と層厚みd = 22nmを有するポイントＢからスタートして，アルミニウム含有量x = 18%は元のままで，先ず，層厚みが，d = 30nmに増加される。この方法で，図8にポイントＣで表示される特性の半導体素子が得られる。
半導体構造Ｃは，-1.8Vより小さい閾値電圧を有する。さらに，電荷キャリア密度ns，従ってトランジスタの電力損失は，望ましい目標値よりも大きい。
変更していない層厚みd = 30nmに対してアルミニウム含有量をx = 0.12まで低減することにより，電荷キャリア密度nsにおける厳格な減少が，閾値電圧Uthにおける同時的なただ緩やかな昇に対して得られる。この方法において，ポイントＤに示すトランジスタ１の望ましい特性を得ることが可能である。この場合，閾値電圧Uthが，図２に関連して上記に説明したようにゲート金属の選択により，最初に規定される。本発明に従い，層の厚みd，アルミニウム含有量x及びゲート金属の選択により望ましい特性が有するトランジスタを作成することが，従って可能である。
自明のように，上記に開示した解決原理は，トランジスタの他のパラメータを最適化するために使うことも可能である。上記記述は，従って，限定するものではなく説明のためのものと見なされるべきものである。次に続く請求項は，引用される特徴が，本発明の少なくとも一実施例に存在するものと理解すべきである。これは，更なる特徴を排除するものではない。請求項及び詳細な説明の記述が“第一の，“第二の”，“第三の”，及び“第四の”の特徴を定義している場合，当該指定は，ランクの順序を明記するものではなく，同じ種類の特徴を区別するために用いられている。
Claims (20)
- 少なくとも第一の層(11)，第二の層(12)と第四の層(14)を有し，前記第四の層(14)は前記第二の層(12)の上に配置され，前記第二の層(12)は前記第一の層(11)の上に配置され，前記第一の層(11)がGaNを有し，前記第二の層(12)がAlxGa1-xNを有し，前記第四の層(14)が金属または合金を有する少なくとも一つのトランジスタ(1)の構造を決定する方法であって，
前記第二の層(12)の層厚みｄが，規定され(51)，
前記第二の層(12)のアルミニウム含有量ｘが，規定され(52)，
少なくとも前記第二の層(12)と第一の層(11)が作成され(53)，
表面電位ΦBと電荷キャリア密度nsと電荷キャリア移動度mが決定され(54)，
そして，前記第四の層(14)の物質が，前記表面電位ΦBと電荷キャリア密度nsとを基に選択される，
ことを特徴とするトランジスタの構造を決定する方法。 - 請求項1において，
前記第四の層(14)の物質は，銀及び／またはパラジウム及び／またはニッケル及び／またはプラチナから選択されることを特徴とするトランジスタの構造を決定する方法。 - 請求項1または２において，
前記トランジスタは，更にGaNを有し，前記第二の層(12)及び第四の層(14)の間に配置される第三の層(13)を有し，前記第四の層(14)は前記第三の層(13)の上に配置され，第三の層(13)は，前記第二の層(12)の上に配置され，前記第二の層(12)は前記第一の層(11)の上に配置されることを特徴とするトランジスタの構造を決定する方法。 - 請求項1または３において，
前記第二の層(12)と第三の層(13)の合計厚みdは，約15nmと約50nmとの間に選択されることを特徴とするトランジスタの構造を決定する方法。 - 請求項１から４のいずれか１項において，
前記アルミナ含有量xは，0.08と0.18の間に選択されることを特徴とするトランジスタの構造を決定する方法。 - 請求項１から５のいずれか１項において，
前記第三の層(13)，第二の層(12)，及び第1の層（11）の製法(53)は，MBE又はMOVPE又はMOCVDから選択されることを特徴とするトランジスタの構造を決定する方法。 - 請求項１から６のいずれか１項において，
前記第二の層(12)の厚みは，前記トランジスタ(1)の閾値電圧Uthを下げるために大きくされ，第二の層(12)の厚みは，前記トランジスタ(1)の閾値電圧Uthを上げるために小さくされることを特徴とするトランジスタの構造を決定する方法。 - 請求項１から７のいずれか１項において，
前記トランジスタ(1)の閾値電圧Uthを下げるために，あるいは電荷キャリア密度nsを高めるために前記第二の層のアルミナ含有量xは大きくされ，トランジスタ(1)の閾値電圧Uthを上げるために，あるいは電荷キャリア密度nsを低めるために前記第二の層(12)のアルミナ含有量xは低減されることを特徴とするトランジスタの構造を決定する方法。 - 請求項１〜請求項８のいずれか１項において，
トランジスタ（１）の閾値電圧Uthが-4.5Vと-1.0Vの間であるように，前記第四の層の物質の選択がなされることを特徴とするトランジスタの構造を決定する方法。 - 請求項１〜請求項９のいずれか１項において，
ホール効果測定及び／又はフォトリフレクションの測定が実行されることを特徴とするトランジスタの構造を決定する方法。 - 請求項１〜請求項１０のいずれか１項において，
前記第４の層(14)を形成した結果として表面電位における電荷ΔΦBと，電荷キャリアの密度における電荷Δnsとの間の関係が，次の式(56)によりモデル化される，
- 請求項１〜１１のいずれか１項において，
前記閾値電圧Uthは，前記第四の層(14)を形成した後の表面電位ΦBと電荷キャリア密度nsを基に次のようにモデル化(57)される，
- 請求項１１において，
前記閾値電圧Uthは，前記第四の層(14)を形成した後の表面電位ΦBにおける変化に基づき，次のように決定(58)される，
- 少なくとも第一の層(11)，第二の層(12)，及び第四の層(14)を有する少なくとも一つのトランジスタを有し，
前記第四の層(14)が前記第二の層(12)の上に配置され，前記第二の層(12)が前記第一の層(11)の上に配置され，前記第一の層(11)はGaNを有し，前記第二の層(12)はAlxGa1-xN を有し，前記第四の層(14)は金属又は合金を有し，前記トランジスタは，通常の直流電流から無線周波数出力信号を生成するように用意され，ドレインとソース電極間が３０Ｖより大きい電圧VDS で，且つ2:1より大きい電圧定在波比VSWRで動作されることを特徴とする半導体素子。 - 請求項１４において，
前記トランジスタは，更にGaNを有し前記第二の層(12)と第四の層(14)の間に配置される第三の層(13)を有し，前記第四の層(14)は，前記第三の層(13)の上に配置され，前記第三の層(13)は，前記第二の層(12)の上に配置され，前記第二の層(12)は，前記第一の層(11)の上に配置されることを特徴とする半導体素子。 - 請求項１４又は１５において，
前記第二の層(12)及び第三の層(13)の合計の厚みdが約15 nmと約50 nmの間であることを特徴とする半導体素子。 - 請求項１４乃至１６のいずれか１項において，
前記アルミナの含有量xが，0.08と0.18の間であることを特徴とする半導体素子。 - 請求項１４乃至１７のいずれか１項において，
前記第四の層(14)の物質は，銀及び又はパラジウム及び又はニッケル及び又はプラチナを有することを特徴とする半導体素子。 - 請求項１４乃至１８のいずれか１項において，
前記トランジスタは，ドレインとソース電極間で48Vより大きい電圧VDSで，且つ2:1より大きい電圧定在波比で動作する事を特徴とする半導体素子。 - 請求項１４乃至１９のいずれか１項で請求された半導体素子を有する移動無線ネットワーク用の基地局。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102009028918.6A DE102009028918B4 (de) | 2009-08-26 | 2009-08-26 | Halbleiterbauelement, Verfahren zur Bestimmung der Struktur eines Transistors und Basisstation für ein Mobilfunknetzwerk |
| DE102009028918.6 | 2009-08-26 | ||
| PCT/EP2010/062008 WO2011023607A1 (de) | 2009-08-26 | 2010-08-18 | Verfahren zur bestimmung der struktur eines transistors |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013503467A true JP2013503467A (ja) | 2013-01-31 |
| JP6033682B2 JP6033682B2 (ja) | 2016-11-30 |
Family
ID=42937562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012526007A Active JP6033682B2 (ja) | 2009-08-26 | 2010-08-18 | トランジスタ構造の決定方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8987011B2 (ja) |
| EP (1) | EP2471089B1 (ja) |
| JP (1) | JP6033682B2 (ja) |
| DE (1) | DE102009028918B4 (ja) |
| WO (1) | WO2011023607A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9165766B2 (en) * | 2012-02-03 | 2015-10-20 | Transphorm Inc. | Buffer layer structures suited for III-nitride devices with foreign substrates |
| DE102017210711A1 (de) | 2016-06-27 | 2017-12-28 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Halbleiterbauelement |
| US10497838B2 (en) * | 2018-04-12 | 2019-12-03 | Osram Opto Semiconductors Gmbh | Method for producing an optic device, optic device and assembly comprising such an optic device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005086171A (ja) * | 2003-09-11 | 2005-03-31 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2005136001A (ja) * | 2003-10-28 | 2005-05-26 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
| JP2007207820A (ja) * | 2006-01-31 | 2007-08-16 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタおよびその製造方法 |
| JP2009503815A (ja) * | 2005-07-20 | 2009-01-29 | クリー インコーポレイテッド | 窒化物ベースのトランジスタおよびエッチストップ層を用いた製造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5192987A (en) * | 1991-05-17 | 1993-03-09 | Apa Optics, Inc. | High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions |
| US5639343A (en) * | 1995-12-13 | 1997-06-17 | Watkins-Johnson Company | Method of characterizing group III-V epitaxial semiconductor wafers incorporating an etch stop layer |
| JP3462720B2 (ja) * | 1997-07-16 | 2003-11-05 | 三洋電機株式会社 | ｎ型窒化物半導体の電極及び前記電極を有する半導体素子並びにその製造方法 |
| JP4869564B2 (ja) | 2003-11-28 | 2012-02-08 | 新日本無線株式会社 | 窒化物半導体装置及びその製造方法 |
| JP2005229069A (ja) * | 2004-02-16 | 2005-08-25 | Matsushita Electric Ind Co Ltd | 半導体装置の評価方法 |
| US7547911B2 (en) * | 2004-08-27 | 2009-06-16 | National Institute Of Information And Communications Technology, Incorporated Administrative Agency | Gan-based field effect transistor and production method therefor |
| CN101331599A (zh) * | 2005-12-14 | 2008-12-24 | 日本电气株式会社 | 场效应晶体管 |
| JP2007227884A (ja) * | 2006-01-30 | 2007-09-06 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタ |
| JP2007335677A (ja) * | 2006-06-15 | 2007-12-27 | Furukawa Electric Co Ltd:The | Ｉｉｉ族窒化物半導体を用いたノーマリオフ型電界効果トランジスタ及びその製造方法 |
| US7656010B2 (en) * | 2006-09-20 | 2010-02-02 | Panasonic Corporation | Semiconductor device |
| JP4755961B2 (ja) * | 2006-09-29 | 2011-08-24 | パナソニック株式会社 | 窒化物半導体装置及びその製造方法 |
| US7512499B1 (en) * | 2006-12-20 | 2009-03-31 | National Semiconductor Corporation | System and method for determining substrate doping density in metal oxide semiconductor devices |
-
2009
- 2009-08-26 DE DE102009028918.6A patent/DE102009028918B4/de active Active
-
2010
- 2010-08-18 EP EP10743151.2A patent/EP2471089B1/de active Active
- 2010-08-18 US US13/391,916 patent/US8987011B2/en active Active
- 2010-08-18 JP JP2012526007A patent/JP6033682B2/ja active Active
- 2010-08-18 WO PCT/EP2010/062008 patent/WO2011023607A1/de active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005086171A (ja) * | 2003-09-11 | 2005-03-31 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2005136001A (ja) * | 2003-10-28 | 2005-05-26 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
| JP2009503815A (ja) * | 2005-07-20 | 2009-01-29 | クリー インコーポレイテッド | 窒化物ベースのトランジスタおよびエッチストップ層を用いた製造方法 |
| JP2007207820A (ja) * | 2006-01-31 | 2007-08-16 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2471089A1 (de) | 2012-07-04 |
| DE102009028918A1 (de) | 2011-03-10 |
| US20120161150A1 (en) | 2012-06-28 |
| US8987011B2 (en) | 2015-03-24 |
| JP6033682B2 (ja) | 2016-11-30 |
| DE102009028918B4 (de) | 2014-11-06 |
| EP2471089B1 (de) | 2019-06-19 |
| WO2011023607A1 (de) | 2011-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102388441B (zh) | 增强型GaN高电子迁移率晶体管器件及其制备方法 | |
| CN102956679B (zh) | 化合物半导体器件及其制造方法 | |
| US8680578B2 (en) | Field effect transistor with enhanced insulator structure | |
| JP5608238B2 (ja) | 半導体構造 | |
| JP5390768B2 (ja) | 高電子移動度トランジスタ（ｈｅｍｔ） | |
| US7674666B2 (en) | Fabrication of semiconductor device having composite contact | |
| US20050133816A1 (en) | III-nitride quantum-well field effect transistors | |
| Lecourt et al. | Power performance at 40 GHz on quaternary barrier InAlGaN/GaN HEMT | |
| TW200305283A (en) | High power-low noise microwave GaN heterojunction field effet transistor | |
| JPWO2007122790A1 (ja) | 電界効果トランジスタ | |
| US20170117401A1 (en) | Mishfet having a comparatively high and selectable or customizable breakdown voltage | |
| JP2008244002A (ja) | 電界効果半導体装置 | |
| US20150108547A1 (en) | High electron mobility transistor | |
| WO2008045328A2 (en) | Iii-nitride heterojunction semiconductor device and method of fabrication | |
| JP2009032803A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP6033682B2 (ja) | トランジスタ構造の決定方法 | |
| JP2010040828A (ja) | 窒化物半導体装置 | |
| Chiang et al. | Improvements of electrical and thermal characteristics for AlGaN/GaN HEMT grown by metal-organic chemical vapor deposition on silicon-on-insulator (SOI) substrate | |
| CN106463526B (zh) | 具有钝化的三价氮化物层的半导体结构及其制造方法 | |
| JP6168978B2 (ja) | 窒化物半導体装置およびその製造方法、ならびにダイオードおよび電界効果トランジスタ | |
| Malmros | Advanced III-nitride technology for mm-Wave applications | |
| CN113555428A (zh) | 一种氮化镓高迁移率晶体管及其制备方法 | |
| JP4729872B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP5879805B2 (ja) | スイッチング素子及びこれを用いた電源装置 | |
| Lee et al. | High-Quality AlGaN/GaN HEMTs Growth on Silicon Using Al0. 07Ga0. 93N as Interlayer for High RF Applications |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131025 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131203 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140220 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140715 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141114 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20141121 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20150109 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20160308 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160331 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160830 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161026 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6033682 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |