CN108133961A - 一种基于氮化铝阻挡层的GaN_HEMT器件制备方法 - Google Patents

一种基于氮化铝阻挡层的GaN_HEMT器件制备方法 Download PDF

Info

Publication number
CN108133961A
CN108133961A CN201711385739.9A CN201711385739A CN108133961A CN 108133961 A CN108133961 A CN 108133961A CN 201711385739 A CN201711385739 A CN 201711385739A CN 108133961 A CN108133961 A CN 108133961A
Authority
CN
China
Prior art keywords
barrier layers
aluminum nitride
nitride barrier
wafer
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711385739.9A
Other languages
English (en)
Inventor
林书勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Hiwafer Technology Co Ltd
Original Assignee
Chengdu Hiwafer Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Hiwafer Technology Co Ltd filed Critical Chengdu Hiwafer Technology Co Ltd
Priority to CN201711385739.9A priority Critical patent/CN108133961A/zh
Publication of CN108133961A publication Critical patent/CN108133961A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及一种基于氮化铝阻挡层的GaN_HEMT器件制备方法,包括以下步骤:a1、欧姆接触制备;a2、有源区隔离;a3、氮化铝阻挡层淀积:在上述完成有源区隔离的晶圆上淀积氮化铝阻挡层;a4、表面钝化层淀积:在上述完成氮化铝阻挡层淀积的晶圆上继续淀积表面钝化层;a5、栅极接触开孔;a6、氮化铝阻挡层移除;a7、栅极金属制备;a8、电极加厚及金属互联。本发明将氮化铝阻挡层插入到GaN表面与钝化层之间,在进行T型栅极制备的过程中,先通过干法刻蚀的方法刻蚀表面钝化层,再使用较为简便的湿法腐蚀方法移除氮化铝层,实现栅极区域的开孔,而刻蚀对于氮化铝的高选择性,刻蚀能够自动停止在氮化铝之上,同时氮化铝能够阻挡刻蚀时对GaN表面的损伤。

Description

一种基于氮化铝阻挡层的GaN_HEMT器件制备方法
技术领域
本发明涉及化合物半导体制造技术领域,特别是涉及一种基于氮化铝阻挡层的GaN_HEMT器件制备方法。
背景技术
GaN HEMT器件作为第三代化合物半导体的代表器件,以其高电子迁移率、高击穿电压、高电流密度、高可靠性,广泛应用于微波功率放大领域,是现代军民通信系统、航空航天的首选器件。由于生长条件的不成熟,在GaN HEMT结构外延过程中不可避免的会在GaN材料的内部和表面产生缺陷,而这些缺陷是导致GaN HEMT电流崩塌的主要因素,严重影响器件的输出功率,常规采用表面钝化的方法来减小缺陷对输出电流密度的影响。
在微波功率放大应用层面,需要采用T型栅极技术来使器件获取更高的截止频率,实现T型栅的方法是在表面钝化层上使用干法刻蚀方法打开栅极接触孔,二次光刻较大孔淀积金属形成自对准的T型栅。在第一次开孔时,要保证表面钝化层被移除干净,干法刻蚀会损伤GaN表面,引起电流崩塌,栅泄漏电流等一系列器件可靠性问题,表面钝化效果降低会导致器件输出功率降低,严重影响器件性能和良率,不适用于大规模生产,因此新的工艺技术和方法亟待需要。
为了降低GaN HEMT表面缺陷对器件性能的影响,不同的钝化层已经在GaN表面对电流崩塌有很好的抑制作用,但是栅极开孔所导致的损伤也是在GaN HEMT器件制备中不可忽视的因素。对于干法刻蚀在GaN表面造成损伤的修复方法主要有以下三种:1.热处理过程,让等离子体轰击造成的化学键在高温中重新成键,达到修复损伤的作用;2.湿法处理,使用硫酸铵、盐酸等溶液对干法刻蚀产生的缺陷进行修复;3.干法处理,使用氮等离子体去填充表面的悬挂键以达到对表面缺陷的修复作用。但是,以上方法并没有从根本上解决缺陷的问题,干法刻蚀导致的表面缺陷不能被完全修复,器件可靠性受到严重影响。
发明内容
本发明的目的在于提供一种基于氮化铝阻挡层的GaN_HEMT器件制备方法,将薄层氮化铝插入到GaN HEMT的表面和钝化层之间,利用氟基刻蚀氮化铝的高选择比,实现在T型栅极制备过程中,栅极开孔能够自动停止在氮化铝之上,完全避免了等离子体对GaN表面的轰击,不会在GaN表面产生附加的缺陷引起器件性能退化。
为了实现上述目的,本发明提供了以下技术方案:
本发明提供一种基于氮化铝阻挡层的GaN_HEMT器件制备方法,包括以下步骤:
a1、欧姆接触制备:在GaN HEMT结构上进行欧姆接触制备形成源、漏极区域;
a2、有源区隔离:在上述制备好源漏欧姆接触电极的晶圆上,进行有源区隔离;
a3、氮化铝阻挡层淀积:在上述完成有源区隔离的晶圆上淀积氮化铝阻挡层;
a4、表面钝化层淀积:在上述完成氮化铝阻挡层淀积的晶圆上继续淀积表面钝化层;
a5、栅极接触开孔:在上述完成表面钝化层淀积的晶圆上,以光刻胶作为刻蚀掩膜,使用干法或湿法刻蚀方法移除栅极区域的表面钝化层;
a6、氮化铝阻挡层移除:在上述完成栅极接触开孔的晶圆上,使用湿法腐蚀移除栅极区域的氮化铝阻挡层;
a7、栅极金属制备:在上述完成氮化铝阻挡层移除的晶圆上,通过光刻显影打开栅极区域的栅极通孔,电子束蒸发栅极金属,其厚度为50-500nm,湿法剥离形成器件栅极;
a8、电极加厚及金属互联:在上述完成栅极金属制备的晶圆上,通过光刻显影、干法刻蚀打开源、漏极通孔,通过光刻显影打开栅、源、漏极区域,电子束蒸发电极金属,厚度为50-500nm,湿法剥离形成器件电极。
与现有技术相比,本发明具有以下优点:
本发明将氮化铝阻挡层插入到GaN表面与钝化层之间,在进行T型栅极制备的过程中,先通过干法刻蚀的方法刻蚀表面钝化层,再使用较为简便的湿法腐蚀方法移除氮化铝层,实现栅极区域的开孔,而刻蚀对于氮化铝的高选择性,刻蚀能够自动停止在氮化铝之上,同时氮化铝能够阻挡刻蚀时对GaN表面的损伤。另外,氮化铝与氮化镓的晶格失配较小,能够在氮化镓表面形成良好的界面,对器件性能提高有显著作用。栅极区域刻蚀的无损伤、自停止性使该方法具有广泛的工业应用前景。
下面通过附图和实施例,对本发明的技术方案做进一步的详细描述。
附图说明
图1为本发明的流程框图;
图2为本发明的完成欧姆接触制备实施例结构示意图;
图3为本发明的完成有源区隔离实施例结构示意图;
图4为本发明的完成氮化铝阻挡层淀积实施例结构示意图;
图5为本发明的完成表面钝化层淀积实施例结构示意图;
图6为本发明的完成栅极接触开孔实施例结构示意图;
图7为本发明的完成氮化铝阻挡层移除实施例结构示意图;
图8为本发明的完成栅极金属制备实施例结构示意图;
图9为本发明的完成电极加厚及金属互联实施例结构示意图;
图中,101为GaN帽层,102为AlGaN势垒层,103为AlN插入层,104为GaN缓冲层,105为AlN成核层,106为SiC衬底,1为AlN阻挡层,2为SiN钝化层。
具体实施方式
以下结合附图对本发明的实施例进行说明,应当理解,此处所描述的实施例仅用于说明和解释本发明,并不用于限定本发明。
如图1-9所示,本实施例提供一种基于氮化铝阻挡层的GaN_HEMT器件制备方法,包括以下步骤:
步骤a1、欧姆接触制备:在GaN HEMT结构上进行欧姆接触制备形成源、漏极区域。
在GaN HEMT结构上,以光刻负胶2020为金属剥离掩膜,电子束蒸发金属Ti/Al/Ni/Au20/150/50/100nm,850摄氏度氮气退火持续30s,合金反应形成源极区域(S)、漏极区域(D)。参见图2。
步骤a2、有源区隔离:在上述制备好源漏欧姆接触电极的晶圆上,进行有源区隔离。
在制备好源漏欧姆接触电极的晶圆上,以AZ5214光刻正胶为掩膜,使用多能量氟离子注入形成有源区隔离。参见图3。
步骤a3、氮化铝阻挡层淀积:在上述完成有源区隔离的晶圆上淀积氮化铝阻挡层。
在完成有源区隔离的晶圆上,使用原子层淀积ALD,在300摄氏度环境中淀积氮化铝5nm,形成氮化铝阻挡层(AlN阻挡层)1。参见图4。
步骤a4、表面钝化层淀积:在上述完成氮化铝阻挡层淀积的晶圆上继续淀积表面钝化层(SiN钝化层)。
在完成氮化铝阻挡层淀积的晶圆上,使用PECVD,在300摄氏度环境中淀积氮化硅100nm,形成SiN钝化层2。参见图5。
步骤a5、栅极接触开孔:在上述完成表面钝化层淀积的晶圆上,以光刻胶作为刻蚀掩膜,使用干法或湿法刻蚀方法移除栅极区域的表面钝化层。
在完成表面钝化层淀积的晶圆上,以光刻胶作为刻蚀掩膜,使用氟基ICP刻蚀栅极区域(G)的表面钝化层,刻蚀时间为5min,刻蚀气体为CF4和Ar2,CF4、Ar2的流量分别为15sccm、20sccm,刻蚀功率为50w,偏转功率为5w。在钝化层的移除过程中,刻蚀能够自动停止在氮化铝阻挡层之上。参见图6。
步骤a6、氮化铝阻挡层移除:在上述完成栅极接触开孔的晶圆上,使用湿法腐蚀移除栅极区域的氮化铝阻挡层。
在完成栅极接触开孔的晶圆上,使用四甲基氢氧化铵湿法腐蚀移除栅极区域(G)的氮化铝阻挡层,腐蚀时间为20s。参见图7。
步骤a7、栅极金属制备:在上述完成氮化铝阻挡层移除的晶圆上,通过光刻显影打开栅极区域的栅极通孔,电子束蒸发栅极金属Ni、Ti、Pt、Au等,其厚度为50-500nm,湿法剥离形成器件栅极。
在完成氮化铝阻挡层移除的晶圆上,以2020光刻负胶为金属剥离掩膜,在栅极金属区域(G)电子束蒸发Ni、Au,Ni、Au层的厚度分别为50nm、300nm,湿法剥离形成器件栅极G。
步骤a8、电极加厚及金属互联:在上述完成栅极金属制备的晶圆上,先通过光刻显影、干法刻蚀打开源、漏极通孔,再通过光刻显影打开栅、源、漏极区域,电子束蒸发电极金属Ni、Ti、Pt、Au等,厚度为50-500nm,湿法剥离形成器件电极,完成整套器件工艺。
在完成栅极金属制备的晶圆上,以5214光刻正胶为掩膜,干法刻蚀器件源、漏极区域打开源、漏极通孔,以2020光刻负胶为金属剥离掩膜,在源、漏、栅极区域分别电子束蒸发Ni、Au,Ni、Au层的厚度分别为50nm、500nm,湿法剥离形成器件电极(S、D、G),完成整套器件工艺。
其中,首先,氮化铝的晶格常数与氮化镓接近,将其淀积在氮化镓的表面,能够形成良好的界面,但阻挡层的薄层氮化铝对GaN HEMT表面的钝化效果并不完全,需要结合其上方的厚层钝化层才能对GaN HEMT生长过程中在表面产生的缺陷实现较好的钝化作用,因此,该工艺方法需要阻挡层的薄层氮化铝和其上方厚层钝化层的共同作用。其次,在栅极开孔干法刻蚀自动停止在阻挡层氮化铝之上以后,使用普通的湿法腐蚀就能移除完全阻挡层。最后,再刻蚀完栅极接触的窗口(接触开孔形成的通孔)上,再次进行光刻淀积金属,完成具有无损伤、自停止特性的T型栅工艺。
在GaN HEMT器件制备过程中,将氮化铝插入到氮化镓材料与表面钝化层之间,使用氟基刻蚀表面钝化层,对于氮化铝的高选择性,在栅极开孔时实现对AlGaN表面的自停止、无损伤特性,有利于减小制备难度、成本;同时氮化铝与氮化镓的晶格失配较小,是一种良好的界面层,有利于提高器件的性能。在工业上,为了降低GaN HEMT的栅极电阻普遍采用T型栅结构,实现T型栅极一般使用干法刻蚀在器件表面钝化层上开孔,二次光刻较大窗口覆盖第一次开孔,淀积金属形成T型金属。该方法中若使用了本发明的结构能显著降低了表面钝化层开孔时干法刻蚀对AlGaN表面的损伤,提高了刻蚀准确性和工艺重复性,所制备器件性能和良率得到显著提高,对GaN HEMT产业化进程有非常重要的意义。
应当理解,本发明上述实施例及实例,是出于说明和解释目的,并非因此限制本发明的范围。本发明的范围由权利要求项定义,而不是由上述实施例及实例定义。

Claims (9)

1.一种基于氮化铝阻挡层的GaN_HEMT器件制备方法,其特征在于,包括以下步骤:
a1、欧姆接触制备:在GaN HEMT结构上进行欧姆接触制备形成源、漏极区域;
a2、有源区隔离:在上述制备好源漏欧姆接触电极的晶圆上,进行有源区隔离;
a3、氮化铝阻挡层淀积:在上述完成有源区隔离的晶圆上淀积氮化铝阻挡层;
a4、表面钝化层淀积:在上述完成氮化铝阻挡层淀积的晶圆上继续淀积表面钝化层;
a5、栅极接触开孔:在上述完成表面钝化层淀积的晶圆上,以光刻胶作为刻蚀掩膜,使用干法或湿法刻蚀方法移除栅极区域的表面钝化层;
a6、氮化铝阻挡层移除:在上述完成栅极接触开孔的晶圆上,使用湿法腐蚀移除栅极区域的氮化铝阻挡层;
a7、栅极金属制备:在上述完成氮化铝阻挡层移除的晶圆上,通过光刻显影打开栅极区域的栅极通孔,电子束蒸发栅极金属,其厚度为50-500nm,湿法剥离形成器件栅极;
a8、电极加厚及金属互联:在上述完成栅极金属制备的晶圆上,通过光刻显影、干法刻蚀打开源、漏极通孔,通过光刻显影打开栅、源、漏极区域,电子束蒸发电极金属,其厚度为50-500nm,湿法剥离形成器件电极。
2.根据权利要求1所述一种基于氮化铝阻挡层的GaN_HEMT器件制备方法,其特征在于,所述步骤a1中,在GaN HEMT结构上,以光刻负胶为金属剥离掩膜,电子束蒸发金属Ti/Al/Ni/Au 20/150/50/100nm,850摄氏度氮气退火持续30s,合金反应形成源、漏极区域。
3.根据权利要求1所述一种基于氮化铝阻挡层的GaN_HEMT器件制备方法,其特征在于,所述步骤a2中,在制备好源漏欧姆接触电极的晶圆上,以光刻正胶为掩膜,使用多能量氟离子注入形成有源区隔离。
4.根据权利要求1所述一种基于氮化铝阻挡层的GaN_HEMT器件制备方法,其特征在于,所述步骤a3中,在完成有源区隔离的晶圆上,使用原子层淀积,在300摄氏度环境中淀积氮化铝5nm。
5.根据权利要求1所述一种基于氮化铝阻挡层的GaN_HEMT器件制备方法,其特征在于,所述步骤a4中,在完成氮化铝阻挡层淀积的晶圆上,使用PECVD,在300摄氏度环境中淀积氮化硅100nm。
6.根据权利要求1所述一种基于氮化铝阻挡层的GaN_HEMT器件制备方法,其特征在于,所述步骤a5中,在完成表面钝化层淀积的晶圆上,以光刻胶作为刻蚀掩膜,使用氟基ICP刻蚀栅极区域的表面钝化层,刻蚀时间为5min,刻蚀气体为15sccm的CF4和20sccm的Ar2,刻蚀功率为50w,偏转功率为5w。
7.根据权利要求1所述一种基于氮化铝阻挡层的GaN_HEMT器件制备方法,其特征在于,所述步骤a6中,在完成栅极接触开孔的晶圆上,使用四甲基氢氧化铵湿法腐蚀移除栅极区域的氮化铝阻挡层,腐蚀时间为20s。
8.根据权利要求1所述一种基于氮化铝阻挡层的GaN_HEMT器件制备方法,其特征在于,所述步骤a7中,在完成氮化铝阻挡层移除的晶圆上,以光刻负胶为金属剥离掩膜,在栅极金属区域电子束蒸发Ni、Au,Ni、Au的厚度分别为50nm、300nm,湿法剥离形成器件栅极。
9.根据权利要求1所述一种基于氮化铝阻挡层的GaN_HEMT器件制备方法,其特征在于,所述步骤a8中,在完成栅极金属制备的晶圆上,以光刻正胶为掩膜,干法刻蚀器件源、漏极区域打开源、漏极通孔,以光刻负胶为金属剥离掩膜,在源、漏、栅极区域分别电子束蒸发Ni、Au,Ni、Au的厚度分别为50nm、500nm,湿法剥离形成器件电极。
CN201711385739.9A 2017-12-20 2017-12-20 一种基于氮化铝阻挡层的GaN_HEMT器件制备方法 Pending CN108133961A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711385739.9A CN108133961A (zh) 2017-12-20 2017-12-20 一种基于氮化铝阻挡层的GaN_HEMT器件制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711385739.9A CN108133961A (zh) 2017-12-20 2017-12-20 一种基于氮化铝阻挡层的GaN_HEMT器件制备方法

Publications (1)

Publication Number Publication Date
CN108133961A true CN108133961A (zh) 2018-06-08

Family

ID=62391865

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711385739.9A Pending CN108133961A (zh) 2017-12-20 2017-12-20 一种基于氮化铝阻挡层的GaN_HEMT器件制备方法

Country Status (1)

Country Link
CN (1) CN108133961A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110616431A (zh) * 2018-06-20 2019-12-27 深圳先进技术研究院 电池极耳表面处理方法
CN110660643A (zh) * 2019-09-05 2020-01-07 西交利物浦大学 一种优化氮化镓高电子迁移率晶体管钝化的方法
CN110942990A (zh) * 2019-12-16 2020-03-31 成都大学 一种AlGaN/GaN HEMT的热管理方法
CN112038227A (zh) * 2020-08-12 2020-12-04 深圳市汇芯通信技术有限公司 栅极无损伤制备方法及基于该制备方法的hemt
CN112951911A (zh) * 2021-04-15 2021-06-11 南通大学 增强型GaN基高电子迁移率晶体管及其制备方法
CN116613065A (zh) * 2023-04-28 2023-08-18 深圳智慧脑科技有限公司 一种增强型氮化镓hemt器件及制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180968B1 (en) * 1996-05-31 2001-01-30 Nec Corporation Compound semiconductor device and method of manufacturing the same
US20130252386A1 (en) * 2005-07-20 2013-09-26 Cree, Inc. Methods of fabricating nitride-based transistors with an etch stop layer
CN107424919A (zh) * 2017-05-12 2017-12-01 中国电子科技集团公司第十三研究所 一种低损伤介质栅及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180968B1 (en) * 1996-05-31 2001-01-30 Nec Corporation Compound semiconductor device and method of manufacturing the same
US20130252386A1 (en) * 2005-07-20 2013-09-26 Cree, Inc. Methods of fabricating nitride-based transistors with an etch stop layer
CN107424919A (zh) * 2017-05-12 2017-12-01 中国电子科技集团公司第十三研究所 一种低损伤介质栅及其制备方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110616431A (zh) * 2018-06-20 2019-12-27 深圳先进技术研究院 电池极耳表面处理方法
CN110616431B (zh) * 2018-06-20 2021-11-16 深圳先进技术研究院 电池极耳表面处理方法
CN110660643A (zh) * 2019-09-05 2020-01-07 西交利物浦大学 一种优化氮化镓高电子迁移率晶体管钝化的方法
CN110942990A (zh) * 2019-12-16 2020-03-31 成都大学 一种AlGaN/GaN HEMT的热管理方法
CN112038227A (zh) * 2020-08-12 2020-12-04 深圳市汇芯通信技术有限公司 栅极无损伤制备方法及基于该制备方法的hemt
CN112951911A (zh) * 2021-04-15 2021-06-11 南通大学 增强型GaN基高电子迁移率晶体管及其制备方法
CN116613065A (zh) * 2023-04-28 2023-08-18 深圳智慧脑科技有限公司 一种增强型氮化镓hemt器件及制造方法
CN116613065B (zh) * 2023-04-28 2024-06-11 深圳智慧脑科技有限公司 一种增强型氮化镓hemt器件及制造方法

Similar Documents

Publication Publication Date Title
CN108133961A (zh) 一种基于氮化铝阻挡层的GaN_HEMT器件制备方法
CN103137476B (zh) 具有钝化以及栅极电介质多层结构的GaN高压HFET
US11888052B2 (en) Semiconductor device and manufacturing method thereof employing an etching transition layer
US7985637B2 (en) Manufacturing method for compound semiconductor device and etching solution
WO2019037116A1 (zh) p型半导体的制造方法、增强型器件及其制造方法
CN109873034B (zh) 沉积多晶AlN的常关型HEMT功率器件及其制备方法
WO2018032601A1 (zh) GaN基增强型HEMT器件的制备方法
CN106298887A (zh) 一种高阈值电压高迁移率凹槽栅mosfet的制备方法
US20230378280A1 (en) Preparation method of double-t-shaped gate based on double-layer passivation accurate etching
CN107240605A (zh) 一种GaN MIS沟道HEMT器件及制备方法
CN111223777A (zh) GaN基HEMT器件及其制作方法
CN106298904A (zh) 带氮化镓插入层的氮化镓基增强型器件及其制备方法
CN210429824U (zh) 一种增强型AlN/AlGaN/GaN HEMT器件
CN106449773B (zh) GaN基肖特基二极管结构及其制作方法
CN107706232A (zh) 一种原位MIS栅结构常关型GaN基晶体管及制备方法
CN117438457B (zh) 凹槽栅型GaN基HEMT器件及其制备方法
JP2010056100A (ja) ショットキーバリアダイオード
CN107154338A (zh) 一种提高GaN HEMT钝化效果、降低电流崩塌的表面处理技术
CN104465403A (zh) 增强型AlGaN/GaN HEMT器件的制备方法
CN207068860U (zh) 一种GaN MIS沟道HEMT器件
CN116387246A (zh) p-GaN增强型MIS-HEMT器件及其制备方法
CN112018177A (zh) 全垂直型Si基GaN UMOSFET功率器件及其制备方法
CN111755330A (zh) 一种半导体结构及其制造方法
CN115116849A (zh) 一种增强型GaN功率器件制备方法
CN212380426U (zh) 一种二维AlN/GaN HEMT射频器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180608

RJ01 Rejection of invention patent application after publication