CN116613065A - 一种增强型氮化镓hemt器件及制造方法 - Google Patents

一种增强型氮化镓hemt器件及制造方法 Download PDF

Info

Publication number
CN116613065A
CN116613065A CN202310487637.7A CN202310487637A CN116613065A CN 116613065 A CN116613065 A CN 116613065A CN 202310487637 A CN202310487637 A CN 202310487637A CN 116613065 A CN116613065 A CN 116613065A
Authority
CN
China
Prior art keywords
layer
aln
tin
algan
pgan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310487637.7A
Other languages
English (en)
Other versions
CN116613065B (zh
Inventor
陈孝安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Smart Brain Technology Co ltd
Original Assignee
Shenzhen Smart Brain Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Smart Brain Technology Co ltd filed Critical Shenzhen Smart Brain Technology Co ltd
Priority to CN202310487637.7A priority Critical patent/CN116613065B/zh
Publication of CN116613065A publication Critical patent/CN116613065A/zh
Application granted granted Critical
Publication of CN116613065B publication Critical patent/CN116613065B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种增强型氮化镓HEMT器件制造方法，包括以下步骤：外延片的准备，在硅衬底上生长缓冲层，然后在缓冲层表面生长GAN，然后在GAN表面生长ALGAN，所述ALGAN层厚度为8nm至20nm；在ALGAN表面生长由ALN、PEOX、ALN组成的复合层，其中ALN的厚度为1nm至10nm，PEOX的厚度为10nm至200nm；栅极区域的刻蚀，采用光刻、干法刻蚀工艺，去除第一设定区域的ALN、PEOX、ALN复合层和部分ALGAN；所述去除第一设定区域的部分ALGAN，保留的ALGAN的厚度为1nm至10nm，所述第一设定区域为HEMT器件的控制栅即栅极区域，栅极区域宽度为0.3～3.0um，栅极区域在第一设定区域形成栅极开口；本发明提供的一种增强型氮化镓HEMT器件及制造方法具备预防栅极与源极之间通过PGAN侧壁产生漏电等优点。

Description

一种增强型氮化镓HEMT器件及制造方法
技术领域
本发明涉及半导体芯片制造工艺领域，尤其涉及一种增强型氮化镓HEMT器件及制造方法。
背景技术
氮化镓HEMT(高电子迁移率晶体管)芯片的工作层基础材质为氮化镓(GaN)，MOSFET芯片的工作层基础材质为硅(Si)。由于材料特性氮化镓HEMT芯片的体内不能设置PN结，源极与漏极之间的导通是通过中间的电子层导通，只有在柵极施加足够的负电压才能关断氮化镓HEMT芯片。故氮化镓HEMT芯片相比于MOSFET(金氧半场效晶体管)芯片，具有开关速度快的优点，但是基于结构特性，柵极的开关导通操作需要在负电压工作范围内，当柵极接地或电压0V下，氮化镓HEMT芯片为导通，需要给到足够大的负电压，氮化镓HEMT芯片的源极与漏极才会关闭，故存在耗电漏电流的风险。因此，氮化镓HEMT的功率器件首要解决的问题是如何在正电压(包括电压0V)工作范围内进行开关导通，实现柵极接地或电压0V下氮化镓HEMT芯片为关闭，目前已有多种的现有技术。
氮化镓(GaN)材料具有高击穿电场，低正向压降以及高热导率等优点，是研制微电子器件，光电子器件的新型半导体材料，被誉为继第一代锗、硅半导体材料、第二代砷化镓、磷化铟化合物半导体材料之后的第三代半导体材料。在光电子、高温大功率器件和高频微波器件应用方面有着广阔的前景。
氮化镓基高迁移率晶体管(HEMT)因其导通电阻小，耐高温高压等特点正在取得越来越多的关注。增强型的HEMT器件在此类器件中有着更为广阔的前景。目前，实现增强型HEMT器件的主流技术路线是通过Gate下方的p型GaN层(pGaN)耗尽AlGaN势垒层(AlGaNbarrier)和GaN通道层(GaN channel)之间的二维电子气(2DEG)，从而实现器件的关断。源(source)和漏(drain)电极的形成则是通过——的方式刻蚀掉源漏下方的pGaN层后，在AlGaN势垒层表面沉积金属电极。因此，精准的刻蚀是非常重要的步骤。
常规增强型氮化镓HEMT的制作流程，如图1-图4所示；
第一步：外延片的准备(参阅图1)。
第二步：PGAN的光刻与刻蚀，ALN层的生长(参阅图2)。
对于传统的这种做法，因为PGAN刻蚀时，需要保证一定的过刻蚀量，又不能有太大的过刻蚀量，且ALGAN的表面还要保证足够的光滑，这样一来，对PGAN的刻蚀精度要求很高，工艺上控制非常困难。另外，PGAN刻蚀后，由于PGAN侧壁的刻蚀损伤存在，也会使得栅极与源极之间通过PGAN的侧壁产生漏电。
第三步：生长PEOX(参阅图3)。
第四步：接触孔的光刻与刻蚀，金属层的生长/光刻/刻蚀(参阅图4)。
发明内容
本发明提供了一种增强型氮化镓HEMT器件制造方法，解决现有技术中存在的栅极与源极之间通过PGAN的侧壁产生漏电的问题，具备预防了栅极与源极之间通过PGAN侧壁产生漏电等优点。
根据本申请实施例提供的一种增强型氮化镓HEMT器件制造方法，包括以下步骤：
外延片的准备，在硅衬底上生长缓冲层，然后在缓冲层表面生长GAN，然后在GAN表面生长ALGAN，所述ALGAN层厚度为8nm至20nm；
在ALGAN表面生长由ALN、PEOX、ALN组成的复合层，其中ALN的厚度为1nm至10nm，PEOX的厚度为10nm至200nm；
栅极区域的刻蚀，采用光刻、干法刻蚀工艺，去除第一设定区域的ALN、PEOX、ALN复合层和部分ALGAN；所述去除第一设定区域的部分ALGAN，保留的ALGAN的厚度为1nm至10nm，所述第一设定区域为HEMT器件的控制栅即栅极区域，栅极区域宽度为0.3～3.0um，栅极区域在第一设定区域形成栅极开口；
PGAN层的生长，采用MOCVD工艺，在ALN表面以及第一设定区域生长P型GAN(PGAN)，MOCVD为金属有机化学气相沉积工艺，所述PGAN的厚度为0.05～0.2um；
TIN层的生长，采用淀积工艺，在PGAN表面生长TIN，所述TIN的厚度为50nm至200nm；
TIN与PGAN层的光刻与刻蚀，采用光刻、刻蚀工艺，去除第二设定区域之外的TiN和PGAN，保留第二设定区域的TiN和PGAN，所述刻蚀工艺为干法刻蚀，所述ALN为干法刻蚀的停止层，在ALN下方为PEOX；
所述第二设定区域完全覆盖所述第一设定区域且大于第一设定区域，形成了完全覆盖了上述栅极开口区域的PGAN和TiN复合层，以及所述第二设定区域大于第一设定区域，光刻、刻蚀工艺之后，保留所述光刻胶。
优选地，上述步骤之后还包括如下步骤：
TIN层的湿法腐蚀，光刻、刻蚀工艺之后仍然保留光刻胶，以光刻胶为掩蔽层，采用湿法腐蚀工艺，去除部分TiN，去除光刻胶；
所述湿法腐蚀工艺的化学液为浓硫酸，工艺温度为80～100摄氏度，浓硫酸横向从外至内缓缓腐蚀TiN的侧壁，腐蚀宽度为d值；所述d值可通过调整腐蚀工艺的时间而控制，调整所述d值，可以调整HEMT器件的阈值电压。
优选地，上述步骤之后还包括如下步骤：
ILD层的生长，采用化学气相淀积工艺生长介质层ILD，厚度为0.5um～5.0um；
接触孔的光刻刻蚀，金属层的生长，光刻与刻蚀；
采用光刻、干法刻蚀工艺，去除设定区域的介质层ILD，形成接触孔；
采用淀积工艺生长金属层，所述金属层为Ti/TiN/ALCu/TiN复合层，Ti的厚度为5nm至100nm，ALCU的厚度为1～5um，TiN的厚度为5nm至100nm；
采用光刻、刻蚀工艺，去除设定区域的金属层，形成源极金属和漏极金属。
优选地，所述PEOX的生长方式为等离子增强气相化学淀积，所述ALN的生长方式为原子层淀积工艺。
采用上述的一种增强型氮化镓HEMT器件制造方法制成的一种增强型氮化镓HEMT器件，包括硅衬底和依次设置在所述硅衬底上的ALGAN层、ALN、PEOX、ALN、以及ILD层，第二区域设置有TiN和PGAN。
本申请实施例提供的技术方案可以包括以下有益效果：
本发明提出一种增强型氮化镓HEMT器件及制造方法，本发明对工艺流程和器件结构进行优化，通过在栅极区域刻蚀出沟槽，然后在沟槽内生长PGAN材料，刻蚀PGAN形成栅极，然后通过湿法腐蚀去除掉PGAN表面的部分的TIN形成栅金属。所述刻蚀工艺为干法刻蚀，所述ALN为干法刻蚀的停止层，在ALN下方为PEOX，PEOX和上层的AlN可防止此步干法刻蚀损伤到ALGAN，从而改善HEMT器件的表面漏电和动态电阻。所述第二设定区域大于第一设定区域，可确保PGAN与AlGAN的接触面在此步干法刻蚀工艺中不会存在刻蚀损伤(PGAN/AlGAN界面位于栅极开口之中PGAN的侧壁，在此步干法刻蚀工艺中，干法刻蚀所使用的等离子体完全接触不到所述侧壁区域)，从而保证了PGAN/AlGAN界面的质量，预防了栅极与源极之间通过PGAN侧壁产生漏电(传统方法存在此漏电)。本发明先通过工艺方法在栅极开口中形成AlGAN凹槽，然后在栅极开口之中形成PGAN/AlGAN界面，达到以上效果，在工艺和结构方面做了巧妙的设计。
附图说明
为了更清楚地说明本发明实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1-图4为本发明现有技术中氮化镓HEMT器件制造方法的流程示意图；
图5-图13为本发明一种增强型氮化镓HEMT器件制造方法的流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
还应当理解，在此本发明说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本发明。如在本发明说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。
还应当进一步理解，在本发明说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
本发明专有名词说明：
PGAN：P型氮化镓；
HEMT高电子迁移率晶体管；这是一种异质结场效应晶体管，又称为调制掺杂场效应晶体管(MODFET)、二维电子气场效应晶体管(2-DEGFET)、选择掺杂异质结晶体管(SDHT)等。
SOURCE：源极；。
DRAIN：漏极；
GATE：栅极；
一般的晶体管是由两种极性的载流子，即多数载流子和反极性的少数载流子参与导电，因此称为双极型晶体管，而FET仅是由多数载流子参与导电，它与双极型相反，也称为单极型晶体管。它属于电压控制型半导体器件，具有输入电阻高(10^8～10^9Ω)、噪声小、功耗低、动态范围大、易于集成、没有二次击穿现象、安全工作区域宽等优点，在两个高掺杂的P区中间，夹着一层低掺杂的N区(N区一般做得很薄)，形成了两个PN结。在N区的两端各做一个欧姆接触电极，在两个P区上也做上欧姆电极，并把这两P区连起来，就构成了一个场效应管。
将两个P区的引出线连在一起作为一个电极，称为栅极，在N型硅片两端各引出一个电极，分别称为源极和漏极，很薄的N区称为导电沟道。栅极简称为G，源极简称为S，漏极简称为D。
ALGAN：掺了铝的氮化镓；
ALN：氮化铝；
Buffer：缓冲层；
VIA：通孔；
ILD：介质层；
Metal：金属层；
本发明对工艺流程和器件结构进行优化，通过在栅极区域刻蚀出沟槽，然后在沟槽内生长PGAN材料，刻蚀PGAN形成栅极，然后通过湿法腐蚀去除掉PGAN表面的部分的TIN形成栅金属。
请参阅图5-图13，本发明第一实施例提供一种增强型氮化镓HEMT器件制造方法，包括以下步骤：
步骤1：外延片的准备(参阅图5)
在硅衬底上生长缓冲层，然后在缓冲层表面生长GAN，然后在GAN表面生长ALGAN；
所述ALGAN层厚度为8nm至20nm。
所述硅衬底与GAN之间的缓冲层，其结构和特征不属于本发明的创新内容，在此不做赘述。
(氮化镓HEMT器件的基本原理就是基于GAN和ALGAN异质结界面的高浓度、高迁移率的二维电子气形成导电沟道即channel，而增强型氮化镓HEMT器件在GAN/ALGAN异质结的基础结构上形成控制栅使得HEMT器件的阈值电压大于零，行业里比较常见的做法是采用P型氮化镓即PGAN作为控制栅)。
步骤2：在ALGAN表面生长由ALN、PEOX、ALN组成的复合层，其中ALN的厚度为1nm至10nm，PEOX的厚度为10nm至200nm(参阅图6)
PEOX的生长方式为PECVD即等离子增强气相化学淀积，即PECVD方式生长的氧化层。
ALN的生长方式为ALD即原子层淀积工艺。
PEOX下层的ALN可以改善ALGAN表面的界面态，从而改善HEMT器件的动态电阻，PEOX上层的ALN可作为栅结构刻蚀的停止层(详见下文描述)。
(动态电阻是用来反映HEMT器件的电流崩塌严重程度的关键参数，动态电阻指器件经过一定电应力后测到的导通电阻与初始导通电阻的比值，动态电阻越大则说明电流崩塌越严重，即器件可靠性越差；电流崩塌&动态电阻与ALGAN界面态，缓冲层中的陷阱态相关，界面态及缓冲层中的陷阱态在电应力条件下会捕获沟道中的电子，在快速切换的情况下这些被捕获的电子来不及释放，因此在开态时会导致器件饱和电流下降和导通电阻增大。)
步骤3：栅极区域的刻蚀(参阅图7)
采用光刻、干法刻蚀工艺，去除第一设定区域的ALN、PEOX、ALN复合层和部分ALGAN；
所述去除第一设定区域的部分ALGAN，其特征在于，保留的ALGAN的厚度为1nm至10nm。所述第一设定区域，为HEMT器件的控制栅即栅极区域，宽度为0.3～3.0um，即在第一设定区域形成栅极开口。
步骤4：PGAN层的生长(参阅图8)
采用MOCVD工艺，在ALN表面以及第一设定区域生长P型GAN(PGAN)，MOCVD为金属有机化学气相沉积工艺。
所述PGAN的厚度为0.05～0.2um。
步骤5：TIN层的生长(参阅图9)
采用淀积工艺，在PGAN表面生长TIN，所述TIN的厚度为50nm至200nm。
步骤6：TIN与PGAN层的光刻与刻蚀(参阅图10)
采用光刻、刻蚀工艺，去除第二设定区域之外的TiN和PGAN，保留第二设定区域的TiN和PGAN。
所述刻蚀工艺为干法刻蚀，所述ALN为干法刻蚀的停止层，在ALN下方为PEOX，PEOX和上层的AlN可防止此步干法刻蚀损伤到ALGAN，从而改善HEMT器件的表面漏电和动态电阻。
所述第二设定区域完全覆盖所述第一设定区域且大于第一设定区域，即形成了完全覆盖了上述栅极开口区域的PGAN和TiN复合层。
以及，所述第二设定区域大于第一设定区域，可确保PGAN与AlGAN的接触面在此步干法刻蚀工艺中不会存在刻蚀损伤(PGAN/AlGAN界面位于栅极开口之中PGAN的侧壁，在此步干法刻蚀工艺中，干法刻蚀所使用的等离子体完全接触不到所述侧壁区域)，从而保证了PGAN/AlGAN界面的质量，预防了栅极与源极之间通过PGAN侧壁产生漏电(传统方法存在此漏电)。本发明先通过工艺方法在栅极开口中形成AlGAN凹槽，然后在栅极开口之中形成PGAN/AlGAN界面，达到以上效果，在工艺和结构方面做了巧妙的设计。
上述光刻、刻蚀工艺之后，保留所述光刻胶。
步骤7：TIN层的湿法腐蚀(参阅图11)
上述工艺之后仍然保留光刻胶，以光刻胶为掩蔽层，采用湿法腐蚀工艺，去除部分TiN，然后去除光刻胶。
所述湿法腐蚀工艺的化学液为浓硫酸，工艺温度为80～100摄氏度。
因为光刻胶的掩蔽作用，浓硫酸只能横向从外至内缓缓腐蚀TiN的侧壁，腐蚀宽度为d值。
所述d值可以通过调整腐蚀工艺的时间而控制。
调整所述d值，可以调整HEMT器件的阈值电压，即可以根据应用需求，调整工艺时间实现所需的d值和阈值电压。(这是传统方法所不具备的做法和特征)
本发明中，TiN为HEMT器件的栅金属，PGAN为控制栅，TiN与PGAN形成肖特基接触，二者共同构成HEMT器件的栅结构；本发明通过同一次光刻，然后先采用干法刻蚀、后采用湿法腐蚀的工艺流程，形成自对准的、且TiN面积小于PGAN的栅结构，通过调整TiN的尺寸从而在一定范围内调整HEMT器件的阈值电压。
步骤8：ILD层的生长(参阅图12)
采用化学气相淀积工艺生长介质层(ILD)，厚度为0.5um～5.0um。
步骤9：接触孔的光刻刻蚀，金属层的生长，光刻与刻蚀。(参阅图13)
采用光刻、干法刻蚀工艺，去除设定区域的介质层ILD，形成接触孔。
采用淀积工艺生长金属层，所述金属层为Ti/TiN/ALCu/TiN复合层，Ti的厚度为5nm至100nm，ALCU的厚度为1～5um，TiN的厚度为5nm至100nm。
采用光刻、刻蚀工艺，去除设定区域的金属层，形成源极金属和漏极金属。
此步骤为常规工艺，不属于本发明的创新步骤，不做赘述。
综上所述，本发明在器件结构和工艺上所做的设计创新，改善了氮化镓增强型HEMT器件的动态电阻，栅源之间的漏电等问题，以及在工艺上采用了最有效、最巧妙的设计，可见本案不是简单的工艺组合和结构堆叠。
请参阅图13，本发明第二实施例提供一种增强型氮化镓HEMT器件，采用一种增强型氮化镓HEMT器件制造方法制成，包括硅衬底和依次设置在所述硅衬底上的ALGAN层、ALN、PEOX、ALN、以及ILD层，第二区域设置有TiN和PGAN。
本申请实施例提供的技术方案可以包括以下有益效果：
本发明提出一种增强型氮化镓HEMT器件及制造方法，本发明对工艺流程和器件结构进行优化，通过在栅极区域刻蚀出沟槽，然后在沟槽内生长PGAN材料，刻蚀PGAN形成栅极，然后通过湿法腐蚀去除掉PGAN表面的部分的TIN形成栅金属。所述刻蚀工艺为干法刻蚀，所述ALN为干法刻蚀的停止层，在ALN下方为PEOX，PEOX和上层的AlN可防止此步干法刻蚀损伤到ALGAN，从而改善HEMT器件的表面漏电和动态电阻。所述第二设定区域大于第一设定区域，可确保PGAN与AlGAN的接触面在此步干法刻蚀工艺中不会存在刻蚀损伤(PGAN/AlGAN界面位于栅极开口之中PGAN的侧壁，在此步干法刻蚀工艺中，干法刻蚀所使用的等离子体完全接触不到所述侧壁区域)，从而保证了PGAN/AlGAN界面的质量，预防了栅极与源极之间通过PGAN侧壁产生漏电(传统方法存在此漏电)。本发明先通过工艺方法在栅极开口中形成AlGAN凹槽，然后在栅极开口之中形成PGAN/AlGAN界面，达到以上效果，在工艺和结构方面做了巧妙的设计。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (5)

1.一种增强型氮化镓HEMT器件制造方法，其特征在于，包括以下步骤：
外延片的准备，在硅衬底上生长缓冲层，然后在缓冲层表面生长GAN，然后在GAN表面生长ALGAN，所述ALGAN层厚度为8nm至20nm；
在ALGAN表面生长由ALN、PEOX、ALN组成的复合层，其中ALN的厚度为1nm至10nm，PEOX的厚度为10nm至200nm；
栅极区域的刻蚀，采用光刻、干法刻蚀工艺，去除第一设定区域的ALN、PEOX、ALN复合层和部分ALGAN；所述去除第一设定区域的部分ALGAN，保留的ALGAN的厚度为1nm至10nm，所述第一设定区域为HEMT器件的控制栅即栅极区域，栅极区域宽度为0.3～3.0um，栅极区域在第一设定区域形成栅极开口；
PGAN层的生长，采用MOCVD工艺，在ALN表面以及第一设定区域生长P型GAN(PGAN)，MOCVD为金属有机化学气相沉积工艺，所述PGAN的厚度为0.05～0.2um；
TIN层的生长，采用淀积工艺，在PGAN表面生长TIN，所述TIN的厚度为50nm至200nm；
TIN与PGAN层的光刻与刻蚀，采用光刻、刻蚀工艺，去除第二设定区域之外的TiN和PGAN，保留第二设定区域的TiN和PGAN，所述刻蚀工艺为干法刻蚀，所述ALN为干法刻蚀的停止层，在ALN下方为PEOX；
所述第二设定区域完全覆盖所述第一设定区域且大于第一设定区域，形成了完全覆盖了上述栅极开口区域的PGAN和TiN复合层，以及所述第二设定区域大于第一设定区域，光刻、刻蚀工艺之后，保留所述光刻胶。
2.根据权利要求1所述的一种增强型氮化镓HEMT器件制造方法，其特征在于，上述步骤之后还包括如下步骤：
TIN层的湿法腐蚀，光刻、刻蚀工艺之后仍然保留光刻胶，以光刻胶为掩蔽层，采用湿法腐蚀工艺，去除部分TiN，去除光刻胶；
所述湿法腐蚀工艺的化学液为浓硫酸，工艺温度为80～100摄氏度，浓硫酸横向从外至内缓缓腐蚀TiN的侧壁，腐蚀宽度为d值；所述d值可通过调整腐蚀工艺的时间而控制，调整所述d值，可以调整HEMT器件的阈值电压。
3.根据权利要求2所述的一种增强型氮化镓HEMT器件制造方法，其特征在于，上述步骤之后还包括如下步骤：
ILD层的生长，采用化学气相淀积工艺生长介质层ILD，厚度为0.5um～5.0um；
接触孔的光刻刻蚀，金属层的生长，光刻与刻蚀；
采用光刻、干法刻蚀工艺，去除设定区域的介质层ILD，形成接触孔；
采用淀积工艺生长金属层，所述金属层为Ti/TiN/ALCu/TiN复合层，Ti的厚度为5nm至100nm，ALCU的厚度为1～5um，TiN的厚度为5nm至100nm；
采用光刻、刻蚀工艺，去除设定区域的金属层，形成源极金属和漏极金属。
4.根据权利要求1-3中任一项所述的一种增强型氮化镓HEMT器件制造方法，其特征在于，所述PEOX的生长方式为等离子增强气相化学淀积，所述ALN的生长方式为原子层淀积工艺。
5.采用如权利要求1所述的一种增强型氮化镓HEMT器件制造方法制成的一种增强型氮化镓HEMT器件，其特征在于，包括硅衬底和依次设置在所述硅衬底上的ALGAN层、ALN、PEOX、ALN、以及ILD层，第二区域设置有TiN和PGAN。
CN202310487637.7A 2023-04-28 2023-04-28 一种增强型氮化镓hemt器件及制造方法 Active CN116613065B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310487637.7A CN116613065B (zh) 2023-04-28 2023-04-28 一种增强型氮化镓hemt器件及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310487637.7A CN116613065B (zh) 2023-04-28 2023-04-28 一种增强型氮化镓hemt器件及制造方法

Publications (2)

Publication Number Publication Date
CN116613065A true CN116613065A (zh) 2023-08-18
CN116613065B CN116613065B (zh) 2024-06-11

Family

ID=87680978

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310487637.7A Active CN116613065B (zh) 2023-04-28 2023-04-28 一种增强型氮化镓hemt器件及制造方法

Country Status (1)

Country Link
CN (1) CN116613065B (zh)

Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102386223A (zh) * 2011-11-01 2012-03-21 中山大学 GaN高阈值电压增强型MOSHFET器件及制备方法
CN102851733A (zh) * 2012-09-04 2013-01-02 程凯 氮化镓基材料及器件的制备系统和制备方法
CN103748687A (zh) * 2011-06-29 2014-04-23 Hrl实验室有限责任公司 AlGaN/GaN混合型MOS-HFET
CN105720097A (zh) * 2016-04-28 2016-06-29 中国科学院半导体研究所 增强型高电子迁移率晶体管及制备方法、半导体器件
US20160240646A1 (en) * 2015-02-12 2016-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. Low damage passivation layer for iii-v based devices
WO2017036025A1 (zh) * 2015-09-01 2017-03-09 中国科学院苏州纳米技术与纳米仿生研究所 Iii族氮化物增强型hemt及其制备方法
CN107170808A (zh) * 2017-05-24 2017-09-15 电子科技大学 一种逆阻型氮化镓器件
CN108133961A (zh) * 2017-12-20 2018-06-08 成都海威华芯科技有限公司 一种基于氮化铝阻挡层的GaN_HEMT器件制备方法
CN108288586A (zh) * 2018-01-08 2018-07-17 深圳市华星光电半导体显示技术有限公司 一种p型薄膜晶体管及其制备方法
CN110034186A (zh) * 2018-01-12 2019-07-19 中国科学院苏州纳米技术与纳米仿生研究所 基于复合势垒层结构的iii族氮化物增强型hemt及其制作方法
CN110491939A (zh) * 2019-08-15 2019-11-22 捷捷半导体有限公司 一种氮化镓电子器件的复合介质结构及制备方法
US20200119177A1 (en) * 2017-06-09 2020-04-16 Enkris Semiconductor, Inc. Enhancement-mode Device and Method for Manufacturing the Same
CN111755330A (zh) * 2019-03-26 2020-10-09 苏州晶湛半导体有限公司 一种半导体结构及其制造方法
CN111987156A (zh) * 2020-08-31 2020-11-24 厦门市三安集成电路有限公司 氮化镓基晶体管器件外延结构及其制备方法、器件
CN112542384A (zh) * 2020-12-09 2021-03-23 宁波铼微半导体有限公司 一种氮化镓增强型器件的制造方法
CN114975608A (zh) * 2022-07-05 2022-08-30 苏州英嘉通半导体有限公司 具有阵列场板的hemt器件及其制备方法
WO2023050902A1 (zh) * 2021-09-30 2023-04-06 华为数字能源技术有限公司 一种半导体器件及其制造方法
CN115938941A (zh) * 2023-01-06 2023-04-07 北京大学 一种基于自停止刻蚀的pGaN栅极GaN HEMT及其制备方法

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103748687A (zh) * 2011-06-29 2014-04-23 Hrl实验室有限责任公司 AlGaN/GaN混合型MOS-HFET
CN102386223A (zh) * 2011-11-01 2012-03-21 中山大学 GaN高阈值电压增强型MOSHFET器件及制备方法
CN102851733A (zh) * 2012-09-04 2013-01-02 程凯 氮化镓基材料及器件的制备系统和制备方法
US20160240646A1 (en) * 2015-02-12 2016-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. Low damage passivation layer for iii-v based devices
WO2017036025A1 (zh) * 2015-09-01 2017-03-09 中国科学院苏州纳米技术与纳米仿生研究所 Iii族氮化物增强型hemt及其制备方法
CN105720097A (zh) * 2016-04-28 2016-06-29 中国科学院半导体研究所 增强型高电子迁移率晶体管及制备方法、半导体器件
CN107170808A (zh) * 2017-05-24 2017-09-15 电子科技大学 一种逆阻型氮化镓器件
US20200119177A1 (en) * 2017-06-09 2020-04-16 Enkris Semiconductor, Inc. Enhancement-mode Device and Method for Manufacturing the Same
CN108133961A (zh) * 2017-12-20 2018-06-08 成都海威华芯科技有限公司 一种基于氮化铝阻挡层的GaN_HEMT器件制备方法
CN108288586A (zh) * 2018-01-08 2018-07-17 深圳市华星光电半导体显示技术有限公司 一种p型薄膜晶体管及其制备方法
CN110034186A (zh) * 2018-01-12 2019-07-19 中国科学院苏州纳米技术与纳米仿生研究所 基于复合势垒层结构的iii族氮化物增强型hemt及其制作方法
CN111755330A (zh) * 2019-03-26 2020-10-09 苏州晶湛半导体有限公司 一种半导体结构及其制造方法
CN110491939A (zh) * 2019-08-15 2019-11-22 捷捷半导体有限公司 一种氮化镓电子器件的复合介质结构及制备方法
CN111987156A (zh) * 2020-08-31 2020-11-24 厦门市三安集成电路有限公司 氮化镓基晶体管器件外延结构及其制备方法、器件
CN112542384A (zh) * 2020-12-09 2021-03-23 宁波铼微半导体有限公司 一种氮化镓增强型器件的制造方法
WO2023050902A1 (zh) * 2021-09-30 2023-04-06 华为数字能源技术有限公司 一种半导体器件及其制造方法
CN114975608A (zh) * 2022-07-05 2022-08-30 苏州英嘉通半导体有限公司 具有阵列场板的hemt器件及其制备方法
CN115938941A (zh) * 2023-01-06 2023-04-07 北京大学 一种基于自停止刻蚀的pGaN栅极GaN HEMT及其制备方法

Also Published As

Publication number Publication date
CN116613065B (zh) 2024-06-11

Similar Documents

Publication Publication Date Title
CN109585545B (zh) 一种增强型半导体器件及其制备方法
US8653558B2 (en) Semiconductor device and method of making
CN108807524B (zh) 半导体器件及其制造方法
WO2020107754A1 (zh) 一种提高GaN增强型MOSFET阈值电压的外延层结构及器件制备
CN112635544B (zh) 具有偶极子层的增强型AlGaN-GaN垂直型超结HEMT及其制备方法
CN109950323B (zh) 极化超结的ⅲ族氮化物二极管器件及其制作方法
CN114899227A (zh) 一种增强型氮化镓基晶体管及其制备方法
CN110429127B (zh) 一种氮化镓晶体管结构及其制备方法
CN111739801B (zh) 一种SOI基p-GaN增强型GaN功率开关器件的制备方法
CN210897283U (zh) 一种半导体器件
CN111933709A (zh) 一种具有高可靠性的氮化物器件及其制备方法
WO2024007443A1 (zh) 具有多阈值电压的GaN基HEMT结构、其制备方法及应用
CN116504805A (zh) 具有垂直AlGaN/GaN结构的高电子迁移率晶体管及其制备方法
CN116613065B (zh) 一种增强型氮化镓hemt器件及制造方法
CN111739800B (zh) 一种SOI基凹栅增强型GaN功率开关器件的制备方法
CN114743881A (zh) 氧化镓垂直场效应晶体管制备方法及场效应晶体管
CN114843337A (zh) 双栅结构氮化镓高电子迁移率晶体管及其制作方法
CN110676166B (zh) P-GaN帽层的FinFET增强型器件及制作方法
CN209747520U (zh) 一种新型增强型半导体器件
CN107958931A (zh) 一种氮化鎵基异质结耐击穿场效应晶体管结构
CN107958930A (zh) 一种氮化鎵基异质结场效应晶体管结构
CN113130642A (zh) 基于AlN基板的p沟道增强型GaN/AlN异质结场效应管及制备方法
CN117133806B (zh) 一种天然超结GaN HEMT器件及其制备方法
CN112289860B (zh) Ⅲ族氮化物增强型hemt器件及其制备方法
CN213184300U (zh) 一种具有高可靠性的氮化物器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant