CN114975608A - 具有阵列场板的hemt器件及其制备方法 - Google Patents

具有阵列场板的hemt器件及其制备方法 Download PDF

Info

Publication number
CN114975608A
CN114975608A CN202210794515.8A CN202210794515A CN114975608A CN 114975608 A CN114975608 A CN 114975608A CN 202210794515 A CN202210794515 A CN 202210794515A CN 114975608 A CN114975608 A CN 114975608A
Authority
CN
China
Prior art keywords
metal
passivation layer
metal blocks
field plate
metal block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210794515.8A
Other languages
English (en)
Inventor
宁殿华
蒋胜
田伟
熊正兵
黄小蕾
李荷琴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Yingjiatong Semiconductor Co ltd
Original Assignee
Suzhou Yingjiatong Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Yingjiatong Semiconductor Co ltd filed Critical Suzhou Yingjiatong Semiconductor Co ltd
Priority to CN202210794515.8A priority Critical patent/CN114975608A/zh
Publication of CN114975608A publication Critical patent/CN114975608A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • H01L29/404Multiple field plate structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明揭示了一种具有阵列场板的HEMT器件及其制备方法,所述HEMT器件包括:衬底;位于衬底上的异质结,异质结包括沟道层和势垒层;钝化层结构,位于异质结上方,所述异质结及钝化层结构中沿第一方向形成有栅极区域、源极区域和漏极区域,栅极区域位于源极区域和漏极区域之间;栅极、源极和漏极,分别形成于栅极区域、源极区域和漏极区域中,栅极位于源极和漏极之间;若干场板,位于栅极和漏极之间的钝化层结构内部或上方,所述场板包括若干沿第一方向或垂直于第一方向阵列分布的金属块。本发明通过阵列场板的设置,可以均匀平衡尖峰电场,显著提高了器件的击穿电压及可靠性,且制备方法简单,无需对各层场板的宽度及高度进行细致优化。

Description

具有阵列场板的HEMT器件及其制备方法
技术领域
本发明属于半导体器件及工艺技术领域,具体涉及一种具有阵列场板的HEMT器件及其制备方法。
背景技术
第三代半导体材料氮化镓(GaN)凭借其宽带隙(3.4eV)、高电子迁移率和高击穿电场等特性,成为高温、高频及高功率密度等方向研究热点。目前氮化镓基高电子迁移率晶体管(High Electron Mobility Transistor,HEMT)在高效率、高耐压的功率电子领域有着广泛的应用前景。GaN HEMT在高频高压状态下工作时,需要承受极高的漏极电压,电场线会聚集在器件漏极和栅极之间,然而,由于器件结构上不可避免的会存在缺陷,电场在沟道中呈不均匀分布,栅极靠近漏极一侧边缘会累积极高的峰值电场。通常GaN HEMT栅极峰值电场大小决定了整个器件的击穿电压,这往往造成器件实际击穿电压远低于GaN材料理论击穿电压值。
为提升GaN HEMT的耐压特性,现有技术中往往会在器件中引入场板(FieldPlate,FP)结构,场板材料为金属,其放置于栅极和漏极之间,可以与源极、栅极或漏极任一电极相连,也可以不连接,亦或放置多个场板与不同电极相连接。场板通过在栅漏之间产生附加电势,可以起到调制器件沟道电场分布的作用,进而显著提高器件击穿电压及可靠性。但现有技术中往往需要对各层场板的长度及高度进行细致优化,无法有效均匀平衡尖峰电场。
因此,针对上述技术问题,有必要提供一种具有阵列场板的HEMT器件及其制备方法。
发明内容
有鉴于此,本发明的目的在于提供一种具有阵列场板的HEMT器件及其制备方法。
为了实现上述目的,本发明一实施例提供的技术方案如下:
一种具有阵列场板的HEMT器件,所述HEMT器件包括:
衬底;
位于衬底上的异质结,异质结包括沟道层和势垒层;
钝化层结构,位于异质结上方,所述异质结及钝化层结构中沿第一方向形成有栅极区域、源极区域和漏极区域,栅极区域位于源极区域和漏极区域之间;
栅极、源极和漏极,分别形成于栅极区域、源极区域和漏极区域中,栅极位于源极和漏极之间;
若干场板,位于栅极和漏极之间的钝化层结构内部或上方,所述场板包括若干沿第一方向或垂直于第一方向阵列分布的金属块。
一实施例中,所述HEMT器件包括一层或多层场板,每层场板包括若干沿第一方向或垂直于第一方向阵列分布的金属块,且不同层场板中的金属块部分交叠设置;
当金属块沿第一方向阵列分布时,所述金属块的厚度为50~400nm,宽度为500~2500nm,相邻金属块之间的间距为1~3μm;
当金属块垂直于第一方向阵列分布时,所述金属块的厚度为50~400nm,长度为3~15μm,宽度为500~2500nm,相邻金属块之间的间距为1~3μm。
一实施例中,所述场板为与栅极电性连接的栅场板、或与源极电性连接的源场板、或独立的浮空场板。
一实施例中,所述HEMT器件包括:
第一钝化层,位于异质结上;
P型半导体层,形成于异质结上的栅极区域内;
第二钝化层,位于第一钝化层上;
第三钝化层及第一场板,位于第二钝化层上,第一场板包括若干沿第一方向或垂直于第一方向阵列分布的第一金属块;
第四钝化层及第二场板,位于第三钝化层上,第二场板包括若干沿第一方向或垂直于第一方向阵列分布的第二金属块;
第五钝化层及第三场板,位于第四钝化层上,第三场板包括若干沿第一方向或垂直于第一方向阵列分布的第三金属块。
一实施例中,当金属块沿第一方向阵列分布时:
所述第一金属块的厚度为70~400nm,宽度为500~1500nm,相邻金属块之间的间距为1~3μm,当第一场板为栅场板时,第一金属块与P型半导体层沿第一方向的最小距离为0,当第一场板为源场板或浮空场板时,第一金属块与P型半导体层沿第一方向的最小距离为500~1000nm;
所述第二金属块的厚度为50~200nm,第二金属块与第一金属块部分交叠设置,每个第二金属块与下方的一个第一金属块的交叠宽度为250~1000nm,未交叠宽度为500~1500nm,且与下方的另一个第一金属块间距为500~1500nm;
所述第三金属块的厚度为50~200nm,第三金属块与第一金属块及第二金属块部分交叠设置,每个第三金属块与下方的一个第二金属块及下方的第一金属块的交叠宽度为250~1000nm。
当金属块垂直于第一方向阵列分布时:
所述第一金属块的厚度为70~400nm,长度为3~15μm,宽度为500~1500nm,相邻金属块之间的间距为1~3μm,当第一场板为栅场板时,第一金属块与P型半导体层沿第一方向的最小距离为0,当第一场板为源场板或浮空场板时,第一金属块与P型半导体层沿第一方向的最小距离为500~1000nm;
所述第二金属块的厚度为50~200nm,长度为3~15μm,第二金属块与第一金属块部分交叠设置,每个第二金属块与下方的一个第一金属块的交叠宽度为250~1000nm,未交叠宽度为500~1500nm,且与下方的另一个第一金属块间距为500~1500nm;
所述第三金属块的厚度为50~200nm,长度为3~15μm,第三金属块与第一金属块及第二金属块部分交叠设置,每个第三金属块与下方的一个第二金属块及下方的第一金属块的交叠宽度为250~1000nm。
一实施例中,所述第一钝化层为氮化硅钝化层、氧化硅钝化层、氧化铝钝化层、氮化铝钝化层、氧化镓钝化层中的一种或多种的组合,厚度为20~200nm;和/或,
所述第二钝化层为氮化硅钝化层、氧化硅钝化层中的一种或多种的组合,厚度为50~300nm;和/或,
所述第三钝化层为氮化硅钝化层、氧化硅钝化层中的一种或多种的组合,厚度为50~300nm;和/或,
所述第四钝化层为氮化硅钝化层、氧化硅钝化层中的一种或多种的组合,厚度为50~300nm;和/或,
所述第五钝化层为氮化硅钝化层、氧化硅钝化层、聚酰亚胺钝化层、苯并环丁烯钝化层中的一种或多种的组合,厚度为1~5μm。
一实施例中,所述源极和/或漏极的材质为金属和/或金属化合物,金属包括金、铂、镍、钛、铝、钯、钽、钨、钼中的一种或多种的组合,金属化合物包括氮化钛、氮化钽中的一种或多种的组合;和/或,
所述源极和/或场板的材质为金属和/或金属化合物,金属包括金、铂、镍、钛、钯、钽、钨中的一种或多种的组合,金属化合物包括氮化钛、氮化钽中的一种或多种的组合。
一实施例中,所述衬底为硅衬底、蓝宝石衬底、碳化硅衬底中的任意一种;和/或,
所述沟道层为氮化镓沟道层,厚度为50nm~2μm;和/或,
所述势垒层为铝镓氮(AlxGaN1-xN,x=0.1~0.3)势垒层,厚度为10nm~50nm;和/或,
所述P型半导体层为P型氮化镓层,厚度为70nm~120nm;和/或,
所述衬底与沟道层之间设有缓冲层,缓冲层氮化物缓冲层。
本发明另一实施例提供的技术方案如下:
一种具有阵列场板的HEMT器件的制备方法,所述制备方法包括:
提供一衬底;
在衬底上外延生长沟道层和势垒层,形成异质结;
在异质结上外延生长钝化层结构,并在异质结及钝化层结构中沿第一方向形成有栅极区域、源极区域和漏极区域,栅极区域位于源极区域和漏极区域之间;
在栅极区域、源极区域和漏极区域中分别形成栅极、源极和漏极,栅极位于源极和漏极之间;
在栅极和漏极之间的钝化层结构内部或上方形成若干场板,所述场板包括若干沿第一方向或垂直于第一方向阵列分布的金属块。
一实施例中,所述HEMT器件包括一层或多层场板,每层场板包括若干沿第一方向或垂直于第一方向阵列分布的金属块,且不同层场板中的金属块部分交叠设置;
当金属块沿第一方向阵列分布时,所述金属块的厚度为50~400nm,宽度为500~2500nm,相邻金属块之间的间距为1~3μm;
当金属块垂直于第一方向阵列分布时,所述金属块的厚度为50~400nm,长度为3~15μm,宽度为500~2500nm,相邻金属块之间的间距为1~3μm。
本发明具有以下有益效果:
本发明通过阵列场板的设置,可以均匀平衡尖峰电场,显著提高了器件的击穿电压及可靠性,且制备方法简单,无需对各层场板的宽度及高度进行细致优化。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请中记载的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明中HEMT器件制备方法的流程示意图;
图2为本发明实施例1中HEMT器件的结构示意图;
图3~图13为本发明实施例1中HEMT器件制备方法的工艺流程图;
图14为本发明实施例2中HEMT器件的结构示意图;
图15为本发明实施例2中电极及场板的平面结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明中的技术方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范围。
本发明公开了一种具有阵列场板的HEMT器件,包括:
衬底;
位于衬底上的异质结,异质结包括沟道层和势垒层;
钝化层结构,位于异质结上方,异质结及钝化层结构中沿第一方向形成有栅极区域、源极区域和漏极区域,栅极区域位于源极区域和漏极区域之间;
栅极、源极和漏极,分别形成于栅极区域、源极区域和漏极区域中,栅极位于源极和漏极之间;
若干场板,位于栅极和漏极之间的钝化层结构内部或上方,场板包括若干沿第一方向阵列或垂直于第一方向分布的金属块。
优选地,当金属块沿第一方向阵列分布时,金属块的厚度为50~400nm,宽度为500~2500nm,相邻金属块之间的间距为1~3μm;当金属块垂直于第一方向阵列分布时,金属块的厚度为50~400nm,长度为3~15μm,宽度为500~2500nm,相邻金属块之间的间距为1~3μm。
参图1所示,本发明还公开了一种具有阵列场板的HEMT器件的制备方法,包括:
提供一衬底;
在衬底上外延生长沟道层和势垒层,形成异质结;
在异质结上外延生长钝化层结构,并在异质结及钝化层结构中沿第一方向形成有栅极区域、源极区域和漏极区域,栅极区域位于源极区域和漏极区域之间;
在栅极区域、源极区域和漏极区域中分别形成栅极、源极和漏极,栅极位于源极和漏极之间;
在栅极和漏极之间的钝化层结构内部或上方形成若干场板,场板包括若干沿第一方向或垂直于第一方向阵列分布的金属块。
优选地,钝化层包括第一钝化层至第五钝化层共5层,场板包括第一场板至第三场板共3层。第一场板包括若干沿第一方向或垂直于第一方向阵列分布的第一金属块,第二场板包括若干沿第一方向或垂直于第一方向阵列分布的第二金属块,第三场板包括若干沿第一方向或垂直于第一方向阵列分布的第三金属块。
其中,当金属块沿第一方向阵列分布时:
第一金属块的厚度为70~400nm,宽度为500~1500nm,相邻金属块之间的间距为1~3μm,当第一场板为栅场板时,第一金属块与P型半导体层沿第一方向的最小距离为0,当第一场板为源场板或浮空场板时,第一金属块与P型半导体层沿第一方向的最小距离为500~1000nm;
第二金属块的厚度为50~200nm,第二金属块与第一金属块部分交叠设置,每个第二金属块与下方的一个第一金属块的交叠宽度为250~1000nm,未交叠宽度为500~1500nm,且与下方的另一个第一金属块间距为500~1500nm;
第三金属块的厚度为50~200nm,第三金属块与第一金属块及第二金属块部分交叠设置,每个第三金属块与下方的一个第二金属块及下方的第一金属块的交叠宽度为250~1000nm;
当金属块垂直于第一方向阵列分布时:
第一金属块的厚度为70~400nm,长度为3~15μm,宽度为500~1500nm,相邻金属块之间的间距为1~3μm,当第一场板为栅场板时,第一金属块与P型半导体层沿第一方向的最小距离为0,当第一场板为源场板或浮空场板时,第一金属块与P型半导体层沿第一方向的最小距离为500~1000nm;
第二金属块的厚度为50~200nm,长度为3~15μm,第二金属块与第一金属块部分交叠设置,每个第二金属块与下方的一个第一金属块的交叠宽度为250~1000nm,未交叠宽度为500~1500nm,且与下方的另一个第一金属块间距为500~1500nm;
第三金属块的厚度为50~200nm,长度为3~15μm,第三金属块与第一金属块及第二金属块部分交叠设置,每个第三金属块与下方的一个第二金属块及下方的第一金属块的交叠宽度为250~1000nm。
以下结合具体实施例对本发明作进一步说明。
实施例1:
参图2所示,本实施例中的HEMT器件,包括:
衬底10;
缓冲层20,位于衬底10上;
位于缓冲层20上的异质结,异质结包括沟道层30和势垒层40,沟道层和势垒层的界面处形成有二维电子气(2DEG),异质结边缘区域设有隔离区90;
钝化层结构,位于异质结上方,异质结及钝化层结构中沿第一方向形成有栅极区域、源极区域和漏极区域,栅极区域位于源极区域和漏极区域之间;
栅极71、源极72和漏极73,分别形成于栅极区域、源极区域和漏极区域中,栅极位于源极和漏极之间;
若干场板,位于栅极和漏极之间的钝化层结构内部或上方,场板包括若干沿第一方向阵列分布的金属块。
具体地,本实施例中异质结上方包括:
第一钝化层51,位于异质结上;
P型半导体层80,形成于异质结上的栅极区域内;
第二钝化层51,位于第一钝化层上;
第三钝化层52及第一场板61,位于第二钝化层上,第一场板包括若干沿第一方向阵列分布的第一金属块;
第四钝化层53及第二场板62,位于第三钝化层上,第二场板包括若干沿第一方向阵列分布的第二金属块;
第五钝化层55及第三场板63,位于第四钝化层上,第三场板包括若干沿第一方向阵列分布的第三金属块。
其中,第一金属块的厚度为70~400nm,宽度为500~1500nm,相邻金属块之间的间距为1~3μm,当第一场板为栅场板时,第一金属块与P型半导体层沿第一方向的最小距离为0,当第一场板为源场板或浮空场板时,第一金属块与P型半导体层沿第一方向的最小距离为500~1000nm;
第二金属块的厚度为50~200nm,第二金属块与第一金属块部分交叠设置,每个第二金属块与下方的一个第一金属块的交叠宽度为250~1000nm,未交叠宽度为500~1500nm,且与下方的另一个第一金属块间距为500~1500nm;
第三金属块的厚度为50~200nm,第三金属块与第一金属块及第二金属块部分交叠设置,每个第三金属块与下方的一个第二金属块及下方的第一金属块的交叠宽度为250~1000nm。
以下结合附图对本实施例中HEMT器件及其制备方法进行详细说明。
参图3所示,本实施例中的外延结构主要包括衬底10、缓冲层20、沟道层30和势垒层40,制作方法亦可兼容于其它一些包含氮化铝隔离层(AlN spacer)、氮化镓帽层(GaNcap)或p型氮化物等外延层的外延结构。
衬底可包括硅(Si)、蓝宝石(AL2O3)及碳化硅(SiC)等材料;
缓冲层主要为氮化物,包氮化镓、氮化铝、铝镓氮等;
沟道层为氮化镓沟道层,厚度为50nm~2μm;
势垒层为铝镓氮(AlxGaN1-xN,x=0.1~0.3)势垒层,厚度为10nm~50nm;
P型半导体层80可以为p型氮化镓层(p-GaN)、p型铝镓氮层(p-AlGaN)、p型氮化铝铟层(p-AlInN)等,本实施例中以p型氮化镓为例,P型氮化镓层,厚度为70nm~120nm。由于p型氮化镓层的存在,p型氮化镓层下方氮化镓沟道层和铝镓氮势垒层的界面处未能形成二维电子气(2DEG)。
如图4所示,去除栅极区域以外部分的p型氮化镓层,去除方式可以为等离子刻蚀,去除p型氮化镓层后的区域沟道中二维电子气得以恢复。继而生长第一钝化层51以保护铝镓氮势垒层及p型氮化镓层表面,第一钝化层的材料可以为化硅(SiN)、氧化硅(SiO2)、氧化铝(Al2O3)、氮化铝(AlN)、氧化镓(Ga2O3)等,或者不同材料组成的复合钝化层,钝化层厚度为20~200nm。
如图5所示,对源极区域和漏极区域进行开孔,开孔方式可以选择等离子气体刻蚀或者根据第一钝化层的材质选用酸性或碱性溶液进行湿法腐蚀。开孔深度可以刚好去除完第一钝化层51为准,也可更进一步的去除部分铝镓氮势垒层,铝镓氮势垒层的去除方式优选为等离子气体刻蚀。
如图6所示,制作第一金属层,第一金属层形成源极72和漏极73。第一金属层材质可以包括金(Au)、铂(Pt)、镍(Ni)、钛(Ti)、铝(Al)、钯(Pd)、钽(Ta)、钨(W)、钼(Mo)等,也可以包括氮化钛(TiN)、氮化钽(TaN)等金属化合物。金属形成方式可以为蒸发或溅射,形成后可以采用剥离的方式去除光刻胶及多余金属,也可以采用刻蚀金属的方式去除源漏以外区域的金属。第一金属层制作完成后需要进行快速退火,以使金属和半导体之间形成良好的欧姆金属,退火温度可以为450~800℃,退火时间可以为30~300s。
接下来,进行第二钝化层52生长,第二钝化层52的材质可以为氮化硅、氧化硅等绝缘介质或者不同绝缘介质组成的复合钝化层,钝化层厚度为50~300nm。第二钝化层生长完以后可以用化学机械抛光(CMP)对其进行平坦化处理。生长完第二钝化层后,对无源区进行隔离以形成隔离区90,隔离可以采用离子注入工艺注入强负电性元素O或F等,也可以采用刻蚀工艺,刻蚀气体可以为BCl3、Cl2等。
如图7所示,进行栅极开孔,开孔方式可以选择等离子气体刻蚀或者根据钝化层材质选用酸性或碱性溶液进行湿法腐蚀,也可以利用等离子气体刻蚀和湿法腐蚀结合的方式。栅极开孔的同时,也可以选择对源极和漏极进行开孔。
如图8a、8b所示,制作第二金属层,第二金属层形成栅极71为主,也可以形成源极和漏极的加厚层,以及第一场板(FP1)。第二金属层材质可以包括金(Au)、铂(Pt)、镍(Ni)、钛(Ti)、钯(Pd)、钽(Ta)、钨(W)等,也可以包括氮化钛(TiN)、氮化钽(TaN)等金属化合物。金属形成方式可以为蒸发或溅射,形成后可以采用剥离的方式去除光刻胶及多余金属,也可以采用金属刻蚀的方式去除多余的金属。
第一场板的厚度可以为70~400nm,其可以与栅极连接,形成栅场板,或者与源极连接,形成源场板。
图8b为第一场板的平面结构示意图,第一场板由多个第一金属块呈等距离间隔式分布,每一第一金属块宽度可以为500~1500nm,相邻第一金属块间距可以1~3μm。
第一场板若为栅场板,其最左边第一金属块可以与p型氮化镓层之间的距离为0,第一场板若为源场板,其最左边金属块与p型氮化镓之间的距离可以为500~1000nm。
接下来,进行第三钝化层53生长,第三钝化层53的材质可以为氮化硅、氧化硅等绝缘介质或者不同绝缘介质组成的复合钝化层,钝化层厚度为50~300nm。第三钝化层生长完以后可以用化学机械抛光(CMP)对其进行平坦化处理。
如图9所示,进行开孔,开孔方式可以选择等离子气体刻蚀或者根据钝化层材质选用酸性或碱性溶液进行湿法腐蚀,也可以利用等离子气体刻蚀和湿法腐蚀结合的方式。
如图10a、10b所示,制作第三金属层,以形成第二场板(FP2),并对源极和漏极电极加厚。第三金属层材质可以包括金(Au)、铂(Pt)、镍(Ni)、钛(Ti)、钯(Pd)、钽(Ta)、钨(W)等,也可以包括氮化钛(TiN)、氮化钽(TaN)等金属化合物。金属形成方式可以为蒸发或溅射,形成后可以采用剥离的方式去除光刻胶及多余金属,也可以采用金属刻蚀的方式去除多余的金属。
第二场板的厚度可以为50~200nm,其可以与栅极连接,形成栅场板,或者与源极连接,形成源场板。
图10b为第一场板和第二场板的平面结构示意图,第二场板的分布方式与第一场板相似,第二场板中每一第二金属块需与其相邻左侧第一金属块在垂直方向上部分交叠,交叠宽度可以为250~1000nm,第二场板中每一第二金属块超出第一场板中第一金属块部分的宽度可以为500~1500nm。第二场板每一第二金属块需与其相邻右侧第一场板中第一金属块相距500~1500nm。
接下来,进行第四钝化层54生长,第四钝化层的材质可以为氮化硅、氧化硅等绝缘介质或者不同绝缘介质组成的复合钝化层,钝化层厚度为50~300nm。第四钝化层生长完以后可以用化学机械抛光(CMP)对其进行平坦化处理。
如图11所示,进行开孔,开孔方式可以选择等离子气体刻蚀或者根据钝化层材质选用酸性或碱性溶液进行湿法腐蚀,也可以利用等离子气体刻蚀和湿法腐蚀结合的方式。
如图12a、12b所示,制作第四金属层,以形成第三场板(FP3),并对源极和漏极电极加厚。第四金属层材质可以包括金(Au)、铂(Pt)、镍(Ni)、钛(Ti)、钯(Pd)、钽(Ta)、钨(W)等,也可以包括氮化钛(TiN)、氮化钽(TaN)等金属化合物。金属形成方式可以为蒸发或溅射,形成后可以采用剥离的方式去除光刻胶及多余金属,也可以采用金属刻蚀的方式去除多余的金属。
第三场板的厚度可以为50~200nm,其可以与栅极连接,形成栅场板,或者与源极连接,形成源场板。
图12b为第一场板、第二场板和第三场板的平面结构示意图,第三场板的分布方式与第一场板和第二场板相似,第三场板中每一第三金属块需与其相邻左侧第二场板中第二金属块和相邻右侧第一场板中第一金属块在垂直方向上部分交叠,交叠宽度可以为250~1000nm。
接下来,进行第五钝化层55生长,第五钝化层的材质可以为氮化硅、氧化硅等无机材料,也可以为聚酰亚胺(PI)或苯并环丁烯(BCB)等有机材料,或者不同绝缘材料组成的复合钝化层,钝化层厚度为1~5μm。第五钝化层生长完以后可以用化学机械抛光(CMP)对其进行平坦化处理。
如图13所示,对电极进行开孔,开孔方式可以选择等离子气体刻蚀或者根据钝化层材质选用酸性或碱性溶液进行湿法腐蚀,也可以利用等离子气体刻蚀和湿法腐蚀结合的方式。
沿该GaN HEMT电流方向剖面图看,场板呈点阵式分布,本实施例中以三场板为例,实际操作中也可以按此方法设置三层以上的场板,也可以设置一层或两层场板,此处不再一一进行赘述。
实施例2:
参图14所示,本实施例中的HEMT器件,包括:
衬底10;
缓冲层20,位于衬底10上;
位于缓冲层20上的异质结,异质结包括沟道层30和势垒层40,沟道层和势垒层的界面处形成有二维电子气(2DEG),异质结边缘区域设有隔离区90;
钝化层结构,位于异质结上方,异质结及钝化层结构中沿第一方向形成有栅极区域、源极区域和漏极区域,栅极区域位于源极区域和漏极区域之间;
栅极71、源极72和漏极73,分别形成于栅极区域、源极区域和漏极区域中,栅极位于源极和漏极之间;
若干场板,位于栅极和漏极之间的钝化层结构内部或上方,场板包括若干垂直于第一方向阵列分布的金属块。
结合图15所示,本实施例中异质结上方包括:
第一钝化层51,位于异质结上;
P型半导体层80,形成于异质结上的栅极区域内;
第二钝化层51,位于第一钝化层上;
第三钝化层52及第一场板61,位于第二钝化层上,第一场板包括若干垂直于第一方向阵列分布的第一金属块;
第四钝化层53及第二场板62,位于第三钝化层上,第二场板包括若干垂直于第一方向阵列分布的第二金属块;
第五钝化层55及第三场板63,位于第四钝化层上,第三场板包括若干垂直于第一方向阵列分布的第三金属块。
本实施例中HEMT器件及其制备方法与实施例1中基本相同,不同之处在于,实施例1中的场板为沿第一方向阵列分布的金属块,而本实施例中的场板为垂直于第一方向阵列分布的金属块。
另外,金属块沿第一方向阵列分布时金属块的宽度为500~1500nm,长度和单指栅宽有关,本发明中无需考虑;而金属块垂直与第一方向阵列分布时金属块的长度为3~15μm,宽度为500~1500nm。
本实施例中以三场板为例,实际操作中也可以按此方法设置三层以上的场板,也可以设置一层或两层场板,此处不再一一进行赘述。
由以上技术方案可以看出,本发明具有以下优点:
本发明通过阵列场板的设置,可以均匀平衡尖峰电场,显著提高了器件的击穿电压及可靠性,且制备方法简单,无需对各层场板的宽度及高度进行细致优化。
对于本领域技术人员而言,显然本发明不限于上述示范性实施例的细节,而且在不背离本发明的精神或基本特征的情况下,能够以其他的具体形式实现本发明。因此,无论从哪一点来看,均应将实施例看作是示范性的,而且是非限制性的,本发明的范围由所附权利要求而不是上述说明限定,因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外,应当理解,虽然本说明书按照实施方式加以描述,但并非每个实施方式仅包含一个独立的技术方案,说明书的这种叙述方式仅仅是为清楚起见,本领域技术人员应当将说明书作为一个整体,各实施例中的技术方案也可以经适当组合,形成本领域技术人员可以理解的其他实施方式。

Claims (10)

1.一种具有阵列场板的HEMT器件,其特征在于,所述HEMT器件包括:
衬底;
位于衬底上的异质结,异质结包括沟道层和势垒层;
钝化层结构,位于异质结上方,所述异质结及钝化层结构中沿第一方向形成有栅极区域、源极区域和漏极区域,栅极区域位于源极区域和漏极区域之间;
栅极、源极和漏极,分别形成于栅极区域、源极区域和漏极区域中,栅极位于源极和漏极之间;
若干场板,位于栅极和漏极之间的钝化层结构内部或上方,所述场板包括若干沿第一方向或垂直于第一方向阵列分布的金属块。
2.根据权利要求1所述的HEMT器件,其特征在于,所述HEMT器件包括一层或多层场板,每层场板包括若干沿第一方向或垂直于第一方向阵列分布的金属块,且不同层场板中的金属块部分交叠设置;
当金属块沿第一方向阵列分布时,所述金属块的厚度为50~400nm,宽度为500~2500nm,相邻金属块之间的间距为1~3μm;
当金属块垂直于第一方向阵列分布时,所述金属块的厚度为50~400nm,长度为3~15μm,宽度为500~2500nm,相邻金属块之间的间距为1~3μm。
3.根据权利要求1所述的HEMT器件,其特征在于,所述场板为与栅极电性连接的栅场板、或与源极电性连接的源场板、或独立的浮空场板。
4.根据权利要求1所述的HEMT器件,其特征在于,所述HEMT器件包括:
第一钝化层,位于异质结上;
P型半导体层,形成于异质结上的栅极区域内;
第二钝化层,位于第一钝化层上;
第三钝化层及第一场板,位于第二钝化层上,第一场板包括若干沿第一方向或垂直于第一方向阵列分布的第一金属块;
第四钝化层及第二场板,位于第三钝化层上,第二场板包括若干沿第一方向或垂直于第一方向阵列分布的第二金属块;
第五钝化层及第三场板,位于第四钝化层上,第三场板包括若干沿第一方向或垂直于第一方向阵列分布的第三金属块。
5.根据权利要求4所述的HEMT器件,其特征在于,当金属块沿第一方向阵列分布时:
所述第一金属块的厚度为70~400nm,宽度为500~1500nm,相邻金属块之间的间距为1~3μm,当第一场板为栅场板时,第一金属块与P型半导体层沿第一方向的最小距离为0,当第一场板为源场板或浮空场板时,第一金属块与P型半导体层沿第一方向的最小距离为500~1000nm;
所述第二金属块的厚度为50~200nm,第二金属块与第一金属块部分交叠设置,每个第二金属块与下方的一个第一金属块的交叠宽度为250~1000nm,未交叠宽度为500~1500nm,且与下方的另一个第一金属块间距为500~1500nm;
所述第三金属块的厚度为50~200nm,第三金属块与第一金属块及第二金属块部分交叠设置,每个第三金属块与下方的一个第二金属块及下方的第一金属块的交叠宽度为250~1000nm。
当金属块垂直于第一方向阵列分布时:
所述第一金属块的厚度为70~400nm,长度为3~15μm,宽度为500~1500nm,相邻金属块之间的间距为1~3μm,当第一场板为栅场板时,第一金属块与P型半导体层沿第一方向的最小距离为0,当第一场板为源场板或浮空场板时,第一金属块与P型半导体层沿第一方向的最小距离为500~1000nm;
所述第二金属块的厚度为50~200nm,长度为3~15μm,第二金属块与第一金属块部分交叠设置,每个第二金属块与下方的一个第一金属块的交叠宽度为250~1000nm,未交叠宽度为500~1500nm,且与下方的另一个第一金属块间距为500~1500nm;
所述第三金属块的厚度为50~200nm,长度为3~15μm,第三金属块与第一金属块及第二金属块部分交叠设置,每个第三金属块与下方的一个第二金属块及下方的第一金属块的交叠宽度为250~1000nm。
6.根据权利要求4所述的HEMT器件,其特征在于,所述第一钝化层为氮化硅钝化层、氧化硅钝化层、氧化铝钝化层、氮化铝钝化层、氧化镓钝化层中的一种或多种的组合,厚度为20~200nm;和/或,
所述第二钝化层为氮化硅钝化层、氧化硅钝化层中的一种或多种的组合,厚度为50~300nm;和/或,
所述第三钝化层为氮化硅钝化层、氧化硅钝化层中的一种或多种的组合,厚度为50~300nm;和/或,
所述第四钝化层为氮化硅钝化层、氧化硅钝化层中的一种或多种的组合,厚度为50~300nm;和/或,
所述第五钝化层为氮化硅钝化层、氧化硅钝化层、聚酰亚胺钝化层、苯并环丁烯钝化层中的一种或多种的组合,厚度为1~5μm。
7.根据权利要求1所述的HEMT器件,其特征在于,所述源极和/或漏极的材质为金属和/或金属化合物,金属包括金、铂、镍、钛、铝、钯、钽、钨、钼中的一种或多种的组合,金属化合物包括氮化钛、氮化钽中的一种或多种的组合;和/或,
所述源极和/或场板的材质为金属和/或金属化合物,金属包括金、铂、镍、钛、钯、钽、钨中的一种或多种的组合,金属化合物包括氮化钛、氮化钽中的一种或多种的组合。
8.根据权利要求4所述的HEMT器件,其特征在于,所述衬底为硅衬底、蓝宝石衬底、碳化硅衬底中的任意一种;和/或,
所述沟道层为氮化镓沟道层,厚度为50nm~2μm;和/或,
所述势垒层为铝镓氮(AlxGaN1-xN,x=0.1~0.3)势垒层,厚度为10nm~50nm;和/或,
所述P型半导体层为P型氮化镓层,厚度为70nm~120nm;和/或,
所述衬底与沟道层之间设有缓冲层,缓冲层氮化物缓冲层。
9.一种具有阵列场板的HEMT器件的制备方法,其特征在于,所述制备方法包括:
提供一衬底;
在衬底上外延生长沟道层和势垒层,形成异质结;
在异质结上外延生长钝化层结构,并在异质结及钝化层结构中沿第一方向形成有栅极区域、源极区域和漏极区域,栅极区域位于源极区域和漏极区域之间;
在栅极区域、源极区域和漏极区域中分别形成栅极、源极和漏极,栅极位于源极和漏极之间;
在栅极和漏极之间的钝化层结构内部或上方形成若干场板,所述场板包括若干沿第一方向或垂直于第一方向阵列分布的金属块。
10.根据权利要求9所述的制备方法,其特征在于,所述HEMT器件包括一层或多层场板,每层场板包括若干沿第一方向或垂直于第一方向阵列分布的金属块,且不同层场板中的金属块部分交叠设置;
当金属块沿第一方向阵列分布时,所述金属块的厚度为50~400nm,宽度为500~2500nm,相邻金属块之间的间距为1~3μm;
当金属块垂直于第一方向阵列分布时,所述金属块的厚度为50~400nm,长度为3~15μm,宽度为500~2500nm,相邻金属块之间的间距为1~3μm。
CN202210794515.8A 2022-07-05 2022-07-05 具有阵列场板的hemt器件及其制备方法 Pending CN114975608A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210794515.8A CN114975608A (zh) 2022-07-05 2022-07-05 具有阵列场板的hemt器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210794515.8A CN114975608A (zh) 2022-07-05 2022-07-05 具有阵列场板的hemt器件及其制备方法

Publications (1)

Publication Number Publication Date
CN114975608A true CN114975608A (zh) 2022-08-30

Family

ID=82968493

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210794515.8A Pending CN114975608A (zh) 2022-07-05 2022-07-05 具有阵列场板的hemt器件及其制备方法

Country Status (1)

Country Link
CN (1) CN114975608A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115498034A (zh) * 2022-09-13 2022-12-20 北京无线电测量研究所 一种GaN HEMT器件及其制备方法
CN116613065A (zh) * 2023-04-28 2023-08-18 深圳智慧脑科技有限公司 一种增强型氮化镓hemt器件及制造方法
TWI822586B (zh) * 2023-02-10 2023-11-11 力晶積成電子製造股份有限公司 高電子遷移率電晶體元件及其製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115498034A (zh) * 2022-09-13 2022-12-20 北京无线电测量研究所 一种GaN HEMT器件及其制备方法
CN115498034B (zh) * 2022-09-13 2024-03-19 北京无线电测量研究所 一种GaN HEMT器件及其制备方法
TWI822586B (zh) * 2023-02-10 2023-11-11 力晶積成電子製造股份有限公司 高電子遷移率電晶體元件及其製造方法
CN116613065A (zh) * 2023-04-28 2023-08-18 深圳智慧脑科技有限公司 一种增强型氮化镓hemt器件及制造方法
CN116613065B (zh) * 2023-04-28 2024-06-11 深圳智慧脑科技有限公司 一种增强型氮化镓hemt器件及制造方法

Similar Documents

Publication Publication Date Title
TWI633662B (zh) 高電子遷移率電晶體及其製造方法
CN114975608A (zh) 具有阵列场板的hemt器件及其制备方法
WO2011043110A1 (ja) 半導体装置およびその製造方法
JP5427168B2 (ja) ゲートとドレイン間に減少した電界を有するiii−族窒化物半導体デバイス
JP5780613B2 (ja) 改良された接着力を有する半導体デバイス及びその製造方法
US7838906B2 (en) Semiconductor device and method of manufacturing the same
EP2339634B1 (en) GaN based FET and method for producing the same
US10923585B2 (en) High electron mobility transistors having improved contact spacing and/or improved contact vias
TW201426883A (zh) 單一或多重閘極場平板之製造
US8785973B2 (en) Ultra high voltage GaN ESD protection device
TW201234538A (en) Gallium nitride power devices using island topography
EP2741324B1 (en) III nitride transistor with source connected heat-spreading plate and method of making the same
CN108461543B (zh) 一种GaN HEMT器件及其制备方法
JP2009267155A (ja) 半導体装置
EP4033541A1 (en) High electron mobility transistor and method for forming the same
US11830913B2 (en) Semiconductor device and fabrication method thereof
CN218241851U (zh) 具有阵列场板的hemt器件
CN216250739U (zh) 一种具有高导通能力的氮化镓晶体管
CN113628962B (zh) Ⅲ族氮化物增强型hemt器件及其制造方法
CN111755330A (zh) 一种半导体结构及其制造方法
JP2015119028A (ja) 半導体装置、電界効果トランジスタ、およびダイオード
CN113224155A (zh) 一种具有高导通能力的氮化镓晶体管及其制备方法
JP5208439B2 (ja) 窒化物半導体装置
CN218241855U (zh) 具有高阈值电压的增强型功率晶体管
CN113628963B (zh) Ⅲ族氮化物增强型hemt器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination