CN113224155A - 一种具有高导通能力的氮化镓晶体管及其制备方法 - Google Patents

一种具有高导通能力的氮化镓晶体管及其制备方法 Download PDF

Info

Publication number
CN113224155A
CN113224155A CN202110379231.8A CN202110379231A CN113224155A CN 113224155 A CN113224155 A CN 113224155A CN 202110379231 A CN202110379231 A CN 202110379231A CN 113224155 A CN113224155 A CN 113224155A
Authority
CN
China
Prior art keywords
layer
region
algan
gan
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110379231.8A
Other languages
English (en)
Inventor
刘扬
冯辰亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sun Yat Sen University
Original Assignee
Sun Yat Sen University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sun Yat Sen University filed Critical Sun Yat Sen University
Priority to CN202110379231.8A priority Critical patent/CN113224155A/zh
Publication of CN113224155A publication Critical patent/CN113224155A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/452Ohmic electrodes on AIII-BV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及一种具有高导通能力的氮化镓晶体管及其制备方法。由下至上依次包括衬底,应力缓冲层,GaN沟道外延层,AlGaN势垒层,在栅区刻蚀下方AlGaN势垒层形成栅区凹槽、在源区和漏区刻蚀下方AlGaN势垒层形成阵列孔,在凹槽和阵列孔中选区生长AlGaN二次外延层,二次外延形成的栅区凹槽上生长栅介质层,源区和漏区的阵列孔上形成源极和漏极,凹槽沟道处的栅介质层上覆盖栅极。本发明器件和制备工艺简单可靠,通过在源/漏区和栅区进行干法刻蚀和选区二次外延生长技术,有效减小了器件在源/漏区的欧姆接触电阻和栅区导通电阻,实现栅区的高迁移率和高导通能力,优化了源漏区的无金工艺欧姆接触,显著改善了GaN常关型MISFET器件开态下的导通性能。

Description

一种具有高导通能力的氮化镓晶体管及其制备方法
技术领域
本发明半导体器件制备技术领域,更具体地,涉及一种具有高导通能力的氮化镓晶体管及其制备方法。
背景技术
以GaN材料为代表的第三代半导体材料由于禁带宽度大、击穿电场强度高、饱和电子漂移速度大、电子迁移率高、工作温度高、抗腐蚀、抗辐射等优越的电学特性和材料特性,在高频、高压、高温的大功率电子器件领域有着极大的优势和广泛的应用。GaN基电子器件通常利用AlGaN/GaN异质结构界面处高浓度、高迁移率的二维电子气工作,使器件具有较低的导通电阻、较高的工作频率,能够充分满足下一代电力电子器件对大功率、小体积、高温工作环境的要求。
由于AlGaN/GaN异质结构极化效应产生的2DEG,传统GaN基HEMT为常开型器件。为了简化器件外围电路、保证系统失效安全,确保器件能可靠的工作,学术界与产业界期待性能优异的常关型器件的实现。业界对于常关型器件结构的一种普遍的方法就是采用凹槽结构,保留接入区高导通的2DEG,即不影响器件的导通电阻,同时耗尽栅极下方沟道2DEG,以实现器件栅极在不施加电压情况下也处于关断状态。同时在栅极凹槽上生长栅介质层形成MIS栅结构,MIS栅主要有降低栅极漏电流,增大栅压摆幅等优点。
然而,对于全凹栅器件,由于MIS界面同时也是导通界面,界面处存在的电荷和陷阱会严重劣化器件的导通特性和稳定性。且由于MIS界面散射等难以调和的问题,其场效应迁移率从整体上看都相当低。为降低GaN基电子器件的生产成本,需要实现GaN基功率器件在Si-CMOS工艺线上的规模生产,而Au 会充当高扩散率的污染物渗入Si,造成CMOS工艺线的致命污染,因此,发展 GaN基电子器件的无金欧姆接触工艺,是提高器件可靠性和实现器件在 Si-CMOS工艺线上生产的关键。二次外延、高掺杂帽层、离子注入掺杂等技术可以实现低温欧姆接触,但会使得工艺复杂并破坏晶体质量。
发明内容
本发明为克服上述现有技术中的至少一个缺陷,提供一种具有高导通能力的氮化镓晶体管及其制备方法,有效提高了器件的性能。
为解决上述技术问题,本发明采用的技术方案是:一种具有高导通能力的氮化镓晶体管,由下至上依次包括衬底,应力缓冲层,GaN沟道外延层,AlGaN 势垒层,在栅区刻蚀下方AlGaN势垒层形成栅区凹槽、在源区和漏区刻蚀下方 AlGaN势垒层形成阵列孔,在凹槽和阵列孔中选区生长AlGaN二次外延层,二次外延形成的栅区凹槽上生长栅介质层,源区和漏区的阵列孔上形成源极和漏极,凹槽沟道处的栅介质层上覆盖栅极。
本发明采用刻蚀方案在欧姆接触区域形成阵列孔,在栅极区域形成凹槽,去除凹槽和阵列孔中的一次外延AlGaN势垒层。进而结合选区二次生长技术在凹槽和阵列孔中二次外延生长实现薄势垒结构,在栅区使主导通界面(AlGaN/GaN 界面)与MIS界面分离。提高MIS栅界面质量和栅区的迁移率,有效减小栅区导通电阻;同时在源漏区实现阵列孔结构,通过调整阵列孔的数量和形貌等相对关系,可有效调制金属电极与势垒层接触的电气特性,从而有效减小源极和漏极的欧姆接触电阻。
本发明专利仅通过一次干法刻蚀和选区外延生长,有效减小了栅区导通电阻和源/漏区欧姆接触电阻,优化了栅界面特性,工艺简单可靠,节约成本。再而,通过对器件一次外延势垒层和二次外延势垒层进行再设计,包括势垒层中铝元素的组分以及势垒层的厚度设计,可进一步显著提升器件的导通能力。
进一步的,在源区和漏区通过阵列孔降低欧姆接触电阻,在栅区通过二次生长形成具有薄势垒的凹槽结构。
在其中一个实施例中,所述衬底为Si衬底、蓝宝石衬底、碳化硅衬底、GaN 自支撑衬底或AlN中的任一种。
在其中一个实施例中,所述的应力缓冲层为AlN、AlGaN、GaN的任一种或组合,应力缓冲层的厚度为100nm~20μm。
在其中一个实施例中,所述的GaN沟道外延层为非故意掺杂的GaN外延层或掺杂的高阻GaN外延层,掺杂元素为碳或铁;所述的GaN沟道外延层的厚度为100nm~20μm。
在其中一个实施例中,所述的AlGaN势垒层为AlGaN材料,Al组分为 1%-40%,厚度为10nm-40nm。
在其中一个实施例中,所述的AlGaN二次外延层为AlGaN材料,Al组分可以为1%-40%,厚度为5nm,填充于栅极凹槽和源/漏极阵列孔中。
在其中一个实施例中,所述的AlGaN势垒层之上还生长盖帽层或钝化层;所述的盖帽层为GaN,厚度为0.5-8nm;所述的钝化层为SiN,厚度为1-50nm。
在其中一个实施例中,所述的GaN沟道外延层和AlGaN势垒层之间还插入一层AlN空间隔离层,AlN空间隔离层厚度为0.3nm-3nm。
在其中一个实施例中,所述的AlGaN势垒层和AlGaN二次外延层中的 AlGaN还可以为AlInN、InGaN、AlInGaN、AlN中的一种或任意几种的组合。
在其中一个实施例中,所述的栅介质层为Al2O3、AlON、MgO、Si3N4、 SiO2、SiOxNy、或HfO2绝缘介质层,厚度为1nm-100nm;所述的源极和漏极材料为Ti/Al/Ni/Au合金、Ti/Al/Ti/Au合金、Ti/Al/Mo/Au合金或Ti/Al/Ti/TiN合金;所述的栅极材料为Ni/Au合金、Pt/Al合金、Pd/Au合金或TiN/Ti/Al/Ti/TiN 合金。
本发明还提供一种具有高导通能力的氮化镓晶体管的制备方法,包括以下步骤:
S1.在衬底上生长应力缓冲层;
S2.在应力缓冲层上生长GaN沟道外延层;
S3.在GaN沟道外延层上生长AlGaN势垒层;
S4.干法刻蚀完成器件隔离;
S5.同时在栅极、源极和漏极向下刻蚀至GaN沟道外延层;在源区、漏区欧姆接触形成阵列孔,在栅区形成具有薄势垒的凹槽结构;
S6.在表面沉积一层SiO2,作为掩膜层;通过光刻图形化以及刻蚀的方法,刻蚀掉栅极凹槽底部和源极漏极阵列孔中的掩膜层;选择区域生长AlGaN二次外延层;最后去除非凹槽底部和阵列孔底部的掩膜层;
S7.沉积栅介质层,通过光刻和刻蚀仅保留栅区凹槽处的栅介质层;
S8.在源区和漏区蒸镀上源极和漏极欧姆接触金属;
S9.在栅区凹槽处栅介质层上蒸镀栅极金属。
在其中一个实施例中,所述步骤S1中的应力缓冲层、步骤S2中的GaN沟道外延层、步骤S3中的AlGaN势垒层及步骤S6中的AlGaN二次外延层的生长方法为金属有机化学气相沉积法或分子束外延法;所述步骤S6中SiO2掩膜层的生长方法为等离子体增强化学气相沉积法、原子层沉积法、物理气相沉积法或磁控溅射法;所述步骤S7中栅介质层的生长方法为金属有机化学气相沉积法、分子束外延法、原子层沉积法或磁控溅射法。
与现有技术相比,有益效果是:本发明提供的一种具有高导通能力的氮化镓晶体管及其制备方法,提高了器件的性能,尤其是对导通电阻的降低和阈值电压稳定性的提高是十分显著的。本发明器件特点是通过对AlGaN势垒层的干法刻蚀结合选区二次生长技术,实现凹槽栅下方的薄势垒结构和源漏区的阵列孔结构,既提升MIS界面质量,提高栅极区域的场效应迁移率,又有效减小了源漏区的无金欧姆接触电阻。本发明工艺简单、重复性和可靠性较高,提供一种能够实现高阈值电压稳定性、低导通电阻、高输出电流密度的常关型GaN MISFET器件及其制作方法。
附图说明
图1至图9是本发明实施例1中器件的制备方法流程示意图。
图10是本发明实施例2的器件结构示意图。
图11是本发明实施例3的器件结构示意图。
图12为本发明实施例4的器件结构示意图。
图13为本发明实施例5的器件结构示意图。
图14为本发明实施例6的器件结构示意图。
图15是本发明实施例7的器件结构示意图。
图16是本发明实施例8的器件结构示意图。
附图标记:1、衬底;2、应力缓冲层;3、GaN沟道外延层;4、AlGaN势垒层;5、AlGaN二次外延层;6、栅介质层;7、源极;8、漏极;9、栅极;10、 AlN空间隔离层;11、盖帽层或钝化层;12、二次外延GaN/AlGaN异质结构; 13、非选区二次外延AlGaN薄势垒层;14、钝化层。
具体实施方式
附图仅用于示例性说明,不能理解为对本发明的限制;为了更好说明本实施例,附图某些部件会有省略、放大或缩小,并不代表实际产品的尺寸;对于本领域技术人员来说,附图中某些公知结构及其说明可能省略是可以理解的。附图中描述位置关系仅用于示例性说明,不能理解为对本发明的限制。
实施例1:
如图9所示,为本实施例的器件结构示意图,由下至少依次包括衬底1,应力缓冲层2,GaN沟道外延层3,AlGaN势垒层4,在栅区刻蚀下方AlGaN势垒层4形成栅区凹槽、在源区和漏区刻蚀下方AlGaN势垒层4形成阵列孔,在凹槽和阵列孔中选区生长AlGaN二次外延层5,二次外延形成的栅区凹槽上生长栅介质层6,源区和漏区的阵列孔上形成源极7和漏极8,凹槽沟道处的栅介质层6上覆盖栅极9。
如图1至9所示,本实施例提供的器件的制备方法,包括以下步骤:
S1.在衬底1上生长应力缓冲层2,如图1所示;
S2.在应力缓冲层2上生长GaN沟道外延层3,如图2所示;
S3.在GaN沟道外延层3上生长AlGaN势垒层4,如图3所示;
S4.干法刻蚀完成器件隔离,如图4所示;
S5.在栅极9区域向下刻蚀凹槽至GaN沟道外延层3;在源区和漏区向下刻蚀多个阵列孔至GaN沟道外延层3,如图5所示;
S6.在表面沉积一层SiO2,作为掩膜层。通过光刻图形化以及刻蚀的方法,刻蚀掉栅极9凹槽底部和源极7漏极8阵列孔中的掩膜层。选择区域生长AlGaN 二次外延层5;最后去除非凹槽底部和阵列孔底部的掩膜层,如图6所示;
S7.沉积栅介质层6,通过光刻和刻蚀仅保留栅区凹槽处的栅介质层6,如图7所示;
S8.在源区和漏区蒸镀上源极7和漏极8欧姆接触金属,如图8所示;
S9.在栅区凹槽处栅介质层6上蒸镀栅极9金属,如图9所示;
至此,即完成了整个器件的制备过程。图9即为实施例1的器件结构示意图。
实施例2
如图10所示为本实施例的器件结构示意图,与实施例1提供的器件相比区别仅在于:实施例2中GaN沟道层和AlGaN势垒层4之间还夹入了一层AlN空间隔离层,其厚度为0.3-3nm。用于提高沟道二维电子气特性。
实施例3
如图11所示,为本实施例的器件结构示意图,与实施例1提供的器件相比区别仅在于,实施例3中,二次外延氮化物势垒层之上还有在位生长的盖帽层或钝化层11;优选地盖帽层为氮化镓或氮化铝层,厚度为0-8nm。优选地在位钝化层为氮化硅、氧化硅、氧化铝或氧化镓,厚度为0-50nm。
实施例4
如图12所示,为本实施例器件的结构示意图,与实施例1提供的器件相比区别仅在于:实施例1在栅区刻蚀下方AlGaN势垒层4形成栅区凹槽、在源区和漏区刻蚀下方AlGaN势垒层4形成阵列孔,选区二次外延约5nm AlGaN薄势垒层。而实施例4中在栅区刻蚀下方AlGaN势垒层4和部分GaN沟道层形成栅区凹槽、在源区和漏区刻蚀下方AlGaN势垒层4和部分GaN沟道层形成阵列孔,再选区二次外延GaN/AlGaN异质结构12;标号12为二次外延GaN/AlGaN异质结构。
实施例5
如图13所示,为本实施例器件的结构示意图,与实施例1提供的器件相比区别仅在于:实施例1中,在栅区凹槽和在源漏区阵列孔中选区外延约5nm AlGaN薄势垒层。而实施例5中不制作掩膜图形,直接二次外延生长约5nm AlGaN薄势垒层。标号13为非选区二次外延AlGaN薄势垒层。
实施例6
如图14所示,为本实施例提供的器件的结构示意图,与实施例1提供器件相比区别仅在于:实施例1中,蒸镀栅极9金属电极之前,栅极9区域先沉积一层栅介质层6。而实施例6中不沉积栅介质层6,栅极9金属直接覆盖在栅区凹槽的薄势垒层上,形成肖特基结。
实施例7
如图15所示为本实施例的器件结构示意图,与实施例1提供的器件相比区别仅在于:实施例1中,栅极9凹槽的形状为矩形;实施例7中,栅极9凹槽的形状为梯形。此外,栅极9凹槽的形状也可以为弧形、阶梯型等结构。
实施例8
如图16所示,为本实施例的器件结构示意图,与实施例1提供的器件相比区别仅在于:实施例8中,二次外延AlGaN势垒层4之上还有离位生长的钝化层14。优选地钝化层14为氮化硅、氧化硅或氧化铝等高k介质,或其叠层结构,生长工艺为LPCVD、PECVD、RTCVD、ALD、PEALD。
尽管上面已经示出和描述了本发明的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本发明的限制,本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
显然,本发明的上述实施例仅仅是为清楚地说明本发明所作的举例,而并非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明权利要求的保护范围之内。

Claims (10)

1.一种具有高导通能力的氮化镓晶体管,其特征在于,由下至上依次包括衬底(1),应力缓冲层(2),GaN沟道外延层(3),AlGaN势垒层(4),在栅区刻蚀下方AlGaN势垒层(4)形成栅区凹槽、在源区和漏区刻蚀下方AlGaN势垒层(4)形成阵列孔,在凹槽和阵列孔中选区生长AlGaN二次外延层(5),二次外延形成的栅区凹槽上生长栅介质层(6),源区和漏区的阵列孔上形成源极(7)和漏极(8),凹槽沟道处的栅介质层(6)上覆盖栅极(9)。
2.根据权利要求1所述的具有高导通能力的氮化镓晶体管,其特征在于,在源区和漏区通过阵列孔降低欧姆接触电阻,在栅区通过二次生长形成具有薄势垒的凹槽结构。
3.根据权利要求1所述的具有高导通能力的氮化镓晶体管,其特征在于,所述衬底(1)为Si衬底、蓝宝石衬底、碳化硅衬底、GaN自支撑衬底或AlN中衬底。
4.根据权利要求1所述的具有高导通能力的氮化镓晶体管,其特征在于,所述的应力缓冲层(2)为AlN、AlGaN、GaN的任一种或组合,应力缓冲层(2)的厚度为100nm~20μm;所述的GaN沟道外延层(3)为非故意掺杂的GaN外延层或掺杂的高阻GaN外延层,掺杂元素为碳或铁;所述的GaN沟道外延层(3)的厚度为100nm~20μm;所述的AlGaN势垒层(4)为AlGaN材料,Al组分为1%-40%,厚度为10nm-40nm;所述的AlGaN二次外延层(5)为AlGaN材料,Al组分可以为1%-40%,厚度为5nm,填充于栅极(9)凹槽和源极(7)和漏极(8)的阵列孔中。
5.根据权利要求1所述的具有高导通能力的氮化镓晶体管,其特征在于,所述的AlGaN势垒层(4)之上还生长有盖帽层或钝化层(11);所述的盖帽层为GaN,厚度为0.5-8nm;所述的钝化层为SiN,厚度为1-50nm。
6.根据权利要求1所述的具有高导通能力的氮化镓晶体管,其特征在于,所述的GaN沟道外延层(3)和AlGaN势垒层(4)之间还插入一层AlN空间隔离层(10),AlN空间隔离层(10)厚度为0.3nm-3nm。
7.根据权利要求4所述的具有高导通能力的氮化镓晶体管,其特征在于,所述的AlGaN势垒层(4)和AlGaN二次外延层(5)中的AlGaN还可以为AlInN、InGaN、AlInGaN、AlN中的一种或任意几种的组合。
8.根据权利要求1所述的具有高导通能力的氮化镓晶体管,其特征在于,所述的栅介质层(6)为Al2O3、AlON、MgO、Si3N4、SiO2、SiOxNy、或HfO2绝缘介质层,厚度为1nm-100nm;所述的源极(7)和漏极(8)材料为Ti/Al/Ni/Au合金、Ti/Al/Ti/Au合金、Ti/Al/Mo/Au合金或Ti/Al/Ti/TiN合金;所述的栅极(9)材料为Ni/Au合金、Pt/Al合金、Pd/Au合金或TiN/Ti/Al/Ti/TiN合金。
9.一种具有高导通能力的氮化镓晶体管的制备方法,其特征在于,包括以下步骤:
S1.在衬底(1)上生长应力缓冲层(2);
S2.在应力缓冲层(2)上生长GaN沟道外延层(3);
S3.在GaN沟道外延层(3)上生长AlGaN势垒层(4);
S4.干法刻蚀完成器件隔离;
S5.同时在栅极(9)、源极(7)和漏极(8)向下刻蚀至GaN沟道外延层(3);在源区、漏区欧姆接触形成阵列孔,在栅区形成具有薄势垒的凹槽结构;
S6.在表面沉积一层SiO2,作为掩膜层;通过光刻图形化以及刻蚀的方法,刻蚀掉栅极(9)凹槽底部和源极(7)漏极(8)阵列孔中的掩膜层;选择区域生长AlGaN二次外延层(5);最后去除非凹槽底部和阵列孔底部的掩膜层;
S7.沉积栅介质层(6),通过光刻和刻蚀仅保留栅区凹槽处的栅介质层(6);
S8.在源区和漏区蒸镀上源极(7)和漏极(8)欧姆接触金属;
S9.在栅区凹槽处栅介质层(6)上蒸镀栅极(9)金属。
10.根据权利要求9所述的具有高导通能力的氮化镓晶体管的制备方法,其特征在于,所述步骤S1中的应力缓冲层(2)、步骤S2中的GaN沟道外延层(3)、步骤S3中的AlGaN势垒层(4)及步骤S6中的AlGaN二次外延层(5)的生长方法为金属有机化学气相沉积法或分子束外延法;所述步骤S6中SiO2掩膜层的生长方法为等离子体增强化学气相沉积法、原子层沉积法、物理气相沉积法或磁控溅射法;所述步骤S7中栅介质层(6)的生长方法为金属有机化学气相沉积法、分子束外延法、原子层沉积法或磁控溅射法。
CN202110379231.8A 2021-04-08 2021-04-08 一种具有高导通能力的氮化镓晶体管及其制备方法 Pending CN113224155A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110379231.8A CN113224155A (zh) 2021-04-08 2021-04-08 一种具有高导通能力的氮化镓晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110379231.8A CN113224155A (zh) 2021-04-08 2021-04-08 一种具有高导通能力的氮化镓晶体管及其制备方法

Publications (1)

Publication Number Publication Date
CN113224155A true CN113224155A (zh) 2021-08-06

Family

ID=77086802

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110379231.8A Pending CN113224155A (zh) 2021-04-08 2021-04-08 一种具有高导通能力的氮化镓晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN113224155A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115831877A (zh) * 2022-12-12 2023-03-21 中国科学院上海微系统与信息技术研究所 基于异质集成的氧化镓cascade结构及制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115831877A (zh) * 2022-12-12 2023-03-21 中国科学院上海微系统与信息技术研究所 基于异质集成的氧化镓cascade结构及制备方法
CN115831877B (zh) * 2022-12-12 2023-09-05 中国科学院上海微系统与信息技术研究所 基于异质集成的氧化镓cascade结构及制备方法

Similar Documents

Publication Publication Date Title
JP6522521B2 (ja) 半導体デバイスの電極及びその製造方法
US11489068B2 (en) Double-channel HEMT device and manufacturing method thereof
EP1973163B1 (en) High temperature performance capable gallium nitride transistor
US20190355844A1 (en) Asymmetrical blocking bidirectional gallium nitride switch
TWI553859B (zh) 具有閘極源場極板之寬能帶隙電晶體
US8962461B2 (en) GaN HEMTs and GaN diodes
CN102856374B (zh) 一种GaN增强型MIS-HFET器件及其制备方法
CN109560120B (zh) 一种选择区域生长凹槽垂直的GaN常关型MISFET器件及其制作方法
KR102071019B1 (ko) 노멀리 오프 타입 트랜지스터 및 그 제조방법
CN104681620B (zh) 一种纵向导通的GaN常关型MISFET器件及其制作方法
CN216250739U (zh) 一种具有高导通能力的氮化镓晶体管
CN112820648A (zh) 一种氮化镓金属氧化物半导体晶体管及其制备方法
CN113224155A (zh) 一种具有高导通能力的氮化镓晶体管及其制备方法
JP2006114795A (ja) 半導体装置
JP2014110311A (ja) 半導体装置
CN113972263B (zh) 一种增强型AlGaN/GaN HEMT器件及其制备方法
US11695052B2 (en) III-Nitride transistor with a cap layer for RF operation
JP2010245240A (ja) ヘテロ接合型電界効果半導体装置及びその製造方法
CN109755301B (zh) 一种高质量栅界面的GaN MISFET器件及其制备方法
CN112768358A (zh) 一种氮化镓高电子迁移率晶体管及其制备方法
JP2007088186A (ja) 半導体装置及びその製造方法
KR102135344B1 (ko) 질화물 반도체 소자 및 이의 제조 방법
US20240088260A1 (en) Power semiconductor device and manufacturing method thereof
KR20240048736A (ko) 전력 반도체 소자 및 제조방법
KR101887535B1 (ko) 고전자 이동도 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination