TWI822586B - 高電子遷移率電晶體元件及其製造方法 - Google Patents

高電子遷移率電晶體元件及其製造方法 Download PDF

Info

Publication number
TWI822586B
TWI822586B TW112104866A TW112104866A TWI822586B TW I822586 B TWI822586 B TW I822586B TW 112104866 A TW112104866 A TW 112104866A TW 112104866 A TW112104866 A TW 112104866A TW I822586 B TWI822586 B TW I822586B
Authority
TW
Taiwan
Prior art keywords
layer
field plate
source field
dielectric
electron mobility
Prior art date
Application number
TW112104866A
Other languages
English (en)
Other versions
TW202433757A (zh
Inventor
黃珞蕎
周志文
陳輝煌
陳信宏
黃郁仁
盧志竤
Original Assignee
力晶積成電子製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力晶積成電子製造股份有限公司 filed Critical 力晶積成電子製造股份有限公司
Priority to TW112104866A priority Critical patent/TWI822586B/zh
Priority to CN202310142105.XA priority patent/CN118486706A/zh
Priority to US18/300,372 priority patent/US20240274673A1/en
Application granted granted Critical
Publication of TWI822586B publication Critical patent/TWI822586B/zh
Publication of TW202433757A publication Critical patent/TW202433757A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Bipolar Transistors (AREA)

Abstract

一種高電子遷移率電晶體元件，包括基底結構、通道層、阻障層、閘極、汲極、第一源極場板、第二源極場板與介電結構。通道層位在基底結構上。阻障層位在通道層上。閘極位在阻障層上。汲極位在閘極的第一側。第一源極場板從閘極的第二側延伸至閘極的第一側。第二源極場板位在閘極的第一側且位在汲極與第一源極場板之間。在第一源極場板的上視圖案與第二源極場板的上視圖案之間具有間隙。第一源極場板具有鄰近於間隙的末端。位在第二源極場板的正下方的介電結構的厚度大於位在第一源極場板的末端的正下方的介電結構的厚度。

Description

高電子遷移率電晶體元件及其製造方法
本發明是有關於一種半導體元件及其製造方法，且特別是有關於一種高電子遷移率電晶體(high electron mobility transistor，HEMT)元件及其製造方法。
高電子遷移率電晶體為一種場效應電晶體，且可具有較高的崩潰電壓與可靠度。然而，如何進一步地提升高電子遷移率電晶體的電性效能(electrical performance)為目前持續努力的目標。
本發明提供一種高電子遷移率電晶體元件及其製造方法，其可提升高電子遷移率電晶體元件的崩潰電壓。
本發明提出一種高電子遷移率電晶體元件，包括基底結構、通道層、阻障層、閘極、汲極、第一源極場板、第二源極場板與介電結構。通道層位在基底結構上。阻障層位在通道層上。閘極位在阻障層上。閘極具有彼此相對的第一側與第二側。汲極位在閘極的第一側。第一源極場板從閘極的第二側延伸至閘極的第一側。第二源極場板位在閘極的第一側且位在汲極與第一源極場板之間。在第一源極場板的上視圖案與第二源極場板的上視圖案之間具有間隙。第一源極場板具有鄰近於間隙的末端。介電結構位在第一源極場板與閘極之間、第一源極場板與阻障層之間以及第二源極場板與阻障層之間。位在第二源極場板的正下方的介電結構的厚度大於位在第一源極場板的末端的正下方的介電結構的厚度。
依照本發明的一實施例所述，在上述高電子遷移率電晶體元件中，第一源極場板與第二源極場板可源自於同一個材料層。
依照本發明的一實施例所述，在上述高電子遷移率電晶體元件中，部分第一源極場板可位在閘極的正上方。
依照本發明的一實施例所述，在上述高電子遷移率電晶體元件中，第一源極場板與第二源極場板可彼此電性連接。
依照本發明的一實施例所述，在上述高電子遷移率電晶體元件中，第一源極場板與第二源極場板可直接連接。
依照本發明的一實施例所述，在上述高電子遷移率電晶體元件中，第一源極場板與第二源極場板可彼此分離。
依照本發明的一實施例所述，在上述高電子遷移率電晶體元件中，可更包括內連線結構。第一源極場板與第二源極場板可藉由內連線結構而彼此電性連接。
依照本發明的一實施例所述，在上述高電子遷移率電晶體元件中，介電結構可包括第一介電層、第二介電層與蝕刻終止層。第一介電層位在阻障層上。第二介電層位在第一介電層上。蝕刻終止層位在第一介電層與第二介電層之間。
依照本發明的一實施例所述，在上述高電子遷移率電晶體元件中，第一介電層與蝕刻終止層可位在第一源極場板的正下方，第二介電層不位在第一源極場板的正下方，且第一介電層、蝕刻終止層與第二介電層可位在第二源極場板的正下方。
依照本發明的一實施例所述，在上述高電子遷移率電晶體元件中，汲極可連接於通道層。
依照本發明的一實施例所述，在上述高電子遷移率電晶體元件中，位在閘極的第二側的第一源極場板可連接於通道層。
依照本發明的一實施例所述，在上述高電子遷移率電晶體元件中，更可包括P型氮化鎵(P-type GaN，pGaN)層。P型氮化鎵層位在閘極與阻障層之間。
依照本發明的一實施例所述，在上述高電子遷移率電晶體元件中，基底結構可包括基底、成核層(nucleation layer)與緩衝層(buffer layer)。成核層位在基底上。緩衝層位在成核層上。
本發明提出一種高電子遷移率電晶體元件的製造方法，包括以下步驟。提供基底結構。在基底結構上形成通道層。在通道層上形成阻障層。在阻障層上形成閘極。閘極具有彼此相對的第一側與第二側。形成汲極、第一源極場板與第二源極場板。汲極位在閘極的第一側。第一源極場板從閘極的第二側延伸至閘極的第一側。第二源極場板位在閘極的第一側且位在汲極與第一源極場板之間。在第一源極場板的上視圖案與第二源極場板的上視圖案之間具有間隙。第一源極場板具有鄰近於間隙的末端。在第一源極場板與閘極之間、第一源極場板與阻障層之間以及第二源極場板與阻障層之間形成介電結構。位在第二源極場板的正下方的介電結構的厚度大於位在第一源極場板的末端的正下方的介電結構的厚度。
依照本發明的一實施例所述，在上述高電子遷移率電晶體元件的製造方法中，第一源極場板與第二源極場板可藉由相同金屬製程同時形成。
依照本發明的一實施例所述，在上述高電子遷移率電晶體元件的製造方法中，介電結構可包括第一介電層、第二介電層與蝕刻終止層。第一介電層位在阻障層上。第二介電層位在第一介電層上。蝕刻終止層位在第一介電層與第二介電層之間。
依照本發明的一實施例所述，在上述高電子遷移率電晶體元件的製造方法中，第一介電層與蝕刻終止層可位在第一源極場板的正下方，第二介電層不位在第一源極場板的正下方，且第一介電層、蝕刻終止層與第二介電層可位在第二源極場板的正下方。
依照本發明的一實施例所述，在上述高電子遷移率電晶體元件的製造方法中，阻障層、第一介電層、蝕刻終止層與第二介電層的形成方法可包括以下步驟。在通道層上形成阻障材料層。在阻障材料層上形成閘極。在阻障材料層與閘極上形成第一介電材料層。在第一介電材料層上形成蝕刻終止材料層。在蝕刻終止材料層上形成第二介電材料層。對第二介電材料層進行圖案化，而形成第二介電層，且暴露出蝕刻終止材料層。對蝕刻終止材料層、第一介電材料層與阻障材料層進行圖案化，而形成蝕刻終止層、第一介電層與阻障層，且暴露出通道層。
依照本發明的一實施例所述，在上述高電子遷移率電晶體元件的製造方法中，汲極、第一源極場板與第二源極場板的形成方法可包括以下步驟。在通道層與介電結構上形成導電材料層。對導電材料層進行圖案化，而形成汲極、第一源極場板與第二源極場板。
依照本發明的一實施例所述，在上述高電子遷移率電晶體元件的製造方法中，更可包括以下步驟。在閘極與阻障層之間形成P型氮化鎵層。
基於上述，在本發明所提出的高電子遷移率電晶體元件及其製造方法中，第二源極場板位在汲極與第一源極場板之間，在第一源極場板的上視圖案與第二源極場板的上視圖案之間具有間隙，且第一源極場板具有鄰近於間隙的末端。位在第二源極場板的正下方的介電結構的厚度大於位在第一源極場板的末端的正下方的介電結構的厚度。藉此，可提升本發明所提出的高電子遷移率電晶體元件的崩潰電壓。此外，在對本發明所提出的高電子遷移率電晶體元件進行可靠度測試時，高電子遷移率電晶體元件在多次開關操作下，開啟電阻(R on)的分散(dispersion)可以變的比較集中。如此一來，本發明所提出的高電子遷移率電晶體元件可具有較佳的動態表現(dynamic performance)。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
下文列舉實施例並配合附圖來進行詳細地說明，但所提供的實施例並非用以限制本發明所涵蓋的範圍。為了方便理解，在下述說明中相同的構件將以相同的符號標示來說明。此外，附圖僅以說明為目的，並未依照原尺寸作圖。事實上，為論述清晰起見，可任意增大或減小各種特徵的尺寸。
圖1A至圖1H為根據本發明的一些實施例的高電子遷移率電晶體元件的製造流程剖面圖。圖2為圖1H中的高電子遷移率電晶體元件的上視圖。圖1A至圖1H為沿著圖2中的I-I’剖面線的製造流程剖面圖。在本實施例的上視圖中，省略剖面圖中的部分構件，以清楚說明上視圖中的各構件之間的位置關係。
請參照圖1A，提供基底結構100。在一些實施例中，基底結構100可包括基底102、成核層104與緩衝層106。在一些實施例中，基底102可為半導體基底，如矽基底。成核層104位在基底102上。在一些實施例中，成核層104的材料例如是氮化鋁(AlN)。在一些實施例中，成核層104的形成方法例如是磊晶成長法。緩衝層106位在成核層104上。在一些實施例中，緩衝層106的材料例如是氮化鋁鎵(AlGaN)或氮化鋁。在一些實施例中，緩衝層106的形成方法例如是磊晶成長法。
接著，在基底結構100上形成通道層108。在一些實施例中，通道層108可形成在緩衝層106上。在一些實施例中，通道層108的材料例如是氮化鎵(GaN)。在一些實施例中，通道層108的形成方法例如是磊晶成長法。
然後，可在通道層108上形成阻障材料層110。在一些實施例中，阻障材料層110的材料例如是氮化鋁鎵。在一些實施例中，阻障材料層110的形成方法例如是磊晶成長法。
接下來，可在阻障材料層110上形成閘極112。閘極112具有彼此相對的第一側S1與第二側S2。在一些實施例中，閘極112的材料例如是氮化鈦(TiN)，但本發明並不以此為限。在一些實施例中，可在閘極112與阻障材料層110之間形成P型氮化鎵層114。
在一些實施例中，閘極112與P型氮化鎵層114的形成方法可包括以下步驟。首先，可依序在阻障材料層110上形成P型氮化鎵材料層(未示出)與閘極材料層(未示出)。在一些實施例中，P型氮化鎵材料層的形成方法例如是磊晶成長法。在一些實施例中，閘極材料層的形成方法例如是化學氣相沉積(chemical vapor deposition，CVD)法或物理氣相沉積(physical vapor deposition，PVD)法。接著，可藉由微影製程(如，乾式蝕刻製程)與蝕刻製程對閘極材料層與P型氮化鎵材料層進行圖案化，而形成閘極112與P型氮化鎵層114。
之後，可在阻障材料層110與閘極112上形成介電材料層116。介電材料層116可覆蓋阻障材料層110、閘極112與P型氮化鎵層114。在一些實施例中，介電材料層116的材料例如是氧化矽或氮化矽。在一些實施例中，介電材料層116的形成方法例如是化學氣相沉積法。
隨後，可在介電材料層116上形成蝕刻終止材料層118。在一些實施例中，蝕刻終止材料層118的材料例如是氧化鋁(Al 2O 3)或氮化鋁。在一些實施例中，蝕刻終止材料層118的形成方法例如是原子層沉積(atomic layer deposition，ALD)法。
請參照圖1B，在蝕刻終止材料層118上形成介電材料層120。在一些實施例中，介電材料層120的材料例如是氧化矽或氮化矽。在一些實施例中，介電材料層120的形成方法例如是化學氣相沉積法。
請參照圖1C，可在介電材料層120上形成圖案化光阻層122。在一些實施例中，可藉由微影製程來形成圖案化光阻層122。
請參照圖1D，可利用圖案化光阻層122作為罩幕，移除部分介電材料層120，而形成介電層120a。舉例來說，可利用圖案化光阻層122作為罩幕且可利用蝕刻終止材料層118作為蝕刻終止層，對介電材料層120進行乾式蝕刻製程，而移除部分介電材料層120。藉此，可對介電材料層120進行圖案化，而形成介電層120a，且暴露出蝕刻終止材料層118。在一些實施例中，介電層120a的材料例如是氧化矽或氮化矽。
請參照圖1E，可移除圖案化光阻層122。在一些實施例中，圖案化光阻層122的移除方法例如是乾式剝離法(dry stripping)或濕式剝離法(wet stripping)。
接著，可在蝕刻終止材料層118與介電層120a上形成圖案化光阻層124。在一些實施例中，可藉由微影製程來形成圖案化光阻層124。
請參照圖1F，可利用圖案化光阻層124作為罩幕，移除部分蝕刻終止材料層118、部分介電材料層116與部分阻障材料層110，而形成蝕刻終止層118a、介電層116a與阻障層110a。舉例來說，可利用圖案化光阻層124作為罩幕且可利用通道層108作為蝕刻終止層，對蝕刻終止材料層118、介電材料層116與阻障材料層110進行乾式蝕刻製程，而移除部分蝕刻終止材料層118、部分介電材料層116與部分阻障材料層110。藉此，可對蝕刻終止材料層118、介電材料層116與阻障材料層110進行圖案化，而形成蝕刻終止層118a、介電層116a與阻障層110a，且暴露出通道層108。在一些實施例中，蝕刻終止層118a的材料例如是氧化鋁或氮化鋁。在一些實施例中，介電層116a的材料例如是氧化矽或氮化矽。在一些實施例中，阻障層110a的材料例如是氮化鋁鎵。
藉由上述方法，可在通道層108上形成阻障層110a，可在阻障層110a上形成閘極112，可在閘極112與阻障層110a之間形成P型氮化鎵層114，且可形成介電結構126。在一些實施例中，介電結構126可包括介電層116a、介電層120a與蝕刻終止層118a。介電層116a位在阻障層110a上。介電層116a可覆蓋閘極112與P型氮化鎵層114。介電層120a位在介電層116a上。蝕刻終止層118a位在介電層116a與介電層120a之間。
請參照圖1G，可移除圖案化光阻層124。在一些實施例中，圖案化光阻層124的移除方法例如是乾式剝離法或濕式剝離法。
可在通道層108與介電結構126上形成導電材料層128。在一些實施例中，導電材料層128材料例如是可與通道層108形成歐姆接觸(ohmic contact)的導電材料。在一些實施例中，導電材料層128的材料例如是鈦、鋁銅合金(AlCu)或其組合。在一些實施例中，導電材料層128的形成方法例如是化學氣相沉積法或物理氣相沉積法。
請參照圖1H與圖2，可對導電材料層128進行圖案化，而形成汲極128a、源極場板128b與源極場板128c。汲極128a位在閘極112的第一側S1。源極場板128b從閘極112的第二側S2延伸至閘極112的第一側S1。源極場板128b可通過閘極112的上方。源極場板128c位在閘極112的第一側S1且位在汲極128a與源極場板128b之間。在源極場板128b的上視圖案與源極場板128c的上視圖案之間具有間隙G1。源極場板128b具有鄰近於間隙G1的末端E1。在一些實施例中，源極場板128b與源極場板128c可源自同一個材料層(如，導電材料層128)。在一些實施例中，源極場板128b與源極場板128c可藉由相同金屬製程同時形成。在一些實施例中，汲極128a、源極場板128b與源極場板128c可源自同一個材料層(如，導電材料層128)。在一些實施例中，汲極128a、源極場板128b與源極場板128c可藉由相同金屬製程同時形成。舉例來說，在形成導電材料層128之後，可藉由微影製程(如，乾式蝕刻製程)與蝕刻製程對導電材料層128進行圖案化，而同時形成汲極128a、源極場板128b與源極場板128c。在一些實施例中，汲極128a與源極場板128b的材料例如是可與通道層108形成歐姆接觸的導電材料。在一些實施例中，汲極128a、源極場板128b與源極場板128c的材料例如是鈦、鋁銅合金或其組合。
此外，藉由上述方法，可在源極場板128b與閘極112之間、源極場板128b與阻障層110a之間以及源極場板128c與阻障層110a之間形成介電結構126。位在源極場板128c的正下方的介電結構126的厚度T1大於位在源極場板128b的末端E1的正下方的介電結構126的厚度T2。在一些實施例中，介電層116a與蝕刻終止層118a可位在源極場板128b的正下方，介電層120a不位在源極場板128b的正下方，且介電層116a、蝕刻終止層118a與介電層120a可位在源極場板128c的正下方，藉此位在源極場板128c的正下方的介電結構126的厚度T1可大於位在源極場板128b的末端E1的正下方的介電結構126的厚度T2。
以下，藉由圖1H與圖2來說明上述實施例的高電子遷移率電晶體元件10。此外，雖然高電子遷移率電晶體元件10的形成方法是以上述方法為例進行說明，但本發明並不以此為限。
請參照圖1H與圖2，高電子遷移率電晶體元件10包括基底結構100、通道層108、阻障層110a、閘極112、汲極128a、源極場板128b、源極場板128c與介電結構126。在一些實施例中，基底結構100可包括基底102、成核層104與緩衝層106。成核層104位在基底102上。緩衝層106位在成核層104上。通道層108位在基底結構100上。阻障層110a位在通道層108上。閘極112位在阻障層110a上。閘極112具有彼此相對的第一側S1與第二側S2。在一些實施例中，高電子遷移率電晶體元件10更可包括P型氮化鎵層114。P型氮化鎵層114位在閘極112與阻障層110a之間。
汲極128a位在閘極112的第一側S1。在一些實施例中，部分汲極128a可延伸至介電結構126的頂面上。在一些實施例中，汲極128a可連接於通道層108。
源極場板128b從閘極112的第二側S2延伸至閘極112的第一側S1。源極場板128b可通過閘極112的上方。源極場板128b的位在閘極112的第二側S2的部分P1可用以作為源極。在一些實施例中，位在閘極112的第二側S2的源極場板128b可連接於通道層108。在一些實施例中，部分源極場板128b可位在閘極112的正上方。
源極場板128c位在閘極112的第一側S1且位在汲極128a與源極場板128b之間。在源極場板128b的上視圖案與源極場板128c的上視圖案之間具有間隙G1。源極場板128b具有鄰近於間隙G1的末端E1。在一些實施例中，整個源極場板128c的垂直投影不落在源極場板128b上。亦即，整個源極場板128c的上視圖案可不重疊於源極場板128b的上視圖案。在一些實施例中，源極場板128b與源極場板128c可源自於同一個材料層(如，圖1G的導電材料層128)。在一些實施例中，汲極128a、源極場板128b與源極場板128c可源自於同一個材料層(如，圖1G的導電材料層128)。
源極場板128b與源極場板128c可彼此電性連接。在一些實施例中，如圖2所示，源極場板128b與源極場板128c可直接連接。在一些實施例中，如圖2所示，源極場板128b與源極場板128c可為一體成型。
介電結構126位在源極場板128b與閘極112之間、源極場板128b與阻障層110a之間以及源極場板128c與阻障層110a之間。此外，介電結構126更可位在源極場板128b與P型氮化鎵層114之間。位在源極場板128c的正下方的介電結構126的厚度T1大於位在源極場板128b的末端E1的正下方的介電結構126的厚度T2。藉此，可提升高電子遷移率電晶體元件10的崩潰電壓。此外，在對高電子遷移率電晶體元件10進行可靠度測試時，高電子遷移率電晶體元件10在多次開關操作下，開啟電阻的分散可以變的比較集中。如此一來，高電子遷移率電晶體元件10可具有較佳的動態表現。
在一些實施例中，介電結構126可包括介電層116a、介電層120a與蝕刻終止層118a。介電層116a位在阻障層110a上。介電層116a可覆蓋閘極112與P型氮化鎵層114。介電層120a位在介電層116a上。蝕刻終止層118a位在介電層116a與介電層120a之間。在一些實施例中，介電層116a與蝕刻終止層118a可位在源極場板128b的正下方，介電層120a不位在源極場板128b的正下方，且介電層116a、蝕刻終止層118a與介電層120a可位在源極場板128c的正下方，藉此位在源極場板128c的正下方的介電結構126的厚度T1可大於位在源極場板128b的末端E1的正下方的介電結構126的厚度T2。
此外，高電子遷移率電晶體元件10中的各構件的詳細內容(如，材料與形成方法等)已於上述實施例進行詳盡地說明，於此不再說明。
基於上述實施例可知，在高電子遷移率電晶體元件10及其製造方法中，源極場板128c位在汲極128a與源極場板128b之間，在源極場板128b的上視圖案與源極場板128c的上視圖案之間具有間隙G1，且源極場板128b具有鄰近於間隙G1的末端E1。位在源極場板128c的正下方的介電結構126的厚度T1大於位在源極場板128b的末端E1的正下方的介電結構126的厚度T2。藉此，可提升高電子遷移率電晶體元件10的崩潰電壓。此外，在對高電子遷移率電晶體元件10進行可靠度測試時，高電子遷移率電晶體元件10在多次開關操作下，開啟電阻的分散可以變的比較集中。如此一來，高電子遷移率電晶體元件10可具有較佳的動態表現。
圖3為根據本發明的另一些實施例的高電子遷移率電晶體元件的上視圖。
請參照圖2與圖3，圖3的高電子遷移率電晶體元件20與圖2的高電子遷移率電晶體元件10的差異如下。在圖3的高電子遷移率電晶體元件20中，源極場板128b與源極場板128c可彼此分離。此外，高電子遷移率電晶體元件20更可包括內連線結構130。源極場板128b與源極場板128c可藉由內連線結構130而彼此電性連接。在圖3中，內連線結構130是以線條來表示，以簡化圖式。在一些實施例中，內連線結構130可包括接觸窗(contact)、導線或其組合。
在一些實施例中，高電子遷移率電晶體元件20可具有如圖1H所示的剖面結構，因此在高電子遷移率電晶體元件20中，位在源極場板128c的正下方的介電結構126的厚度T1大於位在源極場板128b的末端E1的正下方的介電結構126的厚度T2。
此外，在圖2的高電子遷移率電晶體元件10與圖3的高電子遷移率電晶體元件20中，相同或相似的構件以相同的符號表示，且省略其說明。另外，高電子遷移率電晶體元件20中的各構件的詳細內容(如，材料與形成方法等)可參考高電子遷移率電晶體元件10的實施例的說明，於此省略其說明。
基於上述實施例可知，在高電子遷移率電晶體元件20及其製造方法中，源極場板128c位在汲極128a與源極場板128b之間，在源極場板128b的上視圖案與源極場板128c的上視圖案之間具有間隙G1，且源極場板128b具有鄰近於間隙G1的末端E1。位在源極場板128c的正下方的介電結構126的厚度T1大於位在源極場板128b的末端E1的正下方的介電結構126的厚度T2。藉此，可提升高電子遷移率電晶體元件20的崩潰電壓。此外，在對高電子遷移率電晶體元件20進行可靠度測試時，高電子遷移率電晶體元件20在多次開關操作下，開啟電阻的分散可以變的比較集中。如此一來，高電子遷移率電晶體元件20可具有較佳的動態表現。
綜上所述，上述實施例的高電子遷移率電晶體元件及其製造方法可提升高電子遷移率電晶體元件的崩潰電壓。此外，在對上述實施例的高電子遷移率電晶體元件進行可靠度測試時，高電子遷移率電晶體元件在多次開關操作下，開啟電阻的分散可以變的比較集中。如此一來，上述實施例的高電子遷移率電晶體元件可具有較佳的動態表現。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10, 20:高電子遷移率電晶體元件 100:基底結構 102:基底 104:成核層 106:緩衝層 108:通道層 110:阻障材料層 110a:阻障層 112:閘極 114:P型氮化鎵層 116, 120:介電材料層 116a, 120a:介電層 118:蝕刻終止材料層 118a:蝕刻終止層 122, 124:圖案化光阻層 126:介電結構 128:導電材料層 128a:汲極 128b, 128c:源極場板 130:內連線結構 E1:末端 G1:間隙 P1:部分 S1:第一側 S2:第二側 T1, T2:厚度
圖1A至圖1H為根據本發明的一些實施例的高電子遷移率電晶體元件的製造流程剖面圖。 圖2為圖1H中的高電子遷移率電晶體元件的上視圖。 圖3為根據本發明的另一些實施例的高電子遷移率電晶體元件的上視圖。
10:高電子遷移率電晶體元件
100:基底結構
102:基底
104:成核層
106:緩衝層
108:通道層
110a:阻障層
112:閘極
114:P型氮化鎵層
116a,120a:介電層
118a:蝕刻終止層
126:介電結構
128a:汲極
128b,128c:源極場板
E1:末端
G1:間隙
P1:部分
S1:第一側
S2:第二側
T1,T2:厚度

Claims (20)

  1. 一種高電子遷移率電晶體元件，包括： 基底結構； 通道層，位在所述基底結構上； 阻障層，位在所述通道層上； 閘極，位在所述阻障層上，且具有彼此相對的第一側與第二側； 汲極，位在所述閘極的所述第一側； 第一源極場板，從所述閘極的所述第二側延伸至所述閘極的所述第一側； 第二源極場板，位在所述閘極的所述第一側且位在所述汲極與所述第一源極場板之間，其中在所述第一源極場板的上視圖案與所述第二源極場板的上視圖案之間具有間隙，且所述第一源極場板具有鄰近於所述間隙的末端；以及 介電結構，位在所述第一源極場板與所述閘極之間、所述第一源極場板與所述阻障層之間以及所述第二源極場板與所述阻障層之間，其中 位在所述第二源極場板的正下方的所述介電結構的厚度大於位在所述第一源極場板的所述末端的正下方的所述介電結構的厚度。
  2. 如請求項1所述的高電子遷移率電晶體元件，其中所述第一源極場板與所述第二源極場板源自於同一個材料層。
  3. 如請求項1所述的高電子遷移率電晶體元件，其中部分所述第一源極場板位在所述閘極的正上方。
  4. 如請求項1所述的高電子遷移率電晶體元件，其中所述第一源極場板與所述第二源極場板彼此電性連接。
  5. 如請求項1所述的高電子遷移率電晶體元件，其中所述第一源極場板與所述第二源極場板直接連接。
  6. 如請求項1所述的高電子遷移率電晶體元件，其中所述第一源極場板與所述第二源極場板彼此分離。
  7. 如請求項6所述的高電子遷移率電晶體元件，更包括： 內連線結構，其中所述第一源極場板與所述第二源極場板藉由所述內連線結構而彼此電性連接。
  8. 如請求項1所述的高電子遷移率電晶體元件，其中所述介電結構包括： 第一介電層，位在所述阻障層上； 第二介電層，位在所述第一介電層上；以及 蝕刻終止層，位在所述第一介電層與所述第二介電層之間。
  9. 如請求項8所述的高電子遷移率電晶體元件，其中 所述第一介電層與所述蝕刻終止層位在所述第一源極場板的正下方， 所述第二介電層不位在所述第一源極場板的正下方，且 所述第一介電層、所述蝕刻終止層與所述第二介電層位在所述第二源極場板的正下方。
  10. 如請求項1所述的高電子遷移率電晶體元件，其中所述汲極連接於所述通道層。
  11. 如請求項1所述的高電子遷移率電晶體元件，其中位在所述閘極的所述第二側的所述第一源極場板連接於所述通道層。
  12. 如請求項1所述的高電子遷移率電晶體元件，更包括： P型氮化鎵層，位在所述閘極與所述阻障層之間。
  13. 如請求項1所述的高電子遷移率電晶體元件，其中所述基底結構包括： 基底； 成核層，位在所述基底上；以及 緩衝層，位在所述成核層上。
  14. 一種高電子遷移率電晶體元件的製造方法，包括： 提供基底結構； 在所述基底結構上形成通道層； 在所述通道層上形成阻障層； 在所述阻障層上形成閘極，其中所述閘極具有彼此相對的第一側與第二側； 形成汲極、第一源極場板與第二源極場板，其中所述汲極位在所述閘極的所述第一側，所述第一源極場板從所述閘極的所述第二側延伸至所述閘極的所述第一側，所述第二源極場板位在所述閘極的所述第一側且位在所述汲極與所述第一源極場板之間，在所述第一源極場板的上視圖案與所述第二源極場板的上視圖案之間具有間隙，且所述第一源極場板具有鄰近於所述間隙的末端；以及 在所述第一源極場板與所述閘極之間、所述第一源極場板與所述阻障層之間以及所述第二源極場板與所述阻障層之間形成介電結構，其中 位在所述第二源極場板的正下方的所述介電結構的厚度大於位在所述第一源極場板的所述末端的正下方的所述介電結構的厚度。
  15. 如請求項14所述的高電子遷移率電晶體元件的製造方法，其中所述第一源極場板與所述第二源極場板藉由相同金屬製程同時形成。
  16. 如請求項14所述的高電子遷移率電晶體元件的製造方法，其中所述介電結構包括： 第一介電層，位在所述阻障層上； 第二介電層，位在所述第一介電層上；以及 蝕刻終止層，位在所述第一介電層與所述第二介電層之間。
  17. 如請求項16所述的高電子遷移率電晶體元件的製造方法，其中 所述第一介電層與所述蝕刻終止層位在所述第一源極場板的正下方， 所述第二介電層不位在所述第一源極場板的正下方，且 所述第一介電層、所述蝕刻終止層與所述第二介電層位在所述第二源極場板的正下方。
  18. 如請求項17所述的高電子遷移率電晶體元件的製造方法，其中所述阻障層、所述第一介電層、所述蝕刻終止層與所述第二介電層的形成方法包括： 在所述通道層上形成阻障材料層； 在所述阻障材料層上形成所述閘極； 在所述阻障材料層與所述閘極上形成第一介電材料層； 在所述第一介電材料層上形成蝕刻終止材料層； 在所述蝕刻終止材料層上形成第二介電材料層； 對所述第二介電材料層進行圖案化，而形成所述第二介電層，且暴露出所述蝕刻終止材料層；以及 對所述蝕刻終止材料層、所述第一介電材料層與所述阻障材料層進行圖案化，而形成所述蝕刻終止層、所述第一介電層與所述阻障層，且暴露出所述通道層。
  19. 如請求項14所述的高電子遷移率電晶體元件的製造方法，其中所述汲極、所述第一源極場板與所述第二源極場板的形成方法包括： 在所述通道層與所述介電結構上形成導電材料層；以及 對所述導電材料層進行圖案化，而形成所述汲極、所述第一源極場板與所述第二源極場板。
  20. 如請求項14所述的高電子遷移率電晶體元件的製造方法，更包括： 在所述閘極與所述阻障層之間形成P型氮化鎵層。
TW112104866A 2023-02-10 2023-02-10 高電子遷移率電晶體元件及其製造方法 TWI822586B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW112104866A TWI822586B (zh) 2023-02-10 2023-02-10 高電子遷移率電晶體元件及其製造方法
CN202310142105.XA CN118486706A (zh) 2023-02-10 2023-02-21 高电子迁移率晶体管元件及其制造方法
US18/300,372 US20240274673A1 (en) 2023-02-10 2023-04-13 High electron mobility transistor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW112104866A TWI822586B (zh) 2023-02-10 2023-02-10 高電子遷移率電晶體元件及其製造方法

Publications (2)

Publication Number Publication Date
TWI822586B true TWI822586B (zh) 2023-11-11
TW202433757A TW202433757A (zh) 2024-08-16

Family

ID=89722693

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112104866A TWI822586B (zh) 2023-02-10 2023-02-10 高電子遷移率電晶體元件及其製造方法

Country Status (3)

Country Link
US (1) US20240274673A1 (zh)
CN (1) CN118486706A (zh)
TW (1) TWI822586B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201914016A (zh) * 2017-09-05 2019-04-01 世界先進積體電路股份有限公司 高電子遷移率電晶體結構
TW202042390A (zh) * 2019-05-08 2020-11-16 世界先進積體電路股份有限公司 高電子遷移率電晶體裝置及其製造方法
TW202230799A (zh) * 2021-01-15 2022-08-01 世界先進積體電路股份有限公司 高電子遷移率電晶體及其製作方法
CN114975608A (zh) * 2022-07-05 2022-08-30 苏州英嘉通半导体有限公司 具有阵列场板的hemt器件及其制备方法
US20230019799A1 (en) * 2021-07-13 2023-01-19 Samsung Electronics Co., Ltd. High electron mobility transistor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201914016A (zh) * 2017-09-05 2019-04-01 世界先進積體電路股份有限公司 高電子遷移率電晶體結構
TW202042390A (zh) * 2019-05-08 2020-11-16 世界先進積體電路股份有限公司 高電子遷移率電晶體裝置及其製造方法
TW202230799A (zh) * 2021-01-15 2022-08-01 世界先進積體電路股份有限公司 高電子遷移率電晶體及其製作方法
US20230019799A1 (en) * 2021-07-13 2023-01-19 Samsung Electronics Co., Ltd. High electron mobility transistor
CN114975608A (zh) * 2022-07-05 2022-08-30 苏州英嘉通半导体有限公司 具有阵列场板的hemt器件及其制备方法

Also Published As

Publication number Publication date
CN118486706A (zh) 2024-08-13
US20240274673A1 (en) 2024-08-15

Similar Documents

Publication Publication Date Title
US9653592B2 (en) Method for fabricating semiconductor device and semiconductor device
TWI735938B (zh) 半導體裝置及其製造方法
US11398546B2 (en) Semiconductor devices and methods for fabricating the same
JP7082508B2 (ja) 窒化物半導体装置
EP2741324B1 (en) III nitride transistor with source connected heat-spreading plate and method of making the same
TWI683370B (zh) 半導體元件及其製造方法
US10134854B2 (en) High electron mobility transistor and fabrication method thereof
TWI676216B (zh) 半導體裝置及其製造方法
JP5740356B2 (ja) 半導体装置
TWI674631B (zh) 半導體裝置及其製造方法
TWI775027B (zh) 半導體結構
TWI686873B (zh) 半導體裝置及其製造方法
US11127846B2 (en) High electron mobility transistor devices and methods for forming the same
KR20190028260A (ko) 게이트 올 어라운드 소자 및 이를 제조하는 방법
TWI822586B (zh) 高電子遷移率電晶體元件及其製造方法
TW202046504A (zh) 半導體裝置及其製造方法
TW202329461A (zh) 高電子遷移率電晶體及其製作方法
TW202332051A (zh) 高電子遷移率電晶體及其製作方法
TW202433757A (zh) 高電子遷移率電晶體元件及其製造方法
TWI726316B (zh) 高電子遷移率電晶體裝置及其製造方法
TWI664727B (zh) 半導體裝置及其製造方法
CN111987141A (zh) 半导体装置及其制造方法
CN111987155A (zh) 高电子迁移率晶体管装置及其制造方法
TWI818476B (zh) 高電子遷移率電晶體元件及其製造方法
TWI842078B (zh) 高電子遷移率電晶體元件及其製造方法