TW202332051A - 高電子遷移率電晶體及其製作方法 - Google Patents

高電子遷移率電晶體及其製作方法 Download PDF

Info

Publication number
TW202332051A
TW202332051A TW111129997A TW111129997A TW202332051A TW 202332051 A TW202332051 A TW 202332051A TW 111129997 A TW111129997 A TW 111129997A TW 111129997 A TW111129997 A TW 111129997A TW 202332051 A TW202332051 A TW 202332051A
Authority
TW
Taiwan
Prior art keywords
compound layer
iii
electron mobility
high electron
transistor
Prior art date
Application number
TW111129997A
Other languages
English (en)
Inventor
葉治東
盧明昌
Original Assignee
聯華電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯華電子股份有限公司 filed Critical 聯華電子股份有限公司
Publication of TW202332051A publication Critical patent/TW202332051A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7789—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0883—Combination of depletion and enhancement field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一種高電子遷移率電晶體包含一基底，一第一III-V族化合物層設置在基底上，一第二III-V族化合物層埋入於第一III-V族化合物層，一P型氮化鎵閘極埋入於第二III-V族化合物層，一閘極電極設置於第二III-V族化合物層上並且接觸P型氮化鎵閘極，一源極電極設置於閘極電極的一側，一汲極電極設置於閘極電極的另一側。

Description

高電子遷移率電晶體及其製作方法
本發明係關於一種高電子遷移率電晶體及其製作方法，特別是關於一種增加高電子遷移率電晶體的崩潰電壓以及降低導通電阻的高電子遷移率電晶體及其製作方法。
III-V族半導體化合物由於其半導體特性而可應用於形成許多種類的積體電路裝置，例如高功率場效電晶體、高頻電晶體或高電子遷移率電晶體(high electron mobility transistor，HEMT)。在高電子遷移率電晶體中，兩種不同能隙(band gap)的半導體材料係結合而於接面(junction)形成異質接面(heterojunction)而為載子提供通道。近年來，氮化鎵系列的材料由於擁有較寬能隙與飽和速率高的特點而適合應用於高功率與高頻率產品。氮化鎵系列的高電子遷移率電晶體由材料本身的壓電效應產生二維電子氣(two-dimensional electron gas, 2DEG)，相較於傳統電晶體，高電子遷移率電晶體的電子速度及密度均較高，故可用以增加切換速度。
然而為了因應半導體元件積集度的提升，需要更進一步增加高電子遷移率電晶體的崩潰電壓以及降低高電子遷移率電晶體的導通電阻(on-resistance)。
有鑑於此，本發明提供一高電子遷移率電晶體，在不增加高電子遷移率電晶體的整體厚度的前題下，達成上述的需求。
根據本發明之一較佳實施例，一種高電子遷移率電晶體包含一基底，一第一III-V族化合物層設置在基底上，一第二III-V族化合物層埋入於第一III-V族化合物層，其中第二III-V族化合物層的組成係與第一III-V族化合物層不同，一P型氮化鎵閘極埋入於第二III-V族化合物層，一閘極電極設置於第二III-V族化合物層上並且接觸P型氮化鎵閘極，一源極電極設置於該閘極電極的一側、位在第二III-V族化合物層上並且接觸第二III-V族化合物層和第一III-V族化合物層以及一汲極電極設置於閘極電極的另一側、位在第二III-V族化合物層上並且接觸第二III-V族化合物層和第一III-V族化合物層。
根據本發明之另一較佳實施例，一種高電子遷移率電晶體的製作方法，包含形成一常關型電晶體，其中形成常關型電晶體的步驟包含：首先提供一基底與一第一III-V族化合物層設置於基底上，接著蝕刻第一III-V族化合物層以形成一第一溝渠，然後進行一第一磊晶製程以形成一第二II-V族化合物層填滿第一溝渠，之後蝕刻第二II-V族化合物層以形成一第二溝渠，再進行一第二磊晶製程以形成一P型氮化鎵閘極填滿第二溝渠，接續形成一第一閘極電極，其中第一閘極電極位在第二II-V族化合物層上並且接觸P型氮化鎵閘極，最後形成一第一源極電極和一第一汲極電極，其中第一源極電極和第一汲極電極分別設置於第一閘極電極的兩側、第一源極電極和第一汲極電極皆位在第二III-V族化合物層上並且接觸第二III-V族化合物層和第一III-V族化合物層。
為讓本發明之上述目的、特徵及優點能更明顯易懂，下文特舉較佳實施方式，並配合所附圖式，作詳細說明如下。然而如下之較佳實施方式與圖式僅供參考與說明用，並非用來對本發明加以限制者。
第1圖、第2A圖、第3圖至第8圖為根據本發明之一較佳實施例所繪示的一種高電子遷移率電晶體的製作方法，其中第5圖為根據第4圖所繪示的上視圖。
如第1圖所示，首先提供一基底10，基底10劃分為一常關型電晶體區A和一常開型電晶體區B，一第一III-V族化合物層12設置於基底10上並且同時覆蓋常關型電晶體區A和常開型電晶體區B，接著，蝕刻第一III-V族化合物層12以形成一第一溝渠14和一第三溝渠16，第一溝渠14位在常關型電晶體區A，第三溝渠16位在常開型電晶體區B，蝕刻方式較佳使用乾蝕刻，值注意的是：第一溝渠14的底部和第一溝渠14的側壁之間形成一第一鈍角C，第三溝渠16的底部和第三溝渠16的側壁之間形成一第二鈍角D，第一鈍角C較佳介於120-150度之間。第二鈍角D較佳亦介於120-150度之間。
如第2A圖所示，進行一第一磊晶製程18以形成一第二II-V族化合物層20填滿第一溝渠14和第三溝渠16，第一磊晶製程18包含有機金屬化學氣相沉積(Metal-Organic Chemical Vapor Deposition，MOCVD)或分子束磊晶(Molecular Beam Epitaxy，MBE)。第二III-V族化合物層20的上表面和第一III-V族化合物層12的上表面切齊。
根據本發明之另一較佳實施例，如第2B圖所示，在第一磊晶製程18之前，可以選擇性地先形成一氮化鋁層15順應地覆蓋第一溝渠14和第三溝渠16，之後再接續第2A圖的步驟，形成前述第二II-V族化合物層20，氮化鋁層15的厚度較佳介於1至2奈米。
第3圖為接續第2A圖之步驟，如第3圖所示，形成一遮罩22覆蓋常開型電晶體區B後，蝕刻在常關型電晶體區B的第二II-V族化合物層20以形成一第二溝渠24，第二溝渠24的深度較佳介於40至90奈米，如第4圖所示，進行一第二磊晶製程26以形成一P型氮化鎵閘極28填滿第二溝渠24，第二磊晶製程26包含有機金屬化學氣相沉積或分子束磊晶。在完成P型氮化鎵閘極28後，移除遮罩22。請同時參閱第4圖和第5圖，由上視圖的方向看，在常關型電晶體區A中，第一III-V族化合物層12環繞第二III-V族化合物層20，第二III-V族化合物層20環繞P型氮化鎵閘極28，在常開型電晶體區B中，第一III-V族化合物層12環繞第二III-V族化合物層20。此外如第4圖所示，在常關型電晶體區A內，第二III-V族化合物層20的上表面、第一III-V族化合物層12的上表面和P型氮化鎵閘極28的上表面切齊；在常開型電晶體區B，第二III-V族化合物層20的上表面和第一III-V族化合物層12的上表面切齊。
如第6圖所示，同時形成一第一源極電極30a、一第一汲極電極32a、第二源極電極30b和第二汲極電極32b在第二III-V族化合物層上20並且皆同時接觸第二III-V族化合物層20和第一III-V族化合物層12，根據本發明之一較佳實施例，第一源極電極30a、第一汲極電極32a、第二源極電極30b和第二汲極電極32b的形成方式可以包含在形成第一源極電極30a、第一汲極電極32a、第二源極電極30b和第二汲極電極32b之前，先形成一層保護層34a覆蓋第二III-V族化合物層20和第一III-V族化合物層12，接著利用蝕刻保護層34a以在保護層34a上形成數個開口曝露出第一III-V族化合物層12和第二III-V族化合物層20的界面，然後利用沉積製程形成金屬層(圖未示)填入開口並覆蓋保護層34a，然後圖案化金屬層以形成第一源極電極30a、第一汲極電極32a、第二源極電極30b和第二汲極電極32b。如第7圖所示，同時形成第一閘極電極36a和第二閘極電極36b，其中第一閘極電極36a位在常關型電晶體區A的第二II-V族化合物層20上並且接觸P型氮化鎵閘極28，第二閘極電極36b位在常開型電晶體區B的第二II-V族化合物層20上。詳細來說，在形成第一閘極電極36a和第二閘極電極36b之前，先形成一層保護層34b覆蓋保護層34a、第一源極電極30a、第一汲極電極32a、第二源極電極30b和第二汲極電極32b，接著利用蝕刻保護層34b以在保護層34b上形成二個開口，其中一個開口曝露出P型氮化鎵閘極28，另一個開口曝露常開型電晶體區B第二II-V族化合物層20，之後利用沉積製程形成金屬層(圖未示)填入開口並覆蓋保護層34b，然後圖案化金屬層以形成第一閘極電極36a和第二閘極電極36b。
如第8圖所示，接著形成一層間介電層38覆蓋常關型電晶體區A和常開型電晶體區B，然後形成數個導電插塞40穿透層間介電層38各自接觸第一閘極電極36a、第一源極電極30a、第一汲極電極32a、第二閘極電極36b、第二源極電極30b和第二汲極電極32b。至此本發明的常關型高電子遷移率電晶體100和常開型高電子遷移率電晶體200業已完成。
此外，根據本發明之另一較佳實施例，可以先製作第一閘極電極36a和第二閘極電極36b，之後再製作第一源極電極30a、第一汲極電極32a、第二源極電極30b和第二汲極電極32b。
第8圖為根據本發明之一較佳實施例所繪示的一種高電子遷移率電晶體結構。如第8圖所示，一種高電子遷移率電晶體結構包含一基底10，基底10分為一常關型電晶體區A和一常開型電晶體區B，一常關型高電子遷移率電晶體100係設置在常關型電晶體區A，一常開型電晶體區200係設置在常開型電晶體區B，高電子遷移率電晶體結構包含一第一III-V族化合物層12設置在基底10上的常關型電晶體區A和常開型電晶體區B，二個第二III-V族化合物層20分別埋入於常關型電晶體區A的第一III-V族化合物層12以及常開型電晶體區B的第一III-V族化合物層12，第二III-V族化合物層20的組成係與第一III-V族化合物層12不同，值得注意的是：兩個第二III-V族化合物層20的側視圖皆包含一梯形42，梯形包含一上底42a、一下底42b和二條側邊42c，上底42a和第一III-V族化合物層12的上表面切齊，上底42a的長度大於下底42c的長度，在常關型電晶體區A中的一條側邊42c和下底42b之間形成鈍角C，常關型電晶體區B中的一條側邊42c和下底42b之間形成鈍角D，根據本發明之較佳實施例，鈍角C/D各自介於120-150度之間。若是側邊42c和下底42b之間的角度小於90度，也就是非鈍角時，將無法形成二維電子氣44，這是由於當角度小於90度時，第二III-V族化合物層20無法形成可產生二維電子氣44的晶面。一P型氮化鎵閘極28埋入於在常關型電晶體區A內的第二III-V族化合物層20，但在常開型電晶體區B內則沒有P型氮化鎵閘極28，此外P型氮化鎵閘極28不接觸第一III-V族化合物層12。請同時參閱第5圖，由上視圖的方向看，在常關型電晶體區A中，第一III-V族化合物層12環繞第二III-V族化合物層20，第二III-V族化合物層20環繞P型氮化鎵閘極28，在常開型電晶體區B中，第一III-V族化合物層12環繞第二III-V族化合物層20。
一第一閘極電極36a位在常關型電晶體區A的第二II-V族化合物層20上並且接觸P型氮化鎵閘極28，第二閘極電極36b位在常開型電晶體區B的第二II-V族化合物層20上。一第一閘極電極36a位在第二II-V族化合物層20上並且接觸P型氮化鎵閘極28，一第一源極電極30a和一第一汲極電極32a分別設置於第一閘極電極36a的相對二側、位在常關型電晶體區A內的第二III-V族化合物層20上並且同時接觸第二III-V族化合物層20和第一III-V族化合物層12；一第二閘極電極36b位在常開型電晶體區B的第二II-V族化合物層20上，一第二源極電極30b和一第二汲極電極32b分別設置於第二閘極電極36b的相對二側、位在常開型電晶體區B內的第二III-V族化合物層20上並且接觸第二III-V族化合物層20和第一III-V族化合物層12。第一源極電極30a、第一汲極電極32a、第二源極電極30b和第二汲極電極32b皆各自接觸第一III-V族化合物層12和第二III-V族化合物層20的界面。二維電子氣44位在第二III-V族化合物層20和第一III-V族化合物層12之間，二維電子氣44具有一溝渠輪廓。因為二維電子氣44會形成在第一III-V族化合物層12和第二III-V族化合物層20的界面，因此第一源極電極30a、第一汲極電極32a、第二源極電極30b和第二汲極電極32b皆必須和第一III-V族化合物層12和第二III-V族化合物層20的界面接觸才能和二維電子氣44連通。一保護層34a覆蓋第一III-V族化合物層12和第二III-V族化合物層，一保護層34b覆蓋保護層34a。
由上述說明可知在常關型電晶體區A的第一III-V族化合物層12、第二III-V族化合物層20、P型氮化鎵閘極28、第一閘極電極36a、第一源極電極30a和第一汲極電極32a構成了常關型高電子遷移率電晶體100；在常開型電晶體區B的第一III-V族化合物層12、第二III-V族化合物層20、第二閘極電極36b、第二源極電極30b和第二汲極電極32b構成了常開型高電子遷移率電晶體200。
一層間介電層38覆蓋常關型高電子遷移率電晶體100和常開型高電子遷移率電晶體200。數個導電插塞40穿透層間介電層38各自接觸第一閘極電極36a、第一源極電極30a、第一汲極電極32a、第二閘極電極36b、第二源極電極30b和第二汲極電極32b。
P型氮化鎵閘極28的底部和第一III-V族化合物層12之間具有一距離X，距離X垂直於基底10的上表面，距離X較佳介於10至20奈米之間。此外，兩個第二III-V族化合物層20的厚度各自較佳介於50至100奈米之間。P型氮化鎵閘極28的厚度較佳介於40至90奈米之間，第二III-V族化合物層20的底部至基底10的上表面的距離Y較佳為2至6微米。第一III-V族化合物層12包含氮化鎵(gallium nitride，GaN)、氮化銦鎵(indium gallium nitride，In xGa 1-xN)、 氮化鋁鎵(aluminum gallium nitride，Al xGa 1-xN)、氮化鋁銦(aluminum indium nitride，Al xIn 1-xN)、氮化鋁銦鎵(aluminum indium gallium nitride，Al 1-x-yIn xGa yN)或氮化鋁(aluminum nitride，AlN)，在本實施例中，第一III-V族化合物層較佳12為氮化鎵，第二III-V族化合物層20包含氮化鋁鎵(aluminum gallium nitride，Al xGa 1-xN)、氮化鋁銦(aluminum indium nitride，Al xIn 1-xN)、氮化鋁銦鎵(aluminum indium gallium nitride，Al 1-x-yIn xGa yN)或氮化鋁(aluminum nitride，AlN)，在本實施例中，第二III-V族化合物層20較佳為氮化鋁鎵，第二III-V族化合物層20的厚度約100奈米。
基底10較佳為具有(1,1,1)晶面的矽基底。P型氮化鎵閘極28可以利用將鎂作為摻質植入氮化鎵來形成。保護層34a/34b包含氮化矽或氮化鋁。第一閘極電極36a、第一源極電極30a、第一汲極電極32a、第二閘極電極36b、第二源極電極30b和第二汲極電極32b各自包含鈦、鋁、鎳、鉑或金。
第9圖繪示的是根據本發明之另一較佳實施例所繪示的一種高電子遷移率電晶體結構，其中具有相同位置和功能的元件，將使用第8圖中的元件符號。第8圖和第9圖的差異在於第9圖的常關型高電子遷移率電晶體300是利用凹入式閘極電極(recessed gate electrode)來達成常關的效果，也就是說常關型高電子遷移率電晶體300沒有P型氮化鎵閘極，並且將第一閘極電極36延伸至第二III-V族化合物層20中，在第一閘極電極36a週圍設置有閘極絶緣層44。第一閘極電極36a的底部和第一III-V族化合物層12之間具有一距離L，距離L垂直於基底10的上表面，距離L較佳介於1至2奈米之間。在另一較佳實施例中，第一閘極電極36a可以將第二III-V族化合物層20截斷並延伸至第一III-V族化合物層12之內。
本發明特意增加第二III-V族化合物層的厚度，藉此提升高電子遷移率電晶體的崩潰電壓以及增加二維電子氣的濃度並且降低導通電阻，然而對於常關型高電子遷移率電晶體而言，第二III-V族化合物層的厚度增加時，P型氮化鎵閘極的厚度也要一併提升，才能維持常關的效果，為了不增加高電子遷移率電晶體的整體厚度，本發明特別將第二III-V族化合物層埋入第一III-V族化合物層以及將P型氮化鎵閘極埋入第二III-V族化合物層。此外，由於第二III-V族化合物層埋入第一III-V族化合物層使得二維電子氣形成溝渠的輪廓，因此本發明的第一源極電極、第一 汲極電極、第二源極電極和第二汲極電極的製作不需經過蝕刻第二III-V族化合物層和第一III-V族化合物層即可使二維電子氣接觸第一源極電極、第一汲極電極、第二源極電極和第二汲極電極。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10:基底 12:第一III-V族化合物層 14:第一溝渠 15:氮化鋁層 16:第三溝渠 18:第一磊晶製程 20:第二III-V族化合物層 22:遮罩 24:第二溝渠 26:第二磊晶製程 28:P型氮化鎵閘極 30a:第一源極電極 30b:第二源極電極 32a:第一汲極電極 32b:第二汲極電極 34a:保護層 34b:保護層 36a:第一閘極電極 36b:第二閘極電極 38:層間介電層 40:導電插塞 42:梯形 42a:上底 42b:下底 42c:側邊 44:二維電子氣 100:常關型高電子遷移率電晶體 200:常開型高電子遷移率電晶體 300:常關型高電子遷移率電晶體 A:常關型電晶體區 B:常開型電晶體區 C:第一鈍角 D:第二鈍角 L:距離 X:距離 Y:距離
第1圖、第2A圖、第3圖至第8圖為根據本發明之一較佳實施例所繪示的一種高電子遷移率電晶體的製作方法，其中第5圖為根據第4圖所繪示的上視圖。 第2B圖為根據本發明之另一較佳實施例所繪示的一種高電子遷移率電晶體的製作方法。 第9圖繪示的是根據本發明之另一較佳實施例所繪示的一種高電子遷移率電晶體結構。
10:基底
12:第一III-V族化合物層
20:第二III-V族化合物層
28:P型氮化鎵閘極
30a:第一源極電極
30b:第二源極電極
32a:第一汲極電極
32b:第二汲極電極
34a:保護層
34b:保護層
36a:第一閘極電極
36b:第二閘極電極
38:層間介電層
40:導電插塞
42:梯形
42a:上底
42b:下底
42c:側邊
44:二維電子氣
100:常關型高電子遷移率電晶體
200:常開型高電子遷移率電晶體
A:常關型電晶體區
B:常開型電晶體區
C:第一鈍角
D:第二鈍角
X:距離
Y:距離

Claims (22)

  1. 一種高電子遷移率電晶體，包含： 一基底； 一第一III-V族化合物層設置在該基底上； 一第二III-V族化合物層埋入於該第一III-V族化合物層，其中該第二III-V族化合物層的組成係與該第一III-V族化合物層不同； 一P型氮化鎵閘極埋入於該第二III-V族化合物層； 一閘極電極設置於該第二III-V族化合物層上並且接觸該P型氮化鎵閘極； 一源極電極設置於該閘極電極的一側、位在該第二III-V族化合物層上並且接觸該第二III-V族化合物層和該第一III-V族化合物層；以及 一汲極電極設置於該閘極電極的另一側、位在該第二III-V族化合物層上並且接觸該第二III-V族化合物層和該第一III-V族化合物層。
  2. 如請求項1所述之高電子遷移率電晶體，其中該第二III-V族化合物層的側視圖包含一梯形，該梯形包含一上底、一下底和二條側邊，該上底和該第一III-V族化合物層的上表面切齊，該上底的長度大於該下底的長度。
  3. 如請求項2所述之高電子遷移率電晶體，其中一條該等側邊和該下底之間形成一鈍角。
  4. 如請求項3所述之高電子遷移率電晶體，其中該鈍角介於120至150度之間。
  5. 如請求項1所述之高電子遷移率電晶體，其中該第一III-V族化合物層環繞該第二III-V族化合物層，該第二III-V族化合物層環繞該P型氮化鎵閘極。
  6. 如請求項1所述之高電子遷移率電晶體，其中該P型氮化鎵閘極不接觸該第一III-V族化合物層。
  7. 如請求項1所述之高電子遷移率電晶體，其中該P型氮化鎵閘極的底部和該第一III-V族化合物層之間具有一距離，該距離垂直於該基底的上表面，該距離介於10至20奈米之間。
  8. 如請求項1所述之高電子遷移率電晶體，其中該第二III-V族化合物層的上表面、該第一III-V族化合物層的上表面和該P型氮化鎵閘極的上表面切齊。
  9. 如請求項1所述之高電子遷移率電晶體，其中該第二III-V族化合物層的厚度介於50至100奈米之間。
  10. 如請求項1所述之高電子遷移率電晶體，其中該第二III-V族化合物層的底部至該基底的上表面的距離為2至6微米。
  11. 如請求項1所述之高電子遷移率電晶體，其中二維電子氣形成在該第二III-V族化合物層和該第一III-V族化合物層之間，該二維電子氣具有一溝渠輪廓。
  12. 如請求項1所述之高電子遷移率電晶體，其中該第一III-V族化合物層為氮化鎵，該第二III-V族化合物層包含氮化鋁鎵、氮化鋁銦、氮化鋁銦鎵或氮化鋁。
  13. 如請求項1所述之高電子遷移率電晶體，另包含一氮化鋁層設置在該第二III-V族化合物層和該第一III-V族化合物層之間。
  14. 一種高電子遷移率電晶體的製作方法，包含： 形成一常關型電晶體，其中形成該常關型電晶體的步驟包含： 提供一基底與一第一III-V族化合物層設置於該基底上； 蝕刻該第一III-V族化合物層以形成一第一溝渠； 進行一第一磊晶製程以形成一第二II-V族化合物層填滿該第一溝渠； 蝕刻該第二II-V族化合物層以形成一第二溝渠； 進行一第二磊晶製程以形成一P型氮化鎵閘極填滿該第二溝渠； 形成一第一閘極電極，其中該第一閘極電極位在該第二II-V族化合物層上並且接觸該P型氮化鎵閘極；以及 形成一第一源極電極和一第一汲極電極，其中該第一源極電極和該第一汲極電極分別設置於該第一閘極電極的兩側、該第一源極電極和該第一汲極電極皆位在該第二III-V族化合物層上並且接觸該第二III-V族化合物層和該第一III-V族化合物層。
  15. 如請求項14所述之高電子遷移率電晶體的製作方法，其中該第一溝渠的底部和該第一溝渠的側壁之間形成一鈍角。
  16. 如請求項14所述之高電子遷移率電晶體的製作方法，其中該P型氮化鎵閘極不接觸該第一III-V族化合物層。
  17. 如請求項14所述之高電子遷移率電晶體的製作方法，其中該P型氮化鎵閘極的底部和該第一III-V族化合物層之間具有一距離，該距離垂直於該基底的上表面，該距離介於10奈米至20奈米之間。
  18. 如請求項14所述之高電子遷移率電晶體的製作方法，其中該第一III-V族化合物層環繞該第二III-V族化合物層，該第二III-V族化合物層環繞該P型氮化鎵閘極。
  19. 如請求項14所述之高電子遷移率電晶體的製作方法，其中該第二III-V族化合物層的上表面、該第一III-V族化合物層的上表面和該P型氮化鎵閘極的上表面切齊。
  20. 如請求項14所述之高電子遷移率電晶體的製作方法，另包含在進行該第一磊晶製程之前，形成一氮化鋁層覆蓋該第一溝渠。
  21. 如請求項14所述之高電子遷移率電晶體的製作方法，其中該基底劃分為一常關型電晶體區和一常開型電晶體區，該常關型電晶體位在該常關型電晶體區。
  22. 如請求項21所述之高電子遷移率電晶體的製作方法，另包含形成一常開型電晶體於該基底的該常開型電晶體區，其中該常開型電晶體的製作步驟包含： 在蝕刻該第一III-V族化合物層形成該第一溝渠的同時，蝕刻該第一III-V族化合物層形成一第三溝渠位在該常開型電晶體區； 進行該第一磊晶製程時，同時形成二個該第二II-V族化合物層分別填滿該第一溝渠和該第三溝渠； 形成一遮罩覆蓋該常開型電晶體區後，蝕刻該第二II-V族化合物層以形成該第二溝渠； 在完成該P型氮化鎵閘極後，移除該遮罩； 移除該遮罩後，在形成該第一閘極電極的同時，形成一第二閘極電極位在該常開型電晶體區的該第二II-V族化合物層上；以及 移除該遮罩後，在形成該第一源極電極和該第一汲極電極的同時，形成一第二源極電極和一第二汲極電極位在該常開型電晶體區，其中該第二源極電極和該第二汲極電極分別設置於該第二閘極電極的兩側、該第二源極電極和該第二汲極電極皆位在該第二III-V族化合物層上並且接觸該第二III-V族化合物層和該第一III-V族化合物層。
TW111129997A 2021-09-14 2022-08-10 高電子遷移率電晶體及其製作方法 TW202332051A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202111077470.4 2021-09-14
CN202111077470.4A CN115810663A (zh) 2021-09-14 2021-09-14 高电子迁移率晶体管及其制作方法

Publications (1)

Publication Number Publication Date
TW202332051A true TW202332051A (zh) 2023-08-01

Family

ID=85478823

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111129997A TW202332051A (zh) 2021-09-14 2022-08-10 高電子遷移率電晶體及其製作方法

Country Status (3)

Country Link
US (1) US20230083904A1 (zh)
CN (1) CN115810663A (zh)
TW (1) TW202332051A (zh)

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8519438B2 (en) * 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
JP5496635B2 (ja) * 2008-12-19 2014-05-21 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
US8754496B2 (en) * 2009-04-14 2014-06-17 Triquint Semiconductor, Inc. Field effect transistor having a plurality of field plates
JP2012169470A (ja) * 2011-02-15 2012-09-06 Nippon Telegr & Teleph Corp <Ntt> 半導体装置およびその製造方法
CN102683406B (zh) * 2012-04-29 2014-08-20 西安电子科技大学 GaN基的MS栅增强型高电子迁移率晶体管及制作方法
TWI497721B (zh) * 2013-05-27 2015-08-21 Univ Nat Chiao Tung 增強型氮化鎵電晶體及其形成方法
CN103715086A (zh) * 2013-12-27 2014-04-09 苏州晶湛半导体有限公司 一种增强型器件的制造方法
US9048303B1 (en) * 2014-01-30 2015-06-02 Infineon Technologies Austria Ag Group III-nitride-based enhancement mode transistor
JP6511645B2 (ja) * 2014-02-13 2019-05-15 パナソニックＩｐマネジメント株式会社 窒化物半導体デバイス
US10211328B2 (en) * 2016-09-20 2019-02-19 Board Of Trustees Of The University Of Illinois Normally-off cubic phase GaN (c-GaN) HEMT having a gate electrode dielectrically insulated from a c-AlGaN capping layer
JP6951301B2 (ja) * 2018-07-23 2021-10-20 株式会社東芝 半導体装置及びその製造方法
CN111916351A (zh) * 2019-05-10 2020-11-10 中国科学院苏州纳米技术与纳米仿生研究所 半导体器件及其制备方法
TWI811394B (zh) * 2019-07-09 2023-08-11 聯華電子股份有限公司 高電子遷移率電晶體及其製作方法
JPWO2021085558A1 (zh) * 2019-10-30 2021-05-06
US11335798B2 (en) * 2020-01-06 2022-05-17 Semiconductor Components Industries, Llc Enhancement mode MISHEMT with GaN channel regrowth under a gate area
CN213635993U (zh) * 2020-12-17 2021-07-06 苏州晶湛半导体有限公司 一种增强型半导体器件
JPWO2022176455A1 (zh) * 2021-02-16 2022-08-25
FR3123760A1 (fr) * 2021-06-04 2022-12-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif électronique à transistors
US20230007832A1 (en) * 2021-07-09 2023-01-12 Changxin Memory Technologies, Inc. Semiconductor structure and method for fabricating semiconductor structure
TWI815516B (zh) * 2022-06-23 2023-09-11 立錡科技股份有限公司 增強型高電子遷移率電晶體及其製造方法

Also Published As

Publication number Publication date
US20230083904A1 (en) 2023-03-16
CN115810663A (zh) 2023-03-17

Similar Documents

Publication Publication Date Title
CN105938799B (zh) 半导体器件的制造方法和半导体器件
TWI656644B (zh) 異質結構功率電晶體以及製造異質結構半導體裝置的方法
CA2538077C (en) Fabrication of single or multiple gate field plates
JP7082508B2 (ja) 窒化物半導体装置
US10249725B2 (en) Transistor with a gate metal layer having varying width
JP2010147347A (ja) 化合物半導体装置及びその製造方法
JP6834546B2 (ja) 半導体装置及びその製造方法
JP7065370B2 (ja) 半導体デバイス及びその製造方法
CN114127955B (zh) 半导体装置及其制造方法
KR20210074871A (ko) 반도체 장치 및 그 제조 방법
TW202025258A (zh) 氮化鎵高電子移動率電晶體的閘極結構的製造方法
CN103296077A (zh) 半导体结构及其形成方法
US20150021666A1 (en) Transistor having partially or wholly replaced substrate and method of making the same
TW201947766A (zh) 高電子遷移率電晶體
CN114127954B (zh) 半导体装置及其制造方法
TWI716890B (zh) 半導體裝置及其製造方法
TW202332051A (zh) 高電子遷移率電晶體及其製作方法
CN114551591A (zh) 高电子迁移率晶体管及其制作方法
CN112117328A (zh) 半导体装置及其制造方法
JP6176677B2 (ja) 窒化物半導体装置
CN115440811B (zh) 半导体器件及其制造方法
KR102658051B1 (ko) 화합물 반도체 소자
TWI768391B (zh) 高電子遷移率電晶體的佈局圖
EP4293726A2 (en) Hemt with stair-like compound layer at drain
US20240047554A1 (en) Semiconductor device and manufacturing method thereof