JP6951301B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP6951301B2
JP6951301B2 JP2018137971A JP2018137971A JP6951301B2 JP 6951301 B2 JP6951301 B2 JP 6951301B2 JP 2018137971 A JP2018137971 A JP 2018137971A JP 2018137971 A JP2018137971 A JP 2018137971A JP 6951301 B2 JP6951301 B2 JP 6951301B2
Authority
JP
Japan
Prior art keywords
region
layer
electrode
partial region
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018137971A
Other languages
English (en)
Other versions
JP2020017579A (ja
Inventor
純平 田島
純平 田島
年輝 彦坂
年輝 彦坂
雅彦 蔵口
雅彦 蔵口
布上　真也
真也 布上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2018137971A priority Critical patent/JP6951301B2/ja
Priority to US16/291,368 priority patent/US10651307B2/en
Publication of JP2020017579A publication Critical patent/JP2020017579A/ja
Application granted granted Critical
Publication of JP6951301B2 publication Critical patent/JP6951301B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Description

本発明の実施形態は、半導体装置及びその製造方法に関する。
例えば窒化物半導体を用いた半導体装置がある。半導体装置において、特性の向上が望まれる。
特開２０１２−１６４９８８号公報
本発明の実施形態は、特性の向上が可能な半導体装置及びその製造方法を提供する。
本発明の実施形態によれば、半導体装置は、第１〜第３電極、第１〜第５層、及び、絶縁部を含む。前記第２電極から前記第１電極への方向は第１方向に沿う。前記第３電極の前記第１方向における位置は、前記第１電極の前記第１方向における位置と、前記第２電極の前記第１方向における位置と、の間にある。前記第１層は、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０＜ｘ１≦１）を含む。前記第１層は、第１〜第５部分領域を含む。前記第４部分領域から前記第１電極への方向、前記第５部分領域から前記第２電極への方向、及び、前記第３部分領域から前記第３電極への方向は、前記第１方向と交差する第２方向に沿う。前記第１部分領域は、前記第１方向において、前記第４部分領域と前記第３部分領域との間にある。前記第２部分領域は、前記第１方向において、前記第３部分領域と前記第５部分領域との間にある。前記第２層は、Ａｌｘ２Ｇａ１−ｘ２Ｎ（０＜ｘ２≦１）を含む。前記第２層は、第１半導体領域及び第２半導体領域を含む。前記第１部分領域から前記第１半導体領域への方向、及び、前記第２部分領域から前記第２半導体領域への方向は、前記第２方向に沿う。前記第３層は、Ａｌｘ３Ｇａ１−ｘ３Ｎ（０＜ｘ３≦１）を含む。前記第３層は、前記第２方向において前記第３部分領域と前記第３電極との間に設けられる。前記第４層は、Ａｌｘ４Ｇａ１−ｘ４Ｎ（０≦ｘ４＜１、ｘ４＜ｘ１、ｘ４＜ｘ２、ｘ４＜ｘ３）を含む。前記第４層は、前記第２方向において、前記第３部分領域と前記第３層との間に設けられる。前記第５層は、Ａｌｘ５Ｇａ１−ｘ５Ｎ（０≦ｘ５＜１、ｘ５＜ｘ１、ｘ５＜ｘ２、ｘ５＜ｘ３）を含む。前記第５層は、第１中間領域及び第２中間領域を含む。前記第１中間領域は、前記第２方向において前記第１部分領域と前記第１半導体領域との間に設けられる。前記第２中間領域は、前記第２方向において前記第２部分領域と前記第２半導体領域との間に設けられる。前記第３層は、前記第１方向において前記第１中間領域と前記第２中間領域との間に設けられる。前記絶縁部は、前記第２方向において前記第３層と前記第３電極との間に設けられた第１絶縁領域を含む。前記第１部分領域中の第１位置における第１元素の第１濃度は前記第３部分領域中の第３位置における前記第１元素の第３濃度よりも高い。前記第３位置から前記第１位置への方向は前記第１方向に沿う。前記第１元素は、シリコン、酸素、炭素及びマグネシウムよりなる群から選択された少なくとも１つを含む。
図１は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図２（ａ）及び図２（ｂ）は、第１実施形態に係る半導体装置を例示するグラフ図である。 図３（ａ）及び図３（ｂ）は、第１実施形態に係る半導体装置を例示するグラフ図である。 図４（ａ）〜図４（ｄ）は、第１実施形態に係る半導体装置の製造方法を例示する工程順模式的断面図である。 図５は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図６は、第２実施形態に係る半導体装置を例示する模式的断面図である。 図７（ａ）〜図７（ｄ）は、第１実施形態に係る半導体装置の製造方法を例示する工程順模式的断面図である。 図８は、第３実施形態に係る半導体装置の製造方法を例示するフロチャート図である。 図９は、第４実施形態に係る半導体装置の製造方法を例示するフロチャート図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図１に示すように、実施形態に係る半導体装置１１０は、第１〜第３電極６１〜６３、第１〜第５層１０〜５０、及び、絶縁部８０を含む。
第２電極６２から第１電極６１への方向は、第１方向に沿う。第１方向をＸ軸方向とする。Ｘ軸方向に対して垂直な１つの方向をＺ軸方向とする。Ｘ軸方向及びＺ軸方向に対して垂直な方向をＹ軸方向とする。
第３電極６３の第１方向（Ｘ軸方向）における位置は、第１電極６１の第１方向における位置と、第２電極６２の第１方向における位置と、の間にある。
第１層１０は、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０＜ｘ１≦１）を含む。１つの例において、組成比ｘ１は、０．０５以上０．３以下である。第１層１０は、例えば、ＡｌＧａＮ層である。
第１層１０は、第１〜第５部分領域１１〜１５を含む。第４部分領域１４から第１電極６１への方向は、第２方向に沿う。第２方向は、第１方向（Ｘ軸方向）と交差する。この例では、第２方向は、Ｚ軸方向である。第５部分領域１５から第２電極６２への方向は、上記の第２方向に沿う。第３部分領域１３から第３電極６３への方向は、上記の第２方向に沿う。第１部分領域１１は、第１方向（Ｘ軸方向）において、第４部分領域１４と第３部分領域１３との間にある。第２部分領域１２は、第１方向において、第３部分領域１３と第５部分領域１５との間にある。
第２層２０は、Ａｌｘ２Ｇａ１−ｘ２Ｎ（０＜ｘ２≦１）を含む。１つの例において、組成比ｘ２は、０．１５以上０．３以下である。第２層２０は、例えば、ＡｌＧａＮ層である。
第２層２０は、第１半導体領域２１及び第２半導体領域２２を含む。第１部分領域１１から第１半導体領域２１への方向は、上記の第２方向（例えば、Ｚ軸方向）に沿う。第２部分領域１２から第２半導体領域２２への方向は、第２方向（例えば、Ｚ軸方向）に沿う。
第３層３０は、Ａｌｘ３Ｇａ１−ｘ３Ｎ（０＜ｘ３≦１）を含む。１つの例において、組成比ｘ３は、０．０３以上０．２以下である。第３層３０は、例えば、ＡｌＧａＮ層である。
第３層３０は、第２方向（例えば、Ｚ軸方向）において、第３部分領域１３と第３電極６３との間に設けられる。
第４層４０は、Ａｌｘ４Ｇａ１−ｘ４Ｎ（０≦ｘ４＜１、ｘ４＜ｘ１、ｘ４＜ｘ２、ｘ４＜ｘ３）を含む。１つの例において、組成比ｘ４は、０以上０．０５以下である。第４層４０は、例えば、ＧａＮ層である。
第４層４０は、第２方向（Ｚ軸方向）において、第３部分領域１３と第３層３０との間に設けられる。
第５層５０は、Ａｌｘ５Ｇａ１−ｘ５Ｎ（０≦ｘ５＜１、ｘ５＜ｘ１、ｘ５＜ｘ２、ｘ５＜ｘ３）を含む。１つの例において、組成比ｘ５は、０以上０．０５以下である。第５層５０は、例えば、ＧａＮ層である。
第５層５０は、第１中間領域５１及び第２中間領域５２を含む。第１中間領域５１は、第２方向（例えばＺ軸方向）において、第１部分領域１１と第１半導体領域２１との間に設けられる。第２中間領域５２は、第２方向において、第２部分領域１２と第２半導体領域２２との間に設けられる。第３層３０は、第１方向（Ｘ軸方向）において、第１中間領域５１と第２中間領域５２との間に設けられる。
絶縁部８０は、第１絶縁領域８１を含む。第１絶縁領域８１は、第２方向（例えばＺ軸方向）において、第３層３０と第３電極６３との間に設けられる。
この例では、基板５ｓがさらに設けられている。基板５ｓは、例えば、シリコン基板である。基板５ｓは、例えば、サファイア基板でも良い。基板５ｓの上にバッファ層が設けられても良い。バッファ層は、組成が互いに異なる複数の膜を含む積層部材を含んでも良い。
基板５ｓの上（またはバッファ層の上）に、第１層１０が設けられる。第１層１０の一部（ゲート部分）の上に、第４層４０及び第３層３０がこの順で設けられる。第１層１０の他の一部（ソース部分及びドレイン部分）の上に、第５層５０及び第２層２０がこの順で設けられる。これらの半導体を含む層の上に、第１〜第３電極６１〜６３が設けられる。
第１電極６１は、例えば、ドレイン電極として機能する。第２電極６２は、例えば、ソース電極として機能する。第３電極６３は、例えば、ゲート電極として機能する。第１絶縁領域８１は、ゲート絶縁膜の少なくとも一部として機能する。半導体装置１１０は、例えば、ＨＥＭＴ（high-electron mobility transistor）である。
例えば、第１電極６１と第２電極６２との間に流れる電流は、第３電極６３の電位（電圧）により制御される。
例えば、第１中間領域５１の第１半導体領域２１の側の領域に、キャリアＣＲが生じる。例えば、第２中間領域５２の第２半導体領域２２の側の領域に、キャリアＣＲが生じる。これらのキャリアＣＲは、例えば、２次元電子ガス（２ＤＥＧ）である。例えば、第３電極６３の電位に応じて、第４層４０の第３層３０の側の領域に、キャリアＣＲが生じても良い。
既に説明したように、第３層３０は、第１方向（Ｘ軸方向）において、第１中間領域５１と第２中間領域５２との間に設けられる。例えば、第４層４０の厚さは、第５層５０の厚さよりも薄い。例えば、第４層４０の第２方向（例えば、Ｚ軸方向）に沿う厚さを厚さｔ４０とする。第１中間領域５１の第２方向に沿う厚さを厚さｔ５１とする。第２中間領域５２の第２方向に沿う厚さを厚さｔ５２とする。厚さｔ４０は、厚さｔ５１よりも薄く、厚さｔ５２よりも薄い。
これにより、例えば、第３電極６３と重なる部分（第４層４０）においては、第１中間領域５１及び第２中間領域５２よりも、キャリアＣＲが生じにくくなる。厚さｔ４０が薄いことで、しきい値電圧が高くなる。例えば、半導体装置１１０は、例えば、ノーマリオフの動作を実施しても良い。
実施形態においては、第１部分領域１１中の第１位置ｐ１における特定の元素（第１元素）の第１濃度は、第３部分領域１３中の第３位置ｐ３における上記の第１元素の第３濃度よりも高い。第３位置ｐ３から第１位置ｐ１への方向は、第１方向（Ｘ軸方向）に沿う。
実施形態において、第２部分領域１２中の第２位置ｐ２における上記の第１元素の第２濃度が、第３部分領域１３中の第３位置ｐ３における上記の第１元素の第３濃度よりも高くても良い。第２位置ｐ２から第１位置ｐ１への方向は、第１方向（Ｘ軸方向）に沿う。第３位置ｐ３は、第１方向（Ｘ軸方向）において、第１位置ｐ１と第２位置ｐ１との間にある。
第１元素は、例えば、シリコン、酸素、炭素及びマグネシウムよりなる群から選択された少なくとも１つを含む。１つの例において、第１元素は、シリコンである。
実施形態において、例えば、上記のように、第３層３０が、第１方向（Ｘ軸方向）において、第１中間領域５１と第２中間領域５２との間に設けられる。実施形態において、厚さｔ４０が厚さｔ５１よりも薄く、厚さｔ５２よりも薄い。このような構成を得るための１つの例において、第４層４０と第５層５０とが、互いに別に形成される。このとき、第５層５０を形成する際に、第５層５０の下地となる領域に、特定の第１元素（例えばシリコン）が含まれると、第５層５０の結晶性が向上する。これは、第１元素により、転位が曲がり、第１位置ｐ１及び第２位置ｐ２よりも上の第５層５０において、転位密度が低下するためであると、考えられる。
第５層５０の結晶性が高いことで、第２層２０において、高い結晶性が得られる。高い結晶性により、例えば、大きなオン電流が得られる。例えば、低いオン抵抗が得られる。実施形態においては、特性の向上ができる。
一方、厚さｔ４０が厚さｔ５１よりも薄く、厚さｔ５２よりも薄い構成を得るための別の例において、第４層４０及び第５層５０となる層を形成し、その一部を除去して、第４層４０を得る方法が考えられる。この場合は、層の一部の除去の際に、例えば、表面に不純物が付着し易い。この不純物は、ゲート電極として機能する第３電極６３に対応する部分に位置する。この場合、半導体装置の特性が不安定になる。
実施形態において、第１濃度は、例えば、１×１０１８／ｃｍ３以上１×１０１９／ｃｍ３以下である。第２濃度は、例えば、１×１０１８／ｃｍ３以上１×１０１９／ｃｍ３以下である。例えば、第３濃度は、１×１０１８／ｃｍ３未満である。例えば、第３濃度は、５×１０１７／ｃｍ３未満でも良い。
実施形態において、上記の第１元素は電気的に不活性であることがより好ましい。例えば、第１位置ｐ１における複数の第１元素の少なくとも一部は、電気的に不活性であることが好ましい。例えば、第２位置ｐ２における複数の第１元素の少なくとも一部は、電気的に不活性であることが好ましい。
これにより、例えば、特性が安定になる。第１位置ｐ１におけるキャリア密度が過度に高いと、例えば、第３電極６３と第１電極６１との間に電圧が印加されたときに、電流−電圧特性が変化し易くなる。例えば、電流コラプスが生じ易くなる。
実施形態において、第１位置ｐ１におけるキャリア濃度を低くすることで、例えば、特性の変動が抑制できる。例えば、電流コラプスが抑制できる。例えば、耐圧を高くすることができる。
例えば、１つの例において、第１位置ｐ１におけるキャリア濃度は、１×１０１８／ｃｍ３未満である。このとき、第２位置ｐ２におけるキャリア濃度は、１×１０１８／ｃｍ３未満である。
例えば、別の例において、第１位置ｐ１におけるキャリア濃度は、１×１０１７／ｃｍ３未満である。このとき、第２位置ｐ２におけるキャリア濃度は、１×１０１７／ｃｍ３未満である。
上記の第１元素の濃度、及び、上記のキャリア濃度の例については、後述する。
実施形態においては、第１部分領域１１中の第１位置ｐ１において、第１元素の濃度が局所的に高い。例えば、第１部分領域１１中の第４位置ｐ４においては、第１元素の濃度は、第１位置ｐ１における第１濃度よりも低い。第４位置ｐ４と第１中間領域５１との間に、第１位置ｐ１が位置する。例えば、第４位置ｐ４における第１元素の濃度は、第３濃度と実質的に同じでも良い。
例えば、図１に示すように、第１領域ｒ１において、第１元素の濃度が局所的に高い。第１位置ｐ１は、第１領域ｒ１に含まれる。第１領域ｒ１のＺ軸方向に沿う厚さは、例えば、１５ｎｍ以下である。第１領域ｒ１の厚さは、例えば、０．４ｎｍ（例えば１原子層程度）以上でも良い。
第２部分領域１２中の第２位置ｐ２において、第１元素の濃度が局所的に高い。例えば、第２部分領域１２中の第５位置ｐ５においては、第１元素の濃度は、第２位置ｐ２における第２濃度よりも低い。第５位置ｐ５と第２中間領域５２との間に、第２位置ｐ２が位置する。例えば、第５位置ｐ５における第１元素の濃度は、第３濃度と実質的に同じでも良い。
上記の第１元素の濃度、及び、上記のキャリア濃度の例については、後述する。
図１に示すように、この例では、第１層１０は、第６部分領域１６及び第７部分領域１７をさらに含む。一方、第４層４０は、第１部分４１及び第２部分４２を含む。第２部分４２は、第１部分４１と第３部分領域１３との間に設けられる。第１部分４１は、第１方向（Ｘ軸方向）において、第１中間領域５１と第２中間領域５２との間にある。第２部分４２は、第１方向において、第６部分領域１６と第７部分領域１７との間にある。
第１位置ｐ１は、第２方向（例えばＺ軸方向）において、第１部分領域１１と第６部分領域１６との間にある。第２位置ｐ２は、第２方向において、第２部分領域１２と第７部分領域１７との間にある。
例えば、第６部分領域１６及び第７部分領域１７は、再成長したＡｌＧａＮ層などである。第５層５０（第１中間領域５１及び第２中間領域５２）は、再成長したＧａＮ層などである。第２層２０（第１半導体領域２１及び第２半導体領域２２）は、再成長したＡｌＧａＮ層などである。
第１位置ｐ１は、例えば、第１層１０の第１部分領域１１と、再成長した第６部分領域１６との間の再成長界面に実質的に対応する。第２位置ｐ２は、例えば、第１層１０の第２部分領域１２と、再成長した第７部分領域１７との間の再成長界面に実質的に対応する。
この例では、再成長界面は、第１層の第３部分領域１３の上面よりも下に位置している。例えば、第３部分領域１３の少なくとも一部は、第１方向（Ｘ軸方向）において、第６部分領域１６と第７部分領域１７との間にある。
図１に示す例においては、第３電極６３の少なくとも一部は、第１方向（Ｘ軸方向）において、第１半導体領域２１と第２半導体領域２２との間にある。第３電極６３は、例えばリセス型のゲート電極である。
絶縁部８０は、第１絶縁領域８１に加えて、第２絶縁領域８２及び第３絶縁領域８３をさらに含んでも良い（図１参照）。第２方向（例えば、Ｚ軸方向）において、第２絶縁領域８２及び第１中間領域５１との間に第１半導体領域２１が設けられる。第２方向において、第３絶縁領域８３及び第２中間領域５２との間に第２半導体領域２２が設けられる。
絶縁部８０は、第４絶縁領域８４及び第５絶縁領域８５をさらに含んでも良い。第４絶縁領域８４は、第１方向（Ｘ軸方向）において、第３電極６３の少なくとも一部と、第１半導体領域２１と、の間に設けられる。第５絶縁領域８５は、第１方向において、第３電極６３の少なくとも一部と、第２半導体領域２２と、の間に設けられる。
図１に示す例においては、第３電極６３は、第１〜第３電極領域６３ａ〜６３ｃを含む。第４絶縁領域８４は、第２方向（例えばＺ軸方向）において、第１電極領域６３ａと、第３層３０の一部と、の間にある。第５絶縁領域８５は、第２方向において、第２電極領域６３ｂと、第３層３０の別の一部と、の間にある。第１方向（Ｘ軸方向）における第３電極領域６３ｃの位置は、第１方向における第１電極領域６３ａの位置と、第１方向における第２電極領域６３ｂの位置と、の間である。
以下、第１元素の濃度、及び、キャリア濃度の例について説明する。以下の例では、第１元素は、シリコンである。
図２（ａ）、図２（ｂ）、図３（ａ）及び図３（ｂ）は、第１実施形態に係る半導体装置を例示するグラフ図である。
図２（ａ）は、第１位置ｐ１を含む領域のＺ軸方向に沿う、元素のプロファイルに対応する。図２（ｂ）は、第１位置ｐ１を含む領域のＺ軸方向に沿う、キャリア濃度のプロファイルに対応する。図３（ａ）は、第３位置ｐ３を含む領域のＺ軸方向に沿う、元素のプロファイルに対応する。図３（ｂ）は、第３位置ｐ３を含む領域のＺ軸方向に沿う、キャリア濃度のプロファイルに対応する。これらの図において、横軸は、Ｚ軸方向における位置ｐＺ（ｎｍ）である。
図２（ａ）及び図３（ａ）における左側の縦軸は、シリコンの濃度ＣＳｉ（／ｃｍ３）に対応する。図２（ａ）及び図３（ａ）における右側の縦軸は、アルミニウムの検出強度ＩＡｌ（ｃｐｓ：counts per sec）に対応する。図２（ｂ）及び図３（ｂ）における縦軸は、キャリア濃度ＣＤ（／ｃｍ３）に対応する。
図２（ａ）に示すように、約８０ｎｍの位置ｐＺにおいて、シリコンの濃度ＣＳｉは、ピークを有する。この位置が、第１位置ｐ１に対応する。第１位置ｐ１は、第１部分領域１１と第６部分領域１６との間の第１領域ｒ１に含まれる。第１位置ｐ１における第１原子（シリコン）の濃度（ピーク）は、約２×１０１８／ｃｍ３である。このように、第１濃度は、例えば、１×１０１８／ｃｍ３以上１×１０１９／ｃｍ３以下である。
図３（ａ）に示すように、第３部分領域１３と第４層４０とを含む領域においては、シリコンのピークが観察されない。第３位置ｐ３における第１原子（シリコン）の濃度は、約１．５×１０１７／ｃｍ３である。このように、第３濃度は、１×１０１８／ｃｍ３未満である。例えば、第３濃度は、５×１０１７／ｃｍ３未満である。
一方、図２（ｂ）に示すように、第１位置ｐ１において、キャリア濃度ＣＤは、約５×１０１５／ｃｍ３である。このように、第１位置ｐ１におけるキャリア濃度は、１×１０１８／ｃｍ３未満である。第１位置ｐ１におけるキャリア濃度は、１×１０１７／ｃｍ３未満でも良い。
図３（ｂ）に示すように、第３部分領域１３と第４層４０とを含む領域においては、キャリア濃度ＣＤは、約１×１０１７／ｃｍ３である。第３位置ｐ３におけるキャリア濃度ＣＤは、１×１０１８／ｃｍ３未満である。
このように、第１位置ｐ１においては、第１元素の濃度（第１濃度）が高い。これにより、良好な結晶性が得られる。第１位置ｐ１においてキャリア濃度ＣＤが低い。これにより、例えば、特性がより安定する。
第１位置ｐ１は、第１元素（シリコン）の濃度の極大値が得られる位置としても良い。第１位置ｐ１におけるキャリア濃度ＣＤは、第１位置ｐ１における第１元素の濃度（第１濃度）の、例えば、１／１０以下である。
以下、半導体装置１１０の製造方法の例について説明する。
図４（ａ）〜図４（ｄ）は、第１実施形態に係る半導体装置の製造方法を例示する工程順模式的断面図である。
図４（ａ）に示すように、積層体ＳＢが準備される。積層体ＳＢは、Ａｌｘ１Ｇａ１−ｘ１Ｎ膜１０ｆ（０＜ｘ１≦１）と、Ａｌｘ４Ｇａ１−ｘ４Ｎ膜４０ｆ（０≦ｘ４＜１、ｘ４＜ｘ１）と、Ａｌｘ３Ｇａ１−ｘ３Ｎ膜３０ｆ（０＜ｘ３≦１、ｘ４＜ｘ３）と、を含む。Ａｌｘ４Ｇａ１−ｘ４Ｎ膜４０ｆは、Ａｌｘ１Ｇａ１−ｘ１Ｎ膜１０ｆとＡｌｘ３Ｇａ１−ｘ３Ｎ膜３０ｆとの間に設けられる。この例では、基板５ｓの上に、Ａｌｘ１Ｇａ１−ｘ１Ｎ膜１０ｆ、Ａｌｘ４Ｇａ１−ｘ４Ｎ膜４０ｆ、及び、Ａｌｘ３Ｇａ１−ｘ３Ｎ膜３０ｆがこの順で設けられる。
図４（ｂ）に示すように、積層体ＳＢの、Ａｌｘ３Ｇａ１−ｘ３Ｎ膜３０ｆの一部、及び、Ａｌｘ４Ｇａ１−ｘ４Ｎ膜４０ｆの一部を除去して、Ａｌｘ１Ｇａ１−ｘ１Ｎ膜１０ｆの第１部分ｐｐ１及び第２部分ｐｐ２を露出させる。この例では、積層体ＳＢの一部にマスク９１が設けられる。マスク９１に覆われてない部分が、除去される。除去は、例えば、ＲＩＥ（Reactive Ion Etching）などにより行われる。
この第１部分ｐｐ１及び第２部分ｐｐ２（表面部分）に第１元素（例えばシリコン）を付着させる。例えば、雰囲気中のシリコンがこれらの表面部分に着しても良い。これらの表面部分を、シリコンを含むガスと接触させても良い。
図４（ｃ）に示すように、例えば、第１部分ｐｐ１及び第２部分ｐｐ２に、処理９２を行う。処理９２は、例えば、ＵＶ照射処理、酸処理及びアルカリ処理よりなる群から選択された少なくとも１つを含む。例えば、第１元素（シリコン）が付着した表面部分（第１部分ｐｐ１及び第２部分ｐｐ２）に処理９２を行うことで、第１元素が不活性になる。
図４（ｄ）に示すように、処理９２が行われた第１部分ｐｐ１及び第２部分ｐｐ２に、Ａｌｘ５Ｇａ１−ｘ５Ｎ膜５０ｆ（０≦ｘ５＜１、ｘ５＜ｘ１、ｘ５＜ｘ３）と、Ａｌｘ２Ｇａ１−ｘ２Ｎ膜２０ｆ（０＜ｘ２≦１、ｘ１＜ｘ２、ｘ５＜ｘ２）と、を形成する。この例では、Ａｌｘ１Ｇａ１−ｘ１Ｎ膜１０ｇ（０＜ｘ１≦１）を形成した後に、Ａｌｘ５Ｇａ１−ｘ５Ｎ膜５０ｆ及びＡｌｘ２Ｇａ１−ｘ２Ｎ膜２０ｆが形成される。Ａｌｘ１Ｇａ１−ｘ１Ｎ膜１０ｇは、第６部分領域１６及び第７部分領域１７となる。Ａｌｘ５Ｇａ１−ｘ５Ｎ膜５０ｆは、第１部分ｐｐ１とＡｌｘ２Ｇａ１−ｘ２Ｎ膜２０ｆの間、及び、第２部分ｐｐ２とＡｌｘ２Ｇａ１−ｘ２Ｎ膜２０ｆの間に設けられる。第１部分ｐｐ１と第２部分ｐｐ２との間に、Ａｌｘ３Ｇａ１−ｘ３Ｎ膜３０ｆが設けられる。この後、必要に応じて、マスク９１を除去する。
図４（ｄ）に示すように、さらに、Ａｌｘ３Ｇａ１−ｘ３Ｎ膜３０ｆに絶縁部８０を形成する。
この後、絶縁部８０に電極（例えば、第３電極６３（図１参照））を形成する。このとき、Ａｌｘ２Ｇａ１−ｘ２Ｎ膜２０ｆの、第１部分ｐｐ１に対応する部分に第１電極６１を形成し、Ａｌｘ２Ｇａ１−ｘ２Ｎ膜２０ｆの、第２部分ｐｐ２に対応する部分に第２電極６２を形成しても良い。このようにして、半導体装置１１０が得られる。
図５は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図５に示すように、半導体装置１１１においても、第１〜第３電極６１〜６３、第１〜第５層１０〜５０、及び、絶縁部８０が設けられる。半導体装置１１１においては、第１層１０に第６部分領域１６及び第７部分領域１７（図１参照）が設けられない。半導体装置１１１のこれ以外の構成は、半導体装置１１０の構成と同じである。
半導体装置１１１においては、第１位置ｐ１は、第１層１０（第１部分領域１１）と第５層５０（第１中間領域５１）との間の界面に対応する。第２位置ｐ２は、第１層１０（第２部分領域１２）と第５層５０（第２中間領域５２）との間の界面に対応する。これらの界面は、例えば、再成長界面である。
半導体装置１１１においても、高い結晶性が得られる。例えば、大きなオン電流が得られる。例えば、低いオン抵抗が得られる。例えば、特性の向上ができる。半導体装置１１１においても、第１位置ｐ１におけるキャリア濃度ＣＤが低くても良い。これにより、例えば、電流コラプスが抑制できる。例えば、より安定した特性が得られる。
（第２実施形態）
図６は、第２実施形態に係る半導体装置を例示する模式的断面図である。
図６に示すように、実施形態に係る半導体装置１２０は、第１〜第３電極６１〜６３、第１〜第４層１０〜４０、及び、絶縁部８０を含む。
第２電極６２から第１電極６１への方向は、第１方向（Ｘ軸方向）に沿う。この場合も、第３電極６３の第１方向における位置は、第１電極６１の第１方向における位置と、第２電極６２の第１方向における位置と、の間にある。
この例においても、第１層１０は、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０＜ｘ１≦１）を含む。第１層１０は、第１〜第５部分領域１１〜１５を含む。第４部分領域１４から第１電極６１への方向、第５部分領域１５から第２電極６２への方向、及び、第３部分領域１３から第３電極６３への方向は、第２方向に沿う。第２方向は、第１方向と交差する。第２方向は、例えばＺ軸方向である。第１部分領域１１は、第１方向において、第４部分領域１４と第３部分領域１３との間にある。第２部分領域１２は、第１方向において、第３部分領域１３と第５部分領域との間にある。第１層１０は、例えば、ＡｌＧａＮ層である。
第２層２０は、Ａｌｘ２Ｇａ１−ｘ２Ｎ（０＜ｘ２≦１）を含む。第２層２０は、第１半導体領域２１及び第２半導体領域２２を含む。第１部分領域１１から第１半導体領域２１への方向、及び、第２部分領域１２から第２半導体領域２２への方向は、第２方向（Ｚ軸方向）に沿う。第２層２０は、例えば、ＡｌＧａＮ層である。
第３層３０は、Ａｌｘ３Ｇａ１−ｘ３Ｎ（０＜ｘ３≦１）を含む。第３層３０は、第１〜第３中間領域３１〜３３を含む。第１中間領域３１は、第２方向（Ｚ軸方向）において、第１部分領域１１と第１半導体領域２１との間に設けられる。第２中間領域３２は、第２方向において第２部分領域１２と第２半導体領域２２の間に設けられる。第３中間領域３３は、第２方向（Ｚ軸方向）において、第３部分領域１３と第３電極６３との間に設けられる。第３層３０は、例えば、ＡｌＧａＮ層である。
第４層４０は、Ａｌｘ４Ｇａ１−ｘ４Ｎ（０≦ｘ４＜１、ｘ４＜ｘ１、ｘ４＜ｘ２、ｘ４＜ｘ３）を含む。第４層４０は、第２方向（Ｚ軸方向）において、第１部分領域１１と第１中間領域３１との間、第２部分領域１２と第２中間領域３２との間、及び、第３部分領域１３と第３中間領域３３との間に設けられる。第４層４０は、例えば、ＧａＮ層である。
絶縁部８０は、第１絶縁領域８１を含む。第１絶縁領域８１は、第２方向（Ｚ軸方向）において、第３層３０（第３中間領域３３）と第３電極６３との間に設けられる。
半導体装置１２０において、第１位置ｐ１における第１元素の第１濃度は、第３位置ｐ３における第１元素の第３濃度よりも高い。第１位置ｐ１は、第１中間領域３１及び第１半導体領域２１を含む領域中の１つの位置である。第３位置ｐ３は、第３中間領域３３中の１つの位置である。第３位置ｐ３から第１位置ｐ１への方向は、第１方向（Ｘ軸方向）に沿う。第１元素は、シリコン、酸素、炭素及びマグネシウムよりなる群から選択された少なくとも１つを含む。第１元素は、例えば、シリコンである。
半導体装置１２０において、第２位置ｐ２における上記の第１元素の第２濃度が、第３位置ｐ３における第１元素の第３濃度よりも高くても良い。第２位置ｐ２は、第２中間領域３２及び第２半導体領域２２を含む領域中の１つの位置である。第２位置ｐ２から第１位置ｐ１への方向は、第１方向（Ｘ軸方向）に沿う。第３位置ｐ３は、第１方向（Ｘ軸方向）において、第１位置ｐ１と第２位置ｐ１との間にある。
この例においては、例えば、第３層３０の第１中間領域３１及び第２中間領域３２に、第２層２０の第１半導体領域２１及び第２半導体領域２２がそれぞれ設けられる。第２層２０は、例えば、再成長層である。再成長層の下地（界面）の第１位置ｐ１に第１元素が設けられることで、例えば、第１半導体領域２１の結晶性が向上する。例えば、大きなオン電流が得られる。例えば、低いオン抵抗が得られる。実施形態においては、特性の向上ができる。
半導体装置１２０において、第１濃度は、例えば、１×１０１８／ｃｍ３以上１×１０１９／ｃｍ３以下である。第２濃度は、例えば、１×１０１８／ｃｍ３以上１×１０１９／ｃｍ３以下である。例えば、第３濃度は、１×１０１８／ｃｍ３未満である。例えば、第３濃度は、５×１０１７／ｃｍ３未満でも良い。
半導体装置１２０においても、上記の第１元素は電気的に不活性であることがより好ましい。例えば、電流コラプスが生じ易くなる。１つの例において、第１位置ｐ１におけるキャリア濃度は、１×１０１８／ｃｍ３未満である。このとき、第２位置ｐ２におけるキャリア濃度は、１×１０１８／ｃｍ３未満である。別の例において、第１位置ｐ１におけるキャリア濃度は、１×１０１７／ｃｍ３未満である。このとき、第２位置ｐ２におけるキャリア濃度は、１×１０１７／ｃｍ３未満である。
半導体装置１２０における第１元素のプロファイル、及び、キャリア濃度は、半導体装置１１０におけるそれらを同様でも良い。
第１位置ｐ１は、第１元素の濃度が局所的に高い位置である。第１位置ｐ１は、例えば、第１領域ｒ１（図６参照）に設けられる。第１領域ｒ１のＺ軸方向に沿う厚さは、例えば、１５ｎｍ以下である。第１領域ｒ１の厚さは、例えば、０．４ｎｍ（例えば１原子層程度）以上でも良い。
第１位置ｐ１は、第１元素（シリコン）の濃度の極大値が得られる位置としても良い。第１位置ｐ１におけるキャリア濃度ＣＤは、第１位置ｐ１における第１元素の濃度（第１濃度）の、例えば、１／１０以下である。
本実施形態において、第３中間領域３３の第２方向（例えばＺ軸方向）に沿う厚さを厚さｔ３３とする。第１中間領域３１の第２方向に沿う厚さと、第１半導体領域２１の第２方向に沿う厚さと、の和を厚さｔａとする。第２中間領域３２の第２方向に沿う厚さと、第２半導体領域２２の第２方向に沿う厚さと、の和を厚さｔｂとする。厚さｔ３３は、厚さｔａよりも薄く、厚さｔｂよりも薄い。これにより、高いしきい値が得られる。
半導体装置１２０は、例えば、ノーマリオフの動作を行う。
第３電極６３の少なくとも一部は、第１方向（Ｘ軸方向）において、第１半導体領域２１と第２半導体領域２２との間にある。例えば、第３電極６３は、リセス型のゲート電極である。
半導体装置１２０において、絶縁部８０は、第１絶縁領域８１に加えて、第２絶縁領域８２及び第３絶縁領域８３をさらに含んでも良い。第２方向（例えば、Ｚ軸方向）において、第２絶縁領域８２と第１中間領域３１との間に、第１半導体領域２１が設けられる。第２方向において、第３絶縁領域８３と第２中間領域３２との間に第２半導体領域２２が設けられる。
絶縁部８０は、第４絶縁領域８４及び第５絶縁領域８５をさらに含んでも良い。第４絶縁領域８４は、第１方向（Ｘ軸方向）において、第３電極６３の少なくとも一部と、第１半導体領域２１との間に設けられる。第５絶縁領域８５は、第１方向において、第３電極６３の少なくとも一部と、第２半導体領域２２との間に設けられる。
図６に示す例においては、第３電極６３は、第１〜第３電極領域６３ａ〜６３ｃを含む。第４絶縁領域８４は、第２方向（例えばＺ軸方向）において、第１電極領域６３ａと、第３層３０（第３中間領域３３）の一部と、の間にある。第５絶縁領域８５は、第２方向において、第２電極領域６３ｂと、第３層３０（第３中間領域３３）の別の一部と、の間にある。
以下、半導体装置１２０の製造方法の例について説明する。
図７（ａ）〜図７（ｄ）は、第１実施形態に係る半導体装置の製造方法を例示する工程順模式的断面図である。
図７（ａ）に示すように、積層体ＳＢが準備される。積層体ＳＢは、Ａｌｘ１Ｇａ１−ｘ１Ｎ膜１０ｆ（０＜ｘ１≦１）と、Ａｌｘ４Ｇａ１−ｘ４Ｎ膜４０ｆ（０≦ｘ４＜１、ｘ４＜ｘ１）と、Ａｌｘ３Ｇａ１−ｘ３Ｎ膜３０ｆ（０＜ｘ３≦１、ｘ４＜ｘ３）と、を含む。Ａｌｘ４Ｇａ１−ｘ４Ｎ膜４０ｆは、Ａｌｘ１Ｇａ１−ｘ１Ｎ膜１０ｆとＡｌｘ３Ｇａ１−ｘ３Ｎ膜３０ｆとの間に設けられる。この例では、基板５ｓの上に、Ａｌｘ１Ｇａ１−ｘ１Ｎ膜１０ｆ、Ａｌｘ４Ｇａ１−ｘ４Ｎ膜４０ｆ、及び、Ａｌｘ３Ｇａ１−ｘ３Ｎ膜３０ｆが、この順で設けられる。
Ａｌｘ３Ｇａ１−ｘ３Ｎ膜３０ｆの表面に第１元素（例えばシリコン）を付着させる。例えば、雰囲気中のシリコンが、Ａｌｘ３Ｇａ１−ｘ３Ｎ膜３０ｆの表面に着しても良い。Ａｌｘ３Ｇａ１−ｘ３Ｎ膜３０ｆの表面を、シリコンを含むガスと接触させても良い。
図７（ｂ）に示すように、積層体ＳＢの、Ａｌｘ３Ｇａ１−ｘ３Ｎ膜３０ｆの第１部分ｐｑ１及び第２部分ｐｑ２に、処理９２を行う。処理９２は、ＵＶ照射処理、酸処理及びアルカリ処理よりなる群から選択された少なくとも１つを含む。この際、Ａｌｘ３Ｇａ１−ｘ３Ｎ膜３０ｆの第３部分ｐｑ３には、上記の処理９２を行わない。第３部分ｐｑ３は、第１部分ｐｑ１と第２部分ｐｑ２との間にある。この例では、Ａｌｘ３Ｇａ１−ｘ３Ｎ膜３０ｆの第３部分ｐｑ３にマスク９３が設けられる。マスク９３は、Ａｌｘ３Ｇａ１−ｘ３Ｎ膜３０ｆの第１部分ｐｑ１及び第２部分ｐｑ２を覆わない。第１部分ｐｑ１及び第２部分ｐｑ２に、選択的に処理９２が行われる。
図７（ｃ）に示すように、上記の処理９２が行われた第１部分ｐｑ１及び第２部分ｐｑ２に、Ａｌｘ２Ｇａ１−ｘ２Ｎ膜２０ｆ（０＜ｘ２≦１、ｘ１＜ｘ２）を形成する。この後、必要に応じてマスク９３を除去しても良い。
図７（ｄ）に示すように、第３部分ｐｑ３に絶縁部８０を形成する。この後、絶縁部８０に電極（例えば、第３電極６３（図６参照））を形成する。このとき、Ａｌｘ２Ｇａ１−ｘ２Ｎ膜２０ｆの、第１部分ｐｑ１に対応する部分に第１電極６１を形成し、Ａｌｘ２Ｇａ１−ｘ２Ｎ膜２０ｆの、第２部分ｐｑ２に対応する部分に第２電極６２を形成しても良い。このようにして、半導体装置１２０が得られる。
（第３実施形態）
本実施形態は、第１実施形態に関して説明した半導体装置の製造方法に係る。この製造方法においては、例えば、図４（ａ）〜図４（ｄ）に関して説明した処理が行われる。
図８は、第３実施形態に係る半導体装置の製造方法を例示するフロチャート図である。 図８に示すように、Ａｌｘ１Ｇａ１−ｘ１Ｎ膜１０ｆと、Ａｌｘ４Ｇａ１−ｘ４Ｎ膜４０ｆと、Ａｌｘ３Ｇａ１−ｘ３Ｎ膜３０ｆと、を含む積層体ＳＢの、Ａｌｘ３Ｇａ１−ｘ３Ｎ膜３０ｆの一部、及び、Ａｌｘ４Ｇａ１−ｘ４Ｎ膜の一部を除去して、Ａｌｘ１Ｇａ１−ｘ１Ｎ膜１０ｆの第１部分ｐｐ１及び第２部分ｐｐ２を露出させる（ステップＳ１１０）。Ａｌｘ４Ｇａ１−ｘ４Ｎ膜４０ｆは、Ａｌｘ１Ｇａ１−ｘ１Ｎ膜１０ｆとＡｌｘ３Ｇａ１−ｘ３Ｎ膜３０ｆとの間に設けられている。
第１部分ｐｐ１及び第２部分ｐｐ２を、ＵＶ照射処理、酸処理及びアルカリ処理よりなる群から選択された少なくとも１つを含む処理９２を行う（ステップＳ１２０）。
この処理が行われた第１部分ｐｐ１及び第２部分ｐｐ２に、Ａｌｘ５Ｇａ１−ｘ５Ｎ膜５０ｆ（０≦ｘ５＜１、ｘ５＜ｘ１、ｘ５＜ｘ３）と、Ａｌｘ２Ｇａ１−ｘ２Ｎ膜２０ｆ（０＜ｘ２≦１、ｘ１＜ｘ２、ｘ５＜ｘ２）と、を形成する（ステップＳ１３０）。Ａｌｘ５Ｇａ１−ｘ５Ｎ膜５０ｆは、第１部分ｐｐ１とＡｌｘ２Ｇａ１−ｘ２Ｎ膜２０ｆの間、及び、第２部分ｐｐ２とＡｌｘ２Ｇａ１−ｘ２Ｎ膜２０ｆの間に設けられる。第１部分ｐｐ１と第２部分ｐｐ２との間に、Ａｌｘ３Ｇａ１−ｘ３Ｎ膜３０ｆが設けられる。
Ａｌｘ３Ｇａ１−ｘ３Ｎ膜３０ｆに絶縁部８０を形成する（ステップＳ１４０）。
絶縁部８０に電極（例えば第３電極６３）を形成する（ステップＳ１５０）。
例えば、上記の処理（ステップＳ１２０）の前において、第１部分ｐｐ１（例えば表面）及び第２部分ｐｐ２（例えば表面）に、第１元素が付着しても良い。第１元素は、シリコン、酸素、炭素及びマグネシウムよりなる群から選択された少なくとも１つを含む。第１部分ｐｐ１（表面）及び第２部分ｐｐ２（表面）への第１元素の付着は、雰囲気中の第１元素の付着でも良い。
（第４実施形態）
本実施形態は、第２実施形態に関して説明した半導体装置の製造方法に係る。この製造方法においては、例えば、図７（ａ）〜図７（ｄ）に関して説明した処理が行われる。
図９は、第４実施形態に係る半導体装置の製造方法を例示するフロチャート図である。 図９に示すように、Ａｌｘ１Ｇａ１−ｘ１Ｎ膜１０ｆと、Ａｌｘ４Ｇａ１−ｘ４Ｎ膜４０ｆと、Ａｌｘ３Ｇａ１−ｘ３Ｎ膜３０ｆと、を含む積層体ＳＢの、Ａｌｘ３Ｇａ１−ｘ３Ｎ膜３０ｆの第１部分ｐｑ１及び第２部分ｐｑ２に、処理９２を行う（ステップＳ２１０）。Ａｌｘ３Ｇａ１−ｘ３Ｎ膜３０ｆの第３部分ｐｑ３に処理９２を行わない。処理９２は、ＵＶ照射処理、酸処理及びアルカリ処理よりなる群から選択された少なくとも１つを含む。Ａｌｘ４Ｇａ１−ｘ４Ｎ膜４０ｆは、Ａｌｘ１Ｇａ１−ｘ１Ｎ膜１０ｆとＡｌｘ３Ｇａ１−ｘ３Ｎ膜３０ｆとの間に設けられる。第３部分ｐｑ３は、第１部分ｐｑ１と第２部分ｐｑ２との間にある。
処理が行われた第１部分ｐｑ１及び第２部分ｐｑ２に、Ａｌｘ２Ｇａ１−ｘ２Ｎ膜２０ｆを形成する（ステップＳ２２０）。
第３部分ｐｑ３に絶縁部８０を形成する（ステップＳ２３０）。
絶縁部８０に電極（例えば、第３電極６３）を形成する（ステップＳ２４０）。
上記の処理（ステップＳ２１０）の前に、第１部分ｐｑ１及び第２部分ｐｑ２に、第１元素が付着しても良い。第１元素は、シリコン、酸素、炭素及びマグネシウムよりなる群から選択された少なくとも１つを含む。第１部分ｐｑ１（表面）及び第２部分ｐｑ２（表面）への第１元素の付着は、雰囲気中の第１元素の付着でも良い。
上記の実施形態において、第１電極６１及び第２電極６２の少なくともいずれかは、例えば、アルミニウムなどを含む。第３電極６３は、例えば、窒化チタンを含む。上記の実施形態において、絶縁部８０は、例えば、酸化シリコンを含む。これらの材料は、例であり、他の材料が用いられても良い。
例えば、再成長を用いたＧａＮパワーデバイスにおいて、再成長界面にキャリアトラップが形成される場合がある。キャリアトラップにより、例えば、電流コラプスが発生し、高抵抗化する。実施形態においては、例えば、再成長界面を、バンドギャップの高い層に形成する。または、チャネル層と再成長界面との間に、ワイドギャップ層を挿入する。例えば、チャネル層を流れるキャリアが再成長界面に到達することが抑制される。例えば、キャリアトラップの生成が抑制できる。例えば、転位密度を減少させつつ、電流コラプスが抑制される。
実施形態においては、例えば、第１元素を含む第１領域ｒ１（第１位置ｐ１）をＧａＮ／ＡｌＧａＮ界面よりも下側にする。ＡｌＧａＮによって、第１領域ｒ１にキャリアが到達することが抑制される。例えば、電流コラプスが抑制される。
実施形態によれば、特性の向上が可能な半導体装置及びその製造方法が提供できる。
本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置に含まれる電極、層、絶縁部及び基板などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体装置及びその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置及びその製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
５ｓ…基板、 １０〜５０…第１〜第５層、 １０ｆ、１０ｇ…Ａｌｘ１Ｇａ１−ｘ１Ｎ膜、 １１〜１７…第１〜第７部分領域、 ２０ｆ…Ａｌｘ２Ｇａ１−ｘ２Ｎ膜、 ２１、２２…第１、第２半導体領域、 ３０ｆ…Ａｌｘ３Ｇａ１−ｘ３Ｎ膜、 ３１〜３３…第１〜第３中間領域、 ４０ｆ…Ａｌｘ４Ｇａ１−ｘ４Ｎ膜、 ４１、４２…第１、第２部分、 ５０ｆ…Ａｌｘ５Ｇａ１−ｘ５Ｎ膜、 ５１、５２…第１、第２中間領域、 ６１〜６３…第１〜第３電極、 ６３ａ〜６３ｃ…第１〜第３電極領域、 ８０…絶縁部、 ８１〜８５…第１〜第５絶縁領域、 ９１…マスク、 ９２…処理、 ９３…マスク、 １１０、１１１、１２０…半導体装置、 ＣＤ…キャリア濃度、 ＣＲ…キャリア、 ＣＳｉ…濃度、 ＩＡｌ…検出強度、 ＳＢ…積層体、 ｐ１〜ｐ５…第１〜第５位置、 ｐＺ…位置、 ｐｐ１、ｐｐ２…第１、第２部分、 ｐｑ１〜ｐｑ３…第１〜第３部分、 ｒ１…第１領域、 ｔ３３、ｔ４０、ｔ５１、ｔ５２、ｔａ、ｔｂ…厚さ

Claims (19)

  1. 第１電極と、
    第２電極であって、前記第２電極から前記第１電極への方向は第１方向に沿う、前記第２電極と、
    第３電極であって、前記第３電極の前記第１方向における位置は、前記第１電極の前記第１方向における位置と、前記第２電極の前記第１方向における位置と、の間にある、前記第３電極と、
    Ａｌｘ１Ｇａ１−ｘ１Ｎ（０＜ｘ１≦１）を含む第１層であって、前記第１層は、第１〜第５部分領域を含み、前記第４部分領域から前記第１電極への方向、前記第５部分領域から前記第２電極への方向、及び、前記第３部分領域から前記第３電極への方向は、前記第１方向と交差する第２方向に沿い、前記第１部分領域は、前記第１方向において、前記第４部分領域と前記第３部分領域との間にあり、前記第２部分領域は、前記第１方向において、前記第３部分領域と前記第５部分領域との間にある、前記第１層と、
    Ａｌｘ２Ｇａ１−ｘ２Ｎ（０＜ｘ２≦１）を含む第２層であって、前記第２層は、第１半導体領域及び第２半導体領域を含み、前記第１部分領域から前記第１半導体領域への方向、及び、前記第２部分領域から前記第２半導体領域への方向は、前記第２方向に沿う、前記第２層と、
    Ａｌｘ３Ｇａ１−ｘ３Ｎ（０＜ｘ３≦１）を含む第３層であって、前記第３層は、前記第２方向において前記第３部分領域と前記第３電極との間に設けられた、前記第３層と、
    Ａｌｘ４Ｇａ１−ｘ４Ｎ（０≦ｘ４＜１、ｘ４＜ｘ１、ｘ４＜ｘ２、ｘ４＜ｘ３）を含む第４層であって、前記第４層は、前記第２方向において、前記第３部分領域と前記第３層との間に設けられた、前記第４層と、
    Ａｌｘ５Ｇａ１−ｘ５Ｎ（０≦ｘ５＜１、ｘ５＜ｘ１、ｘ５＜ｘ２、ｘ５＜ｘ３）を含む第５層であって、前記第５層は、第１中間領域及び第２中間領域を含み、前記第１中間領域は、前記第２方向において前記第１部分領域と前記第１半導体領域との間に設けられ、前記第２中間領域は、前記第２方向において前記第２部分領域と前記第２半導体領域との間に設けられ、前記第３層は、前記第１方向において前記第１中間領域と前記第２中間領域との間に設けられた、前記第５層と、
    前記第２方向において前記第３層と前記第３電極との間に設けられた第１絶縁領域を含む絶縁部と、
    を備え、
    前記第１部分領域中の第１位置における第１元素の第１濃度は前記第３部分領域中の第３位置における前記第１元素の第３濃度よりも高く、
    前記第３位置から前記第１位置への方向は前記第１方向に沿い、
    前記第１元素は、シリコン、酸素、炭素及びマグネシウムよりなる群から選択された少なくとも１つを含む、半導体装置。
  2. 前記第１層は、第６部分領域及び第７部分領域をさらに含み、
    前記第４層は、第１部分及び第２部分を含み、
    前記第１部分は、前記第１方向において、前記第１中間領域と前記第２中間領域との間にあり、
    前記第２部分は、前記第１方向において、前記第６部分領域と前記第７部分領域との間にあり、
    前記第１位置は、前記第２方向において、前記第１部分領域と前記第６部分領域との間にあり、
    第２位置は、前記第２方向において、前記第２部分領域と前記第７部分領域との間にあり、
    前記第２位置における前記第１元素の第２濃度は前記第３濃度よりも高い、請求項１記載の半導体装置。
  3. 前記第１層は、第６部分領域及び第７部分領域をさらに含み、
    前記第３部分領域の少なくとも一部は、前記第１方向において前記第６部分領域と前記第７部分領域との間にあり、
    前記第１位置は、前記第２方向において、前記第１部分領域と前記第６部分領域との間にあり、
    第２位置は、前記第２方向において、前記第２部分領域と前記第７部分領域との間にあり、
    前記第２位置における前記第１元素の第２濃度は前記第３濃度よりも高い、請求項１記載の半導体装置。
  4. 前記第４層の前記第２方向に沿う厚さは、前記第１中間領域の前記第２方向に沿う厚さよりも薄く、前記第２中間領域の前記第２方向に沿う厚さよりも薄い、請求項１〜３のいずれか１つに記載の半導体装置。
  5. 前記第３電極の少なくとも一部は、前記第１方向において前記第１半導体領域と前記第２半導体領域との間にある、請求項１〜４のいずれか１つに記載の半導体装置。
  6. 前記絶縁部は、第２絶縁領域及び第３絶縁領域をさらに含み、
    前記第２方向において、前記第２絶縁領域及び前記第１中間領域との間に前記第１半導体領域が設けられ、
    前記第２方向において、前記第３絶縁領域及び前記第２中間領域との間に前記第２半導体領域が設けられた、請求項１〜５のいずれか１つに記載の半導体装置。
  7. 前記絶縁部は、第４絶縁領域及び第５絶縁領域をさらに含み、
    前記第４絶縁領域は、前記第１方向において、前記第３電極の少なくとも一部と、前記第１半導体領域と、の間に設けられ、
    前記第５絶縁領域は、前記第１方向において、前記第３電極の少なくとも一部と、前記第２半導体領域、との間に設けられた、請求項６記載の半導体装置。
  8. 前記第３電極は、第１〜第３電極領域を含み、
    前記第４絶縁領域は、前記第２方向において、前記第１電極領域と、前記第３層の一部と、の間にあり、
    前記第５絶縁領域は、前記第２方向において、前記第２電極領域と、前記第３層の別の一部と、の間にある、請求項７記載の半導体装置。
  9. 第１電極と、
    第２電極であって、前記第２電極から前記第１電極への方向は第１方向に沿う、前記第２電極と、
    第３電極であって、前記第３電極の前記第１方向における位置は、前記第１電極の前記第１方向における位置と、前記第２電極の前記第１方向における位置と、の間にある、前記第３電極と、
    Ａｌｘ１Ｇａ１−ｘ１Ｎ（０＜ｘ１≦１）を含む第１層であって、前記第１層は、第１〜第５部分領域を含み、前記第４部分領域から前記第１電極への方向、前記第５部分領域から前記第２電極への方向、及び、前記第３部分領域から前記第３電極への方向は、前記第１方向と交差する第２方向に沿い、前記第１部分領域は、前記第１方向において、前記第４部分領域と前記第３部分領域との間にあり、前記第２部分領域は、前記第１方向において、前記第３部分領域と前記第５部分領域との間にある、前記第１層と、
    Ａｌｘ２Ｇａ１−ｘ２Ｎ（０＜ｘ２≦１）を含む第２層であって、前記第２層は、第１半導体領域及び第２半導体領域を含み、前記第１部分領域から前記第１半導体領域への方向、及び、前記第２部分領域から前記第２半導体領域への方向は、前記第２方向に沿う、前記第２層と、
    Ａｌｘ３Ｇａ１−ｘ３Ｎ（０＜ｘ３≦１）を含む第３層であって、前記第３層は、第１〜第３中間領域を含み、前記第１中間領域は、前記第２方向において前記第１部分領域と前記第１半導体領域との間に設けられ、前記第２中間領域は、前記第２方向において前記第２部分領域と前記第２半導体領域の間に設けられ、前記第３中間領域は、前記第２方向において前記第３部分領域と前記第３電極との間に設けられた、前記第３層と、
    Ａｌｘ４Ｇａ１−ｘ４Ｎ（０≦ｘ４＜１、ｘ４＜ｘ１、ｘ４＜ｘ２、ｘ４＜ｘ３）を含む第４層であって、前記第４層は、前記第２方向において、前記第１部分領域と前記第１中間領域との間、前記第２部分領域と前記第２中間領域との間、及び、前記第３部分領域と前記第３中間領域との間に設けられた、前記第４層と、
    前記第２方向において前記第３層と前記第３電極との間に設けられた第１絶縁領域を含む絶縁部と、
    を備え、
    前記第１中間領域及び前記第１半導体領域の間の第１位置における第１元素の第１濃度は、前記第３中間領域中の第３位置における前記第１元素の第３濃度よりも高く、
    前記第１半導体領域中の第４位置における前記第１元素の濃度は、前記第１濃度よりも低く、
    前記第３位置から前記第１位置への方向は前記第１方向に沿い、
    前記第１元素は、シリコン、酸素、炭素及びマグネシウムよりなる群から選択された少なくとも１つを含む、半導体装置。
  10. 前記第３中間領域の前記第２方向に沿う厚さは、前記第１中間領域の前記第２方向に沿う厚さと、前記第１半導体領域の前記第２方向に沿う厚さと、の和よりも薄く、前記第２中間領域の前記第２方向に沿う厚さと、前記第２半導体領域の前記第２方向に沿う厚さと、の和よりも薄い、請求項９記載の半導体装置。
  11. 前記第３電極の少なくとも一部は、前記第１方向において前記第１半導体領域と前記第２半導体領域との間にある、請求項９または１０に記載の半導体装置。
  12. 前記絶縁部は、第２絶縁領域及び第３絶縁領域をさらに含み、
    前記第２方向において、前記第２絶縁領域と前記第１中間領域との間に前記第１半導体領域が設けられ、
    前記第２方向において、前記第３絶縁領域と前記第２中間領域との間に前記第２半導体領域が設けられた、請求項９〜１１のいずれか１つに記載の半導体装置。
  13. 前記絶縁部は、第４絶縁領域及び第５絶縁領域をさらに含み、
    前記第４絶縁領域は、前記第１方向において、前記第３電極の少なくとも一部と、前記第１半導体領域との間に設けられ、
    前記第５絶縁領域は、前記第１方向において、前記第３電極の少なくとも一部と、前記第２半導体領域との間に設けられた、請求項１２記載の半導体装置。
  14. 前記第１濃度は、１×１０１８／ｃｍ３以上１×１０１９／ｃｍ３以下であり、
    前記第３濃度は、１×１０１８／ｃｍ３未満である、請求項１〜１３のいずれか１つに記載の半導体装置。
  15. 前記第３濃度は、５×１０１７／ｃｍ３未満である、請求項１４記載の半導体装置。
  16. 前記第１位置におけるキャリア濃度は、１×１０１８／ｃｍ３未満である、請求項１〜１５のいずれか１つに記載の半導体装置。
  17. 前記半導体装置は、ノーマリオフの動作を行う、請求項１〜１６のいずれか１つに記載の半導体装置。
  18. Ａｌｘ１Ｇａ１−ｘ１Ｎ膜（０＜ｘ１≦１）と、Ａｌｘ４Ｇａ１−ｘ４Ｎ膜（０≦ｘ４＜１、ｘ４＜ｘ１）と、Ａｌｘ３Ｇａ１−ｘ３Ｎ膜（０＜ｘ３≦１、ｘ４＜ｘ３）と、を含む積層体であって、前記Ａｌｘ４Ｇａ１−ｘ４Ｎ膜は、前記Ａｌｘ１Ｇａ１−ｘ１Ｎ膜と前記Ａｌｘ３Ｇａ１−ｘ３Ｎ膜との間に設けられた、前記積層体の、前記Ａｌｘ３Ｇａ１−ｘ３Ｎ膜の一部、及び、Ａｌｘ４Ｇａ１−ｘ４Ｎ膜の一部を除去して前記Ａｌｘ１Ｇａ１−ｘ１Ｎ膜の第１部分及び第２部分を露出させ、
    前記第１部分及び第２部分に、ＵＶ照射処理、酸処理及びアルカリ処理よりなる群から選択された少なくとも１つを含む処理を行い、
    前記処理が行われた前記第１部分及び前記第２部分に、Ａｌｘ５Ｇａ１−ｘ５Ｎ膜（０≦ｘ５＜１、ｘ５＜ｘ１、ｘ５＜ｘ３）と、Ａｌｘ２Ｇａ１−ｘ２Ｎ膜（０＜ｘ２≦１、ｘ１＜ｘ２、ｘ５＜ｘ２）と、を形成し、前記Ａｌｘ５Ｇａ１−ｘ５Ｎ膜は、前記第１部分と前記Ａｌｘ２Ｇａ１−ｘ２Ｎ膜の間、及び、前記第２部分と前記Ａｌｘ２Ｇａ１−ｘ２Ｎ膜の間に設けられ、前記第１部分と前記第２部分との間に、前記Ａｌｘ３Ｇａ１−ｘ３Ｎ膜が設けられ、
    前記Ａｌｘ３Ｇａ１−ｘ３Ｎ膜に絶縁部を形成し、
    前記絶縁部に電極を形成する、半導体装置の製造方法。
  19. 前記処理の前に、前記第１部分及び前記第２部分に、シリコン、酸素、炭素及びマグネシウムよりなる群から選択された少なくとも１つを含む第１元素が付着している、請求項１８記載の半導体装置の製造方法。
JP2018137971A 2018-07-23 2018-07-23 半導体装置及びその製造方法 Active JP6951301B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018137971A JP6951301B2 (ja) 2018-07-23 2018-07-23 半導体装置及びその製造方法
US16/291,368 US10651307B2 (en) 2018-07-23 2019-03-04 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018137971A JP6951301B2 (ja) 2018-07-23 2018-07-23 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2020017579A JP2020017579A (ja) 2020-01-30
JP6951301B2 true JP6951301B2 (ja) 2021-10-20

Family

ID=69163164

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018137971A Active JP6951301B2 (ja) 2018-07-23 2018-07-23 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US10651307B2 (ja)
JP (1) JP6951301B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115810663A (zh) * 2021-09-14 2023-03-17 联华电子股份有限公司 高电子迁移率晶体管及其制作方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3772707B2 (ja) 2001-08-10 2006-05-10 豊田合成株式会社 ３族窒化物化合物半導体発光素子の製造方法
US7612390B2 (en) 2004-02-05 2009-11-03 Cree, Inc. Heterojunction transistors including energy barriers
US7170111B2 (en) 2004-02-05 2007-01-30 Cree, Inc. Nitride heterojunction transistors having charge-transfer induced energy barriers and methods of fabricating the same
US8283694B2 (en) 2006-10-19 2012-10-09 Sumitomo Electric Industries, Ltd. GaN substrate, epitaxial layer-provided substrate, methods of manufacturing the same, and method of manufacturing semiconductor device
JP4341721B2 (ja) 2006-10-19 2009-10-07 住友電気工業株式会社 ＧａＮ基板、ＩＩＩ族窒化物基板の製造方法、エピタキシャル層付き基板の製造方法および半導体素子の製造方法
JP4282708B2 (ja) * 2006-10-20 2009-06-24 株式会社東芝 窒化物系半導体装置
JP5266679B2 (ja) * 2007-07-11 2013-08-21 住友電気工業株式会社 Ｉｉｉ族窒化物電子デバイス
JP2009099691A (ja) * 2007-10-15 2009-05-07 Sanken Electric Co Ltd 電界効果半導体装置の製造方法
JP5172426B2 (ja) 2008-03-28 2013-03-27 株式会社豊田中央研究所 Ｉｉｉ−ｖ族化合物半導体の結晶成長方法
JP2011009493A (ja) * 2009-06-26 2011-01-13 Toshiba Corp 半導体装置およびその製造方法
CN102947921B (zh) * 2010-06-24 2014-10-01 谢菲尔德大学 半导体器件
JP5857415B2 (ja) * 2011-02-24 2016-02-10 富士通株式会社 半導体装置の製造方法
JP2012248632A (ja) 2011-05-26 2012-12-13 Advanced Power Device Research Association 窒化物半導体装置および窒化物半導体装置の製造方法
JP5319810B2 (ja) 2012-03-08 2013-10-16 株式会社東芝 窒化物半導体層の製造方法
JP5228122B1 (ja) 2012-03-08 2013-07-03 株式会社東芝 窒化物半導体素子及び窒化物半導体ウェーハ
US20130256681A1 (en) 2012-04-02 2013-10-03 Win Semiconductors Corp. Group iii nitride-based high electron mobility transistor
CN102629624B (zh) * 2012-04-29 2014-08-20 西安电子科技大学 基于GaN的MIS栅增强型HEMT器件及制作方法
JP2014197644A (ja) * 2013-03-29 2014-10-16 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JPWO2015008430A1 (ja) * 2013-07-16 2017-03-02 パナソニックＩｐマネジメント株式会社 半導体装置
JP6302254B2 (ja) 2014-01-15 2018-03-28 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ、及び、窒化物半導体素子の製造方法
JP2017059598A (ja) 2015-09-14 2017-03-23 株式会社東芝 ウェーハ及び半導体装置
JP6754782B2 (ja) * 2016-02-12 2020-09-16 パナソニック株式会社 半導体装置

Also Published As

Publication number Publication date
JP2020017579A (ja) 2020-01-30
US20200027977A1 (en) 2020-01-23
US10651307B2 (en) 2020-05-12

Similar Documents

Publication Publication Date Title
TWI578530B (zh) Semiconductor device and manufacturing method thereof
JP5495257B2 (ja) Ｉｉｉ族窒化物系電界効果トランジスタおよびその製造方法
KR102059101B1 (ko) 터널 전계 효과 트랜지스터
JP2011044647A (ja) Ｉｉｉ族窒化物系電界効果トランジスタおよびその製造方法
JP2007317794A (ja) 半導体装置およびその製造方法
US11088269B2 (en) Semiconductor device
JP7071893B2 (ja) 半導体装置及びその製造方法
JP7421611B2 (ja) 半導体装置及びその製造方法
JP2007281453A (ja) 半導体電界効果トランジスタ及びその製造方法
JP6951301B2 (ja) 半導体装置及びその製造方法
JP7025853B2 (ja) 窒化物半導体デバイスおよび窒化物半導体パッケージ
CN111697053A (zh) 半导体装置及其制造方法
JP4304431B2 (ja) 電界効果トランジスタの製造方法
JP7261196B2 (ja) 半導体装置
JP6685890B2 (ja) 半導体装置及びその製造方法
JP2019054196A (ja) 半導体装置及びその製造方法
JP2013055224A (ja) 半導体装置およびその製造方法
JP2006134935A (ja) 半導体装置およびその製造方法
US10505030B2 (en) Semiconductor device and method for manufacturing the same
JP2009289827A (ja) へテロ接合を有する半導体装置とその製造方法
JP2015170824A (ja) 半導体装置及びその製造方法
JP2015165530A (ja) 半導体装置および半導体装置の製造方法
JP2008010781A (ja) Ｉｉｉ族窒化物半導体装置とその製造方法
JP6989660B2 (ja) 半導体装置及びその製造方法
JP2013162078A (ja) ヘテロ接合を含む窒化物半導体デバイスとその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190221

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200313

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210319

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210805

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210817

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210826

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210924

R151 Written notification of patent or utility model registration

Ref document number: 6951301

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151