JP4341721B2 - GaN基板、III族窒化物基板の製造方法、エピタキシャル層付き基板の製造方法および半導体素子の製造方法 - Google Patents

GaN基板、III族窒化物基板の製造方法、エピタキシャル層付き基板の製造方法および半導体素子の製造方法 Download PDF

Info

Publication number
JP4341721B2
JP4341721B2 JP2008539751A JP2008539751A JP4341721B2 JP 4341721 B2 JP4341721 B2 JP 4341721B2 JP 2008539751 A JP2008539751 A JP 2008539751A JP 2008539751 A JP2008539751 A JP 2008539751A JP 4341721 B2 JP4341721 B2 JP 4341721B2
Authority
JP
Japan
Prior art keywords
substrate
group iii
iii nitride
polishing
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008539751A
Other languages
English (en)
Other versions
JPWO2008047627A1 (ja
Inventor
恵二 石橋
昭広 八郷
正登 入倉
成二 中畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Application granted granted Critical
Publication of JP4341721B2 publication Critical patent/JP4341721B2/ja
Publication of JPWO2008047627A1 publication Critical patent/JPWO2008047627A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • C30B29/406Gallium nitride
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02024Mirror polishing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

この発明は、GaN基板、III族窒化物基板の製造方法、エピタキシャル層付き基板の製造方法および半導体素子の製造方法に関し、より特定的には、良好な膜質のエピタキシャル層を形成することが可能なGaN基板、III族窒化物基板の製造方法、エピタキシャル層付き基板の製造方法および半導体素子の製造方法に関する。
従来、GaN基板などのIII族窒化物基板を含む化合物半導体基板は、その表面を鏡面研磨し、当該表面上にエピタキシャル成長法を用いてエピタキシャル成長層が形成され、発光素子やパワーデバイスなど様々な半導体素子に利用されている。そして、上記のように表面を鏡面研磨する場合、研磨された表面にくもりが発生すると、形成されるエピタキシャル成長層には荒れなどの欠陥が発生し、当該エピタキシャル成長層の品質が損なわれるという問題があった。そのため、上記のようなくもりの発生を抑制する(ヘイズレベルを低減する)さまざまな研磨方法が従来提案されている(たとえば、GaAsについて特許文献1(特開平11−347920号公報)参照)。
特開平11−347920号公報
しかし、発明者が検討した結果、単にGaNなどのIII族窒化物基板の表面についてヘイズレベルを低減しただけでは、その表面上に形成されるエピタキシャル成長層に荒れなどの欠陥が発生する場合があることが分かった。この場合、上述した従来の研磨方法を適用しても、エピタキシャル成長層での欠陥の発生確率を十分低減することは困難であった。
この発明は、上記のような課題を解決するために成されたものであり、この発明の目的は、良好な品質のエピタキシャル成長層を形成することが可能なIII族窒化物基板およびその製造方法を提供することである。
また、この発明の他の目的は、上記のようなIII族窒化物基板を用いて、良好な品質のエピタキシャル成長層を備えるエピタキシャル層付き基板およびその製造方法、さらに当該エピタキシャル層付き基板を用いた半導体素子の製造方法を提供することである。
発明者らは、III族窒化物基板の表面上に形成したエピタキシャル成長層において品質の低下が発生するメカニズムについて研究を行なった。具体的には、エピタキシャル成長層を形成する前のIII族窒化物基板の表面について詳細な検査(付着物質の種類や数の測定など)を実施し、その検査結果と形成されたエピタキシャル成長層の品質との相関を調査した。その結果、エピタキシャル成長層を形成するときにIII族窒化物基板の表面に存在する、酸性物質の原子個数およびシリコン原子の個数が、形成されるエピタキシャル成長層の品質に大きな影響を与えるという知見を得た。なお、III族窒化物基板とは、たとえばGaNからなる基板やAlNからなる基板、およびその混晶基板(GaAlN)をいう。また、酸性物質とは、塩素、フッ素、臭素、ヨウ素等のハロゲン、窒素酸化物(NOX)、硫黄酸化物(SOX)、塩化水素など、水と反応してまたは水に溶解して酸性を示す物質をいう。
そして、上述した酸性物質がIII族窒化物基板の表面に付着する原因について、発明者が検討したところ、以下のような現象が起きていると推測された。すなわち、III族窒化物基板(たとえばGaN基板など)を製造する工程では、塩酸、硝酸などの揮発しやすい酸性物質を用いるほか、当該基板の研磨の際には、砥粒を含有する研磨液を使用する。研磨液には酸化剤として塩素系のものを用いることが多く、この研磨液中には酸性物質である塩素が大量に含まれている。これらの酸性物質を用いる研磨工程は、通常排気装置により研磨装置内の雰囲気を排気して行なう。排気装置が酸性物質を排気しきれない場合には、研磨装置内の雰囲気に酸性物質の一部が存在する。この場合、酸性物質がIII族窒化物基板の表面に吸着されると考えられる。そして、このような酸性物質とIII族窒化物基板を構成する元素とが反応を起こし、基板表面において析出物が形成されることも考えられる。このような析出物が形成されると、基板表面の表面粗さやヘイズレベルの値が大きくなる。
III族窒化物基板は研磨された後洗浄され、その後、表面検査がなされる。上述の研磨工程でIII族窒化物基板の表面に酸性物質が多いと、後工程で十分に除去することが困難となる。そのため、最終状態での基板表面の表面粗さやヘイズレベルの値が大きくなる。また、表面検査はクリーンルーム内で行なわれるが、検査の間少なくとも1時間程度、III族窒化物基板はクリーンルームの雰囲気にさらされる。このとき、上述の研磨工程等から流れてきた微量の酸性物質が、III族窒化物基板の表面に吸着されることも考えられる。
また、砥粒としてSiOなどのSi原子を含む物質を含有する研磨液を用いてGaN基板などのIII族窒化物基板の研磨を行なった場合、研磨後に洗浄工程を行なっても基板表面にSi含有物質が残存する場合がある。そして、上述の酸性物質(および/または析出物)やSi含有物質がIII族窒化物基板の表面に過剰に存在すると、当該基板表面上に形成されるエピタキシャル成長層の品質が劣化することを発明者らは見出した。つまり、III族窒化物基板の表面に高品質なエピタキシャル成長層を形成するためには、上述した酸性物質やSi含有物質の基板表面における濃度を低下させることが有効である。そして、発明者らは、上記のように基板表面における酸性物質の濃度を低下させるには、研磨装置内で基板表面に接触する雰囲気ガス中の酸性物質の濃度を極力低減することが有効であることを見出した。また、発明者らは、基板表面に付着するSi含有物質(もしくはシリコン原子)の濃度を低下させるには、研磨工程において用いる研磨液に酸と界面活性剤を含有させることが有効であることを見出した。なお、製造工程の雰囲気中の酸性物質の濃度が高い際に、基板表面の酸性物質の濃度が高くなる問題が生じることは、研磨工程、検査工程によらず他の工程でも同様である。
このような知見によりなされた、この発明に従ったGaN基板は、表面の1cm2当りの塩素原子の個数が2×1014以下であり、かつ、当該表面の1cm2当りのシリコン(Si)原子の個数が3×1013以下であることを特徴とする。
このようにすれば、III族窒化物基板であるGaN基板の表面上に良好な品質のエピタキシャル成長層を形成することができる。なお、GaN基板の表面の1cm2当りの塩素原子の個数を2×1014以下としたのは、この程度以下に塩素原子の個数を抑制すれば当該基板表面の粗さやヘイズレベルを十分小さくできる(基板表面の荒れの程度を十分小さくできる)からである。また、当該表面の1cm2当りのシリコン(Si)原子の個数を3×1013以下としたのは、このようにすれば形成されるエピタキシャル成長層の品質(たとえばエピタキシャル成長層の表面粗さや膜質)を十分良好に保つことができる(たとえば、当該エピタキシャル成長層を発光素子の発光層として利用する場合に所定の発光強度を得ることができる)からである。なお、シリコン原子の個数とは、シリコンが単体で存在する場合には当該シリコン原子の個数をいい、SiO2のような化合物の形で存在する場合にはその化合物の分子の個数をいう。
上記GaN基板において、表面のヘイズレベルは5ppm以下であってもよい。これは、GaN基板の表面において、1cm2当りの塩素原子の個数(塩素原子の密度)を上述のような値以下とすることにより、当該基板の表面粗さを十分小さくできるため、くもりの程度(ヘイズレベル)も十分小さくすることができるからである。このように基板表面のヘイズレベルを小さくすることで、基板表面に形成されるエピタキシャル成長層の品質の劣化を防止できる。なお、ヘイズレベルの上限を5ppmとしたのは、ヘイズレベルが5ppmを超えると形成されるエピタキシャル成長層の品質が低下し、たとえば当該エピタキシャル成長層を発光素子の発光層などに利用した場合に十分な発光強度が得られなくなるためである。
この発明に従ったGaN基板は、表面の1cm2当りのシリコン原子の個数が3×1013以下であり、かつ、当該表面のヘイズレベルは5ppm以下であることを特徴とする。また、この発明に従ったGaN基板は、表面の1cm2当りの塩素原子の個数が2×1014以下であり、かつ、当該表面のヘイズレベルは5ppm以下であることを特徴とする。
このようにすれば、GaN基板の表面上に良好な品質のエピタキシャル成長層を形成することができる。
上記GaN基板において、表面の1cm2当りの塩素原子の個数は、好ましくは9×1013以下である。また、上記GaN基板において、表面のヘイズレベルは好ましくは3ppm以下である。また、上記GaN基板において、表面の1cm2当りのシリコン原子の個数は、好ましくは1×1013以下である。
この場合、GaN基板の表面上に形成されるエピタキシャル成長層の膜質をより向上させることができる。たとえば、当該基板を用いて発光素子を形成し、エピタキシャル成長層により発光層を形成した場合、発光層での発光強度をより大きくすることができる。
こで、上述した加工変質層の厚さは、透過型電子顕微鏡(TEM)を用いた基板の観察により、結晶格子の歪が発生した領域を上記加工変質層として、その歪発生部分(加工変質層)の厚さを測定することにより評価することができる。
この発明に従ったIII族窒化物基板の製造方法は、III族窒化物基板の表面を研磨する研磨工程と、研磨工程の後、III族窒化物基板の表面を洗浄する洗浄工程とを備える。洗浄工程後におけるIII族窒化物基板の表面での1cm2当りの塩素原子の個数を2×1014以下に保つように、研磨工程中および洗浄工程後にIII族窒化基板に接触する雰囲気ガスを制御する。研磨工程においては、III族窒化物基板の表面の表面粗さがRaで1nm以下となるように化学機械研磨法によりIII族窒化物基板の表面を研磨する。化学機械研磨法において用いられる研磨液には界面活性剤と酸とが含まれている。
このようにすれば、上記雰囲気ガスを制御する(たとえば、III族窒化物基板の周囲から塩素を含む雰囲気ガスを迅速に除去できるように排気機構を動作させる、あるいは雰囲気ガスに含まれる塩素の濃度を所定の値より低くできるように、雰囲気ガスの流路に塩素を除去するための吸着剤を配置する)ことにより、雰囲気ガスから研磨工程中および洗浄工程後のIII族窒化物基板の表面に塩素が付着する可能性を低減できる。また、研磨工程において上記のような研磨液を用いることにより、研磨工程後におけるIII族窒化物基板の表面に、研磨液中のSiO2などからなる砥粒(粒子状物質)といった異物(Si含有物質)が付着する可能性を低減できる。このため、III族窒化物基板の表面におけるSi含有物質、すなわちシリコン原子の密度を低くすることができる。
上記III族窒化物基板の製造方法において、研磨液にはさらに酸化剤が含まれていてもよい。この場合、研磨工程における研磨レートを向上させることができる。したがって、III族窒化物基板の製造効率を向上させることができる。
上記III族窒化物基板の製造方法において、研磨液に含まれる酸は特に制限はなく、たとえば、塩酸、フッ酸、臭素酸、ヨウ素酸、硝酸、硫酸、リン酸、炭酸などの無機酸の他に、ギ酸、酢酸、クエン酸、リンゴ酸、酒石酸、コハク酸、フタル酸、フマル酸、シュウ酸などの有機酸を用いることができる。また、上記III族窒化物基板の製造方法において、有機酸は2価以上のカルボン酸であってもよい。この場合、研磨工程における研磨レートを向上させることができるとともに、研磨液に含まれる酸に起因して当該基板の表面に異物が付着する可能性を低減できる。なお、ここで有機酸とは、酸性を示す有機化合物である。また、研磨液に含まれる界面活性剤には特に制限はなく、カチオン性、アニオン性、ノニオン性のいずれの界面活性剤を用いてもよい。
上記III族窒化物基板の製造方法は、研磨工程の後、洗浄工程に先立って、III族窒化物基板の表面を酸性溶液またはアルカリ性溶液を用いてポリシングする工程をさらに備えていてもよい。また、当該ポリシングする工程においては、III族窒化物基板の表面を酸性溶液を用いてポリシングする工程と、アルカリ性溶液を用いてポリシング工程との両方を順番に実施してもよいし、酸性溶液を用いたポリシング工程および/またはアルカリ性溶液を用いたポリシング工程を複数回繰返してもよい。アルカリ性溶液には特に制限はなく、KOH、NaOH、NH4OH、アミンなどの塩基を用いることができる。この場合、洗浄工程に先立ってIII族窒化物基板の表面から異物をポリシングにより除去できるので、洗浄工程後に当該基板表面での異物(たとえばSi含有物質)の残存という問題の発生確率を低減できる。
なお、化学機械研磨の他に、ドライエッチングにより基板の表面を除去して仕上げることができる。ドライエッチングとは、液体を用いずに、ガス、プラズマ、イオンまたは光などによる気相−固相界面における化学的または物理的反応を利用して、固体であるIII族窒化物基板の表面を除去する方法の総称をいう。
III族窒化物基板のドライエッチングでは塩素系のガスを用いることが多く、基板表面に酸性物質である塩素が残存して存在する場合がある。塩素系ガスには、Cl2、BCl3、SiCl4などがある。ドライエッチングに用いるガスを、これらの塩素系ガスと不活性ガスであるAr、N2との混合ガスにすることもできる。不活性ガスの希釈、圧力、流量などの条件を調整することで基板表面の塩素を低減することができる。また、ドライエッチングでIII族窒化物基板の表面を平滑にするためにはプラズマ中にSiが存在することが有効である。SiはSiCl4などのガスによりプラズマ中に添加することもできるし、基板周辺にSi化合物を配置することにより基板と同時にこのSi化合物をエッチングしてプラズマ中に存在させることもできる。なお、エッチング雰囲気中にSiが存在することにより、ドライエッチング後の基板表面にSiが残存する場合がある。この場合、プラズマ中のSiの濃度を制御することにより、基板表面のシリコンを低減することができる。
また、この発明に従ったIII族窒化物基板の製造方法は、塩素系ガスを用いてSi含有雰囲気中でIII族窒化物基板の表面をドライエッチングすることにより、当該表面の1cm2当りの塩素原子の個数が2×1014以下であり、かつ、当該表面の1cm2当りのシリコン原子の個数が3×1013以下とすることを特徴とする。ここで、塩素系ガスとはその成分の組成に塩素を含有するガスを意味し、たとえば塩素ガスや塩素をその組成に含むガス、あるいはこれらのガスを少なくとも1種類含む混合ガスであってもよい。
この発明に従ったエピタキシャル層付き基板の製造方法は、上記III族窒化物基板の製造方法を実施する基板準備工程と、基板準備工程により得られたIII族窒化物基板の表面上にエピタキシャル成長層を形成する工程とを備える。このようにすれば、III族窒化物基板の表面上に良好な品質のエピタキシャル成長層を形成できる。
この発明に従ったエピタキシャル層付き基板の製造方法は、上記GaN基板を準備する基板準備工程と、基板準備工程により準備されたGaN基板の表面上にエピタキシャル成長層を形成する工程とを備える。このようにすれば、GaN基板の表面上に良好な品質のエピタキシャル成長層を形成できる。
この発明に従った半導体素子の製造方法は、上記エピタキシャル層付き基板の製造方法を実施するエピタキシャル層付き基板準備工程と、エピタキシャル層付き基板準備工程により得られたエピタキシャル層付き基板に電極形成工程および加工工程を実施することにより、半導体素子を形成する工程とを備える。このようにすれば、優れた品質のエピタキシャル成長層を備えるエピタキシャル層付き基板を用いて半導体素子を形成できるので、エピタキシャル成長層の品質不良に起因する半導体素子の不良発生の確率を低減できる。このため、半導体素子の歩留りの低下を抑制できる。
このように、本発明によれば、III族窒化物基板の表面上に優れた品質のエピタキシャル成長層が形成されたエピタキシャル層付き基板を得ることができるので、当該エピタキシャル層付き基板を用いて半導体素子を形成することにより、半導体素子の不良発生の確率を低減できる。
本発明に従ったIII族窒化物基板の一例であるGaN基板を示す斜視模式図である。 図1に示したGaN基板を用いた半導体素子の製造方法を説明するためのフローチャートである。 図2に示した加工工程の内容を説明するためのフローチャートである。 図1に示したGaN基板を用いたエピタキシャル層付き基板を示す斜視模式図である。
符号の説明
1 基板、3 表面、5 エピタキシャル成長層、10 エピタキシャル層付き基板。
次に図面を用いて、本発明の実施の形態および実施例について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
図1は、本発明に従ったIII族窒化物基板の一例であるGaN基板を示す斜視模式図である。図2は、図1に示したGaN基板を用いた半導体素子の製造方法を説明するためのフローチャートである。図3は、図2に示した加工工程の内容を説明するためのフローチャートである。図4は、図1に示したGaN基板を用いたエピタキシャル層付き基板を示す斜視模式図である。図1〜図4を参照して、本発明に従ったGaN基板、エピタキシャル層付き基板および半導体素子の製造方法の実施の形態を説明する。
図1に示すように、本発明に従ったGaN基板1は、後述する処理工程を実施することにより、(たとえば研磨および洗浄後の)表面において、1cm2当りの酸性物質の原子(たとえば塩素原子)の個数が2×1014以下であり、かつ、当該表面の1cm2当りのシリコン原子の個数が3×1013以下である。また、GaN基板1において、表面のヘイズレベルは5ppm以下である。このようにすれば、III族窒化物基板の表面上に良好な品質のエピタキシャル成長層を形成することができる。
上記GaN基板1において、表面3の1cm2当りの酸性物質の原子の個数は、好ましくは9×1013以下である。また、上記GaN基板1において、表面3のヘイズレベルは好ましくは3ppm以下である。また、上記GaN基板1において、表面3の1cm2当りのシリコン原子の個数は、好ましくは1×1013以下である。
この場合、GaN基板1の表面3上に形成されるエピタキシャル成長層5(図4参照)の膜質をより向上させることができる。たとえば、後述するように当該GaN基板1を用いて発光素子を形成し、エピタキシャル成長層により発光層を形成した場合、発光層での発光強度をより大きくすることができる。
なお、上述した酸性物質の原子の個数やシリコン原子の個数は、TXRF(Total X-ray Reflection Fluorescence:全反射蛍光X線分析装置)を用いて測定した。また、ヘイズレベルはTencor社製SURFSCAN4500を用いて測定した。
次に、図2および図3を参照しながら、図1に示したGaN基板を製造する工程を含む、半導体素子の製造方法を説明する。
図2に示すように、まずGaN基板を準備する工程である準備工程(S100)を実施する。この準備工程(S100)では、従来公知の任意の方法によりGaN基板を準備することができる。
次に、GaN基板に対して研磨処理などを施す加工工程(S200)を実施する。この加工工程(S200)での処理内容を、図3を参照しながら説明する。加工工程(S200)では、図3に示すようにまず研磨工程であるCMP工程(S210)が実施される。このCMP工程(S210)では、準備工程(S100)で準備されたGaN基板の表面を化学機械研磨法:CMP(chemical mechanical polishing)を用いて研磨する。この結果、GaN基板の表面は鏡面に仕上げられる。
ここで、CMP工程(S210)で使用する研磨液には、砥粒の他、界面活性剤および酸を添加する。なお、研磨液に含まれる砥粒としては、たとえばSiO2やAl23、ZrO2、CeO2、Fe23、Cr23などを用いることができる。ここで、洗浄性を高めるためには、砥粒を構成する金属元素としてイオン化傾向の高いものを用いることが好ましい。たとえば、イオン化傾向が水素(H)より高い金属元素を含む砥粒を用いると、後述する洗浄工程での砥粒などの除去効率が高くなる。また、酸としては、塩酸など用いてもよいが、リンゴ酸やクエン酸などの有機酸を用いることができる。この有機酸としては、2価以上のカルボン酸を用いることが好ましい。また、研磨液にはさらに酸化剤を添加してもよい。酸化剤としては次亜塩素酸および次亜塩素酸塩、トリクロロイソシアヌル酸(TCIA)などの塩素化イソシアヌル酸、ジクロロイソシアヌル酸ナトリウムなどの塩素化イソシアヌル酸塩、過マンガン酸カリウムなどの過マンガン酸塩、ニクロム酸カリウムなどのニクロム酸塩、臭素酸カリウムなどの臭素酸塩、チオ硫酸ナトリウムなどのチオ硫酸塩、過硫酸アンモニウム、過硫酸カリウムなどの過硫酸塩、硝酸、過酸化水素水、オゾンなどが好ましく用いられる。
次に、ポリシング工程(S220)を実施する。当該ポリシング工程では、酸性またはアルカリ性のポリシング液を用いる。酸性のポリシング液としては、たとえば塩酸、硝酸、リン酸、クエン酸、リンゴ酸などを用いることができる。また、アルカリ性のポリシング液としては、たとえば水酸化カリウム、水酸化ナトリウム、炭酸ナトリウムなどを用いることができる。
次に、洗浄工程(S230)を実施する。この洗浄工程(S230)では、任意の洗浄方法を利用できる。たとえば、洗浄工程(S230)として、純水を用いた純水洗浄を実施してもよい。そして、少なくともCMP工程(S210)中、ポリシング工程(S220)中および洗浄工程(S230)以後の工程では、GaN基板が接触する雰囲気ガス(GaN基板が処理されるクリーンルーム内の雰囲気ガス)について、酸性物質、特に塩素原子の濃度を低く保つことができるようにGaN基板の周囲から雰囲気ガスを排気するとともに、当該雰囲気ガスの循環系統に酸性物質を吸着する吸着剤を配置する。吸着剤としては、たとえば活性炭を用いる。このようにして、雰囲気ガス中の酸性物質、特に塩素原子の濃度を所定値以下(たとえば0.02ppm以下)に保つようにする。この結果、研磨および洗浄後のGaN基板の表面に付着する酸性物質である塩素原子の量を低減できる。なお、ポリシング工程(S220)中においても、GaN基板が接触する雰囲気ガスについて、上述のようにGaN基板の周囲から雰囲気ガスを排気するとともに、当該雰囲気ガスの循環系統に酸性物質を吸着する吸着剤を配置するようにしてもよい。
上述のような工程を実施することにより、図1に示したような、その表面における酸性物質およびシリコン原子の密度が十分小さなGaN基板1を得ることができる。なお加工工程(S200)においては、CMP工程の他にドライエッチング工程によりGaN基板の表面を処理することもできる。ドライエッチング工程はCMP工程に加えて実施することもできる。
次に、図2に示すように、加工工程(S200)により鏡面に仕上げられたGaN基板について、後処理工程(S300)を実施する。この後処理工程(S300)では、たとえばGaN基板の表面上に所定のエピタキシャル成長層を形成する工程(成膜工程)を実施する。この成膜工程の結果、図4に示すようにGaN基板1の表面上にエピタキシャル成長層5が形成されたエピタキシャル層付き基板10を得ることができる。さらに、後処理工程(S300)では、上記エピタキシャル層付き基板10の表面に電極を形成する工程(電極形成工程)、エピ基板10を個々の素子へと分離する分離工程および形成された素子をフレームに接続するといった工程(加工工程)を行なうことにより、発光装置などのデバイスを組立てる組立工程を実施する。
上述した実施の形態と一部重複する部分もあるが、この発明の実施の形態を羅列的に挙げて説明する。この発明に従ったIII族窒化物基板(GaN基板1)の製造方法は、GaN基板1の表面を研磨する研磨工程(CMP工程(S210))と、CMP工程(S210)の後、GaN基板1の表面を洗浄する洗浄工程(S230)とを備える。洗浄工程(S230)後におけるGaN基板1の表面での1cm2当りの酸性物質の原子の個数を2×1014以下に保つように、研磨工程(CMP工程(S210))中および洗浄工程(S230)後にGaN基板1に接触する雰囲気ガスを制御する。具体的には、雰囲気ガス中の酸性物質の濃度を所定値以下に保つように、雰囲気ガス中に活性炭などの酸性物質を吸着する吸着部材を配置する。また、上記CMP工程(S210)中および洗浄工程(S230)後では、雰囲気ガス中の酸性物質の濃度を所定値以下に保つように、排気機構を設けてもよい。CMP工程(S210)においては、化学機械研磨法によりGaN基板1の表面を研磨する。化学機械研磨法において用いられる研磨液には界面活性剤と酸とが含まれている。
このようにすれば、上記雰囲気ガスから酸性物質を除去するように当該雰囲気ガスを制御するので、雰囲気ガスからCMP工程中や洗浄工程後のGaN基板1の表面に酸性物質が付着する可能性を低減できる。また、CMP工程(S210)において上記のような研磨液を用いることにより、CMP工程(S210)後におけるGaN基板1の表面に、研磨液中のSi含有物質が付着する可能性を低減できる。このため、GaN基板1の表面におけるSi含有物質、すなわちシリコン原子の密度を低くすることができる。
上記CMP工程(S210)において、研磨液にはさらに酸化剤が含まれていてもよい。この場合、研磨工程における研磨レートを向上させることができる。
また、研磨液に含まれる酸は有機酸であってもよい。また、当該有機酸は2価以上のカルボン酸であってもよい。この場合、研磨工程における研磨レートを向上させることができるとともに、研磨液に含まれる酸に起因して当該基板の表面に異物が付着する可能性を低減できる。
上記GaN基板の製造方法は、CMP工程(S210)の後、洗浄工程(S230)に先立って、GaN基板1の表面を酸性溶液またはアルカリ性溶液を用いてポリシングする工程(ポリシング工程(S220))をさらに備えていてもよい。また、当該ポリシング工程(S220)においては、GaN基板1の表面を、酸性溶液を用いてポリシングする工程と、アルカリ性溶液を用いてポリシング工程との両方を順番に実施してもよいし、酸性溶液を用いたポリシング工程および/またはアルカリ性溶液を用いたポリシング工程を複数回繰返してもよい。この場合、洗浄工程に先立ってGaN基板1の表面から異物をポリシングにより除去できるので、洗浄工程(S230)後に当該GaN基板1表面での異物の残存という問題の発生確率を低減できる。また、酸性物質についてもポリシング工程により洗浄工程前に減少させることができるので、洗浄工程後の存在量を低減することができる。
また、CMP工程の他にドライエッチング処理を行なうことができるが、上記ドライエッチングとしては、RIE(反応性イオンエッチング)、ICP(誘導結合プラズマ)-RIE、ECR(電子サイクロトロン共鳴)-RIE、CAIBE(化学アシストイオンビームエッチング)、RIBE(反応性イオンビームエッチング)などが挙げられる。
この発明に従ったエピタキシャル層付き基板の製造方法は、上記GaN基板の製造方法を実施する(または上記III族窒化物基板としてのGaN基板1を準備する)基板準備工程(図2の加工工程(S200))と、加工工程(S200)により得られたIII族窒化物基板の表面上にエピタキシャル成長層を形成する工程(後処理工程(S300)に含まれる成膜工程)とを備える。このようにすれば、GaN基板1の表面3上に良好な品質のエピタキシャル成長層5を形成できる。
この発明に従った半導体素子の製造方法は、上記エピタキシャル層付き基板の製造方法を実施するエピタキシャル層付き基板準備工程(加工工程(S200)および成膜工程)と、エピタキシャル層付き基板準備工程により得られたエピタキシャル層付き基板10に(後処理工程(S300)に含まれる)電極形成工程および加工工程を実施することにより、半導体素子を形成する工程(後処理工程(S300)における成膜工程以後の工程)とを備える。このようにすれば、優れた品質のエピタキシャル成長層5を備えるエピタキシャル層付き基板10を用いて半導体素子を形成できるので、エピタキシャル成長層5の品質不良に起因する半導体素子の不良発生の確率を低減できる。
また、この発明に従ったエピタキシャル層付き基板10は、図4に示すようにIII族窒化物からなるベース基板としてのGaN基板1と、GaN基板1の表面3上に形成されたエピタキシャル成長層5とを備える。GaN基板1とエピタキシャル成長層5との界面における1cm3当りのシリコン(Si)原子の個数は1×1020以下である。また、この発明に従ったエピタキシャル層付き基板10は、上記した本発明に従ったIII族窒化物基板としてのGaN基板1と、当該GaN基板1の表面上に形成されたエピタキシャル成長層とを備える。
このように構成されたエピタキシャル層付き基板10では、GaN基板1表面でのシリコン原子の個数が少なく保たれた状態でエピタキシャル成長層5が形成されているので、当該エピタキシャル成長層5の品質を良好なものとすることができる。このため、上記エピタキシャル層付き基板10を用いてたとえば発光素子を形成した場合に、エピタキシャル成長層5の品質不良に起因して素子が不良品になるといった問題の発生を抑制できる。
また、上記エピタキシャル層付き基板において、GaN基板1とエピタキシャル成長層5との界面における1cm3当りのシリコン(Si)原子の個数は1×1019以下であってもよい。この場合、エピタキシャル成長層5の品質をより優れたものとすることができる。なお、GaN基板1とエピタキシャル成長層5との界面における1cm3当りのシリコン(Si)原子の個数(Si原子の密度)は、SIMS(二次イオン質量分析法)を用いて測定することができる。たとえば、測定装置はCAMECA社製のセクター磁場型SIMS装置を用い、測定条件として1次イオンにCsを用いて測定することができる。
本発明の効果を確認するために、以下のような実験を行なった。
(試料の準備)
本発明の実施例の試料として実施例1〜13の試料を、また、比較例として比較例1〜4の試料を準備した。具体的には、実施例1〜13および比較例1〜4となるべきGaN基板を準備した。当該GaN基板はすべて円板状であって、サイズが直径50mmであって厚みが0.5mmとした。これらのGaN基板については、あらかじめ基板表面に対してダイヤモンド砥粒を用いたラッピングを行なった。このラッピングに用いた砥粒としては、平均直径が6μm、2μm、0.5μmのものを準備し、直径の大きい砥粒から小さい砥粒へと段階的に砥粒の径を小さくしながらラッピングを行なった。さらに、当該ラッピングの後、アルミナ砥粒を用いたポリシングを行なった。アルミナ砥粒としては、平均直径が0.5μmの物を用いた。このようにして、GaN基板の試料の表面状態についての前処理を行なった。
(試料に対する研磨加工)
上記のように準備されたGaN基板について、クリーンルーム内で以下のような加工を行なった。なお、クリーンルーム内に設置された研磨装置内の雰囲気ガスについて酸性物質、特に塩素原子の濃度を十分低くしておくため、GaN基板が配置された処理室内部からは雰囲気ガスを排気可能になっている。排気風速は0.6m/sとした。そして、当該研磨装置内において、実施例1〜8、11〜13となるべきGaN基板について、その表面をCMP法により研磨した。実施例1〜8についての研磨において用いた研磨液は、表1に示すように、砥粒としてSiO2を含む。また、実施例11〜13の研磨において用いた研磨液は、各実施例についてそれぞれ砥粒としてZrO2、Cr23、Fe23を含む。また、研磨液はpH調整を行なうための酸として塩酸、リンゴ酸またはクエン酸を含む。これらの酸を添加することにより、研磨液のpHは2以上4以下程度になっている。また、研磨液には界面活性剤としてポリアクリル酸ナトリウムが0.05質量%だけ添加されている。また、実施例2、5、6、10〜13については、使用する研磨液に酸化剤としてトリクロロイソシアヌル酸(TCIA)が0.1質量%だけ添加されている。実施例1、7には、次亜塩素酸が添加されている。実施例3にはジクロロイソシアヌル酸ナトリウム(Na−DCIA)が添加されている。なお、実施例4、8については酸化剤が添加されていない研磨液を用いた。そして、研磨工程の後、純水洗浄を行なうことにより、表面が鏡面仕上げされたGaN基板を得た。このGaN基板について、後述するように表面のSi濃度、塩素濃度、表面粗さ、ヘイズレベル、および加工変質層の厚みを測定した。
また、実施例9については、ドライエッチング(DE)という手法でGaN基板を加工することにより、表面のSi濃度などを測定するための試料であるGaN基板を準備した。当該加工のドライエッチングは平行平板式のRIE装置を用いた。プロセス条件としては、エッチングガスにCl2ガスとBCl3ガスを使用し、Cl2ガス流量は25sccm(sccm:標準状態のガスが1分間に1cm3流れる流量の単位をいう、以下同じ)、BCl3ガス流量は25sccm、圧力は2.66Pa、RFパワーは200Wとした。
また、実施例10については、実施例1と同様のCMP法による研磨を行なった後、ポリシング(洗浄ポリッシュ)を行なった。当該ポリシングにおいては、ポリシング液としてクエン酸を0.3質量%、TCIAを0.1質量%含む溶液を用いた。その後、実施例1〜9と同様に洗浄工程を行なうことによって表面のSi濃度などを測定するための試料であるGaN基板を準備した。
また、比較例1〜4についても、それぞれCMP法を用いてGaN基板の表面を研磨した。ただし、比較例1については研磨液としてSiOからなる砥粒とpH調整のための塩酸とを含むものを用いた。また、比較例2については、研磨液として、SiOからなる砥粒と、pH調整のためのリンゴ酸と、界面活性剤(ポリアクリル酸ナトリウム)と酸化剤(TCIA)とを含むものを用いた。また、比較例3については、研磨液として、ダイヤモンド砥粒と、pH調整のためのリンゴ酸と、界面活性剤(ポリアクリル酸ナトリウム)と酸化剤(TCIA)とを含むものを用いた。また、比較例4については、研磨液として、SiCからなる砥粒と、pH調整のためのリンゴ酸と、界面活性剤(ポリアクリル酸ナトリウム)と酸化剤(TCIA)とを含むものを用いた。なお、界面活性剤および酸化剤の含有率はそれぞれ0.3質量%、0.1質量%であった。
そして、比較例1〜4について、実施例1〜8、11〜13と同様に研磨工程後に純水洗浄を行なうことで、表面のSi濃度などを測定するための試料であるGaN基板を準備した。
なお、上述した加工工程から後述する測定を行なっている間、実施例1〜13および比較例1、3、4については装置内の雰囲気ガスが排気されていたが、比較例2については排気を行なわなかった。
(基板表面の測定)
上述のように準備した実施例1〜13および比較例1〜4の試料(GaN基板)について、基板特性の測定を行なった。具体的には、鏡面仕上げされた表面のシリコン(Si)濃度、塩素(Cl)濃度、表面粗さ、ヘイズレベルおよび加工変質層の厚みを測定した。その結果を表1に示す。
Figure 0004341721
なお、Si濃度およびCl濃度については、全反射蛍光X線分析装置(TXRF)を用いて、基板表面の中央部で1cm2当りの原子の個数を調べ、その値を表1に示した。また、表面粗さは、基板表面の5箇所で測定し、その平均値を表1に示した。また、ヘイズレベルはTencor社製SURFSCAN4500を用いて測定した。また、加工変質層の厚みは、TEMを用いてGaN基板の結晶格子の歪を観察することにより評価した。
表1から分かるように、CMP法で用いた研磨液に塩酸やクエン酸などの酸と界面活性剤とが含有されている実施例1〜8は、研磨液に界面活性剤が含まれていなかった比較例1よりSi濃度が極めて低くなっている。また、実施例1〜8の中でも、研磨液中の酸としてリンゴ酸やクエン酸を用いた実施例5〜8について、特にSi濃度が低下していることが分かる。なお、CMP法で用いた研磨液の砥粒としてSiO2やSiC以外の砥粒(元素としてSiを含まない砥粒)を用いた実施例11〜13および比較例3では、いずれも基板表面からSiは検出されなかった。
また、処理時の雰囲気については、排気を行なっていた試料はいずれもCl濃度、表面粗さおよびヘイズレベルの値が小さくなっているのに対して、排気を行なわなかった比較例2はCl濃度、表面粗さおよびヘイズレベルの値が相対的に大きくなっていることが分かる。また、実施例1〜13の加工変質層の厚みは、いずれも比較例3、4における加工変質層の厚みより薄くなっている。特に、砥粒としてSiO2またはFe23を用いた実施例1〜10、13では、加工変質層が検出されなかった。なお、実施例11、12については、加工変質層が検出されたが、その厚みは比較例3、4における加工変質層の厚みに比べて十分薄くなっていた。
また、研磨液に酸化剤を含む実施例1〜3、5〜7、11〜13は、研磨液に酸化剤を含まなかった実施例4、8より研磨工程での除去速度が大きくなっていることも分かる。
(発光素子の作成)
上述のように加工された実施例1〜13、比較例1〜4の試料(GaN基板)に対して、その表面上に複数のエピタキシャル成長層を形成し、さらに電極の形成や個々のチップへの分割、当該チップのリードフレームへの実装などを行なって発光素子(LED)を作成した。なお、GaN基板の表面上に形成されたエピタキシャル成長層は、具体的にはn型半導体層としての厚さ1μmのn型GaN層(ドーパント:Si)および厚さ150nmのn型Al0.1Ga0.9N層(ドーパント:Si)、発光層、p型半導体層としての厚さ20nmのp型Al0.2Ga0.8N層(ドーパント:Mg)および厚さ150nmのp型GaN層(ドーパント:Mg)という構成であった。ここで、発光層は、厚さ10nmのGaN層で形成される障壁層の4層と、厚さ3nmのGa0.85In0.15N層で形成される井戸層の3層とが交互に積層された多重量子井戸構造とした。
また、基板の裏面側に第1の電極として、厚さ200nmのTi層、厚さ1000nmのAl層、厚さ200nmのTi層、厚さ2000nmのAu層から形成される積層構造を形成し、窒素雰囲気中で加熱することにより、直径100μmのn側電極を形成した。一方、上記p型GaN層上に第2の電極として、厚さ4nmのNi層、厚さ4nmのAu層から形成される積層構造を形成し、不活性ガス雰囲気中で加熱することにより、p側電極を形成した。上記積層体(GaN基板に上述のようなエピタキシャル成長層、n側電極およびp側電極を形成したもの)を400μm角にチップ化した後に、上記p側電極をAuSnで形成されたはんだ層で導電体にボンディングした。さらに、上記n側電極と導電体とをワイヤでボンディングして、発光デバイスとしての構成を有する半導体素子を得た。
(エピタキシャル成長層についての測定)
上述のように準備した実施例1〜13、比較例1〜4のGaN基板表面に形成されたエピタキシャル成長層の表面粗さを、上述したGaN基板の表面粗さと同様の手法により測定した。その結果も表1に示されている。表1からも分かるように、実施例1〜13においては、比較例1〜4よりエピタキシャル成長層の表面粗さが小さくなっている。
基板とエピタキシャル層界面のSi濃度をSIMSにより測定した。実施例1、実施例5、実施例10、実施例13、比較例1について、それぞれ1×1020/cm3、1×1019/cm3、1×1018/cm3、1×1017/cm3、5×1020/cm3となった。実施例1、5、10、13については、比較例1よりも界面のシリコン濃度が小さくなっている。
(発光強度の測定)
上述のように準備した実施例1〜13、比較例1〜4の発光素子について、発光強度を測定した。その結果も表1に示されている。表1から分かるように、比較例1〜4の発光素子では発光自体が起きなかった一方で、実施例1〜13の発光素子ではエピタキシャル成長層における発光層にて発光を確認できた。なお、発光強度の測定方法としては、各試料としての発光素子を積分球内に搭載した後、所定の電流(20mA)を当該発光素子に印加し、集光されたディテクタから出力される光出力値を測定した。
上記において、本発明の実施の形態および実施例について説明を行なったが、上記に開示された本発明の実施の形態および実施例は、あくまで例示であって、本発明の範囲はこれら発明の実施の形態に限定されない。本発明の範囲は、請求の範囲の記載によって示され、さらに請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものである。
この発明は、発光素子やパワーデバイスなどに用いられるIII族窒化物基板、当該III族窒化物基板を用いたエピタキシャル層付き基板やこれらの製造方法に特に有利に適用される。

Claims (20)

  1. 表面(3)の1cm2当りの塩素原子の個数が2×1014以下であり、かつ、前記表面(3)の1cm2当りのシリコン原子の個数が3×1013以下であることを特徴とする、GaN基板(1)。
  2. 表面粗さがRaで1nm以下である、請求項1に記載のGaN基板(1)。
  3. 前記表面(3)に形成された加工変質層の厚さが50nm以下である、請求項1に記載のGaN基板(1)。
  4. 表面(3)の1cm2当りの塩素原子の個数が2×1014以下であり、かつ、前記表面(3)のヘイズレベルは5ppm以下であることを特徴とする、GaN基板(1)。
  5. 表面粗さがRaで1nm以下である、請求項に記載のGaN基板(1)。
  6. 前記表面(3)に形成された加工変質層の厚さが50nm以下である、請求項に記載のGaN基板(1)。
  7. III族窒化物基板の表面を研磨する研磨工程(S210)と、
    前記研磨工程(S210)の後、前記III族窒化物基板の表面を洗浄する洗浄工程(S230)とを備え、
    前記洗浄工程(S230)後における前記III族窒化物基板の前記表面での1cm2当りの塩素原子の個数を2×1014以下に保つように、前記研磨工程(S210)中および前記洗浄工程(S230)後に前記III族窒化基板に接触する雰囲気ガスを制御し、
    前記研磨工程(S210)においては、前記III族窒化物基板の前記表面の表面粗さがRaで1nm以下となるように化学機械研磨法により前記III族窒化物基板の表面を研磨し、
    前記化学機械研磨法において用いられる研磨液には界面活性剤と酸とが含まれている、III族窒化物基板の製造方法。
  8. 前記研磨液にはさらに酸化剤が含まれている、請求項に記載のIII族窒化物基板の製造方法。
  9. 前記研磨液に含まれる酸が有機酸である、請求項に記載のIII族窒化物基板の製造方法。
  10. 前記有機酸は2価以上のカルボン酸である、請求項に記載のIII族窒化物基板の製造方法。
  11. 前記研磨工程の後、前記洗浄工程に先立って、前記III族窒化物基板の表面を酸性溶液またはアルカリ性溶液を用いてポリシングする工程をさらに備える、請求項に記載のIII族窒化物基板の製造方法。
  12. 塩素系ガスを用いてSi含有雰囲気中でIII族窒化物基板の表面をドライエッチングすることにより、前記表面の1cm2当りの塩素原子の個数を2×1014以下とし、かつ、前記表面の1cm2当りのシリコン原子の個数を3×1013以下とすることを特徴とするIII族窒化物基板の製造方法。
  13. 請求項に記載のIII族窒化物基板の製造方法を実施する基板準備工程と、
    前記基板準備工程により得られた前記III族窒化物基板の表面上にエピタキシャル成長層を形成する工程(S300)とを備える、エピタキシャル層付き基板の製造方法。
  14. 請求項1に記載のエピタキシャル層付き基板の製造方法を実施するエピタキシャル層付き基板準備工程と、
    前記エピタキシャル層付き基板準備工程により得られたエピタキシャル層付き基板に電極形成工程および加工工程を実施することにより、半導体素子を形成する工程(S300)とを備える、半導体素子の製造方法。
  15. 請求項1に記載のIII族窒化物基板の製造方法を実施する基板準備工程と、
    前記基板準備工程により得られた前記III族窒化物基板の表面上にエピタキシャル成長層を形成する工程(S300)とを備える、エピタキシャル層付き基板の製造方法。
  16. 請求項15に記載のエピタキシャル層付き基板の製造方法を実施するエピタキシャル層付き基板準備工程と、
    前記エピタキシャル層付き基板準備工程により得られたエピタキシャル層付き基板に電極形成工程および加工工程を実施することにより、半導体素子を形成する工程(S300)とを備える、半導体素子の製造方法。
  17. 請求項に記載のGaNを準備する基板準備工程と、
    前記基板準備工程により準備されたGaN基板の表面上にエピタキシャル成長層を形成する工程(S300)とを備える、エピタキシャル層付き基板の製造方法。
  18. 請求項17に記載のエピタキシャル層付き基板の製造方法を実施するエピタキシャル層付き基板準備工程と、
    前記エピタキシャル層付き基板準備工程により得られたエピタキシャル層付き基板に電極形成工程および加工工程を実施することにより、半導体素子を形成する工程(S300)とを備える、半導体素子の製造方法。
  19. 請求項に記載のGaN基板を準備する基板準備工程と、
    前記基板準備工程により準備されたGaN基板の表面上にエピタキシャル成長層を形成する工程(S300)とを備える、エピタキシャル層付き基板の製造方法。
  20. 請求項19に記載のエピタキシャル層付き基板の製造方法を実施するエピタキシャル層付き基板準備工程と、
    前記エピタキシャル層付き基板準備工程により得られたエピタキシャル層付き基板に電極形成工程および加工工程を実施することにより、半導体素子を形成する工程(S300)とを備える、半導体素子の製造方法。
JP2008539751A 2006-10-19 2007-10-09 GaN基板、III族窒化物基板の製造方法、エピタキシャル層付き基板の製造方法および半導体素子の製造方法 Active JP4341721B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006284488 2006-10-19
JP2006284488 2006-10-19
PCT/JP2007/069661 WO2008047627A1 (fr) 2006-10-19 2007-10-09 Substrat à base de nitrure d'élément du groupe iii, substrat présentant une couche épitaxiale, procédé de fabrication de ces substrats et procédé de fabrication d'un élément semiconducteur

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009118910A Division JP2009200523A (ja) 2006-10-19 2009-05-15 エピタキシャル層付き基板、半導体素子およびこれらの製造方法

Publications (2)

Publication Number Publication Date
JP4341721B2 true JP4341721B2 (ja) 2009-10-07
JPWO2008047627A1 JPWO2008047627A1 (ja) 2010-02-25

Family

ID=39313866

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008539751A Active JP4341721B2 (ja) 2006-10-19 2007-10-09 GaN基板、III族窒化物基板の製造方法、エピタキシャル層付き基板の製造方法および半導体素子の製造方法
JP2009118910A Pending JP2009200523A (ja) 2006-10-19 2009-05-15 エピタキシャル層付き基板、半導体素子およびこれらの製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2009118910A Pending JP2009200523A (ja) 2006-10-19 2009-05-15 エピタキシャル層付き基板、半導体素子およびこれらの製造方法

Country Status (7)

Country Link
US (3) US7901960B2 (ja)
EP (1) EP2080823B1 (ja)
JP (2) JP4341721B2 (ja)
KR (1) KR101308328B1 (ja)
CN (2) CN103014866B (ja)
TW (2) TWI535900B (ja)
WO (1) WO2008047627A1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008010835A (ja) 2006-05-31 2008-01-17 Sumitomo Electric Ind Ltd 窒化物結晶の表面処理方法、窒化物結晶基板、エピタキシャル層付窒化物結晶基板および半導体デバイス、ならびにエピタキシャル層付窒化物結晶基板および半導体デバイスの製造方法
JP2009272380A (ja) * 2008-05-01 2009-11-19 Sumitomo Electric Ind Ltd Iii族窒化物結晶およびその表面処理方法、iii族窒化物積層体およびその製造方法、ならびにiii族窒化物半導体デバイスおよびその製造方法
US8847249B2 (en) 2008-06-16 2014-09-30 Soraa, Inc. Solid-state optical device having enhanced indium content in active regions
JP4305574B1 (ja) 2009-01-14 2009-07-29 住友電気工業株式会社 Iii族窒化物基板、それを備える半導体デバイス、及び、表面処理されたiii族窒化物基板を製造する方法
JP4333820B1 (ja) * 2009-01-19 2009-09-16 住友電気工業株式会社 化合物半導体基板
US9583678B2 (en) 2009-09-18 2017-02-28 Soraa, Inc. High-performance LED fabrication
JP5365454B2 (ja) 2009-09-30 2013-12-11 住友電気工業株式会社 Iii族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
JP4513927B1 (ja) * 2009-09-30 2010-07-28 住友電気工業株式会社 Iii族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
US9236530B2 (en) 2011-04-01 2016-01-12 Soraa, Inc. Miscut bulk substrates
US8686431B2 (en) 2011-08-22 2014-04-01 Soraa, Inc. Gallium and nitrogen containing trilateral configuration for optical devices
US9646827B1 (en) * 2011-08-23 2017-05-09 Soraa, Inc. Method for smoothing surface of a substrate containing gallium and nitrogen
JP5767141B2 (ja) * 2012-03-02 2015-08-19 株式会社サイオクス 窒化ガリウム基板およびそれを用いた光デバイス
JP5668769B2 (ja) * 2013-03-08 2015-02-12 住友電気工業株式会社 Iii族窒化物結晶およびその表面処理方法、iii族窒化物積層体およびその製造方法、ならびにiii族窒化物半導体デバイスおよびその製造方法
US9604765B2 (en) 2013-03-14 2017-03-28 Ahhmigo, Llc Locking cap device and methods
JP5648726B2 (ja) * 2013-09-11 2015-01-07 住友電気工業株式会社 GaN基板及びその製造方法、エピタキシャル基板、並びに、半導体デバイス
JP5696767B2 (ja) * 2013-11-22 2015-04-08 三菱化学株式会社 自立基板、およびその製造方法
CN105814244B (zh) * 2013-12-20 2018-06-29 日本碍子株式会社 包含氮化镓层的基板及其制造方法
JP2017005050A (ja) * 2015-06-08 2017-01-05 信越化学工業株式会社 研磨組成物及びその製造方法並びに研磨方法
CN105385359B (zh) * 2015-12-17 2018-07-13 常州时创能源科技有限公司 晶体硅酸性抛光液的添加剂及其应用
JPWO2017163847A1 (ja) 2016-03-25 2019-02-07 株式会社フジミインコーポレーテッド 研磨用組成物ならびに研磨方法および半導体基板の製造方法
JP7033498B2 (ja) 2018-05-18 2022-03-10 株式会社東芝 半導体素子及びその製造方法
JP6951301B2 (ja) 2018-07-23 2021-10-20 株式会社東芝 半導体装置及びその製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100232170B1 (ko) * 1991-01-19 1999-12-01 김영환 반도체 소자의 에피택셜 성장공정
JP3183335B2 (ja) 1997-12-26 2001-07-09 住友電気工業株式会社 積層体及び半導体基板の製造方法
JP3680556B2 (ja) 1998-06-03 2005-08-10 日立電線株式会社 GaAsウエハの研磨方法
JP4282173B2 (ja) * 1999-09-03 2009-06-17 シャープ株式会社 窒素化合物半導体発光素子およびその製造方法
US6447604B1 (en) * 2000-03-13 2002-09-10 Advanced Technology Materials, Inc. Method for achieving improved epitaxy quality (surface texture and defect density) on free-standing (aluminum, indium, gallium) nitride ((al,in,ga)n) substrates for opto-electronic and electronic devices
JP3670927B2 (ja) 2000-03-31 2005-07-13 三洋電機株式会社 窒化物系半導体発光素子
JP2001322899A (ja) * 2000-05-11 2001-11-20 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体基板及びその製造方法
CN1197930C (zh) * 2000-07-19 2005-04-20 花王株式会社 抛光液组合物
JP3994640B2 (ja) * 2000-07-24 2007-10-24 松下電器産業株式会社 窒化ガリウム系化合物半導体成長用基板の洗浄方法
US6488767B1 (en) * 2001-06-08 2002-12-03 Advanced Technology Materials, Inc. High surface quality GaN wafer and method of fabricating same
JP3801125B2 (ja) * 2001-10-09 2006-07-26 住友電気工業株式会社 単結晶窒化ガリウム基板と単結晶窒化ガリウムの結晶成長方法および単結晶窒化ガリウム基板の製造方法
JP4794799B2 (ja) 2002-08-28 2011-10-19 日本碍子株式会社 エピタキシャル基板及び半導体積層構造
JP2004186493A (ja) * 2002-12-04 2004-07-02 Matsushita Electric Ind Co Ltd 化学的機械研磨方法及び化学的機械研磨装置
US7125801B2 (en) 2003-08-06 2006-10-24 Matsushita Electric Industrial Co., Ltd. Method of manufacturing Group III nitride crystal substrate, etchant used in the method, Group III nitride crystal substrate, and semiconductor device including the same
JP4486435B2 (ja) * 2003-08-06 2010-06-23 パナソニック株式会社 Iii族窒化物結晶基板の製造方法、それに用いるエッチング液
CN100552888C (zh) 2003-10-27 2009-10-21 住友电气工业株式会社 氮化镓半导体衬底及其制造方法
JPWO2005090650A1 (ja) * 2004-03-19 2008-02-07 日鉱金属株式会社 化合物半導体基板
JP2006016249A (ja) * 2004-07-01 2006-01-19 Sumitomo Electric Ind Ltd AlxGayIn1−x−yN基板とAlxGayIn1−x−yN基板の洗浄方法
TWI408263B (zh) * 2004-07-01 2013-09-11 Sumitomo Electric Industries AlxGayIn1-x-yN基板、AlxGayIn1-x-yN基板之清潔方法、AlN基板及AlN基板之清潔方法
JP4752214B2 (ja) * 2004-08-20 2011-08-17 住友電気工業株式会社 エピタキシャル層形成用AlN結晶の表面処理方法
US8283694B2 (en) * 2006-10-19 2012-10-09 Sumitomo Electric Industries, Ltd. GaN substrate, epitaxial layer-provided substrate, methods of manufacturing the same, and method of manufacturing semiconductor device

Also Published As

Publication number Publication date
JP2009200523A (ja) 2009-09-03
EP2080823A1 (en) 2009-07-22
CN103014866B (zh) 2016-01-20
CN103014866A (zh) 2013-04-03
US20120094473A1 (en) 2012-04-19
EP2080823A4 (en) 2010-09-29
JPWO2008047627A1 (ja) 2010-02-25
WO2008047627A1 (fr) 2008-04-24
US8101968B2 (en) 2012-01-24
EP2080823B1 (en) 2020-03-25
KR20090066300A (ko) 2009-06-23
KR101308328B1 (ko) 2013-09-17
TWI535900B (zh) 2016-06-01
US20110133207A1 (en) 2011-06-09
TW201402887A (zh) 2014-01-16
TW200831723A (en) 2008-08-01
TWI412637B (zh) 2013-10-21
CN101553605B (zh) 2012-12-12
US20100187540A1 (en) 2010-07-29
CN101553605A (zh) 2009-10-07
US7901960B2 (en) 2011-03-08

Similar Documents

Publication Publication Date Title
JP4341721B2 (ja) GaN基板、III族窒化物基板の製造方法、エピタキシャル層付き基板の製造方法および半導体素子の製造方法
TWI463537B (zh) A compound semiconductor substrate, a semiconductor device, and a method for manufacturing the same
JP5365454B2 (ja) Iii族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
US20120135549A1 (en) Method of Processing Gallium-Nitride Semiconductor Substrates
JP2011077382A (ja) Iii族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
JP2007103457A (ja) ポリシングスラリー、iii族窒化物結晶の表面処理方法、iii族窒化物結晶基板、エピタキシャル層付iii族窒化物結晶基板、半導体デバイスおよびその製造方法
US8283694B2 (en) GaN substrate, epitaxial layer-provided substrate, methods of manufacturing the same, and method of manufacturing semiconductor device
JP4872246B2 (ja) 半絶縁性GaAs基板及びエピタキシャル基板
JP2009137776A (ja) GaAs半導体基板およびその製造方法、ならびにIII−V族化合物半導体デバイスおよびその製造方法
JP2008166393A (ja) Iii族窒化物半導体発光素子の製造方法
JP5636642B2 (ja) 化合物半導体基板
JP6421505B2 (ja) サファイア基板の製造方法
WO2018066289A1 (ja) 半導体素子用基板、エッチング方法、及びエッチング液
JP5418922B2 (ja) 化合物半導体基板、エピタキシャル基板、化合物半導体基板の製造方法及びエピタキシャル基板の製造方法
JP5648726B2 (ja) GaN基板及びその製造方法、エピタキシャル基板、並びに、半導体デバイス
JP2007129252A (ja) 窒化物系半導体素子の製造方法
JP2006134906A (ja) シリコンウェーハ保管方法
JP2015053482A (ja) Iii族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
JP2010166017A (ja) 化合物半導体基板及び半導体デバイス

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090616

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090629

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4341721

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130717

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350