JPWO2005090650A1 - 化合物半導体基板 - Google Patents

化合物半導体基板 Download PDF

Info

Publication number
JPWO2005090650A1
JPWO2005090650A1 JP2006511134A JP2006511134A JPWO2005090650A1 JP WO2005090650 A1 JPWO2005090650 A1 JP WO2005090650A1 JP 2006511134 A JP2006511134 A JP 2006511134A JP 2006511134 A JP2006511134 A JP 2006511134A JP WO2005090650 A1 JPWO2005090650 A1 JP WO2005090650A1
Authority
JP
Japan
Prior art keywords
substrate
haze
epitaxial layer
angle
ppm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006511134A
Other languages
English (en)
Inventor
鈴木 健二
健二 鈴木
立一 平野
立一 平野
中村 正志
正志 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Mining Holdings Inc
Original Assignee
Nippon Mining and Metals Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Mining and Metals Co Ltd filed Critical Nippon Mining and Metals Co Ltd
Publication of JPWO2005090650A1 publication Critical patent/JPWO2005090650A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02387Group 13/15 materials
    • H01L21/02392Phosphides

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

エピタキシャル層の表面状態をマイクロラフネスのレベルで改善できるエピタキシャル成長用基板を提供する。エピタキシャル成長用基板において、基板表面に所定の光源から光を入射させたときに得られる散乱光の強度を前記光源からの入射光の強度で割った値をヘイズと定義したときに、ヘイズが基板の有効利用領域全域にわたって2ppm以下で、オフアングルが0.05〜0.10°となるようにした。

Description

本発明は、化合物半導体層を気相成長させるための成長用基板に関し、特に、表面モホロジーが良好であるとともに、表面のマイクロラフネスが所定値以下の化合物半導体層を成長させる技術に関する。
従来、発光素子や受光素子等の半導体素子の用途には、InP基板上にInP等のIII−V族系化合物半導体層をエピタキシャル成長させた半導体ウェハが広く用いられている。この化合物半導体のエピタキシャル層は、例えば、有機金属気相成長法(以下、MOCVD法と称する)により形成される。
このMOCVD法により上述したIII−V族系化合物半導体層をエピタキシャル成長させた場合、エピタキシャル層の表面にヒロックとよばれる微小な凸状の欠陥や、オレンジピールとよばれるシワ状の欠陥が発生してしまい、エピタキシャル層の表面モホロジーが劣化するという問題があった。そこで、エピタキシャル層の表面モホロジーを改善するための種々の技術が提案されている。
例えば、特許文献1では、MOCVD法によるエピタキシャル成長用基板として、面方位を<100>方向から角度で0.1〜0.2°傾けたウェハを用い、かつ基板温度を600℃以上700℃以下の条件でエピタキシャル成長させる方法が提案されており、エピタキシャル層の表面におけるヒロック(特許文献1においては涙状欠陥と称している)を著しく低減させることに成功している。
さらに、特許文献2では、基板の面方位の傾斜角(以下、オフアングルと称する)が大きくなった場合にオレンジピールが発生するのを防止するために、基板のオフアングルの範囲を、成長速度と基板温度の関数により規定したエピタキシャル成長方法が提案されている。これにより、エピタキシャル層表面に生じるヒロックを大幅に低減できるとともに、オレンジピールの発生を防止することにも成功している。
また、特許文献3では、基板の欠陥密度(転位密度)も考慮に入れて基板のオフアングルを規定する方法が提案されている。具体的には、InP基板上に化合物半導体の薄膜を気相エピタキシャル成長させる際に、<100>からのオフアングルθ(°)が、θ≧1×10-31/2(D(cm-2):基板の欠陥密度)を満足する基板を使用するようにしている。例えば、基板の欠陥密度Dが1000cm-2の場合はオフアングルθ≧0.03である基板を使用し、10000cm-2の場合はオフアングルθ≧0.10である基板を使用することとなる。
特許第1975143号公報 特許第2750331号公報 特許第3129112号公報
上述したように、従来はオフアングルと転位密度を規定した半導体基板を用い、さらに所定の成長条件で気相成長させることにより表面モホロジーが良好で実用的なエピタキシャル層を成長させることができていた。
一方、半導体デバイスの高集積化、高機能化の要求に伴い、エピタキシャル層の表面状態の品質は益々重要視されるため、表面状態のより詳細かつ正確な評価が必要になると考えられる。例えば、上述した涙状欠陥等の表面モホロジーはノマルスキー顕微鏡等で観察されるものであるが、このような方法では観察できない表面状態も含めてエピタキシャル層を評価するのが望ましいと考えられる。つまり、実際のエピタキシャル層表面は上記ノマルスキー顕微鏡で観察しうる欠陥が皆無でも表面が完全になめらかというわけではなく、少なくともマイクロスケールレベルでの起伏(以下、マイクロラフネスと称する)が存在するため、このマイクロラフネスも考慮してエピタキシャル層の表面状態を評価するのが望ましい。
そこで、本発明は、従来は特に重要視されていなかったエピタキシャル層表面のマイクロラフネスに着目し、エピタキシャル層の表面状態をマイクロラフネスのレベルで改善できる技術を提供することを目的とする。
従来より、半導体ウェハの製造工程において、ウェハ面上に付着した異物等の欠陥を検査する作業が行われている。一般に、ウェハ表面の欠陥検査にはウェハ表面にレーザ光を照射して散乱光を光検出器によって検出する表面異物検査装置が用いられており、例えば、KLA−Tencor社製のSurfscan6220が代表的である。
図1にSurfscan6220の原理図を示す。Surfscan6220では、所定の位置に配置されたウェハに光源Lからレーザを照射し、基板の表面状態によっては光が入射点から散乱するので、この散乱光を収集して低ノイズ光電子増倍管(PMT:Photo-Multiplier Tube)で増幅し、PMTで増幅された散乱信号に基づいてウェハの表面状態を分析する。また、ウェハ搬送軸方向Yに一定の速度で搬送するとともに、所定の光源をレーザスイープ軸方向Xに往復移動させながら、レーザビームを照射することにより、基板全体をサンプリングすることができる。
光源Lをレーザスイープ軸方向Xに走査したときのウェハ表面からの散乱信号を図2に示す。図2に示すように、設定したしきい値以上の散乱信号が得られたときにその部分を異物として検出する。このようにしてSurfScan6220では散乱信号の強度で異物を検出できる他、散乱信号のバックグラウンドの高さ(散乱光強度)を入射光強度で割った値(散乱光強度/入射光強度(ppm))で定義されるヘイズを測定することができ、このヘイズによりウェハ表面のマイクロラフネスを評価することができる。例えば、ヘイズが大きくなるとそれだけウェハ表面のマイクロラフネスが大きく、表面状態が悪いということになる。
ここで、エピタキシャル層表面について考えると、エピタキシャル層の表面に涙状欠陥等の異常が生じている場合には、当然表面の起伏が大きくなるのでエピタキシャル層表面のヘイズが大きくなると予想される。また、エピタキシャル層表面に涙状欠陥等の異常表面モホロジーが観察されない場合であっても、半導体デバイスの性能に悪影響を及ぼす程度のマイクロラフネスが存在することはあり得る。このような場合に、エピタキシャル層表面のヘイズを測定することで表面をマイクロラフネスのレベルで評価することができる。
そこで、本発明者等は、半導体デバイスの高集積化、高機能化に伴い、エピタキシャル層の表面状態の品質向上がさらに要求されていることから、エピタキシャル層表面のマイクロラフネスに着目し、具体的にはエピタキシャル層表面のヘイズを2ppm以下とすることを目標とした。これは、ヘイズが2ppm以下であればマイクロラフネスは極めて小さいと考えられ、当然に表面欠陥も発生していないとみなすことができるからである。
具体的には、まず、エピタキシャル成長用の基板表面のマイクロラフネスが該基板上に成長されるエピタキシャル層の表面状態(特にマイクロラフネス)に少なからず影響を与えるのではないかと考え、エピタキシャル成長前の基板表面のヘイズと該基板上に成長させたエピタキシャル層表面のヘイズとの関係を調べた。ここで、ヘイズは上記Surfscan6220により測定され、散乱光強度を入射光強度で割った百万分率で表される。その結果、エピタキシャル層表面のヘイズは、用いた基板表面のヘイズよりも必ず同等又は大きくなることが分かった。これより、エピタキシャル層表面のマイクロラフネスを抑制するためには、表面のヘイズが極力小さい基板を用いなければならないことが明らかとなった。
また、ヘイズが2ppm以下の基板を用いて該基板上にエピタキシャル層を成長させたところ、エピタキシャル層表面のヘイズは2ppm程度の場合もあれば大きく劣化する場合もあることが判明した。そこで、さらに実験を重ね、エピタキシャル層表面のヘイズは基板表面のヘイズだけでなく基板のオフアングルにも依存することを突き止めた。具体的には、ヘイズが2ppm以下でオフアングルが0.05〜0.10°の範囲である基板を用いた場合に、該基板上に成長させたエピタキシャル層表面のヘイズを2ppm以下とすることができた。特に、ヘイズが0.5〜0.8ppmで、オフアングルが0.06〜0.10°の範囲である基板を用いた場合にはエピタキシャル層表面のヘイズを1ppm以下とすることができた。
本発明は上記知見に基づいて完成されたものであり、エピタキシャル層の表面状態をマイクロラフネスのレベルで改善するために、エピタキシャル成長に用いられる基板の表面のヘイズ及びオフアングルを規定するようにしたものである。
すなわち、基板表面に所定の光源から光を入射させたときに得られる散乱光の強度を前記光源からの入射光の強度で割った値をヘイズと定義したときに、ヘイズが基板の有効利用領域全域にわたって2ppm以下であり、オフアングルが0.05〜0.10°であることを特徴とする化合物半導体基板である。望ましくは、基板表面のヘイズを1ppm以下とすることで、該基板上に成長されるエピタキシャル層表面のヘイズをより小さくすることができる。ここで、上記ヘイズは、例えば、KLA−Tencor社製のSurfscan6220を用いて、基板の有効利用領域(面取り部分等の基板周縁部を除く)にわたって測定される値である。
特に、上記化合物半導体基板がInP基板であるときに有効である。また、転位密度が1000/cm2以下、望ましくは500/cm2以下とすることで、エピタキシャル成長後の表面欠陥の発生を効果的に抑制することができ、かつヘイズを2ppm以下にすることができる。
本発明に係る基板を用いてエピタキシャル成長を行うことにより、成長されたエピタキシャル層表面のヘイズは2ppm以下となる。すなわち、マイクロラフネスが非常に小さい極めて良好な表面状態のエピタキシャル層を成長させることができる。したがって、本発明に係る基板上に半導体層をエピタキシャル成長させた半導体素子は、高集積化、高機能化を要求される半導体デバイスの用途に適用することができる。
KLA−Tencor社製のSurfscan6220の原理図である。 光源Lをレーザスイープ軸方向Xに走査したときのウェハ表面からの散乱信号の一例である。 基板のオフアングルと該基板上にエピタキシャル成長されたn−InGaAs層表面のヘイズとの関係を示すグラフである。 基板のオフアングルと該基板上にエピタキシャル成長されたInGaAs層表面のヘイズとの関係を示すグラフである。 InGaAs層表面のヘイズとシート抵抗の関係を示すグラフである。
符号の説明
L 光源
X レーザスイープ軸
Y ウェハ搬送軸
W ウェハ
PMT 低ノイズ光電子増倍管
以下、本発明の好適な実施の形態を図面に基づいて説明する。
実施例1として、基板上に有機金属気相成長法(MOCVD法)によりエピタキシャル層を成長させる場合について説明する。
はじめに、液体封止チョクラルスキー法(Liquid Encapsulated Czochralski;LEC)により転位密度が1000/cm2以下の(100)InP単結晶を作製し、該InP単結晶から切り出してエピタキシャル成長用基板を作製した。そして、このInP単結晶基板の表面を通常の方法により鏡面加工し<100>方向からのオフアングルが0.05〜0.10°である基板を準備した。
上述した基板について、Surfscan6220により表面のヘイズを測定し測定可能領域(有効利用領域)におけるヘイズが0.5〜0.8ppmであるものを選定した。なお、Surfscan6220の光源は30mWアルゴン−イオンレーザで、波長が488nmである。
そして、これらの基板上に有機金属気相成長法により、n−InP層(膜厚1.0μm),n−InGaAs層(膜厚4.0μm),n−InP層(膜厚2.0μm),及びn−InGaAs層(膜厚0.1μm)を順次成長させた。このとき、エピタキシャル層の成長速度は1μm/時間で、成長温度は620℃とした。
上記のようにエピタキシャル成長された最上層のn−InGaAs層について、表面状態をノマルスキー顕微鏡にて観察したが、表面欠陥は認められず極めて良好な表面状態であることが確認できた。
さらに、Surfscan6220によりn−InGaAs層表面のヘイズを測定した。基板のオフアングルとn−InGaAs層表面のヘイズとの関係を図3に示す。本実施形態に係る測定結果は図3の○印である。図3に示すように、オフアングルが0.05〜0.10°である基板を用いた場合は何れもn−InGaAs層表面のヘイズは2ppm以下となり、マイクロラフネスの小さい極めて良好な表面状態のエピタキシャル層であることが確認できた。特に、オフアングルが0.06〜0.10°の基板においては、基板表面のヘイズとn−InGaAs層のヘイズは同程度であり、マイクロラフネスの劣化を効果的に抑制することができた。
一方、比較のため、上記実施例1とはオフアングルが異なる基板を用いた場合のエピタキシャル層の表面状態を評価した。具体的には、LEC法により転位密度が1000個/cm2以下のInP基板を作製し、表面を通常の方法により鏡面加工し<100>方向からのオフアングルが0.05°よりも小さい基板(0.01〜0.025°)及び0.10°よりも大きい基板(0.14〜0.20°)を準備した。次いで、これらの基板についてSurfscan6220により表面のヘイズを測定し測定可能領域におけるヘイズが0.5〜0.8ppmであるものを選定し、該基板上に上記実施形態と同様な構成のエピタキシャル層を成長させた。
そして、エピタキシャル成長された最上層のn−InGaAs層についてノマルスキー顕微鏡で観察したところ、オフアングルが0.20°の基板上に成長させたn−InGaAs層では表面モホロジーの劣化が認められた。
さらに、Surfscan6220によりn−InGaAs層表面のヘイズを測定した。基板のオフアングルとn−InGaAs層表面のヘイズとの関係を図3に示す。オフアングルが0.05°よりも小さい基板を用いたときの測定結果を□印で、オフアングルが0.10°よりも大きい基板を用いたときの測定結果を△印で示す。
図3に示すように、オフアングルが0.05°よりも小さい基板を用いた場合は何れもn−InGaAs層表面のヘイズは2ppm以上となっており、マイクロラフネスの劣化が認められた。同様に、オフアングルが0.10°よりも大きい基板を用いた場合もn−InGaAs層表面のヘイズは3ppm以上となっており、オフアングルが0.05°よりも小さい基板を用いた場合に比較しても著しくマイクロラフネスの劣化が認められた。
上述したように、エピタキシャル成長前の基板として、表面のヘイズが1ppm以下で、オフアングルが0.05〜0.10°である基板を用いることにより、該基板上に成長されるエピタキシャル層は表面のヘイズが2ppm以下となり極めて良好な表面状態を実現できる。また、涙状欠陥等の表面欠陥も発生していないことはいうまでもない。
また、上記実施形態では、ヘイズが0.5〜0.8ppm、すなわち1ppm以下の基板を用いてエピタキシャル成長を行ったが、基板のオフアングルとの関係からヘイズが2ppm以下の基板を用いても、該基板上に成長されるエピタキシャル層表面のヘイズを2ppm以下とすることができる。つまり、オフアングルが0.06〜0.10°の基板においては、基板表面のヘイズとエピタキシャル層表面のヘイズは同程度でありマイクロラフネスの劣化は認められないので、ヘイズが2ppm以下の基板を用いることでエピタキシャル層表面のヘイズを所望の値とすることができると考えられる。
実施例2として、基板上に分子線エピタキシー法(MBE法)によりエピタキシャル層を成長させる場合について説明する。
まず、液体封止チョクラルスキー法(Liquid Encapsulated Czochralski;LEC)により転位密度が1000/cm2以下の(100)InP単結晶を作製し、該InP単結晶から切り出してエピタキシャル成長用基板を作製した。そして、このInP単結晶基板の表面を通常の方法により鏡面加工し<100>方向からのオフアングルが0.02〜2.00°である基板を準備した。
上述した基板について、Surfscan6220により表面のヘイズを測定し測定可能領域(有効利用領域)におけるヘイズが2ppm以下であるものを選定した。なお、Surfscan6220の光源は30mWアルゴン−イオンレーザで、波長が488nmである。
そして、上記InP基板上に分子線エピタキシー法(MBE法)により、In,Al,As或いはIn,Ga,Asの分子線を照射して、厚さ250nmのInAlAs/InGaAsからなるHEMT構造のエピタキシャル層を成長させた。このとき、エピタキシャル層の成長速度は約1μm/時間で、成長温度は420℃とした。
上記のようにしてエピタキシャル成長された最上層のInGaAs層について、表面状態をノマルスキー顕微鏡にて観察したところ、表面欠陥は認められず極めて良好な表面状態であることが確認できた。
さらに、Surfscan6220によりInGaAs層表面のヘイズを測定した。使用したInP基板のオフアングルとn−InGaAs層表面のヘイズとの関係を図4に示す。図4に示すように、オフアングルが0.05〜0.20°であるInP基板を用いた場合は何れもエピタキシャル層表面のヘイズは3ppm以下となった。ここで、InP基板表面のヘイズが2ppm以下であることから、基板表面のヘイズよりもエピタキシャル層表面のヘイズの方がやや高くなるが、MBE法により成長させるエピタキシャル層の表面状態として要求される10ppm以下のヘイズを達成することができた。
また、HEMT特性の指標としてエピタキシャル層のシート抵抗を測定したところ図5に示す結果が得られ、エピタキシャル層表面のヘイズが大きくなるとシート抵抗が高くなる傾向にあり、エピタキシャル層の表面状態(ヘイズ)とシート抵抗との間に相関があることが確認できた。
実施例1,2の結果から、MOCVD法とMBE法の両方に共通する範囲として、オフアングルが0.05〜0.10°でヘイズが2ppm以下の基板を用いることが、表面状態の優れたエピタキシャル層を成長させるのに有効であるといえる。
このように、本発明に係る基板上に半導体層をエピタキシャル成長させた半導体素子は、マイクロラフネスのレベルで表面状態は良好であるといえるので、高集積化、高機能化を要求される半導体デバイスの用途にも対応することが可能となる。
以上、本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で変更可能である。
例えば、上記実施の形態では、InP基板上にInGaAs層をエピタキシャル成長させた例について説明したが、InP基板上に、にInGaAs以外のIII−V族系化合物半導体層をエピタキシャル成長させる場合にも本発明を同様に適用できる。また、III−V族系化合物半導体のエピタキシャル成長に限らず、エピタキシャル成長全般に適用できると考えられる。
また、上記実施形態では転位密度が1000/cm2以下の基板を用いたが、転位密度が小さい方が表面欠陥の発生を抑制できると考えられるので、500/cm2以下とするのが望ましい。また、本実施形態では基板の面方位を(100)としているが、他の面方位の基板にも適用でき、基板の面方位からのオフアングルを0.05〜0.10°とすれば同様の効果を得ることができる。
本願では、KLA−Tencor社製のSurfscan6220で測定されたヘイズ(散乱光強度/入射光強度の百万分率)に基づいて記載しているが、他社製のヘイズ測定装置(例えば、日立電子エンジニアリング社製のLS5000)で測定されたヘイズについても同様に規定することができる。例えば、Surfscan6220で測定されたヘイズと他のヘイズ測定装置で測定されたヘイズとの相関関係を調べることにより、本発明におけるヘイズを他のヘイズ測定装置で測定されたヘイズで規定することは容易である。この場合も、基板のオフアングルは0.05〜0.10°とすることになる。

Claims (5)

  1. エピタキシャル成長用の化合物半導体基板であって、
    基板表面に所定の光源から光を入射させたときに得られる散乱光の強度を前記光源からの入射光の強度で割った値をヘイズと定義したときに、
    ヘイズが基板の有効利用領域にわたって2ppm以下であり、面方位からのオフアングルが0.05〜0.10°であることを特徴とする化合物半導体基板。
  2. 上記ヘイズが、基板の有効利用領域にわたって1ppm以下であることを特徴とする請求項1に記載の化合物半導体基板。
  3. 上記化合物半導体基板はInP基板であることを特徴とする請求項1または2に記載の化合物半導体基板。
  4. 転位密度が1000/cm2以下であることを特徴とする請求項3に記載の化合物半導体基板。
  5. 転位密度が500/cm2以下であることを特徴とする請求項4に記載の化合物半導体基板。
JP2006511134A 2004-03-19 2005-02-15 化合物半導体基板 Pending JPWO2005090650A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004079504 2004-03-19
JP2004079504 2004-03-19
PCT/JP2005/002224 WO2005090650A1 (ja) 2004-03-19 2005-02-15 化合物半導体基板

Publications (1)

Publication Number Publication Date
JPWO2005090650A1 true JPWO2005090650A1 (ja) 2008-02-07

Family

ID=34993735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006511134A Pending JPWO2005090650A1 (ja) 2004-03-19 2005-02-15 化合物半導体基板

Country Status (6)

Country Link
US (2) US20080247935A1 (ja)
EP (1) EP1743961A4 (ja)
JP (1) JPWO2005090650A1 (ja)
KR (1) KR20060130206A (ja)
TW (1) TW200534385A (ja)
WO (1) WO2005090650A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG170805A1 (en) * 2006-02-09 2011-05-30 Kla Tencor Tech Corp Methods and systems for determining a characteristic of a wafer
WO2008047627A1 (fr) * 2006-10-19 2008-04-24 Sumitomo Electric Industries, Ltd. Substrat à base de nitrure d'élément du groupe iii, substrat présentant une couche épitaxiale, procédé de fabrication de ces substrats et procédé de fabrication d'un élément semiconducteur
US7776152B2 (en) 2006-11-01 2010-08-17 Raytheon Company Method for continuous, in situ evaluation of entire wafers for macroscopic features during epitaxial growth
JP2008288284A (ja) * 2007-05-15 2008-11-27 Sumitomo Electric Ind Ltd 半導体光素子及びその製造方法
WO2009155502A2 (en) 2008-06-19 2009-12-23 Kla-Tencor Corporation Computer-implemented methods, computer-readable media, and systems for determining one or more characteristics of a wafer
CN104040675A (zh) 2011-09-29 2014-09-10 氮化物处理股份有限公司 无机材料、制作其的方法和装置、及其使用

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02229796A (ja) * 1989-03-01 1990-09-12 Sumitomo Electric Ind Ltd p型低転位密度InP単結晶基板材料
JPH09278582A (ja) * 1996-04-18 1997-10-28 Showa Denko Kk 単結晶の製造方法およびその装置
JP2750331B2 (ja) * 1992-04-23 1998-05-13 株式会社ジャパンエナジー エピタキシャル成長用基板およびエピタキシャル成長方法
JP3129112B2 (ja) * 1994-09-08 2001-01-29 住友電気工業株式会社 化合物半導体エピタキシャル成長方法とそのためのInP基板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62256793A (ja) * 1986-05-01 1987-11-09 Shin Etsu Handotai Co Ltd 化合物半導体単結晶の引上方法
FR2629636B1 (fr) * 1988-04-05 1990-11-16 Thomson Csf Procede de realisation d'une alternance de couches de materiau semiconducteur monocristallin et de couches de materiau isolant
JPH0692278B2 (ja) * 1989-03-09 1994-11-16 株式会社ジャパンエナジー エピタキシャル成長方法
US4987094A (en) * 1989-06-02 1991-01-22 Bell Communications Research, Inc. Method of making a macroscopic stepped structure on a vicinally cut crystal
US5334284A (en) * 1992-12-23 1994-08-02 Hughes Aircraft Company Surface treatment of indium phosphide utilizing chemical roughening of the surface
JP3534207B2 (ja) * 1995-05-16 2004-06-07 コマツ電子金属株式会社 半導体ウェーハの製造方法
JP4110220B2 (ja) * 1999-12-28 2008-07-02 Dowaエレクトロニクス株式会社 化合物半導体基板又は下地膜の表面処理方法、化合物単結晶膜を有する化合物半導体基板及び半導体装置
WO2002029138A2 (en) * 2000-09-29 2002-04-11 Showa Denko K.K. Inp single crystal substrate
WO2004068556A2 (en) * 2003-01-27 2004-08-12 Amberwave Systems Corporation Semiconductor structures with structural homogeneity
US7304310B1 (en) * 2003-11-21 2007-12-04 Kla-Tencor Technologies Corp. Methods and systems for inspecting a specimen using light scattered in different wavelength ranges

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02229796A (ja) * 1989-03-01 1990-09-12 Sumitomo Electric Ind Ltd p型低転位密度InP単結晶基板材料
JP2750331B2 (ja) * 1992-04-23 1998-05-13 株式会社ジャパンエナジー エピタキシャル成長用基板およびエピタキシャル成長方法
JP3129112B2 (ja) * 1994-09-08 2001-01-29 住友電気工業株式会社 化合物半導体エピタキシャル成長方法とそのためのInP基板
JPH09278582A (ja) * 1996-04-18 1997-10-28 Showa Denko Kk 単結晶の製造方法およびその装置

Also Published As

Publication number Publication date
US20100190322A1 (en) 2010-07-29
EP1743961A1 (en) 2007-01-17
EP1743961A4 (en) 2009-04-01
KR20060130206A (ko) 2006-12-18
TW200534385A (en) 2005-10-16
WO2005090650A1 (ja) 2005-09-29
US20080247935A1 (en) 2008-10-09

Similar Documents

Publication Publication Date Title
US10301745B2 (en) Large area, low-defect gallium-containing nitride crystals, method of making, and method of use
CN102272891B (zh) 外延生长用内部改性衬底和使用其制造的晶体成膜体、器件、块状衬底以及它们的制造方法
US7847313B2 (en) Group III-V nitride-based semiconductor substrate and group III-V nitride-based light emitting device
US7253499B2 (en) III-V group nitride system semiconductor self-standing substrate, method of making the same and III-V group nitride system semiconductor wafer
US20070131967A1 (en) Self-standing GaN single crystal substrate, method of making same, and method of making a nitride semiconductor device
JP2016029008A (ja) 高品質ホモエピタキシ用微傾斜窒化ガリウム基板
JPWO2005090650A1 (ja) 化合物半導体基板
US8652949B2 (en) Method of manufacturing semiconductor wafer
KR20060127752A (ko) 화합물 반도체 부재의 손상 평가 방법, 화합물 반도체부재의 제조 방법, 질화갈륨계 화합물 반도체 부재 및질화갈륨계 화합물 반도체 막
KR20100092931A (ko) 반도체 기판, 반도체 기판의 제조 방법 및 전자 디바이스
JP2018020960A (ja) 窒化ガリウムおよび金属酸化物の複合基板
US20060228819A1 (en) Method of making nitride-based compound semiconductor crystal and substrate
CN110042471B (zh) 氮化镓衬底
CN1905132B (zh) 用于III族氮化物基器件的硅碳锗(SiCGe)衬底及其形成方法
TWI254362B (en) Epitaxial growth method
JP2005277334A (ja) 単結晶サファイア基板およびこれを用いた窒化物半導体発光素子
JP5173441B2 (ja) 化合物半導体成長用基板およびエピタキシャル成長方法
JP4696070B2 (ja) エピタキシャル結晶の成長方法
JP4840345B2 (ja) エピタキシャルウエハ、エピタキシャルウエハを作製する方法
JP2007180270A (ja) 化合物半導体エピタキシャル基板の製造方法
KR101967716B1 (ko) 질화갈륨 웨이퍼의 제조방법
Grzegory et al. Growth of bulk GaN by HVPE on pressure grown seeds
Das et al. Evaluation of the Effect of Ultraviolet Light Excitation during Characterization of Silicon Carbide Epitaxial Layers
JP2003224171A (ja) 半導体ウエハーの選別方法
Mo et al. Photoreflectance study on the effect of lattice defects in InP on (001) Si

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100302

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100629

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100902