JP4696070B2 - エピタキシャル結晶の成長方法 - Google Patents

エピタキシャル結晶の成長方法 Download PDF

Info

Publication number
JP4696070B2
JP4696070B2 JP2006535042A JP2006535042A JP4696070B2 JP 4696070 B2 JP4696070 B2 JP 4696070B2 JP 2006535042 A JP2006535042 A JP 2006535042A JP 2006535042 A JP2006535042 A JP 2006535042A JP 4696070 B2 JP4696070 B2 JP 4696070B2
Authority
JP
Japan
Prior art keywords
angle
substrate
doping
average
epitaxial crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006535042A
Other languages
English (en)
Other versions
JPWO2006030565A1 (ja
Inventor
学 川辺
立一 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JX Nippon Mining and Metals Corp
Original Assignee
JX Nippon Mining and Metals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JX Nippon Mining and Metals Corp filed Critical JX Nippon Mining and Metals Corp
Priority to JP2006535042A priority Critical patent/JP4696070B2/ja
Publication of JPWO2006030565A1 publication Critical patent/JPWO2006030565A1/ja
Application granted granted Critical
Publication of JP4696070B2 publication Critical patent/JP4696070B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、化合物半導体からなるエピタキシャル結晶の成長方法に関し、特に、所望のキャリア濃度を有するエピタキシャル結晶を成長させるときのドーピング条件を容易に設定する技術に関する。
従来、発光素子や受光素子等の半導体素子の用途には、ＩｎＰ基板上にＩｎＰ等のＩＩＩ−Ｖ族系化合物半導体層をエピタキシャル成長させた半導体ウェハが広く用いられている。この化合物半導体のエピタキシャル層は、例えば、有機金属気相成長法（以下、ＭＯＣＶＤ法と称する）により形成される。
このＭＯＣＶＤ法により上述したＩＩＩ−Ｖ族系化合物半導体層をエピタキシャル成長させた場合、エピタキシャル層の表面にヒロックとよばれる微小な凸状の欠陥や、オレンジピールとよばれるシワ状の欠陥が発生してしまい、エピタキシャル層の表面モホロジーが劣化するという問題があった。そこで、エピタキシャル層の表面モホロジーを改善するための種々の技術が提案されている。
例えば、特許文献１では、ＭＯＣＶＤ法によるエピタキシャル成長用基板として、面方位を＜１００＞方向から角度で０．１〜０．２°傾けたウェハを用い、かつ基板温度を６００℃以上７００℃以下の条件でエピタキシャル成長させる方法が提案されており、エピタキシャル層の表面におけるヒロック（特許文献１においては涙状欠陥と称している）を著しく低減させることに成功している。
さらに、特許文献２では、基板のオフアングルが大きくなった場合にオレンジピールが発生するのを防止するために、オフアングルの範囲を成長速度と基板温度の関数により規定したエピタキシャル成長方法が提案されている。これにより、エピタキシャル層表面に生じるヒロックを大幅に低減できるとともに、オレンジピールの発生を防止することに成功している。
また、特許文献３では、基板の欠陥密度（転位密度）も考慮に入れて基板のオフアングルを規定する方法が提案されている。具体的には、ＩｎＰ基板上に化合物半導体の薄膜をエピタキシャル成長させる際に、＜１００＞からのオフアングルθ（°）が、θ≧１×１０-3Ｄl/2（Ｄ（ｃｍ-2）：基板の欠陥密度）を満足する基板を使用するようにしている。例えば、基板の欠陥密度Dが１０００ｃｍ-2の場合はオフアングルθ≧０．０３°である基板を使用し、１０００ｃｍ-2の場合はオフアングルθ≧０．１０°である基板を使用することとなる。
さらに、本出願人は、エピタキシャル層表面のマイクロラフネスに着目し、ヘイズが基板の有効利用領域全域にわたって２ｐｐｍ以下で、基板のオフアングルを０．０５〜０．１０°とすることで、エピタキシャル層の表面をマイクロラフネスのレベルで改善できる技術を提案している（特願２００４−０７９５０４号）。ここで、へイズとは、基板表面に所定の光源から光を入射させたときに得られる散乱光の強度を前記光源からの入射光の強度で割った値で定義される。
特許第１９７５１４３号公報 特許第２７５０３３１号公報 特許第３１２９１１２号公報
上述したように、従来は基板のオフアングルと転位密度、またはヘイズを規定した半導体基板を用い、さらに所定の成長条件で気相成長させることにより表面モホロジーが良好で実用的なエピタキシャル層を成長させることができていた。
しかしながら、オフアングルが０．１°を超える基板を用いた場合、ヘイズが増加し表面モホロジーが劣化するのに加えて、基板のロットによって成長させるエピタキシャル層へのドーピング効率がばらつき、成長条件を一定としても所望のキャリア濃度とすることができないという問題があった。このため、基板のロットを変えるごとにドーピング効率に関する条件（ドーピング条件（ドーパントの流量等））を設定し直さなければならなかった。そして、ドーピング条件を設定するのに必要な結晶成長炉の稼働数は、生産稼働数全体の数パーセントにも及ぶことがあり、生産効率を低下させていた。
本発明は、所望のキャリア濃度を有するエピタキシャル結晶を成長させる際に、ドーピング条件を容易に設定可能なエピタキシャル結晶の成長方法を提供することを目的とする
本発明は、上記課題を解決するためになされたものであり、化合物半導体基板上にドーパントを添加しながらエピタキシャル結晶層を成長させる成長方法において、予め同種の化合物半導体基板でオフアングルとドーピング効率との関係を取得し、化合物半導体基板上にエピタキシャル成長するときのドーピング条件を、前記取得された関係と該基板のオフアングルの値に基づいて設定するようにしたものである。ここで、基板中心を含む面内の５箇所におけるオフアングルの平均値を基板のオフアングルとしている。また、ドーピング条件とはドーパントの流量等を意味する。
例えば、面内の５箇所におけるオフアングルのバラツキが所定範囲内（例えば±０．０３°以内）の化合物半導体基板を用い、該基板上に所定のドーパントを添加しながらエピタキシャル結晶層を成長させたときのドーピング効率を測定し、オフアングルの異なる複数の基板上に同様にエピタキシャル結晶層を成長させたときのドーピング効率を測定することで、基板のオフアングルとドーピング効率との関係を取得することができる。
具体的には、前記化合物半導体基板がＩｎＰ基板である場合は、基板のオフアングルが０．１°以上の領域で、オフアングルが大きくなるとドーピング効率が単調減少する関係と該基板のオフアングルの値に基づいてドーピング条件を設定する。すなわち、ＩｎＰ基板のオフアングルが０．１°を超える場合は、基板のオフアングルが増加するに伴いドーピング効率は単調減少するので、これに基づいてドーパント流量を増加する方向で補正すればよいこととなる。
また、前記基板のオフアングルとドーピング効率との関係より、特定のオフアングルを有する基板を用いた場合に所望のキャリア濃度のエピタキシャル結晶を達成するためのドービング条件を予測し、この予測されたドーピング条件に基づいてエピタキシャル結晶を成長させ、所望のキャリア濃度が達成されたドーピング条件を、当該特定のオフアングルの基板を用いた場合のドーピング条件として確定するようにした。ここで、特定のオフアングルを有する基板を用いる場合のドーピング条件を予測するとき、例えば０．０５−０．１°のオフアングルを有する基板を用いてエピタキシャル結晶層を成長させたときのエピタキシャル結晶層のキャリア濃度を基準にしてもよい。
すなわち、従来は基板のロットごとに実際にエピタキシャル成長を行い、所望のキャリア濃度となるドーピング条件を探し出して設定し直していたのに対して、基板のオフアングルとドーピング効率との関係に基づいて、特定のオフアングルに対するドーピング条件を確定することで、基板のロットごとにドーピング条件を探し出す必要はなく、確定されたドーピング条件を利用して容易に所望のキャリア濃度を有するエピタキシャル結晶を実現することができる。
また、オフアングルの面内バラツキが±０．０３°以内である化合物半導体基板を用いてオフアングルとドーピング効率との関係を取得するようにした。これにより、ドーピング効率のバラツキ、すなわちエピタキシャル結晶層のキャリア濃度のバラツキは±５％以内となるので、オフアングルとドーピング効率との関係が一層明確となる。さらに、基板面内でのオフアングルのバラツキが±０．０２°以内で有る基板を用いてオフアングルとドーピング効率との関係を取得するようにすれば、エピタキシャル結晶層のキャリア濃度のバラツキは±３％以内となるので、オフアングルとドーピング効率との関係はより一層明確となる。
また、異なる基板を用いる場合において、これらの基板間のオフアングルのバラツキが±０．０３°以内であれば、同一のドーピング条件を適用することができる。これにより、異なる基板を用いる場合でも、ドーピング効率のバラツキ、すなわちエピタキシャル結晶層のキャリア濃度のバラツキを±３％以内とすることができる。
以下に、本発明を完成するに至った経緯について説明する。
まず、本発明者等は、エピタキシャル結晶の成長条件を一定としても、基板のロットによってエピタキシャル層へのドーピング効率がばらついてしまい、所望のキャリア濃度を達成するためには、ドーピング条件設定のためのテストランを都度行なわざるを得ないという問題を解決するために、基板のロットと成長されたエピタキシャル結晶のキャリア濃度の関係について調査した。具体的には、さまざまな特性（キャリア濃度、ドーパント濃度、オフアングルなど）を有するＩｎＰ基板を用いて、ＭＯＣＶＤ法により該基板上に所定の流量でドーパントを添加しながらエピタキシャル結晶を成長させ、該エピタキシャル結晶中のキャリア濃度を測定し、ドーパント流量で規格化した値（ドーピング効率）を求めた。
その結果、ＩｎＰ基板のオフアングルによってドーピング効率が変化し、特に０．１°を越えると、エピタキシャル結晶のキャリア濃度が低下する傾向にあることを発見した。ここで、基板中心を含む面内の５箇所におけるオフアングルの平均値を基板のオフアングルとしている。また、同じオフアングルの基板を用いた場合に、オフアングルの面内バラツキが±０．０３°以内のＩｎＰ基板を用いることで、ドーピング効率のバラツキ、すなわちエピタキシャル結晶層のキャリア濃度のバラツキが±５％以内となることが分かった。さらに、オフアングルの面内バラツキが±０．０２°以内のＩｎＰ基板を用いると、ドーピング効率のバラツキは３％以内となることが分かった。
また、オフアングルが０°を超える基板を用いたときのエピタキシャル結晶のドーピング効率を、オフアングルが０°である基板（ジャスト）を用いたときのエピタキシャル結晶のドーピング効率に対する比で表すと、基板のオフアングルとドーピング効率との間には図１に示す関係が存在することが明らかとなった。つまり、図１より、オフアングルが〜０．１°の範囲ではドーピング効率の比はほぼ１となるが、オフアングルが０．１°を超えるとドーピング効率の比は単調減少することが分かった。
そして、本発明者等は、このような関係を利用することで、エピタキシャル結晶を成長させる際のドーピング条件（例えばドーパントの流量）を探し出すのに必要なテストランを低減できることを見出した。すなわち、図１より、オフアングルが０．１°以下の基板を用いる場合は、いったん決めたドーピング条件を補正することなく適用することができる。一方、オフアングルが０．１°を超える基板を用いる場合は、例えばドーパント流量を増加させるように補正する必要があることが容易に予測できるので、少ないテストランで所望のエピタキシャル結晶を成長させるためのドーピング条件を設定することができる。
なお、基板のオフアングルに応じて、どの程度の補正を加えるかについては繰り返し実験を行い試行錯誤によって決定されるが、一度決定した後はこれを利用できるために、その後のドーピング条件の設定は格段に容易となる。例えば、オフアングルが０．１５°の基板を用いた場合には、ドーパント流量を、オフアングルが０．１°以下の基板を用いるときのドーパント流量の１．０５倍とすることで所望のキャリア濃度を得られるということが実験により確認できれば、オフアングルが０．１５°の基板を用いる場合にはこのドーピング条件を利用できることになる。
またさらに、図１より、基板のオフアングルが０．２°付近において、基板間のオフアングルのバラツキが±０．０３°以下（０．１７〜０．２３°）であれば、ドーピング効率のバラツキは±５％以内となることを見出した。これより、このようなオフアングルを有する基板についてはドーピング条件を同一としても所望のキャリア濃度を有するエピタキシャル結晶を成長させることができるといえる。
なお、オフアングルが０．１°以下の範囲においては、オフアングルに対するドーピング効率は変わらないので、オフアングルのバラツキによらず、ドーピング効率のバラツキは他の成長条件のバラツキ（およそ±２％以内）となる。
本発明によれば、予め取得された基板のオフアングルとドーピング効率の関係から、基板のオフアングルに対するドーピング効率の変化が容易に分かるので、用いる基板のオフアングルに応じてドーパント流量等のドーピング条件をどのように補正すればよいか容易に予測できる。
したがって、基板のロットごとにその都度エピタキシャル成長を行い、所望のキャリア濃度となるドーピング条件を探し出して設定する必要はなくなるので、所望のキャリア濃度を有するエピタキシャル結晶を成長させるためのドーピング条件を少ないテストランで確立することができ、生産効率を格段に向上することができる。
基板のオフアングルとドーピング効率との関係を示すグラフである。
以下、本発明の好適な実施の形態を図面に基づいて説明する。
はじめに、液体封止チョクラルスキー法（Liquid Encapsulated Czochralski；LEC）により面方位が（１００）で直径が２インチのＳドープＩｎＰ単結晶を作製し、該ＩｎＰ単結晶から切り出してエピタキシャル成長用基板を作製した。そして、このＩｎＰ単結晶基板の表面を通常の方法により鏡面加工し＜１００＞方向からのオフアングルが０．００〜５．０°である基板を準備した。なお、基板面内におけるオフアングルのバラツキは±０．０３°であった。
これらのＩｎＰ基板を用いて、ＭＯＣＶＤ法により該基板上に所定の流量でドーパントとしてＨ2Ｓ（硫化水素）を添加しながらエピタキシャル結晶を成長させ、該エピタキシャル結晶のキャリア濃度及びヘイズを測定した。
（１）Ｓドープ濃度が４×１０18ｃｍ-3、３５０μｍ厚のＩｎＰジャスト基板を用い、ＭＯＣＶＤ法によりＩｎＰエピタキシャル結晶層を１μｍ形成した。このとき、ドーパント流量は１１０ｓｃｃｍとした。得られたエピタキシャル結晶層は、ヘイズが３．８７ｐｐｍで、キャリア濃度が１．２×１０18ｃｍ-3であった。
（２）オフアングルが０．０７°、Ｓドープ濃度が４×１０18ｃｍ-3、３５０μｍ厚のＩｎＰ基板を用い、ＭＯＣＶＤ法によりＩｎＰエピタキシャル結晶層を１μｍ形成した。このとき、ドーパント流量は１１０ｓｃｃｍとした。得られたエピタキシャル結晶層は、ヘイズが１．３５ｐｐｍで、キャリア濃度が１．２×１０18ｃｍ-3であった。
（３）オフアングルが０．１５°、Ｓドープ濃度が４×１０18ｃｍ-3、３５０μｍ厚のＩｎＰ基板を用い、ＭＯＣＶＤ法によりＩｎＰエピタキシャル結晶層を１μｍ形成した。このとき、ドーパント流量は１１０ｓｃｃｍとした。得られたエピタキシャル結晶層は、ヘイズが２．５ｐｐｍで、キャリア濃度が１．１４×１０18ｃｍ-3であった。また、このときのドーピング効率を、オフアングルが０．０７°の基板を用いたときのドーピング効率に対する比で表すと、０．９５であった。
（４）オフアングルが０．２１°、Ｓドープ濃度が３×１０18ｃｍ-3、３５０μｍ厚のＩｎＰ基板を用い、ＭＯＣＶＤ法によりＩｎＰエピタキシャル結晶層を１μｍ形成した。このとき、ドーパント流量は１１０ｓｃｃｍとした。得られたエピタキシャル結晶層は、へイズが８０ｐｐｍで、キャリア濃度が１．１１×１０18ｃｍ-3であり、ドーピング効率の比は０．９３であった。
（５）オフアングルが２．００°、Ｓドープ濃度が３×１０18ｃｍ-3、３５０μｍ厚の基板を用い、ＭＯＣＶＤ法によりＩｎＰエピタキシャル結晶層を１μｍ形成した。このとき、ドーパント流量は５．５ｓｃｃｍとした。得られたエピタキシャル結晶層は、へイズが２４ｐｐｍで、キャリア濃度が３．４×１０16ｃｍ-3であった。オフアングルが０．０７°の基板を用いたときのキャリア濃度が５．９×１０16ｃｍ-3であったので、ドーピング効率の比は０．５８となった。
上記（１）〜（５）と同様の実験を行うことで、ＳドープＩｎＰ基板についてオフアングルとドーピング効率の関係が得られた（図１）。なお、基板のＳドープ濃度はオフアングルとドーピング効率との関係には影響しないことが分かっている。
（実施例１）
オフアングルが０．１５°、直径２インチ、Ｓドープ濃度が４×１０18ｃｍ-3、３５０μｍ厚のＩｎＰ基板を用い、ＭＯＣＶＤ法により目標キャリア濃度１．２×１０18ｃｍ-3のＩｎＰエピタキシャル結晶層を１μｍ形成した。このとき、図１より０．１５°のオフアングルに対するドーピング効率の低下を考慮してドーパントの流量を（３）のときの１．０５倍とした。得られたエピタキシャル結晶層は、へイズが２．５ｐｐｍで上記（３）の場合と変わらなかったが、キャリア濃度は１．１８×１０18ｃｍ-3となり、目標値に近づいた。
（実施例２）
オフアングルが０．１５±０．０３°、直径２インチ、Ｓドープ濃度が４×１０18ｃｍ-3、３５０μｍ厚の複数のＩｎＰ基板を用い、ＭＯＣＶＤ法により目標キャリア濃度１．２×１０18ｃｍ-3のＩｎＰエピタキシャル結晶層を１μｍ形成した。このとき、図１より０．１５°のオフアングルに対するドーピング効率の低下を考慮してドーパントの流量を（３）のときの１．０５倍とした。得られたエピタキシャル結晶層は、へイズが２．５ｐｐｍで上記（３）の場合と変わらなかったが、キャリア濃度は１．１７〜１．２２×１０18ｃｍ-3となり、目標値に近づいた。なお、オフアングルが０．１５±０．０２°のＩｎＰ基板に限っては、キャリア濃度は１．１９〜１．２２×１０18ｃｍ-3であった。
（実施例３）
オフアングルが０．０５〜０．１０°、直径２インチ、Ｓドープ濃度が６×１０18ｃｍ-3、３５０μｍ厚の複数のＩｎＰ基板を用い、ＭＯＣＶＤ法により目標キャリア濃度４．８×１０17ｃｍ-3のＩｎＰエピタキシャル結晶層を１μｍ形成した。ここで、オフアングルが０．０５°の基板を用いて、ドーピング流量を４７ｓｃｃｍとしたときのエピタキシャル結晶層のキャリア濃度が４．８×１０17ｃｍ-3であったので、本実施例でもドーピング流量を同じとした。得られたエピタキシャル結晶層は、へイズが１．０４〜１．３５ｐｐｍで、キャリア濃度が４．８±０．１×１０17ｃｍ-3であり、ドーピング効率の比は１．０であった。すなわち、図１からもわかるように、オフアングルが〜０．１°の範囲内ではドーピング条件の補正は必要なかった。
なお、本実施例において、例えば、オフアングルが０．１５°の基板を用いたときのドーピング条件（ドーパント流量）が予め分かっている製造ランにおいては、０．１５°の基板を用いるときのドーパント流量の１／１．０５倍にドーパント流量を補正することで、所望のキャリア濃度を達成することができる。
このように、本実施形態では、オフアングルの面内バラツキが所定範囲内（±０．０３°）のＳドープＩｎＰ基板を用い、該基板上に所定のドーパントを添加しながらエピタキシャル結晶層を成長させ、基板のオフアングルとドーピング効率との関係を取得し、ＩｎＰ基板上にエピタキシャル成長するときのドーピング条件を前記取得された関係と用いる基板のオフアングルの値に基づいて設定するようにした。
これにより、図１に示すオフアングルとドーピング効率の関係から、基板のオフアングルに対するドーピング効率の変化が容易に分かり、用いる基板のオフアングルに応じてドーパント流量等のドーピング条件をどのように補正すればよいか予測し、最適なドーピング条件を少ないテストランで確立することができる。
例えば、上記実施形態では、オフアングルが０．１５°のときはドーピング効率が低下するので、ドーパントの流量を増加する方向でドーピング条件の補正を試み、その結果ドーパントの流量を１．０５倍とすることでエピタキシャル結晶層は所望のキャリア濃度となることを確認し、これをオフアングルが０．１５°のときのドーピング条件として設定した。
したがって、基板のロットごとに実際にエピタキシャル成長を行い、所望のキャリア濃度となるドーピング条件を探し出して設定するためのテストラン数を低減できるので生産効率を格段に向上することができる。
以上、本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で変更可能である。
例えば、上記実施の形態では、ＩｎＰ基板上にＩｎＰ層をエピタキシャル成長させた例について説明したが、ＩｎＰ基板上に、ＩｎＰ以外のＩＩＩ−Ｖ族系化合物半導体層をエピタキシャル成長させる場合にも本発明を同様に適用できる。また、ＩｎＰ基板を用いる場合に限らず、他の化合物半導体基板を用いたエピタキシャル成長全般に適用できると考えられる。
この場合、化合物半導体基板の種類や、エピタキシャル結晶の種類、ドーパントの種類に応じて、基板のオフアングルとドーピング効率の関係を求めることで、上記実施形態と同様に、ドーピング条件を容易に求めることができる。

Claims (5)

  1. ＩｎＰ基板上にドーパントを添加しながらエピタキシャル結晶層を成長させる成長方法において、
    前記ＩｎＰ基板の面内の複数個所において測定したオフアングルを測定オフアングル、その平均値を平均オフアングルとし、
    ＩｎＰ基板の平均オフアングルが０．１０°以下の範囲では前記エピタキシャル結晶層へのドーピング効率が一定で、平均オフアングルが０．１０°よりも大きい範囲ではドーピング効率が単調減少となる関係を有する場合に、
    予め、測定オフアングルの面内バラツキが所定の範囲内にある同種のＩｎＰ基板を用いて、
    前記基板の平均オフアングルが０．１０°以下であるときのドーピング効率と、前記基板の平均オフアングルが０．１０°よりも大きいときのドーピング効率と、を少なくともそれぞれ一つ取得し、取得した平均オフアングル及びドーピング効率から、平均オフアングルとドーピング効率の関係式を導出し、
    使用する基板の平均オフアングル値を前記関係式に代入して、当該基板を用いたときのドーピング効率値を算出し、この算出されたドーピング効率値と平均オフアングルが０．１０°以下で一定となるドーピング効率値に基づいて、前記ＩｎＰ基板上にエピタキシャル成長するときのドーピング条件を設定することを特徴とするエピタキシャル結晶の成長方法。
  2. 前記基板の平均オフアングルとドーピング効率との関係により、特定の平均オフアングルを有する基板を用いた場合に所望のキャリア濃度のエピタキシャル結晶を達成するためのドーピング条件を予測し、この予測されたドーピング条件に基づいてエピタキシャル結晶を成長させ、所望のキャリア濃度が達成されたドーピング条件を、当該特定の平均オフアングルの基板を用いた場合のドーピング条件として確定することを特徴とする請求項１に記載のエピタキシャル結晶の成長方法。
  3. 前記測定オフアングルの面内バラツキが±０．０３°以内であるＩｎＰ基板を用いてオフアングルとドーピング効率との関係を取得することを特徴とする請求項１または２に記載のエピタキシャル結晶の成長方法。
  4. 前記測定オフアングルの面内バラツキが±０．０２°以内であるＩｎＰ基板を用いてオフアングルとドーピング効率との関係を取得することを特徴とする請求項３に記載のエピタキシャル結晶の成長方法。
  5. 前記平均オフアングルが±０．０３°以内である基板については同一のドーピング条件を適用することを特徴とする請求項１から４の何れかに記載のエピタキシャル結晶の成長方法。
JP2006535042A 2004-09-17 2005-06-06 エピタキシャル結晶の成長方法 Active JP4696070B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006535042A JP4696070B2 (ja) 2004-09-17 2005-06-06 エピタキシャル結晶の成長方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004271297 2004-09-17
JP2004271297 2004-09-17
JP2006535042A JP4696070B2 (ja) 2004-09-17 2005-06-06 エピタキシャル結晶の成長方法
PCT/JP2005/010331 WO2006030565A1 (ja) 2004-09-17 2005-06-06 エピタキシャル結晶の成長方法

Publications (2)

Publication Number Publication Date
JPWO2006030565A1 JPWO2006030565A1 (ja) 2008-05-08
JP4696070B2 true JP4696070B2 (ja) 2011-06-08

Family

ID=36059826

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006535042A Active JP4696070B2 (ja) 2004-09-17 2005-06-06 エピタキシャル結晶の成長方法

Country Status (6)

Country Link
US (1) US7465353B2 (ja)
EP (1) EP1791171B1 (ja)
JP (1) JP4696070B2 (ja)
KR (1) KR101092289B1 (ja)
TW (1) TW200618116A (ja)
WO (1) WO2006030565A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2543754A4 (en) * 2010-03-02 2015-03-25 Jx Nippon Mining & Metals Corp EPITACTIC SEMICONDUCTOR SUBSTRATE
JP6454981B2 (ja) * 2014-04-24 2019-01-23 住友電気工業株式会社 半導体積層体および受光素子

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07211642A (ja) * 1994-01-12 1995-08-11 Nippon Telegr & Teleph Corp <Ntt> 化合物半導体の気相成長方法
JPH08208397A (ja) * 1995-01-27 1996-08-13 Nippon Telegr & Teleph Corp <Ntt> 化合物半導体の気相成長法
JPH1064828A (ja) * 1996-08-15 1998-03-06 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体結晶構造体
JP2005324994A (ja) * 2004-05-14 2005-11-24 Tsunenobu Kimoto ＳｉＣ単結晶の成長方法およびそれにより成長したＳｉＣ単結晶

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2966494B2 (ja) 1990-08-30 1999-10-25 三洋電機株式会社 可視光半導体レーザ
JP2750331B2 (ja) 1992-04-23 1998-05-13 株式会社ジャパンエナジー エピタキシャル成長用基板およびエピタキシャル成長方法
JP3129112B2 (ja) 1994-09-08 2001-01-29 住友電気工業株式会社 化合物半導体エピタキシャル成長方法とそのためのＩｎＰ基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07211642A (ja) * 1994-01-12 1995-08-11 Nippon Telegr & Teleph Corp <Ntt> 化合物半導体の気相成長方法
JPH08208397A (ja) * 1995-01-27 1996-08-13 Nippon Telegr & Teleph Corp <Ntt> 化合物半導体の気相成長法
JPH1064828A (ja) * 1996-08-15 1998-03-06 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体結晶構造体
JP2005324994A (ja) * 2004-05-14 2005-11-24 Tsunenobu Kimoto ＳｉＣ単結晶の成長方法およびそれにより成長したＳｉＣ単結晶

Also Published As

Publication number Publication date
KR20070059103A (ko) 2007-06-11
JPWO2006030565A1 (ja) 2008-05-08
EP1791171A1 (en) 2007-05-30
KR101092289B1 (ko) 2011-12-13
TW200618116A (en) 2006-06-01
EP1791171B1 (en) 2014-02-26
US7465353B2 (en) 2008-12-16
TWI374505B (ja) 2012-10-11
EP1791171A4 (en) 2009-10-28
WO2006030565A1 (ja) 2006-03-23
US20070261631A1 (en) 2007-11-15

Similar Documents

Publication Publication Date Title
US8901570B2 (en) Epitaxial silicon carbide single crystal substrate and process for producing the same
JP4462251B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びｉｉｉ−ｖ族窒化物系発光素子
JP4691911B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体自立基板の製造方法
US20080217745A1 (en) Nitride Semiconductor Wafer
WO2011093481A1 (ja) 窒化物系化合物半導体基板の製造方法及び窒化物系化合物半導体自立基板
JP6704386B2 (ja) 窒化物半導体テンプレート及びその製造方法、並びにエピタキシャルウエハ
JP2003321298A (ja) ＳｉＣ単結晶及びその製造方法，エピタキシャル膜付きＳｉＣウエハ及びその製造方法，並びにＳｉＣ電子デバイス
JP4696070B2 (ja) エピタキシャル結晶の成長方法
JP2008244319A (ja) 窒化ガリウム系エピタキシャルウエハ、および窒化ガリウム系半導体発光素子を作製する方法
TW200423509A (en) Nitride semiconductor device and method for manufacturing same
JP4838587B2 (ja) 気相成長方法
JP5120285B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体自立基板の製造方法
JP2006062931A (ja) サファイア基板とその熱処理方法、及び結晶成長方法
JP4904726B2 (ja) 半導体エピタキシャルウェハ及びｈｅｍｔ用半導体エピタキシャルウェハの製造方法
WO2006087958A1 (ja) 窒化物半導体材料および窒化物半導体結晶の製造方法
JP5173441B2 (ja) 化合物半導体成長用基板およびエピタキシャル成長方法
JP4692602B2 (ja) 窒化ガリウム系エピタキシャルウエハ、およびエピタキシャルウエハを作製する方法
JP2013209273A (ja) 周期表第１３族金属窒化物半導体結晶
JP2005298291A (ja) 半導体バルク結晶の製造方法
JP2012101977A (ja) 窒化物半導体基板の製造方法及び窒化物半導体自立基板の製造方法
KR20230149989A (ko) 질화갈륨 단결정 분리 방법
JP2007019048A (ja) エピタキシャル成長方法及びエピタキシャル成長用基板
KR20150025648A (ko) 에피택셜 웨이퍼
JP2023113512A (ja) エピタキシャルウェーハの製造方法
JP2011140428A (ja) 窒化物系化合物半導体基板の製造方法及び窒化物系化合物半導体自立基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080331

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110222

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110228

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140304

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4696070

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250