JP2007019048A - エピタキシャル成長方法及びエピタキシャル成長用基板 - Google Patents
エピタキシャル成長方法及びエピタキシャル成長用基板 Download PDFInfo
- Publication number
- JP2007019048A JP2007019048A JP2003327220A JP2003327220A JP2007019048A JP 2007019048 A JP2007019048 A JP 2007019048A JP 2003327220 A JP2003327220 A JP 2003327220A JP 2003327220 A JP2003327220 A JP 2003327220A JP 2007019048 A JP2007019048 A JP 2007019048A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- angle
- epitaxial growth
- defect density
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/18—Epitaxial-layer growth characterised by the substrate
Landscapes
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
【課題】 半導体基板上に化合物半導体層をエピタキシャル成長させたときに、形成されたエピタキシャル層にヒロックやオレンジピール等の表面欠陥が発生するのを効果的に防止できるエピタキシャル成長方法及びエピタキシャル成長用基板を提供する。
【解決手段】 気相成長法により、半導体単結晶基板上に化合物半導体層をエピタキシャル成長させるに際し、半導体基板の欠陥密度をD(cm-2)としたときに、基板表面の有効利用領域の基準面からのオフアングルθ(°)が、
0.05≦θ<0.10
θ<1×10-3×D1/2(ただし、D>2500cm-2)
を満たす基板を使用するようにした。
【選択図】 なし
【解決手段】 気相成長法により、半導体単結晶基板上に化合物半導体層をエピタキシャル成長させるに際し、半導体基板の欠陥密度をD(cm-2)としたときに、基板表面の有効利用領域の基準面からのオフアングルθ(°)が、
0.05≦θ<0.10
θ<1×10-3×D1/2(ただし、D>2500cm-2)
を満たす基板を使用するようにした。
【選択図】 なし
Description
本発明は、半導体基板上に化合物半導体層を形成するエピタキシャル成長方法およびエピタキシャル成長用基板に関し、特に、化合物半導体単結晶ウェハ上に有機金属気相成長法によりエピタキシャル層を形成する場合に利用して好適な技術に関する。
従来、発光素子や受光素子等の半導体素子の用途には、InP基板上にInP等のIII−V族系化合物半導体層をエピタキシャル成長させた半導体ウェハが広く用いられている。この化合物半導体のエピタキシャル層は、例えば、有機金属気相成長法(以下、MOCVD法と称する)により形成される。
このMOCVD法により上述したIII−V族系化合物半導体層をエピタキシャル成長させた場合、エピタキシャル層の表面にヒロックとよばれる微小な凸状の欠陥や、オレンジピールとよばれるシワ状の欠陥が発生してしまい、エピタキシャル層の表面モホロジーが劣化するという問題があった。そこで、エピタキシャル層の表面モホロジーを改善するための種々の技術が提案されている。
このMOCVD法により上述したIII−V族系化合物半導体層をエピタキシャル成長させた場合、エピタキシャル層の表面にヒロックとよばれる微小な凸状の欠陥や、オレンジピールとよばれるシワ状の欠陥が発生してしまい、エピタキシャル層の表面モホロジーが劣化するという問題があった。そこで、エピタキシャル層の表面モホロジーを改善するための種々の技術が提案されている。
例えば、特許文献1では、MOCVD法によるエピタキシャル成長用基板として、面方位を<100>方向から角度で0.1〜0.5°傾けたウェハを用い、かつ基板温度を600℃以上700℃以下の条件でエピタキシャル成長させる方法が提案されており、エピタキシャル層の表面におけるヒロック(特許文献1においては涙状欠陥と称している)を著しく低減させることに成功している。
さらに、特許文献2では、基板の面方位の傾斜角(以下、オフアングルと称する)が大きくなった場合にオレンジピールが発生するのを防止するために、基板のオフアングルの範囲を、成長速度と基板温度の関数により規定したエピタキシャル成長方法が提案されている。これにより、エピタキシャル層表面に生じるヒロックを大幅に低減できるとともに、オレンジピールの発生を防止することにも成功している。
また、特許文献3では、基板の欠陥密度(転位密度)も考慮に入れて基板のオフアングルを規定する方法が提案されている。具体的には、InP基板上に化合物半導体の薄膜を気相エピタキシャル成長させる際に、<100>からのオフアングルθ(°)が、θ≧1×10-3D1/2(D(cm-2):基板の欠陥密度)を満足する基板を使用するようにしている。例えば、基板の欠陥密度Dが1000cm-2の場合はオフアングルθ≧0.03である基板を使用し、10000cm-2の場合はオフアングルθ≧0.10である基板を使用することとなる。
特許第1975143号公報
特許第2750331号公報
特許第3129112号公報
しかしながら、本発明者等の実験により、上記特許文献3において提案された関係式を満たさないように、すなわちθ<1×10-3D1/2(D:基板の欠陥密度)となるようにオフアングルθを設定した場合でも、成長されたエピタキシャル層にヒロックやオレンジピール等の表面欠陥が発生しない場合があることが分かった。例えば、上記特許文献3によれば、基板の欠陥密度が5000cm-2の場合はオフアングルθ≧0.07となるが、本発明者等が調査した結果、オフアングルθが0.07°以下でもヒロック等の表面欠陥は発生しなかった。そこで、エピタキシャル層に表面欠陥が発生するのを防止するための基板のオフアングルと基板の欠陥密度との関係を改めて検討し、本願において提案することとした。
本発明は、半導体基板上に化合物半導体層をエピタキシャル成長させたときに、形成されたエピタキシャル層にヒロックやオレンジピール等の表面欠陥が発生するのを効果的に防止できるエピタキシャル成長方法及びエピタキシャル成長用基板を提供することを目的とする。
本発明は、上記課題を解決するためになされたもので、気相成長法により、半導体単結晶基板上に化合物半導体層をエピタキシャル成長させるに際し、半導体基板の欠陥密度をD(cm-2)としたときに、基板表面の有効利用領域の基準面からのオフアングルθ(°)が、
0.05≦θ<0.10 ・・・(1)
θ<1×10-3×D1/2(ただし、D>2500cm-2) ・・(2)
を満たす基板を使用するようにしたエピタキシャル成長方法である。例えば、欠陥密度Dが5000cm-2の場合、式(2)よりθ<0.07となるので、これと式(1)より基準面<100>からのオフアングルθが、0.05≦θ<0.07を満たす基板を使用すればよい。なお、基板の有効利用領域とは、デバイスとして利用されない鏡面加工の際に基板周縁に生じる縁だれ部分(外周から約3mm内側まで)を除いた基板の中央部分を指す。
0.05≦θ<0.10 ・・・(1)
θ<1×10-3×D1/2(ただし、D>2500cm-2) ・・(2)
を満たす基板を使用するようにしたエピタキシャル成長方法である。例えば、欠陥密度Dが5000cm-2の場合、式(2)よりθ<0.07となるので、これと式(1)より基準面<100>からのオフアングルθが、0.05≦θ<0.07を満たす基板を使用すればよい。なお、基板の有効利用領域とは、デバイスとして利用されない鏡面加工の際に基板周縁に生じる縁だれ部分(外周から約3mm内側まで)を除いた基板の中央部分を指す。
以下に、本発明を完成するに至った経緯について簡単に説明する。
まず、本発明者等は、上記特許文献3の気相成長法の有効性を検証すべく、種々の欠陥密度でオフアングルの異なるInP基板を用意して、該InP基板上にInP層をエピタキシャル成長させた。具体的には、欠陥密度が1000,3000,5000,10000,30000,50000cm-2で、オフアングルが0.02,0.04,0.05,0.07,0.10,0.12のInP基板を使用した。得られたInPエピタキシャル層において表面欠陥の発生状況を調べた結果を表1に示す。
まず、本発明者等は、上記特許文献3の気相成長法の有効性を検証すべく、種々の欠陥密度でオフアングルの異なるInP基板を用意して、該InP基板上にInP層をエピタキシャル成長させた。具体的には、欠陥密度が1000,3000,5000,10000,30000,50000cm-2で、オフアングルが0.02,0.04,0.05,0.07,0.10,0.12のInP基板を使用した。得られたInPエピタキシャル層において表面欠陥の発生状況を調べた結果を表1に示す。
これより、欠陥密度の大小に関係なくオフアングルθが0.05°より小さい場合はヒロックが発生し、θが0.10°より大きい場合はオレンジピールが発生することがわかった。
一方、欠陥密度を、1000,3000,5000,10000,30000,50000cm-2とした場合、上記特許文献3で提案された関係式からはオフアングルθは表2を満足するものとなる。ここで、上記特許文献3の気相成長法においてはオフアングルの関係式は、
θ≧1×10-3×D1/2 ・・・(3)
で与えられる。
θ≧1×10-3×D1/2 ・・・(3)
で与えられる。
上記特許文献3の発明(式(3))は基板の最小オフアングルを規定するものであるが、表1より本発明者等の実験によれば式(3)から得られる最小オフアングルよりもオフアングルを小さく設定した場合でも表面欠陥を抑制できることがわかった。
例えば、表2からは、基板の欠陥密度Dが3000cm-2である場合はオフアングルを0.055°以上とし、欠陥密度Dが5000cm-2である場合はオフアングルを0.071°以上とすることとなる。これに対して、表1からは、欠陥密度Dが3000、5000cm-2である場合はオフアングルを0.05°以上とすればエピタキシャル層に表面欠陥が発生するのを防止できる。また、表2からは、欠陥密度Dが10000cm-2以上である場合はオフアングルを0.10以上とすることとなるが、表1からはオフアングルを0.10よりも大きくすると欠陥密度の大きさに関係なくオレンジピールが発生していることがわかる。したがって、基板の欠陥密度Dが10000cm-2以上である場合は、式(3)により規定されるオフアングルは適当でないことが判明した。
本発明は、上記知見に基づいてなされたもので、上記特許文献3で規定された基板のオフアングルの関係式では十分でない、或いは適当でない欠陥密度Dの範囲(D≧2500)において、表面欠陥が発生するのを防止できる基板のオフアングルを新たに規定したものである。
本発明によれば、気相成長法により、半導体単結晶基板上に化合物半導体層をエピタキシャル成長させるに際し、半導体基板の欠陥密度をD(cm-2)としたときに、基板表面の有効利用領域の基準面からのオフアングルθ(°)が、
0.05≦θ<0.10 ・・・(1)
θ<1×10-3×D1/2(ただし、D>2500cm-2)
を満たす基板を使用するようにしたので、形成されたエピタキシャル層に表面欠陥が発生するのを効果的に防止できる。すなわち、オフアングルθの下限値を0.05とすることでエピタキシャル層にヒロックが発生するのを防止でき、オフアングルθの上限値を0.10とすることでエピタキシャル層にオレンジピールが発生するのを防止できる。
0.05≦θ<0.10 ・・・(1)
θ<1×10-3×D1/2(ただし、D>2500cm-2)
を満たす基板を使用するようにしたので、形成されたエピタキシャル層に表面欠陥が発生するのを効果的に防止できる。すなわち、オフアングルθの下限値を0.05とすることでエピタキシャル層にヒロックが発生するのを防止でき、オフアングルθの上限値を0.10とすることでエピタキシャル層にオレンジピールが発生するのを防止できる。
以下に、本発明の好適な実施形態を、MOCVD法によりInP基板上へInP単結晶層をエピタキシャル成長させる場合を例にとって説明する。
まず、本発明を適用する成長用基板を得るため、液体封止チョクラルスキー法(Liquid Encapsulated Czochralski;LEC)により<100>方向に成長させたInP単結晶を製作した。このとき、適当なドーパント(例えばスズ)を用いることでInP単結晶の転位密度が5000cm-2となるように調整した。
まず、本発明を適用する成長用基板を得るため、液体封止チョクラルスキー法(Liquid Encapsulated Czochralski;LEC)により<100>方向に成長させたInP単結晶を製作した。このとき、適当なドーパント(例えばスズ)を用いることでInP単結晶の転位密度が5000cm-2となるように調整した。
次に、InP単結晶を直径2インチの円柱状に加工し、InP単結晶基板の表面を通常の方法により鏡面加工し、<100>方向からのオフアングルを0.02°,0.04°,0.05°,0.07°,0.10°,0.12°とした基板を準備した。そして、各InP基板の表面にMOCVD法によりInP層を1〜1.5μm厚でエピタキシャル成長させて所望の半導体ウェハを作製した。
なお、本実施形態のMOCVD法では、III族原料としてトリメチルインジウムを用い、これを1.2×10-6mol/分の流量で流すとともに、V族原料にはホスフィン(PH3)を用い、これを1.2×10-3mol/分の流量で流し、成長室内圧力を76Torrとして減圧成長を行った。また、エピタキシャル層の成長速度を1μm/h、成長温度を625℃とした。
得られた半導体ウェハについて、顕微鏡によりInPエピタキシャル層の表面モホロジーを観察し、ヒロック、オレンジピールの発生状況を調べた。この結果、オフアングルが0.02°,0.04°である基板を使用してエピタキシャル成長させた場合にはエピタキシャル層表面にヒロックが発生し、オフアングルが0.12°である基板を使用した場合にはオレンジピールが発生しているのが観察された。
また、転位密度の異なるInP単結晶基板を作製して、同様にエピタキシャル成長を行ったところ、転位密度に関係なくオフアングルが0.05°〜0.10°である基板を使用した場合にはエピタキシャル層表面に欠陥は発生しないことが確認できた。
上記実施の形態では、InP基板上にInP層をエピタキシャル成長させた例について説明したが、InP基板上に、3元素または4元素からなるIII−V族化合物半導体層(例えばAlGaAs層、AlInAs層、AlInGaAs層)をエピタキシャル成長させる場合にも本発明を同様に適用できる。
Claims (2)
- 気相成長法により、半導体単結晶基板上に化合物半導体層をエピタキシャル成長させるに際し、半導体基板の欠陥密度をD(cm-2)としたときに、基板表面の有効利用領域全体にわたって、基準面からのオフアングルθ(°)が、
0.05≦θ<0.10
θ<1×10-3×D1/2(ただし、D>2500cm-2)
を満たす基板を使用することを特徴とするエピタキシャル成長方法。
- 気相成長法により化合物半導体層をエピタキシャル成長させる際に用いられる半導体単結晶基板であって、該半導体基板の欠陥密度をD(cm-2)としたときに、該基板表面の有効利用領域全体にわたって、基準面からのオフアングルθ(°)が、
0.05≦θ<0.10
θ<1×10-3×D1/2(ただし、D>2500cm-2)
であることを特徴とするエピタキシャル成長用基板。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003327220A JP2007019048A (ja) | 2003-09-19 | 2003-09-19 | エピタキシャル成長方法及びエピタキシャル成長用基板 |
PCT/JP2004/009638 WO2005029560A1 (ja) | 2003-09-19 | 2004-07-07 | エピタキシャル成長方法及びエピタキシャル成長用基板 |
TW093127301A TW200520059A (en) | 2003-09-19 | 2004-09-09 | Method of epitaxial growth and substrate for epitaxial growth |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003327220A JP2007019048A (ja) | 2003-09-19 | 2003-09-19 | エピタキシャル成長方法及びエピタキシャル成長用基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007019048A true JP2007019048A (ja) | 2007-01-25 |
Family
ID=34372864
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003327220A Pending JP2007019048A (ja) | 2003-09-19 | 2003-09-19 | エピタキシャル成長方法及びエピタキシャル成長用基板 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2007019048A (ja) |
TW (1) | TW200520059A (ja) |
WO (1) | WO2005029560A1 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2750331B2 (ja) * | 1992-04-23 | 1998-05-13 | 株式会社ジャパンエナジー | エピタキシャル成長用基板およびエピタキシャル成長方法 |
JP2743348B2 (ja) * | 1993-12-27 | 1998-04-22 | 関西日本電気株式会社 | エピタキシャル成長方法 |
JP3129112B2 (ja) * | 1994-09-08 | 2001-01-29 | 住友電気工業株式会社 | 化合物半導体エピタキシャル成長方法とそのためのInP基板 |
-
2003
- 2003-09-19 JP JP2003327220A patent/JP2007019048A/ja active Pending
-
2004
- 2004-07-07 WO PCT/JP2004/009638 patent/WO2005029560A1/ja not_active Application Discontinuation
- 2004-09-09 TW TW093127301A patent/TW200520059A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
WO2005029560A1 (ja) | 2005-03-31 |
TW200520059A (en) | 2005-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3875821B2 (ja) | GaN膜の製造方法 | |
JP4741572B2 (ja) | 窒化物半導体基板及びその製造方法 | |
JP4691911B2 (ja) | Iii−v族窒化物系半導体自立基板の製造方法 | |
US20060191467A1 (en) | Group iii nitride based semiconductor substrate and process for manufacture thereof | |
US20130337639A1 (en) | Method for Substrate Pretreatment To Achieve High-Quality III-Nitride Epitaxy | |
US20070138505A1 (en) | Low defect group III nitride films useful for electronic and optoelectronic devices and methods for making the same | |
JP2010215506A (ja) | 大面積で均一な低転位密度GaN基板およびその製造プロセス | |
JP2005343713A (ja) | Iii−v族窒化物系半導体自立基板及びその製造方法並びにiii−v族窒化物系半導体 | |
JP6704386B2 (ja) | 窒化物半導体テンプレート及びその製造方法、並びにエピタキシャルウエハ | |
JP2007204359A (ja) | 自立iii−n層の製造方法および自立iii−n基板 | |
JP2003321298A (ja) | SiC単結晶及びその製造方法,エピタキシャル膜付きSiCウエハ及びその製造方法,並びにSiC電子デバイス | |
JP2006290697A (ja) | 窒化物半導体基板及びその製造方法 | |
JP2017536325A (ja) | Iii属窒化物結晶、それらの製造方法、および超臨界アンモニアにおいてバルクiii属窒化物結晶を製造するための方法 | |
JP2004111848A (ja) | サファイア基板とそれを用いたエピタキシャル基板およびその製造方法 | |
JP5273150B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
JP5120285B2 (ja) | Iii−v族窒化物系半導体自立基板の製造方法 | |
JP2006062931A (ja) | サファイア基板とその熱処理方法、及び結晶成長方法 | |
JP5173441B2 (ja) | 化合物半導体成長用基板およびエピタキシャル成長方法 | |
TWI254362B (en) | Epitaxial growth method | |
JP2005203418A (ja) | 窒化物系化合物半導体基板及びその製造方法 | |
JP2007019048A (ja) | エピタキシャル成長方法及びエピタキシャル成長用基板 | |
JP4696070B2 (ja) | エピタキシャル結晶の成長方法 | |
US20050136564A1 (en) | Method of laterally growing GaN with indium doping | |
JP4657724B2 (ja) | エピタキシャル成長方法およびエピタキシャル成長用基板 | |
JP2804959B2 (ja) | Ш−v族化合物半導体のエピタキシャル成長方法 |