JP5173441B2

JP5173441B2 - 化合物半導体成長用基板およびエピタキシャル成長方法

Info

Publication number: JP5173441B2
Application number: JP2007556925A
Authority: JP
Inventors: 英樹栗田; 立一平野
Original assignee: JX Nippon Mining and Metals Corp
Current assignee: JX Nippon Mining and Metals Corp
Priority date: 2006-02-02
Filing date: 2007-02-02
Publication date: 2013-04-03
Anticipated expiration: 2027-02-02
Also published as: EP1988194B1; TW200737313A; US20090025629A1; WO2007088958A1; EP1988194A4; US7745854B2; TWI402896B; JPWO2007088958A1; EP1988194A1

Description

本発明は、化合物半導体層のエピタキシャル成長技術に関し、特に、エピタキシャル成長に使用される化合物半導体成長用基板に関する。

従来、発光素子や受光素子等の半導体素子の用途には、ＩｎＰ基板上にＩｎＰ等のＩＩＩ−Ｖ族系化合物半導体層をエピタキシャル成長させた半導体ウェハが広く用いられている。この化合物半導体からなるエピタキシャル層は、例えば、有機金属気相成長法（以下、ＭＯＣＶＤ法と称する）により形成される。

ところで、ＭＯＣＶＤ法により上述したＩＩＩ−Ｖ族系化合物半導体層をエピタキシャル成長させた場合、エピタキシャル層の表面にヒロックとよばれる微小な凸状の欠陥や、オレンジピールとよばれるシワ状の欠陥が発生してしまい、エピタキシャル層の表面モホロジーが劣化するという問題があった。そこで、エピタキシャル層の表面モホロジーを改善するための種々の技術が提案されている（特許文献１〜３）。

例えば、特許文献１では、エピタキシャル成長用基板として、［１００］方向からのオフアングルが０．１〜０．２°であるウェハを用い、かつ基板温度を６００℃以上７００℃以下の条件でエピタキシャル成長させる方法が提案されており、エピタキシャル層の表面におけるヒロック状欠陥（特許文献１においては涙状欠陥と称している）を著しく低減させることに成功している。

さらに、特許文献２では、基板のオフアングルが大きくなった場合にオレンジピールが発生するのを防止するために、オフアングルの範囲を成長速度と基板温度の関数により規定したエピタキシャル成長方法が提案されている。これにより、エピタキシャル層表面に生じるヒロック状欠陥を大幅に低減できるとともに、オレンジピールの発生を防止することに成功している。

また、特許文献３では、基板の欠陥密度（転位密度）も考慮に入れて基板のオフアングルを規定する方法が提案されている。具体的には、ＩｎＰ基板上に化合物半導体の薄膜をエピタキシャル成長させる際に、［１００］方向からのオフアングルθ（°）が、θ≧１×１０^-3Ｄ^l/2（Ｄ（ｃｍ^-2）：基板の欠陥密度）を満足する基板を使用するようにしている。例えば、基板の欠陥密度Dが１０００ｃｍ^-2の場合はオフアングルθ≧０．０３である基板を使用し、１０００ｃｍ^-2の場合はオフアングルθ≧０．１０である基板を使用することとなる。

一方、シリコン単結晶膜のエピタキシャル成長技術に関しては、エピタキシャル層表面の微小な凹凸やその他の欠陥発生を低減するために、基準面（例えば、（１００）面）に対する成長用基板のオフアングルだけでなく、その傾斜方向を規定するようにした技術が提案されている（特許文献４〜７）。
特公平６−９２２７８号公報特許第２７５０３３１号公報特許第３１２９１１２号公報特許第１７８６５０３号公報特許第３０８１７０６号公報特開２００２−２７３６４７号公報特開２００４−３３９００３号公報

従来は、ＩＩＩ−Ｖ族系化合物半導体層のエピタキシャル成長技術に関して、上記特許文献１〜３のように主面（成長面）のオフアングルと転位密度を規定した成長用基板を用い、さらに、所定の成長条件で気相成長させることにより表面モホロジーが良好で実用的なエピタキシャル層を成長させることができていた。すなわち、上記特許文献１〜３に記載の技術により、半導体成長用基板の面方位および基板転位に起因して発生すると考えられているヒロック状欠陥は効果的に低減することができていた。

しかしながら、本発明者等が、上記特許文献１〜３に記載の技術を利用して、種々の化合物半導体層をエピタキシャル成長させたところ、従来から注目されているヒロック状欠陥とは異なるタイプの表面欠陥が発生することが判明した。このヒロック状欠陥とは異なるタイプの表面欠陥とは、針のような細長い形状をした欠陥であり、特に、近年盛んに開発されているＡｌ系化合物半導体層（例えば、ＩｎＡｌＡｓ等）をエピタキシャル成長させたときに発生しやすいことが分かった。

本発明は、化合物半導体層、特に、Ａｌ系化合物半導体層をエピタキシャル成長させる際に、ヒロック状欠陥とは異なるタイプの表面欠陥が発生するのを抑制するのに有効な成長用基板およびエピタキシャル成長方法を提供することを目的とする。

本発明は、上記課題を解決するためになされたものであり、（１００）面に対して所定のオフアングルで傾斜した結晶面を主面とする化合物半導体成長用基板であって、主面の法線ベクトルを（１００）面に投影したベクトルの方向と、［０−１１］方向、［０１−１］方向、［０１１］方向、または［０−１−１］方向の何れかの方向とのなす角（ズレ角β）が３５°未満であることを特徴とする。このように、主面が特定の方向に傾斜している成長用基板を使用して、該基板上に化合物半導体層をエピタキシャル成長させることで、エピタキシャル層の表面欠陥（特に、ヒロック状欠陥とは異なるタイプの表面欠陥）を低減させることができる。

ここで、方向の表し方について、値が負の場合、一般には数字の上に“−”を付して表すが、本明細書および特許請求の範囲においては数字の前に“−”を付して表すこととする。つまり、通常の表記と本明細書および特許請求の範囲における表記の対応関係は図３の通りである。

なお、本発明では、［０−１１］方向、［０１−１］方向、［０１１］方向、または［０−１−１］を基準としてズレ角βを規定しているが、その他の軸方向（例えば、［００１］方向、［００−１］方向、［０１０］方向、または［０−１０］方向等）を基準として規定できることはいうまでもない。

また、エピタキシャル層表面にヒロック状欠陥が発生するのを防止するために、上記所定のオフアングルは、０．０５〜０．２°の範囲であることが望ましい。

また、上記成長用基板として、ＩｎＰ基板等のＩＩＩ−Ｖ族系化合物半導体基板を適用した場合に有効であり、特に、該基板上にＩｎＡｌＡｓ等のＡｌ系化合物半導体層をエピタキシャル成長させる場合に有効である。

ここで、図１を参照して、成長用基板のオフアングルおよび傾斜方向について説明する。図１において、符号Ｗは、主面が（１００）面と平行にならないようにスライスされた半導体成長用基板である。

このとき、基板Ｗの法線ベクトルｎと（１００）面の法線方向［１００］とのなす角がオフアングルαとなる。また、主面の法線ベクトルｎを（１００）面に投影したベクトルがベクトルｐとなる。このベクトルｐの方向を基板の傾斜方向ということができ、例えば、［０１−１］方向を基準とすれば、ベクトルｐと［０１−１］方向とのなす角β（以下、ズレ角と称する）で特定することができる。

以下に、本発明を完成するに至った経緯について説明する。
まず、本発明者等が、上記特許文献１〜３に記載の技術を利用して種々の化合物半導体層をエピタキシャル成長させたところ、従来から注目されているヒロック状欠陥とは異なるタイプの新たな表面欠陥が発生することが判明した。また、この新たな表面欠陥は、特に、Ａｌ系化合物半導体層（例えば、ＩｎＡｌＡｓ等）をエピタキシャル成長させたときに発生しやすいことが分かった。

そこで、上記特許文献４〜７に記載のシリコンエピタキシャル成長に関する技術を参考にし、化合物半導体層のエピタキシャル成長においても、成長用基板の傾斜方向とエピタキシャル層の表面欠陥には何らかの関係があるのではないかと考え、成長用基板の傾斜方向と上記表面欠陥との関係について検討した。

具体的には、［０１−１］方向を基準として、主面の法線ベクトルｎを（１００）面に投影したベクトルｐと［０１−１］方向とのなす角β（図１参照）を０°〜５０°の範囲で変化させた成長用基板を使用して、該成長用基板上に化合物半導体層をエピタキシャル成長させた。このとき、成長用基板のオフアングルに起因するヒロック状欠陥が発生しないように、（１００）面に対する主面のオフアングルを０．１０°、０．１５°とした。また、成長用基板としてはＳドープＩｎＰ基板を使用し、化合物半導体層としてＩｎＡｌＡｓ層をエピタキシャル成長させた。

表１は、ズレ角βに対する上記表面欠陥の発生状況を示す表である。表１中、○は表面欠陥の発生がないことを示し、×は表面欠陥が発生したことを示す。表１より、ズレ角βが３５°を超えると上記表面欠陥が発生することがわかる。なお、ズレ角βの大きさに関係なくヒロック状欠陥の発生は見られなかった。

さらに実験を重ねた結果、［０１−１］方向を基準として、ズレ角βをマイナス方向にとった場合も表１と同様の結果が得られた。これより、本発明者等は、エピタキシャル層に発生する上記表面欠陥を低減するためには、ズレ角βが０≦β＜３５°の範囲にある成長用基板を使用することが有効であるという知見を得た。

また、［０−１１］方向、［０１１］方向、または［０−１−１］方向を基準とした場合も、［０１−１］方向を基準としたときと同様に、ズレ角βが−３５°＜β＜３５°の範囲にある成長用基板を使用することで、エピタキシャル層に発生する上記表面欠陥を低減することができた。

本発明は、上記知見に基づいて完成されたもので、特定の方向に傾斜した主面を有する半導体成長用基板である。具体的には、主面の法線ベクトルｎを（１００）面に投影したベクトルｐが図２に示す斜線領域にある成長用基板を使用してエピタキシャル成長させればよいこととなる。

本発明によれば、（１００）面に対して所定のオフアングルで傾斜した結晶面を主面とする化合物半導体成長用基板において、主面の法線ベクトルを（１００）面に投影したベクトルの方向と、［０−１１］方向、［０１−１］方向、［０１１］方向、または［０−１−１］方向の何れかの方向のなす角が３５°未満となるようにし、該成長用基板上に化合物半導体層をエピタキシャル成長させるようにしたので、ヒロック状欠陥以外の表面欠陥が発生するのを低減することができ、極めて良質なエピタキシャル層を得ることができる。

成長用基板のオフアングルおよび傾斜方向を示す説明図である。本発明に係るズレ角βの有効領域を示す説明図である。方向の表し方について、通常の表記と本明細書および請求の範囲における表記の対応関係を示す説明図である。

以下、本発明の好適な実施の形態を図面に基づいて説明する。

（実施例）
はじめに、液体封止チョクラルスキー法（Liquid Encapsulated Czochralski；LEC）により面方位が（１００）で直径が２インチのＳドープＩｎＰ単結晶を作製し、該ＩｎＰ単結晶から、所定の［１００］方向からのオフアングルおよび［０１−１］方向からのズレ角βを有するように切り出してエピタキシャル成長用基板を作製した。そして、このＩｎＰ単結晶基板の表面を通常の方法により鏡面加工し［１００］方向からのオフアングルが０．１°、［０１−１］方向からのズレ角βが０，５，１０，１５，２０，２５，３０°、Ｓドープ濃度が４×１０¹⁸ｃｍ^-3、３５０μｍ厚のＩｎＰ基板を準備した。

このＩｎＰ基板を用いて、ＭＯＣＶＤ法によりＩｎＡｌＡｓエピタキシャル結晶層を１μｍ成長させ、エピタキシャル層の表面状態を観察した。その結果、得られたエピタキシャル結晶層において、ヒロック状欠陥はもちろん、ヒロック状欠陥とは異なるタイプの表面欠陥も観察されず、表面状態は極めて良好であった。

（比較例）
上記実施例と同様に、エピタキシャル成長用基板を作製し、このＩｎＰ単結晶基板の表面を通常の方法により鏡面加工し［１００］方向からのオフアングルが０．１°、［０１−１］方向からのズレ角βが３５，４０，４５，５０°、Ｓドープ濃度が４×１０¹⁸ｃｍ^-3、３５０μｍ厚のＩｎＰ基板を準備した。

このＩｎＰ基板を用いて、ＭＯＣＶＤ法によりＩｎＡｌＡｓエピタキシャル結晶層を１μｍ成長させ、エピタキシャル層の表面状態を観察した。その結果、得られたエピタキシャル結晶層において、ヒロック状欠陥は観察されなかったが、ヒロック状欠陥とは異なるタイプの表面欠陥が観察された。

上述したように、主面のオフアングルが０．１°で、［０−１１］方向からのズレ角が０≦β＜３５のＩｎＰ基板を用い、該ＩｎＰ基板上にＩｎＡｌＡｓ化合物半導体層をエピタキシャル成長させることで、ヒロック状欠陥以外の表面欠陥も低減させることができ、極めて良質なエピタキシャル層を得ることができた。

以上、本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で変更可能である。

例えば、上記実施形態では、［０１−１］方向からのズレ角が０≦β＜３５のＩｎＰ基板を用いるようにしているが、［０１−１］方向を基準として、ズレ角βをマイナス方向にとった場合も同様の効果を得ることができる。すなわち、［０１−１］方向からのズレ角βが−３５°＜β＜３５°の範囲にあるＩｎＰ基板を使用することで、エピタキシャル層に発生する上記表面欠陥を低減することができる。

また、［０−１１］方向、［０１１］方向、または［０−１−１］方向を基準とした場合も、［０１−１］方向を基準としたときと同様に、ズレ角βが−３５°＜β＜３５°の範囲にあるＩｎＰ基板を使用することで、ＩｎＡｌＡｓエピタキシャル層に発生する上記表面欠陥を低減することができる。すなわち、主面の傾斜方向（ズレ角β）が図２に示す斜線領域にあるＩｎＰ基板を使用することで、極めて良質なエピタキシャル層を得ることができる。

また、上記実施形態では、ＩｎＰ基板のオフアングルを０．１°としたが、主面のオフアングルは０．０５〜０．２°の範囲であればよい。このようにすることで、エピタキシャル層表面にヒロック状欠陥が発生するのを有効に防止することができる。

さらに、上記実施形態では、ＩｎＰ基板上にＩｎＡｌＡｓ層をエピタキシャル成長させた例について説明したが、ＩｎＰ基板上に、ＩｎＡｌＡｓ以外のＩＩＩ−Ｖ族系化合物半導体層（例えば、ＩｎＧａＡｓ）をエピタキシャル成長させる場合にも本発明を同様に適用できる。また、ＩｎＰ基板に限らず、他の化合物半導体基板を用いたエピタキシャル成長全般に適用できると考えられる。

Claims

（１００）面に対して０．０５〜０．２０°の範囲の所定のオフアングルで傾斜した結晶面を主面とするＩｎＰ基板からなり、有機金属気相成長法に用いられるＡｌ系化合物半導体またはＩｎＧａＡｓを成長させるための成長用基板であって、
主面の法線ベクトルを（１００）面に投影したベクトルの方向と、［０−１１］方向、［０１−１］方向、［０１１］方向、または［０−１−１］方向の何れかの方向とのなす角が０°より大きく３５°未満である化合物半導体成長用基板。
前記ＩｎＰ基板は、ＳドープＩｎＰ基板であることを特徴とする請求項１に記載の化合物半導体成長用基板。
前記Ａｌ系化合物半導体は、ＩｎＡｌＡｓであることを特徴とする請求項１又は２に記載の化合物半導体成長用基板。
前記所定のオフアングルは、０．０５°〜０．１０°の範囲であることを特徴とする請求項１〜３のいずれか一項に記載の化合物半導体成長用基板。
Ａｌ系化合物半導体またはＩｎＧａＡｓを成長させるエピタキシャル成長方法であって、
面方位が（１００）のＩｎＰ単結晶を作製するＩｎＰ単結晶作製工程と、
（１００）面に対して０．０５〜０．２°の範囲の所定のオフアングルで傾斜した主面を有し、該主面の法線ベクトルを（１００）面に投影したベクトルの方向と、［０−１１］方向、［０１−１］方向、［０１１］方向、または［０−１−１］方向の何れかの方向とのなす角が０°より大きく３５°未満であるように、前記ＩｎＰ単結晶から切り出してエピタキシャル成長用基板を作製するエピタキシャル成長用基板作製工程と、
該エピタキシャル成長用基板上に有機金属気相成長法によりＡｌ系化合物半導体層またはＩｎＧａＡｓ層をエピタキシャル成長させるエピタキシャル成長工程と、
を有し、
Ａｌ系化合物半導体層をエピタキシャル成長させたときに発生しやすい針のような細長い形状をした欠陥が発生するのを抑制するエピタキシャル成長方法。
前記ＩｎＰ単結晶は、ＳドープＩｎＰ単結晶であることを特徴とする請求項５記載のエピタキシャル成長方法。
前記Ａｌ系化合物半導体は、ＩｎＡｌＡｓであることを特徴とする請求項５又は６に記載のエピタキシャル成長方法。
前記所定のオフアングルは、０．０５°〜０．１０°の範囲であることを特徴とする請求項５〜７のいずれか一項に記載のエピタキシャル成長方法。