JP2010199356A - シリコンエピタキシャルウェーハおよびシリコンエピタキシャルウェーハの製造方法 - Google Patents

Abstract

【課題】シリコン薄膜にミスフィット転位が発生しにくい超低抵抗率のシリコンエピタキシャルウェーハとこれを低コストで製造する方法を提供する。
【解決手段】少なくとも、シリコン単結晶基板と、該シリコン単結晶基板の主表面上に気相成長によって形成されたシリコン薄膜からなるシリコンエピタキシャルウェーハであって、前記シリコン単結晶基板は、抵抗率が２ｍΩ・ｃｍ以下で、かつ燐及びゲルマニウムが、前記燐の濃度〔Ｐ〕と前記ゲルマニウムの濃度〔Ｇｅ〕の比〔Ｇｅ〕／〔Ｐ〕が、０．５５≦〔Ｇｅ〕／〔Ｐ〕＜１．５となるようにドープされたものであることを特徴とするシリコンエピタキシャルウェーハ。
【選択図】図４

Description

本発明は、シリコンエピタキシャルウェーハとシリコンエピタキシャルウェーハの製造方法に関し、具体的にはＮ型の低抵抗率シリコンエピタキシャルウェーハとその製造方法に関する。

シリコン半導体の集積回路素子（デバイス）の高集積化は、急速に進んでおり、デバイスが形成されるシリコンウェーハの品質に対する要求は、ますます厳しくなっている。
すなわち、高集積化に伴い集積回路は微細となる。そのため、デバイスが形成されるいわゆるデバイス活性領域では、転位などの結晶欠陥および金属系不純物が厳しく制限される。これらは、リーク電流の増大およびキャリアのライフタイム低下の原因となるためである。

近年、電源コントロールなどの用途として、パワー半導体デバイスが用いられている。パワー半導体デバイス用の基板としては、チョクラルスキー（ＣＺ）法により育成されたシリコン単結晶インゴットをスライスし、得られたシリコン単結晶基板の表面に、結晶欠陥をほぼ完全に含まないシリコン薄膜を成長させたシリコンエピタキシャルウェーハが主に利用されている。そのシリコンエピタキシャルウェーハには、一般的に高濃度にドーパントがドープされている。

そして、特に大電流動作が可能な低耐圧パワーＭＯＳデバイス用途に、Ｎ型の超低抵抗率（≦２．０ｍΩ・ｃｍ）のシリコン単結晶基板を用いたＮ／Ｎ^＋＋＋シリコンエピタキシャルウェーハの需要が急速に高まっている。
ここで、このＮ^＋＋＋は超低抵抗率の導電型がＮ型であることを意味する。

しかし、このＮ型の超低抵抗率のシリコン単結晶基板を用いたシリコンエピタキシャルウェーハでは、シリコン薄膜の気相成長工程中やデバイス熱処理中にシリコン薄膜にミスフィット転位が発生する場合があり、デバイス特性の悪化が懸念されている。

これは、Ｎ／Ｎ^＋＋＋シリコンエピタキシャルウェーハでは、シリコン単結晶基板にシリコンより共有結合半径の小さい燐が多量にドープされることにより、圧縮歪みが生じているためである。そのため、シリコン薄膜とシリコン単結晶基板との間に格子不整合が生じ、この格子不整合が原因でシリコン薄膜のエピタキシャル成長工程中やデバイス熱処理中にミスフィット転位が発生する場合があり、デバイス特性の悪化が懸念されている。

このミスフィット転位の発生を抑制する技術の１つに、Ｎ^＋＋＋シリコン単結晶基板へゲルマニウムをドープする技術が知られている（例えば特許文献１参照）。
このゲルマニウムドープ技術とは、燐によって生じる圧縮歪みを、シリコンより共有結合半径の大きいゲルマニウムを固溶させることで生じる引張歪みで補償することで、格子不整合を緩和し、ミスフィット転位の発生を抑制するというものである。

特開平９−７９６１号公報

しかし、この特許文献１に開示されている技術では、燐濃度の１．５〜２．５倍という多量のゲルマニウムをドープして結晶を引き上げなければならないことから、製造コストが上がるという問題がある。

更に、特許文献１の燐とゲルマニウム濃度の範囲では、ミスフィット転位を完全に抑制することはできない。さらに、単結晶に高濃度のゲルマニウムをドープすることになり、結晶引き上げ時に有転位化しやすくなるという問題がある。

本発明は、上記問題に鑑みなされたものであって、シリコン薄膜にミスフィット転位が発生しにくい超低抵抗率のシリコンエピタキシャルウェーハとこれを低コストで製造する方法を提供することを目的とする。

上記課題を解決するため、本発明では、少なくとも、シリコン単結晶基板と、該シリコン単結晶基板の主表面上に気相成長によって形成されたシリコン薄膜からなるシリコンエピタキシャルウェーハであって、前記シリコン単結晶基板は、抵抗率が２ｍΩ・ｃｍ以下で、かつ燐及びゲルマニウムが、前記燐の濃度〔Ｐ〕と前記ゲルマニウムの濃度〔Ｇｅ〕の比〔Ｇｅ〕／〔Ｐ〕が、０．５５≦〔Ｇｅ〕／〔Ｐ〕＜１．５となるようにドープされたものであることを特徴とするシリコンエピタキシャルウェーハを提供する。

このように、抵抗率が２ｍΩ・ｃｍ以下で、燐の濃度〔Ｐ〕とゲルマニウムの濃度〔Ｇｅ〕の比〔Ｇｅ〕／〔Ｐ〕が、０．５５≦〔Ｇｅ〕／〔Ｐ〕＜１．５となるようにドープされたシリコン単結晶基板と、その上に気相成長されたシリコン薄膜とからなるシリコンエピタキシャルウェーハとすることによって、燐とゲルマニウムのドープ量が最適化されたことによって、シリコン薄膜にミスフィット転位が発生することが抑制されたシリコンエピタキシャルウェーハとすることができる。
また、従来に比べてゲルマニウムのドープ量が少ないため、単結晶の引き上げ時に有転位化が発生しにくく、結晶欠陥の少ないシリコン単結晶基板が効率よく得られるため、低コストのシリコンエピタキシャルウェーハとなっている。そして、高価なゲルマニウムのドープ量が従来に比べて少ないため、この点からも製造コストが従来より安価なシリコンエピタキシャルウェーハとすることができる。

ここで、前記シリコン単結晶基板は、前記燐及び前記ゲルマニウムが、前記シリコン薄膜の気相成長の際に拡散する前記燐および前記ゲルマニウムの濃度分布から算出される前記シリコン単結晶基板と前記シリコン薄膜の界面での格子不整合による歪みの最大値が最も小さくなるような濃度となるようにドープされたものとすることが好ましい。
このように、シリコン薄膜の気相成長の際に拡散する燐およびゲルマニウムの濃度分布から算出される基板と薄膜の界面での格子不整合による歪みの最大値が最も小さくなるような濃度となるように燐及びゲルマニウムがドープされたシリコン単結晶基板を用いたシリコンエピタキシャルウェーハであれば、２ｍΩ・ｃｍ以下と抵抗率が低いシリコン単結晶ウェーハが用いられ、かつシリコン薄膜にミスフィット転位が発生することが更に抑制されたシリコンエピタキシャルウェーハとすることができる。

また、前記シリコン単結晶基板は、前記燐のドープ量が１×１０^１７〜５×１０^２０ａｔｏｍｓ／ｃｍ^３の範囲内とすることが好ましい。そして、前記ゲルマニウムのドープ量が１×１０^１７〜２．３×１０^２０ａｔｏｍｓ／ｃｍ^３の範囲内とすることが好ましい。
このように、燐が１×１０^１７〜５×１０^２０ａｔｏｍｓ／ｃｍ^３の範囲内でドープされたり、ゲルマニウムが１×１０^１７〜２．３×１０^２０ａｔｏｍｓ／ｃｍ^３の範囲内でドープされたシリコン単結晶基板を用いたシリコンエピタキシャルウェーハとすることによって、単結晶基板の製造コストの低減が達成できるとともに、超低抵抗率のシリコン単結晶基板の主表面上のシリコン薄膜にミスフィット転位が発生しにくいシリコンエピタキシャルウェーハとすることができる。

また、本発明では、少なくとも、チョクラルスキー法によって育成したシリコン単結晶棒を加工してシリコン単結晶基板を作製し、該シリコン単結晶基板の主表面上にシリコン薄膜を気相成長させるシリコンエピタキシャルウェーハの製造方法であって、前記チョクラルスキー法で前記シリコン単結晶棒を育成する際に、該シリコン単結晶棒に抵抗率が２ｍΩ・ｃｍ以下となるように燐をドープし、かつゲルマニウム及び前記燐を、前記燐の濃度〔Ｐ〕と前記ゲルマニウムの濃度〔Ｇｅ〕の比〔Ｇｅ〕／〔Ｐ〕が、０．５５≦〔Ｇｅ〕／〔Ｐ〕＜１．５となるようにドープすることを特徴とするシリコンエピタキシャルウェーハの製造方法を提供する。

このように、抵抗率が２ｍΩ・ｃｍ以下となるように燐をドープし、かつ燐の濃度〔Ｐ〕とゲルマニウムの濃度〔Ｇｅ〕の比〔Ｇｅ〕／〔Ｐ〕が、０．５５≦〔Ｇｅ〕／〔Ｐ〕＜１．５となるようにシリコン単結晶棒にドープして育成したシリコン単結晶棒から得たシリコン単結晶基板の主表面にシリコン薄膜を気相成長させてシリコンエピタキシャルウェーハを製造することによって、シリコン薄膜にミスフィット転位が発生しにくくなる。
またゲルマニウムの濃度が、シリコン薄膜の気相成長の際に拡散する燐およびゲルマニウムの濃度分布から算出されるシリコン単結晶基板とシリコン薄膜の界面の格子不整合による歪みの最大値がミスフィット転位の発生を抑制することができる程度に小さくなるような濃度となり、またゲルマニウムのドープ量を従来に比べて減らすことができるため、ゲルマニウムコストを低減できると共に、ゲルマニウムドープによるシリコン単結晶棒の引き上げの際に有転位化が発生しにくく、チョクラルスキー法による単結晶の製造コストを低減することができる。

ここで、前記シリコン単結晶棒に、前記燐及び前記ゲルマニウムを、前記シリコン薄膜の気相成長の際に拡散する前記燐および前記ゲルマニウムの濃度分布から算出される前記シリコン単結晶基板と前記シリコン薄膜の界面での格子不整合による歪みの最大値が最も小さくなるような濃度となるようにドープすることが好ましい。
このように、シリコン薄膜の気相成長の際に拡散する燐およびゲルマニウムの濃度分布から算出されるシリコン単結晶基板とシリコン薄膜の界面の格子不整合による歪みの最大値が最も小さくなるような濃度となるようにゲルマニウム及び燐をドープすることによって、Ｎ^＋＋＋という超低抵抗率のシリコン単結晶基板を用いた場合であっても、シリコン薄膜にミスフィット転位が発生することをより抑制することができ、またゲルマニウムドープ量を従来に比べて少なくできるため、単結晶棒の育成の際の有転位化を抑制でき、ドープ量を少なくできること及び歩留まり向上によって、製造コストを更に低減することができる。

また、前記シリコン単結晶棒に、前記燐を１×１０^１７〜５×１０^２０ａｔｏｍｓ／ｃｍ^３の範囲内でドープすることが好ましい。そして、前記ゲルマニウムを１×１０^１７〜２．３×１０^２０ａｔｏｍｓ／ｃｍ^３の範囲内でドープすることが好ましい。
このように、燐やゲルマニウムを上述の範囲内でシリコン単結晶棒にドープし、該シリコン単結晶棒から得られたシリコン単結晶基板を用いてシリコンエピタキシャルウェーハを製造することによって、シリコン薄膜にミスフィット転位が発生することを更に抑制でき、また超低抵抗率の基板を用いたＮ／Ｎ^＋＋＋シリコンエピタキシャルウェーハを高歩留まりで製造することができる。

以上説明したように、本発明によれば、ミスフィット転位の発生をほぼ抑制することができる。またゲルマニウムのドープ量を従来より減らすことができるため、単結晶の引き上げ時に有転位化する危険性を減少させることができ、また製造コストの低減も達成することができるシリコンエピタキシャルウェーハとその製造方法とすることができる。

本発明における最大歪み量を算出するための計算の流れの一例を示したフロー図である。 本発明の実験例におけるシリコンエピタキシャルウェーハの燐とゲルマニウム濃度の深さ方向分布を示した図である。 図２のシリコンエピタキシャルウェーハのゲルマニウムと燐の濃度の深さ方向分布を基に計算された歪み量の深さ方向分布を示した図である。 シリコン単結晶基板の燐濃度が５．５×１０^１９ａｔｏｍｓ／ｃｍ^３のときの、ゲルマニウム濃度と、シリコン単結晶基板とシリコン薄膜の界面に生じる歪み量（最大歪み量）との関係を示した図である。

以下、本発明についてより具体的に説明する。
前述のように、シリコン薄膜にミスフィット転位が発生しにくい超低抵抗率のシリコンエピタキシャルウェーハとこれを低コストで製造する方法の開発が待たれていた。

そこで、超低抵抗率とするためにドープする燐と、その燐によって生じる圧縮歪みを補償するゲルマニウムのドープ量の最適範囲について鋭意検討を重ねた。

その結果、本発明者らは、シリコン薄膜のエピタキシャル成長工程において、燐とゲルマニウムの拡散の結果として生じるシリコン単結晶基板とシリコン薄膜の界面に生じる歪みが、ミスフィット転位の発生に関係していることを発見した。このシリコン単結晶基板とシリコン薄膜の界面の歪みとは、燐はゲルマニウムよりも拡散が早いために、界面付近ではゲルマニウム濃度が相対的に高くなり、基板内部よりも大きな歪みが生じることである。そしてこの界面に生じる歪みが小さければ小さい程ミスフィット転位の発生は抑制されることも発見した。
そして上記発見を基に本発明を完成させた。

以下、本発明について詳細に説明するが、本発明はこれらに限定されるものではない。
本発明のシリコンエピタキシャルウェーハは、少なくとも、シリコン単結晶基板と、その主表面上に気相成長によって形成されたシリコン薄膜からなるものである。
そして、シリコン単結晶基板は、抵抗率が２ｍΩ・ｃｍ以下であり、また燐の濃度〔Ｐ〕とゲルマニウムの濃度〔Ｇｅ〕の比〔Ｇｅ〕／〔Ｐ〕が、０．５５≦〔Ｇｅ〕／〔Ｐ〕＜１．５となるように、燐及びゲルマニウムがドープされたものである。

これによって、２ｍΩ・ｃｍ以下と抵抗率が低いＮ型シリコン単結晶ウェーハが用いられたシリコンエピタキシャルウェーハであっても、シリコン薄膜にミスフィット転位が発生することが抑制されたものとすることができる。

ただし、濃度比〔Ｇｅ〕／〔Ｐ〕が、０．５５＞〔Ｇｅ〕／〔Ｐ〕の場合、シリコン単結晶中のゲルマニウムが不足し、燐によって生じる圧縮歪みを補償する事ができなくなってミスフィット転位の発生を抑制できなくなるため、０．５５≦〔Ｇｅ〕／〔Ｐ〕とする。
また、〔Ｇｅ〕／〔Ｐ〕≧１．５の場合、燐に対してゲルマニウムが過多となって、シリコン単結晶育成時にシリコン単結晶が有転位化する確率が高まり、シリコン単結晶棒の製造時の結晶歩留まりが低下するため、〔Ｇｅ〕／〔Ｐ〕＜１．５とする。

ここで、シリコン単結晶基板は、シリコン薄膜を気相成長させた際に拡散する燐およびゲルマニウムの濃度分布から算出される基板と薄膜の界面での格子不整合による歪みの最大値が最も小さくなるような濃度となるように燐及びゲルマニウムがドープされたものとすることができる。
これによって、超低抵抗率のＮ型シリコン単結晶基板を用いたシリコンエピタキシャルウェーハであっても、シリコン薄膜にミスフィット転位が発生することがより抑制されたものとすることができる。

また、燐のドープ量を１×１０^１７〜５×１０^２０ａｔｏｍｓ／ｃｍ^３の範囲内とすることができ、そしてゲルマニウムのドープ量を１×１０^１７〜２．３×１０^２０ａｔｏｍｓ／ｃｍ^３の範囲内とすることができる。
これらのような範囲に燐やゲルマニウムがドープされたシリコン単結晶基板を用いたものであれば、ミスフィット転位の発生が更に抑制された超低抵抗率Ｎ型シリコンエピタキシャルウェーハとすることができる。

そしてこのような本発明のシリコンエピタキシャルウェーハの製造方法について、図を参照して以下説明するが、もちろんこれに限定されるものではない。

まず、チョクラルスキー法によってシリコン単結晶棒を育成する。
このとき、抵抗率が２ｍΩ・ｃｍ以下となるように燐をドープする。更に燐のドープによって生じる圧縮歪みを打ち消すためにゲルマニウムをドープする。
この時、シリコン単結晶棒の燐とゲルマニウムの濃度が、燐の濃度〔Ｐ〕とゲルマニウムの濃度〔Ｇｅ〕の比〔Ｇｅ〕／〔Ｐ〕が、０．５５≦〔Ｇｅ〕／〔Ｐ〕＜１．５となるように燐及びゲルマニウムをシリコン単結晶棒にドープする。
燐とゲルマニウムをドープする方法は一般的な手法であればよく、原料シリコン融液に燐及びゲルマニウムをドープすればよい。

また、シリコン薄膜の気相成長の際に拡散する燐およびゲルマニウムの濃度分布から算出されるシリコン単結晶基板とシリコン薄膜の界面の格子不整合による歪みの最大値が最も小さくなるような濃度となるように燐及びゲルマニウムをドープすることができる。
これにより、従来よりもよりミスフィット転位が発生しにくくなり、更に製造コストが低減でき、Ｇｅドープによる結晶引き上げ時の有転位化も抑えられ、生産性を向上させることができる。

ここで、基板と薄膜の界面の格子不整合による歪みの最大値の求め方について、図１を参照して以下に簡単に説明する。
まず、抵抗率が２ｍΩ・ｃｍ以下の所望の値となるように燐のドープ量を決定する。その後、先に求めた燐のドープ量に対して、仮にある所定のゲルマニウムのドープ量を規定する。
次に、シリコン薄膜を気相成長させる際に、シリコン単結晶基板にドープされた燐とゲルマニウムがシリコン薄膜側へ拡散する。そのため、その燐とゲルマニウムの拡散量を算出する。そして、先に算出したシリコン薄膜の気相成長工程で拡散される燐、ゲルマニウム濃度から濃度の深さ方向分布を得る。ここで、拡散する燐とゲルマニウムの濃度は、気相成長温度によって左右されるが、この温度は、形成するシリコン薄膜の物性や、用いられる製造装置等の気相成長条件によって任意に決定されるものである。
その後、当該濃度の深さ方向分布の結果から、歪み量の深さ方向の変化を計算し、最大歪み量を見積もる。
そしてゲルマニウム濃度を変えて上記計算を繰り返し、最大歪み量が最小となるゲルマニウム濃度を決定する。
その後、決定したゲルマニウム濃度と燐濃度となるように、既知の手法でゲルマニウム及び燐をシリコン単結晶棒にドープする。

そして、ドープする燐の濃度は１×１０^１７〜５×１０^２０ａｔｏｍｓ／ｃｍ^３の範囲とすることができ、更にドープするゲルマニウム濃度は１×１０^１７〜２．３×１０^２０ａｔｏｍｓ／ｃｍ^３の範囲とすることができる。
これによって、シリコン薄膜にミスフィット転位が発生しにくく、また超低抵抗率のシリコンエピタキシャルウェーハを更に効率よく製造することができる。

その後、育成したシリコン単結晶棒を加工して、超低抵抗率（２ｍΩ・ｃｍ以下）のシリコン単結晶基板を作製する。具体的には、シリコン単結晶棒をスライスし、その後ラッピング・エッチング・研磨等を行う。
この加工で行われるスライスも、一般的なものとすれば良く、例えば内周刃スライサあるいはワイヤソー等の切断装置によってスライスすることができる。またラッピング・エッチング・研磨等も一般的な条件で行えば良く、製造するシリコンエピタキシャルウェーハの仕様に応じて適宜選択することができる。

そして、準備したシリコン単結晶基板の主表面上に、シリコン薄膜を気相成長させ、シリコンエピタキシャルウェーハを製造する。
この気相成長方法は、一般的な条件で行えば良く、例えば、Ｈ_２をキャリアガスとしてＳｉＨＣｌ_３等のソースガスをチャンバー内に導入し、サセプタ上に配置した上記シリコン単結晶基板の主表面上に、１０５０〜１２５０℃程度でＣＶＤ法により、エピタキシャル成長させればよい。
また気相成長させるシリコン薄膜の物性（厚さ、導電型、抵抗率など）は、後に作製するデバイスに適するように任意に選択することができる。

このようなシリコンエピタキシャルウェーハの製造方法によって、ミスフィット転位の発生が抑制されたことによるデバイス特性の優れたシリコンエピタキシャルウェーハの作製が可能となる。また、基板の生産性や歩留まりに優れたシリコンエピタキシャルウェーハの製造方法とすることができる。

以下、実験例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実験例）
初めに、５．５×１０^１９ａｔｏｍｓ／ｃｍ^３の濃度の燐と、特定した濃度のゲルマニウムが含まれる基板を想定し、エピタキシャル工程熱処理中にエピタキシャル層に拡散した燐とゲルマニウム濃度の深さ方向分布を計算した。
その想定したシリコン単結晶基板上に実際に５μｍの厚さのシリコン薄膜を気相成長させて作製したシリコンエピタキシャルウェーハの燐濃度とゲルマニウム濃度をＳＩＭＳにより測定した結果を図２に示す。
図２に示すように、ゲルマニウムの拡散速度に比べて燐の拡散速度が速いため、シリコン単結晶基板とシリコン薄膜の界面では、燐に対するゲルマニウムの濃度比が基板中とは異なっていることが判った。

その次に、その計算された燐とゲルマニウム濃度から歪み量の深さ方向の変化を算出し、最大歪み量を見積もった。その結果を図３に示す。
図３に示すように、シリコン単結晶基板とシリコン薄膜の界面に基板内部よりも大きな歪みが生じていることがわかる。
ここで、本発明における歪みの最大値とは、図３に示したように、歪みの深さ方向分布を作成した時の歪みの最大の値と最小の値の差のことである。

そしてこの計算を、種々のゲルマニウム濃度で行い、得られたのが図４である。図４は、シリコン単結晶基板に５．５×１０^１９ａｔｏｍｓ／ｃｍ^３の濃度の燐とゲルマニウムが含まれたエピタキシャルウェーハにおける、ゲルマニウム濃度と、シリコン単結晶基板とシリコン薄膜の界面に生じる歪み（最大歪み）の関係の図を示す。

次に、燐の濃度が５．５×１０^１９ａｔｏｍｓ／ｃｍ^３で、以下に示す（１）〜（３）に記載の濃度のゲルマニウムが含まれているシリコン単結晶基板（直径２００ｍｍ、面方位＜１００＞、抵抗率１．２ｍΩ・ｃｍ）を用意し、そのシリコン単結晶基板上に１４μｍのシリコン薄膜を気相成長させたシリコンエピタキシャルウェーハを用意した。

（１） 燐濃度〔Ｐ〕：５．５×１０^１９ａｔｏｍｓ／ｃｍ^３、ゲルマニウム濃度〔Ｇｅ〕：５．６５×１０^１９ａｔｏｍｓ／ｃｍ^３、〔Ｇｅ〕／〔Ｐ〕＝１．０３。
（２） 燐濃度〔Ｐ〕：５．５×１０^１９ａｔｏｍｓ／ｃｍ^３、ゲルマニウム濃度〔Ｇｅ〕：４．００×１０^１９ａｔｏｍｓ／ｃｍ^３、〔Ｇｅ〕／〔Ｐ〕＝０．７３。
（３） 燐濃度〔Ｐ〕：５．５×１０^１９ａｔｏｍｓ／ｃｍ^３、ゲルマニウム濃度〔Ｇｅ〕：２．００×１０^１９ａｔｏｍｓ／ｃｍ^３、〔Ｇｅ〕／〔Ｐ〕＝０．３６。

これら三種類のシリコンエピタキシャルウェーハを、Ｘ線トポグラフ法によってミスフィット転位の発生状況を確認した。
その結果、（１）と（２）のエピタキシャルウェーハでは、ミスフィット転位の発生は確認されなかったが、（３）のウェーハでは外周部にわずかに発生していた。

また、図４において、（１）を軸として（２）、（３）の対称位置、すなわちゲルマニウム濃度〔Ｇｅ〕：７．３０×１０^１９ａｔｏｍｓ／ｃｍ^３、〔Ｇｅ〕／〔Ｐ〕＝１．３３、およびゲルマニウム濃度〔Ｇｅ〕：９．３０×１０^１９ａｔｏｍｓ／ｃｍ^３、〔Ｇｅ〕／〔Ｐ〕＝１．６９の場合においても、それぞれ（２）、（３）と同様のミスフィット転位の発生状況と考えられる。
そしてこのことは、燐の濃度が異なる場合であっても同様のことが言える。

これらの知見から、燐濃度とゲルマニウム濃度の比、〔Ｇｅ〕／〔Ｐ〕が、０．５５≦〔Ｇｅ〕／〔Ｐ〕＜１．５、より好ましくは０．７３≦〔Ｇｅ〕／〔Ｐ〕≦１．３３であれば、燐に対するゲルマニウムの濃度が高くないため、シリコン単結晶の成長が容易であると共に、低コストとなり、なおかつミスフィット転位が発生しないような濃度となることが判った。

また、シリコン単結晶基板に、燐とゲルマニウムがシリコン薄膜の気相成長の際に拡散する燐およびゲルマニウムの濃度分布から算出される基板と薄膜の界面での格子不整合による歪みの最大値が最も小さくなるような濃度となる（１）のようにドープされたシリコンエピタキシャルウェーハであれば、更にミスフィット転位の発生を抑制できることが判る。

なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (8)

1. 少なくとも、シリコン単結晶基板と、該シリコン単結晶基板の主表面上に気相成長によって形成されたシリコン薄膜からなるシリコンエピタキシャルウェーハであって、
   前記シリコン単結晶基板は、抵抗率が２ｍΩ・ｃｍ以下で、かつ燐及びゲルマニウムが、前記燐の濃度〔Ｐ〕と前記ゲルマニウムの濃度〔Ｇｅ〕の比〔Ｇｅ〕／〔Ｐ〕が、０．５５≦〔Ｇｅ〕／〔Ｐ〕＜１．５となるようにドープされたものであることを特徴とするシリコンエピタキシャルウェーハ。
2. 前記シリコン単結晶基板は、前記燐及び前記ゲルマニウムが、前記シリコン薄膜の気相成長の際に拡散する前記燐および前記ゲルマニウムの濃度分布から算出される前記シリコン単結晶基板と前記シリコン薄膜の界面での格子不整合による歪みの最大値が最も小さくなるような濃度となるようにドープされたものであることを特徴とする請求項１に記載のシリコンエピタキシャルウェーハ。
3. 前記シリコン単結晶基板は、前記燐のドープ量が１×１０^１７〜５×１０^２０ａｔｏｍｓ／ｃｍ^３の範囲内であることを特徴とする請求項１または請求項２に記載のシリコンエピタキシャルウェーハ。
4. 前記シリコン単結晶基板は、前記ゲルマニウムのドープ量が１×１０^１７〜２．３×１０^２０ａｔｏｍｓ／ｃｍ^３の範囲内であることを特徴とする請求項１ないし請求項３のいずれか１項に記載のシリコンエピタキシャルウェーハ。
5. 少なくとも、チョクラルスキー法によって育成したシリコン単結晶棒を加工してシリコン単結晶基板を作製し、該シリコン単結晶基板の主表面上にシリコン薄膜を気相成長させるシリコンエピタキシャルウェーハの製造方法であって、
   前記チョクラルスキー法で前記シリコン単結晶棒を育成する際に、該シリコン単結晶棒に抵抗率が２ｍΩ・ｃｍ以下となるように燐をドープし、かつゲルマニウム及び前記燐を、前記燐の濃度〔Ｐ〕と前記ゲルマニウムの濃度〔Ｇｅ〕の比〔Ｇｅ〕／〔Ｐ〕が、０．５５≦〔Ｇｅ〕／〔Ｐ〕＜１．５となるようにドープすることを特徴とするシリコンエピタキシャルウェーハの製造方法。
6. 前記シリコン単結晶棒に、前記燐及び前記ゲルマニウムを、前記シリコン薄膜の気相成長の際に拡散する前記燐および前記ゲルマニウムの濃度分布から算出される前記シリコン単結晶基板と前記シリコン薄膜の界面での格子不整合による歪みの最大値が最も小さくなるような濃度となるようにドープすることを特徴とする請求項５に記載のシリコンエピタキシャルウェーハの製造方法。
7. 前記シリコン単結晶棒に、前記燐を１×１０^１７〜５×１０^２０ａｔｏｍｓ／ｃｍ^３の範囲内でドープすることを特徴とする請求項５または請求項６に記載のシリコンエピタキシャルウェーハの製造方法。
8. 前記シリコン単結晶棒に、前記ゲルマニウムを１×１０^１７〜２．３×１０^２０ａｔｏｍｓ／ｃｍ^３の範囲内でドープすることを特徴とする請求項５ないし請求項７のいずれか１項に記載のシリコンエピタキシャルウェーハの製造方法。

Images