JP2011009614A - エピタキシャルシリコンウェーハとその製造方法 - Google Patents
エピタキシャルシリコンウェーハとその製造方法 Download PDFInfo
- Publication number
- JP2011009614A JP2011009614A JP2009153496A JP2009153496A JP2011009614A JP 2011009614 A JP2011009614 A JP 2011009614A JP 2009153496 A JP2009153496 A JP 2009153496A JP 2009153496 A JP2009153496 A JP 2009153496A JP 2011009614 A JP2011009614 A JP 2011009614A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- crystal substrate
- epitaxial
- silicon crystal
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 175
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 175
- 239000010703 silicon Substances 0.000 title claims abstract description 175
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 239000013078 crystal Substances 0.000 claims abstract description 98
- 239000000758 substrate Substances 0.000 claims abstract description 82
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 37
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 34
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims abstract description 34
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 19
- 229920005591 polysilicon Polymers 0.000 claims abstract description 19
- 229910052698 phosphorus Inorganic materials 0.000 claims description 34
- 239000011574 phosphorus Substances 0.000 claims description 34
- 239000002019 doping agent Substances 0.000 claims description 11
- 230000007547 defect Effects 0.000 claims description 4
- 238000005247 gettering Methods 0.000 abstract description 7
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 3
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 71
- 235000012431 wafers Nutrition 0.000 description 69
- 230000015572 biosynthetic process Effects 0.000 description 20
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 9
- 239000001301 oxygen Substances 0.000 description 9
- 229910052760 oxygen Inorganic materials 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 8
- 238000001556 precipitation Methods 0.000 description 7
- 238000002474 experimental method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002244 precipitate Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
【解決手段】リンとゲルマニウムが高濃度ドープされたシリコン結晶基板上に、シリコンエピタキシャル層をCVD法で成長させ、その後、シリコン結晶基板の裏面側に、ポリシリコン層を成長させるPBS形成工程を実行する。これにより、SFに起因してエピタキシャルシリコンウェーハの表面に生じるLPD(SFに起因して生じる)の個数が大幅に減る。
【選択図】図2
Description
Deposition)法によりシリコンエピタキシャル層を成長させた場合、上記のミスフィット転位は防止されるものの、本発明者らの実験によれば、別の副作用が新たに生じることが判明した。その副作用とは、積層欠陥(スタッキングフォルト、以下SFという。)がシリコンエピタキシャル層に発生し、そのSFが段差としてウェーハ表面に現れて、ウェーハ表面のLPD(Light Point Defect:ライト・ポイント・デフェクト)レベルが悪化することである。特に、ポリバックシールをシリコン結晶基板の裏面側に施した後、シリコンエピタキシャル層を成長させた場合には、ウェーハ表面のLPDレベルが悪く、SFによるLPDの総数が非常に多いことが判明した。例えば、直径200mmのエピタキシャルシリコンウェーハにおいて、SF(Stacking Fault)によるLPDの総数は数千個程度或いはそれ以上となることもあり、実用に供することができない場合がある。このSFの発生原因は今のところ明確になっていないが、リンとゲルマニウムが高濃度にドープされたシリコン結晶基板にシリコンエピタキシャル層を形成する際の特有の問題である。
を有する。
atoms/cm3の範囲内であり、ゲルマニウムの濃度が7.0×1019〜1.0×1020
atoms/cm3の範囲内あることが好ましい。シリコン結晶基板の素材であるシリコンインゴットの引き上げプロセスにおいて、インゴットが引き上げられる元の溶融シリコンにリンとゲルマニウムを同時にドープするときのそれぞれの濃度を調整することにより、上記のような範囲内で高濃度のリンとゲルマニウムを含んだシリコン結晶基板を得ることができる。上記のような範囲内の高濃度のリンとゲルマニウムとがドープされたシリコン結晶基板の電気抵抗率は0.8×10−3〜1.5×10−3
Ω・cmの範囲内であり、この電気抵抗率は、パワーMOSトランジスタ用のウェーハに要求される抵抗率条件を満たすものである。
Ω・cmの範囲内で非常に低く、かつ、シリコンエピタキシャル層のミスフィット転位が極めて少なく、かつ、SF(スタッキングフォルト)に起因するLPDの個数が少ないエピタキシャルシリコンウェーハを製造することができる。例えば、KLA−Tencor社製SP−1のDCNモードで粒径0.13μmサイズ以上のLPDを測定した場合、ウェーハ表面(シリコンエピタキシャル層の表面)における面積100cm2当たり32個以下(200mmウェーハの表面(314cm2)において、100個以下)、好ましくはウェーハ表面の表面積100cm2当たり0〜3個程度(200mmウェーハの表面において、10個以下)、という、パワーMOSトランジスタ用として利用できるエピタキシャルシリコンウェーハが製造される。
Claims (6)
- エピタキシャルシリコンウェーハの製造方法において、
電気抵抗率調整用n型ドーパントとしてリンがドープされ、かつゲルマニウムがドープされたシリコン結晶基板を用意する第1ステップと、
前記シリコン結晶基板の表面上にシリコンエピタキシャル層を形成する第2ステップと、
前記第2ステップを実行した後に、前記シリコン結晶基板の裏面側にポリシリコン層を形成する第3ステップと
を有するエピタキシャルシリコンウェーハの製造方法。 - 前記第1ステップで用意される前記シリコン結晶基板のリン濃度が4.7×1019〜9.47×1019atoms/cm3の範囲、かつ前記シリコン結晶基板のゲルマニウム濃度が7.0×1019〜1.0×1020atoms/cm3の範囲に調整することを特徴とする請求項1に記載のエピタキシャルシリコンウェーハの製造方法。
- 前記第1ステップと前記第2ステップとの間に、前記シリコン結晶基板の裏面側に酸化膜を形成する第4ステップ
を更に有する請求項1または請求項2に記載のエピタキシャルシリコンウェーハの製造方法。 - 前記第2ステップと前記第3ステップとの間に、前記シリコン結晶基板の裏面側の酸化膜を除去する第5ステップ
を更に有する請求項3に記載のエピタキシャルシリコンウェーハの製造方法。 - 前記第3ステップにおいて、1000〜1090℃の範囲内の温度で前記シリコン結晶基板上にシリコンエピタキシャル層を形成する
請求項1乃至請求項4のいずれか一項に記載のエピタキシャルシリコンウェーハの製造方法。 - 電気抵抗率調整用n型ドーパントとしてリンが4.7×1019〜9.47×1019atoms/cm3の濃度範囲でドープされ、かつゲルマニウムが7.0×1019〜1.0×1020atoms/cm3の濃度範囲でドープされたシリコン結晶基板と、
前記シリコン結晶基板の表面に形成されたシリコンエピタキシャル層と、
前記シリコン結晶基板の裏面側に形成されたポリシリコン層とを備え、
前記シリコンエピタキシャル層の表面上のライト・ポイント・デフェクトの個数が、表面積100cm2当り32個以下である
エピタキシャルシリコンウェーハ。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009153496A JP5609025B2 (ja) | 2009-06-29 | 2009-06-29 | エピタキシャルシリコンウェーハの製造方法 |
US13/378,562 US8659020B2 (en) | 2009-06-29 | 2010-05-28 | Epitaxial silicon wafer and method for manufacturing same |
PCT/JP2010/059089 WO2011001770A1 (ja) | 2009-06-29 | 2010-05-28 | エピタキシャルシリコンウェーハとその製造方法 |
DE112010002747.1T DE112010002747B4 (de) | 2009-06-29 | 2010-05-28 | Verfahren zur Herstellung eines Siliziumepitaxialwafers |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009153496A JP5609025B2 (ja) | 2009-06-29 | 2009-06-29 | エピタキシャルシリコンウェーハの製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011009614A true JP2011009614A (ja) | 2011-01-13 |
JP2011009614A5 JP2011009614A5 (ja) | 2012-03-01 |
JP5609025B2 JP5609025B2 (ja) | 2014-10-22 |
Family
ID=43410851
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009153496A Active JP5609025B2 (ja) | 2009-06-29 | 2009-06-29 | エピタキシャルシリコンウェーハの製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8659020B2 (ja) |
JP (1) | JP5609025B2 (ja) |
DE (1) | DE112010002747B4 (ja) |
WO (1) | WO2011001770A1 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011044505A (ja) * | 2009-08-19 | 2011-03-03 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハの製造方法 |
JP2014003142A (ja) * | 2012-06-18 | 2014-01-09 | Sumco Techxiv株式会社 | エピタキシャルシリコンウェーハの製造方法、および、この製造方法で製造されたエピタキシャルシリコンウェーハ |
US9425264B2 (en) | 2012-06-29 | 2016-08-23 | Sumco Corporation | Method for growing an epitaxial film on a phosphorous-doped silicon wafer |
WO2017183277A1 (ja) * | 2016-04-20 | 2017-10-26 | 信越半導体株式会社 | エピタキシャルウェーハの製造方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112014002133B4 (de) * | 2013-04-24 | 2017-06-22 | Sumco Techxiv Corporation | Herstellungsverfahren für einen Einkristall, Silicium-Einkristall, Verfahren zur Herstellung eines Siliciumwafers, Herstellungsverfahren für einen Silicium-Epitaxialwafer, sowie Silicium-Epitaxialwafer |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH097961A (ja) * | 1995-06-22 | 1997-01-10 | Motorola Inc | 高ドープn+基板およびその製造方法 |
JPH10172976A (ja) * | 1996-12-12 | 1998-06-26 | Mitsubishi Materials Shilicon Corp | Eg層付きエピタキシャルウェーハの製造方法 |
JP2001039797A (ja) * | 1999-07-28 | 2001-02-13 | Mitsubishi Materials Silicon Corp | エピタキシャル層積層用シリコンウェーハ及びエピタキシャルウェーハ |
JP2001167995A (ja) * | 1999-09-29 | 2001-06-22 | Mimasu Semiconductor Industry Co Ltd | ウェーハ、エピタキシャルウェーハ及びそれらの製造方法 |
JP2003188107A (ja) * | 2001-12-19 | 2003-07-04 | Shin Etsu Handotai Co Ltd | 半導体エピタキシャルウエーハの製造方法および半導体エピタキシャルウエーハ |
WO2008146725A1 (ja) * | 2007-05-31 | 2008-12-04 | Sumco Techxiv Corporation | シリコン単結晶の製造方法及びn型高ドープ半導体基板 |
JP2010129748A (ja) * | 2008-11-27 | 2010-06-10 | Shin Etsu Handotai Co Ltd | 半導体ウェーハの評価方法 |
JP5246065B2 (ja) * | 2009-06-29 | 2013-07-24 | 株式会社Sumco | エピタキシャルシリコンウェーハとその製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10223641A (ja) | 1996-12-03 | 1998-08-21 | Sumitomo Sitix Corp | 半導体シリコンエピタキシャルウェーハ及び半導体デバイスの製造方法 |
JP2000031153A (ja) | 1998-07-13 | 2000-01-28 | Shin Etsu Handotai Co Ltd | Siウエーハ及びその製造方法 |
EP1143047B1 (en) | 1999-09-29 | 2015-11-04 | Shin-Etsu Handotai Co., Ltd. | Method of manufacturing silicon wafer |
JP2006073580A (ja) * | 2004-08-31 | 2006-03-16 | Sumco Corp | シリコンエピタキシャルウェーハ及びその製造方法 |
US20090004458A1 (en) * | 2007-06-29 | 2009-01-01 | Memc Electronic Materials, Inc. | Diffusion Control in Heavily Doped Substrates |
-
2009
- 2009-06-29 JP JP2009153496A patent/JP5609025B2/ja active Active
-
2010
- 2010-05-28 US US13/378,562 patent/US8659020B2/en active Active
- 2010-05-28 WO PCT/JP2010/059089 patent/WO2011001770A1/ja active Application Filing
- 2010-05-28 DE DE112010002747.1T patent/DE112010002747B4/de active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH097961A (ja) * | 1995-06-22 | 1997-01-10 | Motorola Inc | 高ドープn+基板およびその製造方法 |
JPH10172976A (ja) * | 1996-12-12 | 1998-06-26 | Mitsubishi Materials Shilicon Corp | Eg層付きエピタキシャルウェーハの製造方法 |
JP2001039797A (ja) * | 1999-07-28 | 2001-02-13 | Mitsubishi Materials Silicon Corp | エピタキシャル層積層用シリコンウェーハ及びエピタキシャルウェーハ |
JP2001167995A (ja) * | 1999-09-29 | 2001-06-22 | Mimasu Semiconductor Industry Co Ltd | ウェーハ、エピタキシャルウェーハ及びそれらの製造方法 |
JP2003188107A (ja) * | 2001-12-19 | 2003-07-04 | Shin Etsu Handotai Co Ltd | 半導体エピタキシャルウエーハの製造方法および半導体エピタキシャルウエーハ |
WO2008146725A1 (ja) * | 2007-05-31 | 2008-12-04 | Sumco Techxiv Corporation | シリコン単結晶の製造方法及びn型高ドープ半導体基板 |
JP2010129748A (ja) * | 2008-11-27 | 2010-06-10 | Shin Etsu Handotai Co Ltd | 半導体ウェーハの評価方法 |
JP5246065B2 (ja) * | 2009-06-29 | 2013-07-24 | 株式会社Sumco | エピタキシャルシリコンウェーハとその製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011044505A (ja) * | 2009-08-19 | 2011-03-03 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハの製造方法 |
JP2014003142A (ja) * | 2012-06-18 | 2014-01-09 | Sumco Techxiv株式会社 | エピタキシャルシリコンウェーハの製造方法、および、この製造方法で製造されたエピタキシャルシリコンウェーハ |
US9425264B2 (en) | 2012-06-29 | 2016-08-23 | Sumco Corporation | Method for growing an epitaxial film on a phosphorous-doped silicon wafer |
US9755022B2 (en) | 2012-06-29 | 2017-09-05 | Sumco Techxiv Corporation | Epitaxial silicon wafer having reduced stacking faults |
WO2017183277A1 (ja) * | 2016-04-20 | 2017-10-26 | 信越半導体株式会社 | エピタキシャルウェーハの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US8659020B2 (en) | 2014-02-25 |
JP5609025B2 (ja) | 2014-10-22 |
US20120112190A1 (en) | 2012-05-10 |
WO2011001770A1 (ja) | 2011-01-06 |
DE112010002747B4 (de) | 2020-12-24 |
DE112010002747T5 (de) | 2013-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3988307B2 (ja) | シリコン単結晶、シリコンウェーハ及びエピタキシャルウェーハ | |
JP5609025B2 (ja) | エピタキシャルシリコンウェーハの製造方法 | |
JP5246065B2 (ja) | エピタキシャルシリコンウェーハとその製造方法 | |
JP5533869B2 (ja) | エピタキシャルシリコンウェーハとその製造方法 | |
WO2010131412A1 (ja) | シリコンウェーハおよびその製造方法 | |
JP2010153631A (ja) | エピタキシャルシリコンウェーハとその製造方法 | |
JP5463693B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
JP4510997B2 (ja) | シリコン半導体基板およびその製造方法 | |
JP5338559B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
JPH11204534A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
JP2004165489A (ja) | エピタキシャルシリコンウェーハとその製造方法並びに半導体装置 | |
JP7429122B2 (ja) | シリコン単結晶の製造方法 | |
JP5672021B2 (ja) | 半導体基板の製造方法 | |
JP5830215B2 (ja) | エピタキシャルウエーハ並びにその製造方法 | |
JPH11302098A (ja) | シリコンウェーハとシリコンエピタキシャルウェーハ並びにその製造方法 | |
JP5315944B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
TWI741950B (zh) | 矽晶圓的製造方法 | |
JP5803722B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
TW201909246A (zh) | 晶圓製造方法和晶圓 | |
JP6372709B2 (ja) | エピタキシャルウェーハの製造方法 | |
JP2023070067A (ja) | シリコンウェーハおよびエピタキシャルシリコンウェーハ | |
JP2023167343A (ja) | シリコンウェーハ及びエピタキシャルシリコンウェーハ | |
JP2023070019A (ja) | シリコンウェーハおよびエピタキシャルシリコンウェーハ | |
CN116072515A (zh) | 硅晶片和外延硅晶片 | |
CN116072514A (zh) | 硅晶片和外延硅晶片 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120117 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130813 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131002 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140701 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140714 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140805 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140818 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5609025 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |