DE112010002747B4 - Verfahren zur Herstellung eines Siliziumepitaxialwafers - Google Patents

Verfahren zur Herstellung eines Siliziumepitaxialwafers Download PDF

Info

Publication number
DE112010002747B4
DE112010002747B4 DE112010002747.1T DE112010002747T DE112010002747B4 DE 112010002747 B4 DE112010002747 B4 DE 112010002747B4 DE 112010002747 T DE112010002747 T DE 112010002747T DE 112010002747 B4 DE112010002747 B4 DE 112010002747B4
Authority
DE
Germany
Prior art keywords
silicon
crystal substrate
wafer
silicon crystal
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112010002747.1T
Other languages
English (en)
Other versions
DE112010002747T5 (de
Inventor
Tadashi Kawashima
Masahiro Yoshikawa
Akira Inoue
Yoshiya Yoshida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of DE112010002747T5 publication Critical patent/DE112010002747T5/de
Application granted granted Critical
Publication of DE112010002747B4 publication Critical patent/DE112010002747B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

Verfahren zur Herstellung eines Siliziumepitaxialwafers, umfassend:einen ersten Schritt des Anfertigens eines Siliziumkristallsubstrats, in welches Phosphor als Dotierstoff vom n-Typ zum Einstellen eines elektrischen Widerstandes dotiert wurde und Germanium dotiert wurde,einen zweiten Schritt des Ausbildens einer Siliziumepitaxieschicht auf der Oberfläche des Siliziumkristallsubstrats, undeinen dritten Schritt des Ausbildens einer Polysiliziumschicht auf der Rückseite des Siliziumkristallsubstrats nach dem Durchführen des zweiten Schrittes.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf einen Siliziumepitaxialwafer, welcher für eine Halbleiterschaltung benutzt wird, und auf ein Verfahren zum Herstellen des Siliziumepitaxialwafers. Insbesondere bezieht sich die vorliegende Erfindung auf einen Siliziumepitaxialwafer, bei welchem auf der Rückseite eines Siliziumkristallsubstrats, in welches Phosphor als Dotierstoff vom n-Typ dotiert wurde, um einen elektrischen Widerstand einzustellen, und Germanium dotiert wurde, eine Polysiliziumschicht ausgebildet wird, und ein Siliziumepitaxialwafer auf der Oberfläche des Siliziumkristallsubstrats ausgebildet wird, und auf ein Verfahren zur Herstellung des Siliziumepitaxialwafers.
  • HINTERGRUND
  • Beispielsweise muss ein elektrischer Widerstand eines Siliziumkristallsubstrats im Falle eines Siliziumepitaxialwafers für einen Leistungs-MOS-Transistor sehr niedrig sein. Um einen elektrischen Widerstand eines Siliziumkristallsubstrats in zufriedenstellendem Ausmaß zu verringern, werden Arsen (As) und Antimon (Sb) als Dotierstoffe zum Einstellen eines Widerstandes in geschmolzenes Silizium in einem Herausziehschritt zur Herstellung eines Siliziumkristallingots dotiert, welcher ein Rohmaterial für Wafer darstellt. Die obige Technik ist öffentlich bekannt. Da jedoch die obigen Dotierstoffe sehr leicht verdampfen, ist es schwierig, eine Dotierstoffkonzentration in einem Siliziumkristall vollständig zu erhöhen, wodurch es schwierig ist, ein Siliziumkristallsubstrat herzustellen, welches einen niedrigen Widerstand im erforderlichen Maß aufweist.
  • Dementsprechend wird ein Siliziumkristallsubstrat, in welches Phosphor (P) mit hoher Konzentration als Dotierstoff vom n-Typ, welcher Eigenschaften niedriger Volatilität aufweist, bei welchem ein elektrischer Widerstand sehr niedrig ist, benutzt.
  • Wenn jedoch eine Siliziumepitaxieschicht auf einem Siliziumkristallsubstrat ausgebildet wird, in welches Phosphor mit hoher Konzentration dotiert wurde, tritt unglücklicherweise ein Versetzungsdefekt (Fehlanpassungsversetzung), welcher von einer Konzentrationsdifferenz von Phosphor an einem Grenzflächenabschnitt zwischen einem Siliziumkristallsubstrat und einer Siliziumepitaxieschicht verursacht wird, auf. Die Fehlanpassungsversetzung pflanzt sich von dem Grenzflächenabschnitt eines Siliziumkristallsubstrats zu einer Oberfläche der Siliziumepitaxieschicht fort und zeigt sich visuell als Zusammenballung langer und dünner Linien. Die Fehlanpassungsversetzung führt zu einer Verringerung einer elektrischen Leistung eines Halbleiterelements, welches auf dem Substrat ausgebildet ist. Eine Ursache der Fehlanpassungsversetzung ist, dass ein Atomradius von Phosphor 1,10 Å beträgt, was deutlich kleiner ist als ein Atomradius von Silizium, welcher, 1,17 Å beträgt, und ein großer Unterschied des konvalenten Radius beider Seiten verursacht unnötige Spannungen in einem Kristall (da ein Atomradius von Arsen mit 1,18 Å relativ nahe bei dem Atomradius von Silizium liegt, tritt bei Arsen eine Fehlanpassungsversetzung weniger häufig auf.
  • Um das obige Problem zu lösen, wird Germanium (Ge), dessen Atomradius mit 1,22 Å größer ist als derjenige von Silizium, simultan mit Phosphor in einem Herausziehvorgang eines Siliziumeinkristallingots dotiert. Durch dieses Verfahren wird eine Spannung eines Siliziumkristallgitters, welche durch Phosphor verursacht wird, durch das Germanium entspannt, und auf diese Weise wird ein Auftreten einer Fehlanpassungsversetzung unterdrückt (siehe Druckschrift JP H-09-007961 A ).
  • Ein Epitaxiewachstum wird für Epitaxialwafer üblicherweise bei einer hohen Temperatur durchgeführt. Dementsprechend werden Sauerstoffausfällungen (Präzipitate, BMD) und Sauerstoffausfällungskerne, welche in dem Kristall beim Wachsen des Siliziumeinkristallingots ausgebildet wurden, durch eine derartige Hochtemperaturbehandlung ausgelöscht, wodurch unglücklicherweise eine Getterfähigkeit verringert wird.
  • Als Getterverfahren als Gegenmaßnahme gegen unzureichendes Gettern sind IG(intrinsische Getter)-Verfahren und EG(extrinsische Getter)-Verfahren öffentlich bekannt (siehe ŌMI, Tadahiro; NITTA, Takahisa: Shirikon no kagaku. Japan: Handōtai Kiban Gijutsu Kenkyūkai, 1996 (Surface science technology series; 3). S. 586-587. - ISBN 4-947655-88-7).
  • Beispielsweise ist eine Technik zum Ausführen einer Wärmebehandlung eines Wafers zum Bilden von Sauerstoffausscheidungskernen in einem Wafer, um eine Sauerstoffausscheidungskerndichte zu erhöhen, und zum Ausführen eines Epitaxialwachstums öffentlich bekannt (siehe Druckschrift JP H10- 223 641 A ).
  • Weiterhin ist eine Technik zum Ausführen eines Polyrückversiegelungsverfahrens (PBS, vom Englischen „poly back seal“) vor einem Epitaxialwachstum öffentlich bekannt (siehe Druckschriften JP 2000 - 31 153 A und JP 2001 - 167 995 A ). Das Polyrückversiegelungsverfahren ist ein Beispiel des oben erwähnten EG-Verfahrens, bei welchem eine Polysiliziumschicht auf der Rückseite eines Wafers ausgebildet wird, und ein Spannungsfeld und eine Gitterfehlanpassung, welche an einer Grenzfläche mit einem Substrat auftreten, benutzt werden.
  • Aus der EP 1 801 863 A1 ist ein Verfahren bekannt, bei welchem eine Polysiliziumschicht auf der Rückseite eines Wafers vor dem Ausbilden einer Epitaxieschicht gebildet wird.
  • Die US 2009 / 0 004 458 A1 offenbart einen Siliziumepitaxialwafer mit einem Siliziumkristallsubstrat, welches Phosphor als Dotierstoff mit einer Konzentration von 7,86 × 1019/cm3 enthält und welches mit Germanium mit einer Dosis von mindestens 6 × 1013/cm2, beispielsweise mindestens 5 × 1014/cm2 implantiert wurde. Eine Siliziumepitaxieschicht ist auf einer Vorderseite und eine Polysiliziumschicht auf einer Rückseite des Substrats ausgebildet.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • TECHNISCHES PROBLEM
  • Wie in der Druckschrift JP H-09-007961 A gezeigt wird in dem Fall, in welchem eine Siliziumepitaxieschicht durch Wachsen eines Siliziumkristalls durch ein CVD-Verfahren (chemische Dampfabscheidung, vom englischen „chemical vapor deposition“) auf einem Siliziumkristallsubstrat gewachsen wird, in welches Phosphor und Germanium mit hoher Konzentration dotiert wurden, die obige Fehlanpassungsversetzung vermieden werden. Die Erfinder der vorliegenden Anmeldung haben jedoch experimentell herausgefunden, dass eine andere nachteilige Reaktion auftritt. Die nachteilige Reaktion besteht darin, dass ein Stapelfehler in der Siliziumepitaxieschicht auftritt, wobei der Stapelfehler auf einer Waferoberfläche als Stufe erscheint, und einen LPD-Grad (Lichtpunktdefekt, englisch „light point defect“) auf der Waferoberfläche degradiert. Insbesondere in dem Fall, in welchem die Siliziumepitaxieschicht gewachsen wird, nachdem eine Polyrückversiegelung auf einer Rückseitenfläche des Siliziumkristallsubstrats ausgeführt wird, wurde herausgefunden, dass der LPD-Grad auf der Waferoberfläche degradiert, und die Gesamtzahl der von dem Stapelfehler verursachten LPDs sehr hoch ist. Beispielsweise ist die Gesamtzahl der durch den Stapelfehler verursachten LPDs für einen Siliziumepitaxialwafer mit einem Durchmesser von 200 mm in manchen Fällen mehrere Tausend oder größer, wodurch der Siliziumepitaxialwafer in manchen Fällen nicht mehr für praktische Zwecke zu gebrauchen ist. Der Grund für das Auftreten des Stapelfehlers ist momentan nicht geklärt. Er ist ein Problem, welches nur in dem Fall auftritt, in welchem ein Siliziumepitaxialwafer auf einem Siliziumkristallsubstrat ausgebildet wird, in welches Phosphor und Germanium mit hoher Konzentration dotiert wurden.
  • Die vorliegende Erfindung wurde in Anbetracht der obigen Probleme gemacht, und es ist eine Aufgabe der vorliegenden Erfindung, sowohl ein Auftreten einer Fehlanpassungsversetzung als auch ein Auftreten eines Stapelfehlers für einen Siliziumepitaxialwafer zu unterdrücken, bei welchem eine Polysiliziumschicht auf einer rückseitigen Fläche eines Siliziumkristallsubstrats ausgebildet wurde, in welches Phosphor als ein Dotierstoff vom n-Typ zum Anpassen eines elektrischen Widerstandes und Germanium als Basis dotiert wurden.
  • LÖSUNG DER AUFGABE
  • Ein Verfahren zur Herstellung eines Siliziumepitaxialwafers gemäß einem ersten Ausführungsbeispiel der Erfindung umfasst einen ersten Schritt des Anfertigens eines Siliziumkristallsubstrats, in welches ein Dotierstoff vom n-Typ zum Anpassen eines elektrischen Widerstandes und Germanium dotiert wurden, einen zweiten Schritt des Ausbildens einer Siliziumepitaxieschicht auf der Oberfläche des Siliziumkristallsubstrats, und einen dritten Schritt des Ausbildens einer Polysiliziumschicht auf der Rückseite des Siliziumkristallsubstrats nach der Durchführung des zweiten Schritts.
  • Das obige Herstellungsverfahren kann ein Auftreten einer Fehlanpassungsversetzung unterdrücken, welche ein Problem in dem Fall darstellen kann, in welchem eine Siliziumepitaxieschicht auf einem Siliziumkristallsubstrat ausgebildet wird, in welches Phosphor mit hoher Konzentration dotiert wurde. Zusätzlich kann, da eine Polysiliziumschicht auf der Rückseite des Siliziumkristallsubstrats ausgebildet wird, nachdem die Siliziumepitaxieschicht ausgebildet wurde, eine hinreichende Getterfähigkeit erreicht werden. Durch diese Reihenfolge gibt es, während die Siliziumepitaxieschicht ausgebildet wird, keinen durch die Ausbildung der Polysiliziumschicht verursachten Einfluss, und das Auftreten eines Stapelfehlers kann auf effektive Weise unterdrückt werden, und die Anzahl an Lichtpunktdefekten (LPDs) auf der Oberfläche der Siliziumepitaxieschicht (der Waferoberfläche) kann extrem verringert werden.
  • Beispielsweise kann mit einem derartigen Verfahren ein Wafer, bei welchem die Anzahl von LPDs auf der Oberfläche der Siliziumepitaxieschicht kleiner oder gleich 32 pro 100 cm2 Oberfläche ist (beispielsweise ein Wafer mit einem Durchmesser von 200 mm, bei welchem die Gesamtanzahl von LPDs auf dem Wafer kleiner oder gleich 100 ist), hergestellt werden.
  • Für das obige Verfahren zur Herstellung eines Siliziumepitaxialwafers ist es bevorzugt, dass eine Phosphorkonzentration des Siliziumkristallsubstrats, welches in dem ersten Schritt angefertigt wird, in einem Bereich von 4,7 × 1019 bis 9,47 × 1019 Atome/cm3 eingestellt wird und eine Germaniumkonzentration des Siliziumkristallsubstrats in einem Bereich von 7,0 × 1019 bis 1,0 × 1020 Atome/cm3 eingestellt wird. Indem die Phosphorkonzentration und die Germaniumkonzentration eingestellt werden, in den obigen Konzentrationsbereichen zu liegen, kann auf effektive Weise ein Auftreten von Fehlanpassungsversetzungen unterdrückt werden.
  • Das obige Verfahren zur Herstellung eines Siliziumepitaxialwafers kann weiter einen vierten Schritt des Ausbildens einer Oxidschicht auf der Rückseite des Siliziumkristallsubstrats zwischen dem ersten Schritt und dem zweiten Schritt umfassen. Hierdurch kann eine Eigendotierung beim Ausbilden der Siliziumepitaxieschicht geeignet verringert werden.
  • Das obige Verfahren zur Herstellung eines Siliziumepitaxialwafers kann weiterhin einen fünften Schritt des Entfernens der Oxidschicht auf der Rückseite des Siliziumkristallsubstrats zwischen dem zweiten Schritt und dem dritten Schritt umfassen. Hierdurch kann eine Polysiliziumschicht auf der Rückseite des Siliziumkristallsubstrats ohne eine Oxidschicht zwischen der Polysiliziumschicht und dem Siliziumkristallsubstrat ausgebildet werden.
  • Bei dem obigen Verfahren zur Herstellung eines Siliziumepitaxialwafers kann die Siliziumepitaxieschicht auf dem Siliziumkristallsubstrat in dem dritten Schritt bei einer Temperatur im Bereich von 1000 - 1090 °C ausgebildet werden. Hierdurch kann ein Auftreten eines Stapelfehlers auf effektive Weise unterdrückt werden, und die Anzahl von LPDs auf der Oberfläche der Siliziumepitaxieschicht kann wesentlich reduziert werden.
  • Ein Siliziumepitaxialwafer, der mit dem obigen Verfahren herstellbar ist, kann ein Siliziumkristallsubstrat, in welches Phosphor als Dotierstoff vom n-Typ zum Anpassen eines elektrischen Widerstandes in einem Konzentrationsbereich von 4,7 × 1019 bis 9,47 × 1019 Atomen/cm3 dotiert wurde und Germanium in einem Konzentrationsbereich von 7,0 × 1019 bis 1,0 × 1020 Atomen/cm3 dotiert wurde, eine Siliziumepitaxieschicht, welche auf der Oberfläche des Siliziumkristallsubstrats ausgebildet ist, und eine Polysiliziumschicht, welche auf der Rückseite des Siliziumkristallsubstrats ausgebildet ist, wobei die Anzahl von Lichtpunktdefekten auf der Oberfläche der Siliziumepitaxieschicht kleiner oder gleich 32 pro Oberfläche von 100 cm2 ist, umfassen.
  • Ein derartiger Siliziumepitaxialwafer kann nicht mit einem herkömmlichen Herstellungsverfahren hergestellt werden und kann nur durch ein Herstellungsverfahren der vorliegenden Erfindung hergestellt werden. In anderen Worten wurde ein Produkt mit einem Siliziumkristallsubstrat vom n-Typ, welches einen sehr niedrigen elektrischen Widerstand aufweist, bisher noch nicht entwickelt. In den letzten Jahren wurde ein derartiges Produkt jedoch gefordert. Dementsprechend ist ein Siliziumepitaxialwafer, welcher mit einer Siliziumepitaxieschicht auf einem Siliziumkristallsubstrat versehen ist, in welches Phosphor mit hoher Konzentration beim Wachsen eines Siliziumkristalls dotiert wurde, erforderlich, um einen elektrischen Widerstand in zufriedenstellendem Ausmaß zu verringern. Deswegen ist es nötig, dass Germanium in hoher Konzentration dotiert wird, um ein Auftreten einer Fehlanpassungsversetzung zu unterdrücken. In dem Fall, in welchem eine Siliziumepitaxieschicht auf dem Siliziumkristallsubstrat, in welches Phosphor und Germanium bei hoher Konzentration dotiert wurden, ausgebildet wird, haben die Erfinder herausgefunden, dass ein Stapelfehler in der Epitaxieschicht auftritt, und unglücklicherweise eine LPD-Dichte vergrößert wird. Eine Technik zum Lösen des Problems des Auftretens des Stapelfehlers in einem Siliziumepitaxialwafer, in welchem Phosphor und Germanium mit hoher Konzentration dotiert wurden, war bislang noch nicht entwickelt worden. Folglich existierte ein Siliziumepitaxialwafer der vorliegenden Erfindung nicht und wurde erst durch die vorliegenden Erfinder erfunden.
  • Figurenliste
    • 1 ist eine Ansicht, welche einen Zusammenhang zwischen dem Vorliegen oder Nichtvorliegen eines Schrittes des Ausbildens einer Polyrückversiegelung in dem Verfahren zum Herstellen eines Siliziumepitaxialwafers und der Anzahl von LPDs auf einer Oberfläche des Wafers zeigt.
    • 2 ist ein Flussdiagramm, welches ein Verfahren zur Herstellung eines Siliziumepitaxialwafers gemäß einem Ausführungsbeispiel der vorliegenden Erfindung zeigt.
    • 3 ist eine Ansicht, welche eine Beziehung zwischen einer Prozesstemperatur eines Epitaxiewachstumsschrittes gemäß einem Ausführungsbeispiel der vorliegenden Erfindung und der Anzahl von LPDs auf einer Oberfläche eines Wafers zeigt.
    • 4 ist eine Ansicht, welche ein Aussehen einer repräsentativen kleinen Grube zeigt, welche auf der Oberfläche eines Siliziumkristallsubstrats beobachtet wurde.
  • BESCHREIBUNG VON AUSFÜHRUNGSBEISPIELEN
  • Ein Verfahren zur Herstellung eines Siliziumepitaxialwafers gemäß der vorliegenden Erfindung wird untenstehend detailliert unter Bezugnahme auf die Zeichnung beschrieben.
  • Bei der herkömmlichen Technik wie oben beschrieben wird, nachdem eine Polysiliziumschicht auf der rückseitigen Fläche eines Siliziumkristallsubstrats, in welches Phosphor (P) und Germanium (Ge) beim Wachsen eines Siliziumkristalls dotiert wurden (insbesondere Phosphor und Germanium bei einer hohen Konzentration dotiert wurden, welche eine sehr niedrige elektrischen Widerstand implementieren kann, welcher für einen Leistungs-MOS-Transistor erforderlich ist) (gemäß der Polyrückversiegelungsausbildungsbehandlung (PBS-Ausbildungsbehandlung), eine Siliziumepitaxieschicht auf der Oberfläche des Siliziumkristallsubstrats gewachsen. In diesem Fall wird eine Anzahl von Stapelfehlern in der Siliziumepitaxieschicht erzeugt.
  • Die Erfinder der vorliegenden Anmeldungen haben herausgefunden, dass ein Stapelfehler, welcher bei dem Epitaxiewachstum erzeugt wird, aus einer kleinen Grube (einem kleinen vertieften Teil) als Ursprung, welche auf der Waferoberfläche vor dem Epitaxiewachstum (nach einem Erhitzen) existiert, erzeugt wird, indem sie die Herstellungsschritte eines Epitaxialwafers genau untersucht haben.
  • 4 ist eine Ansicht, welche ein Aussehen einer repräsentativen kleinen Grube zeigt, welche auf der Oberfläche eines Siliziumkristallsubstrats, bei welchem eine Polysiliziumschicht auf der Rückseite (rückseitigen Oberfläche) des Siliziumkristallsubstrats ausgebildet wurde, beobachtet wurde, wobei Phosphor und Germanium in hoher Konzentration in das Siliziumkristallsubstrat dotiert wurden und als Vorbehandlung für ein Epitaxiewachstum das Siliziumkristallsubstrat, d.h. der Siliziumwafer, in Wasserstoffatmosphäre vorgetempert (erhitzt) wurde. Die Oberfläche des Siliziumkristallsubstrats wurde unter Benutzung eines Rasterkraftmikroskops (AFM, vom englischen „atomic force microscope“) beobachtet.
  • Selbst in dem Fall, in welchem eine Vortemperbehandlung (Wärmebehandlung) bei einem Siliziumwafer ausgeführt wird, in welchen Bor (B) als Dotierstoff vom p-Typ mit hoher Konzentration und Germanium hinzugefügt wurde, wird die kleine Grube nicht beobachtet. Dementsprechend erscheint es wahrscheinlich, dass der Phosphor, welcher in einen Siliziumkristallwafer mit hoher Konzentration dotiert wurde, mit der Entstehung der kleinen Grube zu tun hat.
  • Beispielsweise wurde herausgefunden, dass roter Phosphor einen stimulierenden Effekt auf die Bildung von Sauerstoffpräzipitaten hat. Die Polyrückversiegelungsausbildungsbehandlung wird bei etwa 650 °C ausgeführt, was ein Temperaturbereich ist, in welchem ein Sauerstoffausfällungskern, d.h. ein Kern zur Bildung von Sauerstoffpräzipitaten, in Siliziumkristallen gebildet wird. Dementsprechend werden kleine Sauerstoffausfällungskerne in dem Siliziumkristall in großer Menge gebildet, und es erscheint wahrscheinlich, dass eine kleine Grube aus einem Sauerstoffausfällungskern als Ursprung in dem Fall gebildet wird, in welchem eine Hochtemperaturwärmebehandlung als Vortemperbehandlung angewendet wird. Zudem wird ein Komplex eines Sauerstoffpräzipitats und Germanium gebildet (geclustert), und Germanium wird bei einer verhältnismäßig niedrigen Temperatur sublimiert. Dementsprechend wird in dem Fall, in welchem eine Hochtemperaturwärmebehandlung einer Vortemperbehandlung (Vorbackbehandlung) angewendet wird, der Komplex sublimiert und ragt aus der Oberfläche eines Wafers, und es wird in Erwägung gezogen, dass der Komplexteil zu einer kleinen Grube wird. Dies ist jedoch noch keine endgültige Erklärung.
  • Die Erfinder der vorliegenden Anmeldung haben eine geeignete Ausführungsabfolge eines PBS-Ausbildungsschrittes gefunden, indem sie experimentell einen Einfluss auf ein Ansteigen der LPD-Anzahl aufgrund eines entsprechenden Schritts zur Ausführung einer Behandlung zum Ausbilden einer Polysiliziumschicht (d.h. eines PBS-Ausbildungsschrittes) bei der Herstellung eines Siliziumepitaxialwafers untersucht haben, bei welchem eine Polysiliziumschicht auf der Rückseite des Siliziumkristallsubstrats ausgebildet wird und eine Siliziumepitaxieschicht auf der (vorderen) Oberfläche des Siliziumkristallsubstrats aufgewachsen wird, wobei in das Siliziumkristallsubstrat Phosphor und Germanium mit hoher Konzentration dotiert wurden. Zudem wurde herausgefunden, dass es geeignetste Bedingungen für einen Epitaxiewachstumsschritt, in welchem ein Auftreten einer Fehlanpassungsversetzung unterdrückt werden kann, gibt, und ein Auftreten eines Stapelfehlers ebenso unterdrückt werden kann, wobei sich diese Erkenntnisse aus dem Fortsetzen einer Verschiedenheit von Experimenten ergab, bei welchen Bedingungen für einen Schritt zum Ausführen eines Epitaxiewachstums (d.h. eines Epitaxiewachstumsschrittes) variiert wurden.
  • 1 ist eine Ansicht, welche eine Beziehung zwischen der Anzahl von LPDs auf einer Oberfläche eines Wafers für den Fall, in welchem ein PBS-Ausbildungsschritt vor einem Epitaxiewachstumsschritt durchgeführt wird, für den Fall, in welchem ein PBS-Ausbildungsschritt nicht vor einem Epitaxiewachstumsschritt durchgeführt wird, und für den Fall, in welchem ein PBS-Ausbildungsschritt nach einem Epitaxiewachstumsschritt bei einem Verfahren zur Herstellung eines Siliziumepitaxialwafers ausgeführt wird, zeigt. In der Figur zeigt die horizontale Achse die oben genannten Fälle an, d.h. den Wafer in dem Fall, in welchem ein PBS-Ausbildungsschritt vor einem Epitaxiewachstumsschritt durchgeführt wird (Prozesstemperatur 1100 °C) (PBS), den Wafer in dem Fall, in welchem nur eine thermische Behandlung ähnlich dem PBS-Ausbildungsschritt ausgeführt wird (nur thermische Behandlung), und den Wafer in dem Fall, in welchem ein PBS-Ausbildungsschritt nicht durchgeführt wird und den Wafer in dem Fall, in welchem ein PBS-Ausbildungsschritt nach einem Epitaxiewachstumsschritt (Prozesstemperatur 1100 °C ) ausgeführt wird, und die vertikale Achse zeigt die Anzahl von LPDs pro Wafer an.
  • Die von der vertikalen Achse angegebene Anzahl von LPDs pro Wafer auf der Oberfläche des Wafers wurde in einer DCN-Betriebsart eines Teilchenzählers SP-1, hergestellt von der KLA-Tencor Corporation, gemessen, und gibt die Anzahl von LPDs als Ergebnis einer Detektion und Messung von LPDs einer Größe von 0,13 µm oder größer wieder.
  • Wie aus der Figur ersichtlich, kann die Anzahl von LPDs, welche auf einem Wafer erzeugt werden, in dem Fall weiter reduziert werden, in welchem ein Epitaxiewachstumsschritt ausgeführt wird, ohne dass vor dem Epitaxiewachstumsschritt ein PBS-Ausbildungsschritt durchgeführt wird, verglichen mit dem Fall, in welchem ein PBS-Ausbildungsschritt vor einem Epitaxiewachstumsschritt durchgeführt wird und dem Fall, in welchem eine Wärmebehandlung ähnlich dem PBS-Ausbildungsschritt ausgeführt wurde (der Fall, in welchem ein Rohmaterialgas, welches ein Rohmaterial einer Polysiliziumschicht ist, nicht unter der gleichen Temperaturbedingung zugeführt wird (beispielsweise 650 °C für vier Stunden)). Beispielsweise kann die Anzahl von LPDs auf einen Wert von 100 oder weniger reduziert werden (32 oder weniger pro Fläche von 100 cm2 auf der Oberfläche eines Wafers (der Oberfläche einer Siliziumepitaxieschicht)).
  • Bei dem vorliegenden Ausführungsbeispiel wird jeder der Schritte derart überprüft, dass ein PBS-Ausbildungsschritt bei dem Verfahren zur Herstellung eines Siliziumepitaxialwafers nach einem Epitaxiewachstumsschritt ausgeführt werden kann.
  • 2 ist eine Ansicht, welche ein Verfahren zur Herstellung eines Siliziumepitaxialwafers gemäß einem Ausführungsbeispiel der vorliegenden Erfindung zeigt. Als erstes wird ein Siliziumkristallsubstrat, in welches Phosphor und Germanium gleichzeitig mit einer hohen Konzentration beim Herstellen eines entsprechenden Siliziumkristalls dotiert wurden, angefertigt (Schritt S1). Eines der typischen Verfahren hierzu ist, dass ein Siliziumeinkristallingot, in welchen Phosphor und Germanium bei hoher Konzentration dotiert wurden, gemäß dem Czochralski-Verfahren aus einer Siliziumschmelze, in welche Phosphor und Germanium mit hoher Konzentration dotiert wurde, herausgezogen wird, und ein Siliziumkristallsubstrat aus dem Siliziumeinkristallingot durch ein herkömmliches Prozessverfahren hergestellt wird (z.B. Sägen, Schleifen, Polieren, Reinigen und Ätzen).
  • Es ist bevorzugt, dass eine Phosphorkonzentration in dem Siliziumkristallsubstrat in einem Bereich von 4,7 × 1019 bis 9,47 × 1019 Atome/cm3 eingestellt wird, und eine Germaniumkonzentration des Siliziumkristallsubstrats in einem Bereich von 7,0 × 1019 bis 1,0 × 1020 Atome/cm3 eingestellt wird. Durch ein Einstellen der Konzentration von Phosphor und Germanium in dem Fall, in welchem Phosphor und Germanium simultan in eine ursprüngliche Siliziumschmelze dotiert werden, aus welcher ein Ingot in einem Ziehprozess für einen Siliziumingot herausgezogen wird, wobei der Ingot das Rohmaterial eines Siliziumkristallsubstrats darstellt, kann ein Siliziumkristallsubstrat, welches Phosphor und Germanium bei hoher Konzentration in den obigen Bereichen enthält, erhalten werden. Ein elektrischer Widerstand eines Siliziumkristallsubstrats, in welches Phosphor und Germanium mit hoher Konzentration in den obigen Bereichen dotiert wurde, liegt in dem Bereich von 0,8 × 10-3 bis 1,5 × 10-3 Ω·cm. Dieser elektrische Widerstand erfüllt Widerstandserfordernisse, welche für einen Wafer für einen Leistungs-MOS-Transistor erforderlich sind.
  • Ein Effekt des Germaniums, welches zusammen mit Phosphor dotiert wurde, ist es, dass ein Auftreten einer Fehlanpassungsversetzung in dem Fall, in welchem ein Siliziumepitaxialwafer hergestellt wird, unterdrückt werden kann.
  • Als Nächstes wird das Siliziumkristallsubstrat verarbeitet, sodass es eine konstante Größe aufweist, indem ein Läppen oder ein Oberflächenschleifprozess mit dem Siliziumkristallsubstrat, welches beispielsweise aus dem Ingot herausgeschnitten wurde, durchgeführt wird (Schritt S2), und ein Abkantungsprozess wird mit dem Siliziumkristallsubstrat durchgeführt (Schritt S3). Ein Hochglanzpolieren kann auch nach dem Abkantungsprozess des Siliziumkristallsubstrats mit einem Abschnitt durchgeführt werden, auf welchen der Abkantungsprozess ausgeführt wurde (einem abgekanteten Abschnitt), und der Schritt S3 kann vor oder nach dem Schritt S2 ausgeführt werden.
  • Als Nächstes wird ein Ätzprozess durchgeführt, um Beschädigung durch mechanische Bearbeitung des Siliziumkristallsubstrats zu beseitigen (Schritt S4), ein Prozessschritt zum Ausbilden einer rückseitigen Oxidschicht, d.h. zum Ausbilden einer Oxidschicht auf der rückseitigen Oberfläche des Siliziumkristallsubstrats (Schritt S5) wird durchgeführt, und schließlich wird ein Hochglanzpolierschritt mit der Oberfläche (einer Oberfläche oder beider Oberflächen) des Siliziumkristallsubstrats durchgeführt (Schritt S6). Der Prozessschritt zum Ausbilden der rückseitigen Oxidschicht wird in vergleichsweise kurzer Zeit ausgeführt, beispielsweise in zehn Minuten bei einer vergleichsweise niedrigen Temperatur in dem Bereich von 400 - 500 °C . Dementsprechend hat der Prozessschritt zum Ausbilden einer rückseitigen Oxidschicht geringeren Einfluss auf das Auftreten eines LPD in dem Siliziumkristallsubstrat. Durch die bisher diskutierten Schritte bis Schritt S6 kann ein Siliziumkristallsubstrat erhalten werden, bei welchem ein Hochglanzpolierverarbeitungsschritt der Hauptoberfläche (d.h. der Oberfläche auf der Seite, auf welcher eine Epitaxieschicht in dem vorliegenden Ausführungsbeispiel ausgebildet wird) ausgeführt ist, ein Kantenabschnitt abgekantet ist, und eine Oxidschicht auf der Rückseite (der gegenüberliegenden Seite der Hauptoberfläche) ausgebildet ist.
  • Als Nächstes wird vor der Ausbildung einer Epitaxieschicht auf dem Siliziumkristallsubstrat zum Zwecke einer Reinigung der Oberfläche des Siliziumkristallsubstrats, beispielsweise einer Entfernung einer natürlichen Oxidschicht und von Partikeln, welche an der Oberfläche des Siliziumkristallsubstrats haften, eine Wärmebehandlung (Vortemperung oder Vorbackbehandlung) bei hoher Temperatur für kurze Zeit mit dem Siliziumkristallsubstrat durchgeführt (Schritt S7). Es ist bevorzugt, dass diese Wärmebehandlung in einer Inertgasatmosphäre wie Wasserstoffgas oder Argon in einem Temperaturbereich von 1150 - 1200 °C während einer Zeit von mindestens 35 Sekunden (35 Sekunden ist beispielsweise die kürzestmögliche Zeit) durchgeführt wird.
  • Nach dem Wärmebehandlungsschritt wird ein Behandlungsschritt zum Wachsen einer Siliziumepitaxieschicht auf dem Siliziumkristallsubstrat (ein Epitaxiewachstumsschritt) mittels eines CVD-Verfahrens (chemische Dampfabscheidung, vom englischen „chemical vapor deposition“) durchgeführt (Schritt S8). Es ist bevorzugt, dass eine Prozesstemperatur des Epitaxiewachstumsschritts in dem Bereich von 1000 - 1090 °C liegt, bevorzugter in dem Bereich von 1050 - 1080 °C . Eine Prozesstemperatur von 1000°C oder weniger ist nicht praktikabel. Eine derartig niedrige Prozesstemperatur würde verursachen, dass eine Wachstumsgeschwindigkeit der zu wachsenden Siliziumepitaxieschicht verringert wird, und eine Qualität der Siliziumepitaxieschicht verschlechtert wird.
  • Als Nächstes wird ein Prozessschritt zum Entfernen der Oxidschicht auf der Rückseite des Siliziumkristallsubstrats durchgeführt (Schritt S9), und ein PBS-Ausbildungsschritt zum Ausbilden einer Polysiliziumschicht auf der Rückseite des Siliziumkristallsubstrats wird durchgeführt (Schritt S10).
  • Der PBS-Ausbildungsschritt kann durch ein Dekompressions-CVD-Verfahren durchgeführt werden, wobei eine normale vertikale Reaktorkammer beispielsweise verwendet werden kann. Für den PBS-Ausbildungsschritt ist beispielsweise ein Quellengas SiH4, ein Druck ist beispielsweise 26,66 Pa, und eine Dicke der auszubildenden Schicht ist beispielsweise größer oder gleich 0,1 µm. Vom Standpunkt der Produktivität ist es bevorzugt, dass die Dicke der auszubildenden Schicht kleiner oder gleich 2 µm ist. Eine Prozesstemperatur des PBS-Ausbildungsschrittes kann beispielsweise bei 650 °C liegen. Da bei dem vorliegenden Ausführungsbeispiel die Epitaxieschicht bereits ausgebildet wurde, wird der PBS-Ausbildungsschritt ein Auftreten von LPDs in der Epitaxieschicht kaum beeinflussen, anders als bei der herkömmlichen Konfiguration. Bei dem vorliegenden Ausführungsbeispiel wird durch den PBS-Ausbildungsschritt eine Polysiliziumschicht auf der gesamten Oberfläche des Wafers ausgebildet, und ein Polierprozess und ein Ätzprozess werden ausgeführt, um die Polysiliziumschicht zu entfernen, welche auf der vorderen Oberfläche, d.h. der Hauptoberfläche, des Wafers und einem abgekanteten Teil des Wafers ausgebildet wurde. Hierdurch wird ein Wafer ausgebildet, bei welchem eine Polysiliziumschicht im Wesentlichen nur auf der Rückseite des Wafers ausgebildet ist.
  • Durch den obigen Herstellungsprozess kann ein Siliziumepitaxialwafer hergestellt werden, bei welchem ein elektrischer Widerstand des Siliziumkristallsubstrats extrem niedrig ist, insbesondere in dem Bereich von 0,8 × 10-3 bis 1,5 × 10-3 Ω·cm liegt, eine Fehlanpassungsversetzung einer Siliziumepitaxieschicht deutlich gering ist, und die Anzahl von durch einen Stapelfehler verursachten LPDs deutlich geringer ist als bei herkömmlichen Siliziumepitaxialwafern. In dem Fall, in welchem ein LPD einer Partikelgröße von 0,13 µm oder größer in einem DCN-Modus des SP-1, hergestellt von KLA-Tencor Corporation, gemessen wird, werden Siliziumepitaxialwafer mit 32 LPDs oder weniger pro Fläche von 100 cm2 auf einer Waferoberfläche (einer Oberfläche der Siliziumepitaxieschicht) (100 LPDs oder weniger auf der Oberfläche (314 cm2) eines Wafers mit einem Durchmesser von 200 mm), bevorzugt 0 bis 3 LPDs pro Fläche von 100 cm2 auf der Waferoberfläche (10 LPDs oder weniger auf der Oberfläche eines Wafers mit einem Durchmesser von 200 mm), welcher für Leistungs-MOS-Transistoren benutzt werden kann, hergestellt.
  • Ein Siliziumepitaxialwafer, bei welchem der elektrische Widerstand des Siliziumkristallsubstrats sehr niedrig ist und die Anzahl von durch einen Stapelfehler verursachten LPDs deutlich kleiner ist als herkömmlich, kann nicht durch ein Herstellungsverfahren gemäß herkömmlichen Techniken hergestellt werden, und kann nun nur durch ein Herstellungsverfahren gemäß der vorliegenden Erfindung hergestellt werden.
  • 3 ist eine Ansicht, welche einen Zusammenhang zwischen einer Prozesstemperatur eines Epitaxiewachstumsschrittes gemäß einem Ausführungsbeispiel der vorliegenden Erfindung und der Anzahl von LPDs auf der Oberfläche eines Wafers zeigt. 3 zeigt einen Zusammenhang zwischen einer Prozesstemperatur eines Epitaxiewachstumsschrittes und der Anzahl von LPDs, welche auf einer Oberfläche des entsprechenden Wafers aufgrund eines Stapelfehlers in einem Experiment in dem Fall, in welchem eine Prozesstemperatur eines Epitaxiewachstumsschrittes (eine tatsächliche Epitaxiewachstumstemperatur) variiert wird, auftreten. In der Figur zeigt eine horizontale Achse die Prozesstemperatur des Epitaxiewachstumsschrittes und eine vertikale Achse die Anzahl von LPDs auf einer Waferoberfläche pro Wafer an.
  • Die durch die vertikale Achse angegebene Anzahl von LPDs pro Wafer wurde in einer DCN-Betriebsart des SP-1, hergestellt von der KLA-Tencor Corporation, gemessen. Die dargestellte Anzahl von LPDs ist ein Ergebnis einer Detektion und Messung von LPDs einer Größe von 0,13 µm oder größer.
  • Bei dem vorliegenden Experiment wurde ein Siliziumkristallsubstrat mit einem Durchmesser von 200 mm verwendet, in welches Phosphor und Germanium simultan in dem oben angegebenen Konzentrationsbereich beim Herstellen eines Siliziumkristalls dotiert wurden. Die Siliziumepitaxieschichten wurden für jede Prozesstemperatur auf 25 Siliziumkristallsubstraten ausgebildet. Die Anzahl von LPDs bei jeder Prozesstemperatur, welche in 3 dargestellt ist, ist ein Durchschnittswert der Anzahl von LPDs der 25 Wafer.
  • Wie in 3 gezeigt kann der Bereich der Prozesstemperaturen grob in den Bereich von 1110 °C oder höher, den Bereich zwischen 1110 °C und 1090 °C und den Bereich von 1090 °C oder weniger (hier 1000 °C oder höher) unterteilt werden. In dem Bereich von oder höher ist die Anzahl von LPDs extrem groß und kann 10.000 oder mehr betragen. Wenn die Prozesstemperatur verringert wird, geht in dem Bereich von 1110 °C und 1090 °C die Anzahl von LPDs drastisch zurück. In dem Bereich von 1100 °C bis 1090 °C ist die Anzahl von LPDs höchstens kleiner als 100 (32 oder weniger pro 100 cm2 auf einer Waferoberfläche). Weiterhin ist in dem Bereich von 1090 °C oder weniger (hier 1000 °C oder höher) die Anzahl von LPDs kleiner als höchstens 30 (10 oder weniger pro 100 cm2 auf einer Waferoberfläche). Dementsprechend ist es bevorzugt, dass die Prozesstemperatur des Epitaxiewachstums 1100 °C oder weniger ist, bevorzugter in dem Bereich von 1000 - 1090 °C liegt. Insbesondere ist in dem Bereich von 1050 - 1080 °C die Anzahl von LPDs sehr gering und es werden nur einige wenige nachgewiesen (2 bis 0 pro Fläche von 100 cm2 auf einer Waferoberfläche), und im Fall, dass die Prozesstemperatur kleiner oder gleich 1000 °C oder weniger ist, treten die obigen Probleme geringer auf. Daher ist der Bereich von 1050 - 1080 °C der geeignetste Prozesstemperaturbereich.

Claims (5)

  1. Verfahren zur Herstellung eines Siliziumepitaxialwafers, umfassend: einen ersten Schritt des Anfertigens eines Siliziumkristallsubstrats, in welches Phosphor als Dotierstoff vom n-Typ zum Einstellen eines elektrischen Widerstandes dotiert wurde und Germanium dotiert wurde, einen zweiten Schritt des Ausbildens einer Siliziumepitaxieschicht auf der Oberfläche des Siliziumkristallsubstrats, und einen dritten Schritt des Ausbildens einer Polysiliziumschicht auf der Rückseite des Siliziumkristallsubstrats nach dem Durchführen des zweiten Schrittes.
  2. Verfahren zur Herstellung eines Siliziumepitaxialwafers gemäß Anspruch 1, wobei eine Phosphorkonzentration in dem Siliziumkristallsubstrat, welches in dem ersten Schritt angefertigt wird, in einem Bereich von 4,7 × 1019 bis 9,47 × 1019 Atome/cm3 eingestellt wird und eine Germaniumkonzentration des Siliziumkristallsubstrats in einem Bereich von 7,0 × 1019 bis 1,0 × 1020 Atome/cm3 eingestellt wird.
  3. Verfahren zur Herstellung eines Siliziumepitaxialwafers gemäß Anspruch 1 oder 2, weiter umfassend: einen vierten Schritt des Ausbildens einer Oxidschicht auf der Rückseite des Siliziumkristallsubstrats zwischen dem ersten Schritt und dem zweiten Schritt.
  4. Verfahren zur Herstellung eines Siliziumepitaxialwafers gemäß Anspruch 3, weiter umfassend: einen fünften Schritt des Entfernens der Oxidschicht auf der Rückseite des Siliziumkristallsubstrats zwischen dem zweiten Schritt und dem dritten Schritt.
  5. Verfahren zur Herstellung eines Siliziumepitaxialwafers gemäß einem der Ansprüche 1 bis 4, wobei die Siliziumepitaxieschicht in dem dritten Schritt auf dem Siliziumkristallsubstrat bei einer Temperatur im Bereich von 1000 - 1090 °C ausgebildet wird.
DE112010002747.1T 2009-06-29 2010-05-28 Verfahren zur Herstellung eines Siliziumepitaxialwafers Active DE112010002747B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-153496 2009-06-29
JP2009153496A JP5609025B2 (ja) 2009-06-29 2009-06-29 エピタキシャルシリコンウェーハの製造方法
PCT/JP2010/059089 WO2011001770A1 (ja) 2009-06-29 2010-05-28 エピタキシャルシリコンウェーハとその製造方法

Publications (2)

Publication Number Publication Date
DE112010002747T5 DE112010002747T5 (de) 2013-09-26
DE112010002747B4 true DE112010002747B4 (de) 2020-12-24

Family

ID=43410851

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112010002747.1T Active DE112010002747B4 (de) 2009-06-29 2010-05-28 Verfahren zur Herstellung eines Siliziumepitaxialwafers

Country Status (4)

Country Link
US (1) US8659020B2 (de)
JP (1) JP5609025B2 (de)
DE (1) DE112010002747B4 (de)
WO (1) WO2011001770A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5338559B2 (ja) * 2009-08-19 2013-11-13 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP6009237B2 (ja) * 2012-06-18 2016-10-19 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ
JP5845143B2 (ja) 2012-06-29 2016-01-20 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ
JP5890587B2 (ja) * 2013-04-24 2016-03-22 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 単結晶の製造方法およびシリコンウェーハの製造方法
JP6372709B2 (ja) * 2016-04-20 2018-08-15 信越半導体株式会社 エピタキシャルウェーハの製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH097961A (ja) * 1995-06-22 1997-01-10 Motorola Inc 高ドープｎ＋基板およびその製造方法
EP1801863A1 (de) * 2004-08-31 2007-06-27 SUMCO Corporation Silizium-epitaxialwafer und verfahren zu seiner herstellung
US20090004458A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Diffusion Control in Heavily Doped Substrates

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223641A (ja) 1996-12-03 1998-08-21 Sumitomo Sitix Corp 半導体シリコンエピタキシャルウェーハ及び半導体デバイスの製造方法
JP3482982B2 (ja) * 1996-12-12 2004-01-06 三菱住友シリコン株式会社 Ｅｇ層付きエピタキシャルウェーハの製造方法
JP2000031153A (ja) 1998-07-13 2000-01-28 Shin Etsu Handotai Co Ltd Ｓｉウエーハ及びその製造方法
JP4442955B2 (ja) * 1999-07-28 2010-03-31 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法
EP1143047B1 (de) 1999-09-29 2015-11-04 Shin-Etsu Handotai Co., Ltd. Verfahren zur herstellung eines siliciumwafer
JP4070949B2 (ja) * 1999-09-29 2008-04-02 三益半導体工業株式会社 ウェーハ、エピタキシャルウェーハ及びそれらの製造方法
JP2003188107A (ja) * 2001-12-19 2003-07-04 Shin Etsu Handotai Co Ltd 半導体エピタキシャルウエーハの製造方法および半導体エピタキシャルウエーハ
JP4516096B2 (ja) * 2007-05-31 2010-08-04 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコン単結晶の製造方法
JP5509581B2 (ja) * 2008-11-27 2014-06-04 信越半導体株式会社 半導体ウェーハの評価方法
JP5246065B2 (ja) * 2009-06-29 2013-07-24 株式会社Ｓｕｍｃｏ エピタキシャルシリコンウェーハとその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH097961A (ja) * 1995-06-22 1997-01-10 Motorola Inc 高ドープｎ＋基板およびその製造方法
EP1801863A1 (de) * 2004-08-31 2007-06-27 SUMCO Corporation Silizium-epitaxialwafer und verfahren zu seiner herstellung
US20090004458A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Diffusion Control in Heavily Doped Substrates

Also Published As

Publication number Publication date
JP5609025B2 (ja) 2014-10-22
WO2011001770A1 (ja) 2011-01-06
JP2011009614A (ja) 2011-01-13
US20120112190A1 (en) 2012-05-10
DE112010002747T5 (de) 2013-09-26
US8659020B2 (en) 2014-02-25

Similar Documents

Publication Publication Date Title
DE112012005509B4 (de) Verfahren zum Herstellen von Silizium-Einkristallwafer und elektronische Vorrichtung
DE112016001962T5 (de) Verfahren zur Herstellung von Siliziumepitaxialwafern
DE112013006661B4 (de) Verfahren zum Herstellen eines SIC-Epitaxialwafers
DE112014006165B4 (de) Verfahren zur Herstellung eines Silicium-Wafers
DE112015004143B4 (de) Verfahren zum Herstellen eines Einkristalls, Verfahren zum Herstellen eines Siliziumwafers und Verfahren zur Herstellung eines Siliziumepitaxialwafers
DE112010002747B4 (de) Verfahren zur Herstellung eines Siliziumepitaxialwafers
DE102015103810A1 (de) Verfahren zum Herstellen von Halbleitervorrichtungen mit Erzeugen und Ausheilen von strahlungsinduzierten Kristalldefekten
DE102008022502B4 (de) Verfahren zum Herstellen eines Halbleiterelements in einem Substrat
DE112014006124B4 (de) Epitaxialwaferherstellungsverfahren und Epitaxialwafer
EP3248215B1 (de) Epitaktisch beschichtete halbleiterscheibe und verfahren zur herstellung einer epitakisch beschichteten halbleiterscheibe
DE112016002091B4 (de) Silicium-Epitaxie-Wafer und Verfahren zu dessen Herstellung
DE69936926T2 (de) Verfahren zum entfernen von defekten aus einkristallmaterial
DE102008022747A1 (de) Silicium-Einkristall-Wafer und Verfahren zur Herstellung
DE112014006413T5 (de) Herstellungsverfahren für epitaktischen Siliciumwafer und epitaktischer Siliciumwafer
DE112010002935B4 (de) Epitaktischer Siliciumwafer und Verfahren zur Herstellung desselben
DE112013005512B4 (de) Herstellung von Wafern mit hoher Präzipitatdichte durch Aktivierung von inaktiven Sauerstoffpräzipationskeimen durch Hitzebehandlung
DE112018001919B4 (de) Verfahren zum herstellen eines siliziumepitaxialwafers und siliziumepitaxialwafer
DE112018002163B4 (de) Verfahren zur Herstellung eines Silicium-Einkristalls, Verfahren zur Herstellung eines epitaktischen Silicium-Wafers, Silicium-Einkristall, und epitaktischer Silicium-Wafer
DE102021113253A1 (de) Verfahren zur Herstellung eines Siliziumkarbid-Epitaxie-Wafers
DE112010003311B4 (de) Verfahren zur Herstellung von Silizium-Epitaxiewafern
DE112016003412T5 (de) Siliziumepitaxialwafer
DE112015000650T5 (de) Halbleitersubstrat für eine Blitzlampentemperung, Tempersubstrat, Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements
EP3701563B1 (de) Halbleiterscheibe aus einkristallinem silizium
DE102016125340A1 (de) Verfahren zum Bilden eines Halbleitersubstrats, Verfahren zum Bilden eines Halbleiterbauelements, Halbleitersubstrat und Halbleiterbauelement
DE102022211608A1 (de) Siliciumwafer und epitaktischer siliciumwafer

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: PATENT- UND RECHTSANWAELTE KRAUS & WEISERT, DE

Representative=s name: KRAUS & WEISERT PATENTANWAELTE PARTGMBB, DE

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final