JPH097961A - 高ドープｎ＋基板およびその製造方法 - Google Patents
高ドープｎ＋基板およびその製造方法Info
- Publication number
- JPH097961A JPH097961A JP8178477A JP17847796A JPH097961A JP H097961 A JPH097961 A JP H097961A JP 8178477 A JP8178477 A JP 8178477A JP 17847796 A JP17847796 A JP 17847796A JP H097961 A JPH097961 A JP H097961A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- phosphorus
- dopant
- concentration
- germanium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 82
- 239000002019 doping agent Substances 0.000 claims abstract description 43
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 43
- 239000011574 phosphorus Substances 0.000 claims abstract description 42
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 41
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 37
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims abstract description 37
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 32
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 28
- 239000010703 silicon Substances 0.000 claims abstract description 28
- 239000013078 crystal Substances 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 claims abstract description 8
- 239000000155 melt Substances 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 abstract description 28
- 125000004429 atom Chemical group 0.000 abstract description 23
- 125000004437 phosphorous atom Chemical group 0.000 abstract description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 8
- 229910052796 boron Inorganic materials 0.000 description 7
- 230000007704 transition Effects 0.000 description 6
- 239000007788 liquid Substances 0.000 description 4
- 230000008602 contraction Effects 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000012300 argon atmosphere Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000010960 commercial process Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 150000002290 germanium Chemical class 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000009828 non-uniform distribution Methods 0.000 description 1
- 150000003017 phosphorus Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System further characterised by the doping material
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/933—Germanium or silicon or Ge-Si on III-V
Abstract
(57)【要約】
【課題】 ドーパント原子による基板内の格子歪みを補
償する方法を提供する。 【解決手段】 固有抵抗が０．０２ohm-cmより低い半導
体基板を製造する方法を提供する。この低い固有抵抗
は、溶融シリコンに濃度が１ｘ１０18より高い燐をドー
プすることによって達成される。この溶融シリコンに
は、燐濃度の１．５ないし２．５倍の濃度のゲルマニウ
ムもドープされ、応力および転移がない結晶ボウルを成
長させる。高濃度の燐は、シリコン原子の原子半径と燐
原子の原子半径との差によって、結晶格子に応力を誘発
する。ゲルマニウムは原子半径の不整合を補償し、１ｘ
１０11ないし１ｘ１０21原子／cm3のドーピング濃度で
拡散係数が比較的一定を保持するので、燐の拡散も阻止
する。これによって、上に位置するエピタキシャル層へ
の燐拡散も阻止し、基板上に形成される他の層の自己ド
ープも阻止する。
償する方法を提供する。 【解決手段】 固有抵抗が０．０２ohm-cmより低い半導
体基板を製造する方法を提供する。この低い固有抵抗
は、溶融シリコンに濃度が１ｘ１０18より高い燐をドー
プすることによって達成される。この溶融シリコンに
は、燐濃度の１．５ないし２．５倍の濃度のゲルマニウ
ムもドープされ、応力および転移がない結晶ボウルを成
長させる。高濃度の燐は、シリコン原子の原子半径と燐
原子の原子半径との差によって、結晶格子に応力を誘発
する。ゲルマニウムは原子半径の不整合を補償し、１ｘ
１０11ないし１ｘ１０21原子／cm3のドーピング濃度で
拡散係数が比較的一定を保持するので、燐の拡散も阻止
する。これによって、上に位置するエピタキシャル層へ
の燐拡散も阻止し、基板上に形成される他の層の自己ド
ープも阻止する。
Description
【０００１】
【発明の属する技術分野】本発明は、一般的にシリコン
基板のドーピングに関し、特に高濃度のドーパントが基
板に与える影響に対する補償(compensate)に関するもの
である。
基板のドーピングに関し、特に高濃度のドーパントが基
板に与える影響に対する補償(compensate)に関するもの
である。
【０００２】
【従来の技術】固有抵抗が低い基板上にエピタキシャル
膜を用いることによって、半導体素子の性能を向上させ
得ることは既知である。基板結晶の固有抵抗は、基板に
ドナー(donor)またはアクセプタ原子(acceptor atoms)
をドープし、基板をｎ型導電性またはｐ型導電性にする
ことによって、低下させることができる。しかしなが
ら、用いられる典型的なドーパント原子の原子半径は、
基板の結晶原子と同一ではない。シリコン原子の原子半
径は、１．１８オングストロームであるが、燐や硼素の
ような一般的なドーパント原子の原子半径は、それぞ
れ、１．０８オングストロームおよび０．８６オングス
トロームである。
膜を用いることによって、半導体素子の性能を向上させ
得ることは既知である。基板結晶の固有抵抗は、基板に
ドナー(donor)またはアクセプタ原子(acceptor atoms)
をドープし、基板をｎ型導電性またはｐ型導電性にする
ことによって、低下させることができる。しかしなが
ら、用いられる典型的なドーパント原子の原子半径は、
基板の結晶原子と同一ではない。シリコン原子の原子半
径は、１．１８オングストロームであるが、燐や硼素の
ような一般的なドーパント原子の原子半径は、それぞ
れ、１．０８オングストロームおよび０．８６オングス
トロームである。
【０００３】ドーパント原子とシリコン基板原子との間
のサイズの不整合(mismutch)により、結晶内に歪み(str
ain)が生じることになる。格子は高濃度のより小さいド
ーパント原子の補償を強いられるため、この歪みは基板
格子が収縮する(contraction)結果として生じる。これ
らドーパント原子の濃度が高くなるに連れ、格子は収縮
し続け、更に格子定数(lattice constant)を低下させる
ことになる。現行の商用プロセスでは、ドーパントが均
一に分配されない。半径方向および軸方向に不均一なド
ーパントの分配によって、内部応力が発生する。この応
力は、エピタキシャル層を重ねることによって倍加(rep
licate)されかつ拡大され、エピタキシャル層の厚さが
増大する程、層内の歪みも増大する。
のサイズの不整合(mismutch)により、結晶内に歪み(str
ain)が生じることになる。格子は高濃度のより小さいド
ーパント原子の補償を強いられるため、この歪みは基板
格子が収縮する(contraction)結果として生じる。これ
らドーパント原子の濃度が高くなるに連れ、格子は収縮
し続け、更に格子定数(lattice constant)を低下させる
ことになる。現行の商用プロセスでは、ドーパントが均
一に分配されない。半径方向および軸方向に不均一なド
ーパントの分配によって、内部応力が発生する。この応
力は、エピタキシャル層を重ねることによって倍加(rep
licate)されかつ拡大され、エピタキシャル層の厚さが
増大する程、層内の歪みも増大する。
【０００４】基板上にエピタキシャル層を形成する際の
第２の困難は、基板界面における不適合転移(misfit di
slocation)に起因するものである。高濃度にドープされ
たｎ＋基板の上面上に、低濃度にドープされた燐のｎ−
エピタキシャル層を成長させる場合、ｎ−層の格子パラ
メータはｎ＋基板の格子パラメータよりも大きい。した
がって、ｎ−およびｎ＋層の間に不適合転移の層が生成
される。これらの転移は、接合漏れ(junction leakage)
の原因となるので、半導体素子の性能が損なわれる。
第２の困難は、基板界面における不適合転移(misfit di
slocation)に起因するものである。高濃度にドープされ
たｎ＋基板の上面上に、低濃度にドープされた燐のｎ−
エピタキシャル層を成長させる場合、ｎ−層の格子パラ
メータはｎ＋基板の格子パラメータよりも大きい。した
がって、ｎ−およびｎ＋層の間に不適合転移の層が生成
される。これらの転移は、接合漏れ(junction leakage)
の原因となるので、半導体素子の性能が損なわれる。
【０００５】高ドーパント濃度も、拡散勾配(diffusion
gradient)の存在のために、問題の原因となる。基板内
のドーパント濃度が高いと、当然、上に位置するより低
いドーパント濃度のエピタキシャル層のような、より低
い濃度の層への拡散が生じやすくなる。このために、ド
ーパント原子がエピタキシャル層に流出する、即ち、後
に基板上に形成される層に自己ドープさせる(auto-dop
e)可能性が高くなる。
gradient)の存在のために、問題の原因となる。基板内
のドーパント濃度が高いと、当然、上に位置するより低
いドーパント濃度のエピタキシャル層のような、より低
い濃度の層への拡散が生じやすくなる。このために、ド
ーパント原子がエピタキシャル層に流出する、即ち、後
に基板上に形成される層に自己ドープさせる(auto-dop
e)可能性が高くなる。
【０００６】
【発明が解決しようとする課題】したがって、固有抵抗
が０．０１ohm-cm未満のｎ型基板を形成するためには、
約４．５ｘ１０18原子／cm3より高い濃度の燐を基板に
ドープする必要がある。ドーパント原子によって生じた
格子歪みを補償し、ドーパント原子が基板を覆う層に拡
散するのを阻止するための方法が必要となっている。
が０．０１ohm-cm未満のｎ型基板を形成するためには、
約４．５ｘ１０18原子／cm3より高い濃度の燐を基板に
ドープする必要がある。ドーパント原子によって生じた
格子歪みを補償し、ドーパント原子が基板を覆う層に拡
散するのを阻止するための方法が必要となっている。
【０００７】
【課題を解決するための手段】本発明は、固有抵抗が
０．０２ohm-cmより低い半導体基板を製造する方法を提
供する。この低い固有抵抗は、溶融シリコンに濃度が１
ｘ１０18より高い燐をドープすることによって達成され
る。この溶融シリコンには、燐濃度の１．５ないし２．
５倍の濃度のゲルマニウムもドープされ、応力および転
移がない結晶ボウル(boule)を成長させる。高濃度の燐
は、シリコン原子の原子半径と燐原子の原子半径との差
によって、結晶格子に応力を誘発する。ゲルマニウムは
原子半径の不整合を補償し、１ｘ１０11ないし１ｘ１０
21原子／cm3のドーピング濃度で拡散係数が比較的一定
を保持するので、燐の拡散も阻止する。これによって、
上に位置するエピタキシャル層への燐拡散も阻止し、基
板上に形成される他の層の自己ドープも阻止する。
０．０２ohm-cmより低い半導体基板を製造する方法を提
供する。この低い固有抵抗は、溶融シリコンに濃度が１
ｘ１０18より高い燐をドープすることによって達成され
る。この溶融シリコンには、燐濃度の１．５ないし２．
５倍の濃度のゲルマニウムもドープされ、応力および転
移がない結晶ボウル(boule)を成長させる。高濃度の燐
は、シリコン原子の原子半径と燐原子の原子半径との差
によって、結晶格子に応力を誘発する。ゲルマニウムは
原子半径の不整合を補償し、１ｘ１０11ないし１ｘ１０
21原子／cm3のドーピング濃度で拡散係数が比較的一定
を保持するので、燐の拡散も阻止する。これによって、
上に位置するエピタキシャル層への燐拡散も阻止し、基
板上に形成される他の層の自己ドープも阻止する。
【０００８】
【発明の実施の形態】シリコン基板の面抵抗を低下させ
る既知の方法は、基板にｎ型またはｐ型ドーパントをド
ープするという方法を拠り所としていた。しかしなが
ら、この手法には制限がない訳ではない。シリコン基板
処理に用いられるドーパントの殆どは、シリコンの原子
半径とは異なる原子半径を有する。その結果、燐または
硼素が添加される場合、これらドーパント原子はホスト
のシリコン原子よりも小さいので、シリコンの結晶が収
縮する。この収縮によって、格子に応力が生じる。
る既知の方法は、基板にｎ型またはｐ型ドーパントをド
ープするという方法を拠り所としていた。しかしなが
ら、この手法には制限がない訳ではない。シリコン基板
処理に用いられるドーパントの殆どは、シリコンの原子
半径とは異なる原子半径を有する。その結果、燐または
硼素が添加される場合、これらドーパント原子はホスト
のシリコン原子よりも小さいので、シリコンの結晶が収
縮する。この収縮によって、格子に応力が生じる。
【０００９】また、異なる格子パラメータを有する基板
上にエピタキシャル層を堆積する場合にも応力は発生す
る。これは、燐を高濃度にドープしたｎ＋基板上にエピ
タキシャル層を堆積するような場合である。格子パラメ
ータの不一致の結果として、基板とそれを覆うエピタキ
シャル層との界面に沿って転移が発生する。この不整合
による転移は、素子の接合漏れ(junction leakage)を増
大させるため、エピタキシャル層内に形成される半導体
素子の性能が損なわれる。
上にエピタキシャル層を堆積する場合にも応力は発生す
る。これは、燐を高濃度にドープしたｎ＋基板上にエピ
タキシャル層を堆積するような場合である。格子パラメ
ータの不一致の結果として、基板とそれを覆うエピタキ
シャル層との界面に沿って転移が発生する。この不整合
による転移は、素子の接合漏れ(junction leakage)を増
大させるため、エピタキシャル層内に形成される半導体
素子の性能が損なわれる。
【００１０】この応力は、エピタキシャル層の厚さが増
大するに連れ、大きくなる。応力は基板を歪ませるた
め、シリコン処理には一般的なフォトリソグラフィ工程
に支障をきたす。また、高濃度にドープされた基板は、
後続の処理の間にエピタキシャル層内にドーパントを拡
散させる、即ち、それを覆う層に自己ドープさせる傾向
を有する。
大するに連れ、大きくなる。応力は基板を歪ませるた
め、シリコン処理には一般的なフォトリソグラフィ工程
に支障をきたす。また、高濃度にドープされた基板は、
後続の処理の間にエピタキシャル層内にドーパントを拡
散させる、即ち、それを覆う層に自己ドープさせる傾向
を有する。
【００１１】高濃度に硼素をドープしたｐ＋基板と低濃
度にドープされたエピタキシャル層との間の格子不整合
歪みを補正する既知の方法の１つが、１９８８年９月６
日に発行された米国特許第4,769,689 号において、Lin
によって教示されている。この特定用途では、基板をド
ープするために用いられた硼素濃度の約８倍に等しい濃
度で、ゲルマニウムを基板に添加した。この方法は、濃
度が０．００２パーセント原子重量より高い硼素をドー
プした基板にのみ適用され、基板を覆うエピタキシャル
層に硼素ドーパントが拡散することに付随する問題を対
象とするものではない。この基板に硼素とゲルマニウム
とをドープする既知の方法は、基板の固有抵抗を０．０
１ohm-cmから０．００２ohm-cmに低下させるに過ぎな
い。
度にドープされたエピタキシャル層との間の格子不整合
歪みを補正する既知の方法の１つが、１９８８年９月６
日に発行された米国特許第4,769,689 号において、Lin
によって教示されている。この特定用途では、基板をド
ープするために用いられた硼素濃度の約８倍に等しい濃
度で、ゲルマニウムを基板に添加した。この方法は、濃
度が０．００２パーセント原子重量より高い硼素をドー
プした基板にのみ適用され、基板を覆うエピタキシャル
層に硼素ドーパントが拡散することに付随する問題を対
象とするものではない。この基板に硼素とゲルマニウム
とをドープする既知の方法は、基板の固有抵抗を０．０
１ohm-cmから０．００２ohm-cmに低下させるに過ぎな
い。
【００１２】ゲルマニウムを用いて、高濃度に硼素をド
ープされたシリコン基板を補償する場合も、制限があ
る。the Journal of the Electrochemical Society、１
９９１年７月号の"P-type Dopant Diffusion Control i
n Silicon Using Germanium"において、Aronowitz et a
l.によって報告されているように、ゲルマニウムの存在
によって、シリコン結晶内の代替格子部位(substitutio
nal lattice sites)上にある硼素原子の拡散が増強され
かつ加速される。したがって、濃度の高い硼素によっ
て、固有抵抗の低い基板を製造するためには、ゲルマニ
ウムを用いて格子を補償することはできない。拡散速度
が加速されることによって、上層のエピタキシャル層、
即ち、後に基板上に形成される層に、一層硼素が自己ド
ープすることになる。
ープされたシリコン基板を補償する場合も、制限があ
る。the Journal of the Electrochemical Society、１
９９１年７月号の"P-type Dopant Diffusion Control i
n Silicon Using Germanium"において、Aronowitz et a
l.によって報告されているように、ゲルマニウムの存在
によって、シリコン結晶内の代替格子部位(substitutio
nal lattice sites)上にある硼素原子の拡散が増強され
かつ加速される。したがって、濃度の高い硼素によっ
て、固有抵抗の低い基板を製造するためには、ゲルマニ
ウムを用いて格子を補償することはできない。拡散速度
が加速されることによって、上層のエピタキシャル層、
即ち、後に基板上に形成される層に、一層硼素が自己ド
ープすることになる。
【００１３】本発明では、Linによって教示されたもの
よりも２桁大きさが小さい、基板の固有抵抗を達成する
方法が提供される。また、本発明は、高濃度にドープさ
れたｎ＋基板と低濃度にドープされたｎ−エピタキシャ
ル層との間の転移を解消すること、および燐の拡散速度
を遅らせることのように、Linによる特許では得られな
い利点も提供する。高濃度にドープされたｎ＋基板の製
造は、濃度が１ｘｌ０l8ないし１．１ｘ１０20原子／cm
3の燐のような第１ドーパントを用いて行い、基板の固
有抵抗を０．０２ohm-cm未満に低下させる。このように
結晶のホスト原子(host atom)よりも原子半径が小さい
原子を高濃度で用いると、格子が収縮する。図１は、格
子収縮量を、燐のドーピング量の関数として数量化(qua
ntify)したものである（線１０として示されている）。
ｙ軸は結晶の格子定数をオングストロームで示し、一方
ｘ軸は１立方センチメートル当たりの燐原子数で示した
ドーパント原子濃度である。
よりも２桁大きさが小さい、基板の固有抵抗を達成する
方法が提供される。また、本発明は、高濃度にドープさ
れたｎ＋基板と低濃度にドープされたｎ−エピタキシャ
ル層との間の転移を解消すること、および燐の拡散速度
を遅らせることのように、Linによる特許では得られな
い利点も提供する。高濃度にドープされたｎ＋基板の製
造は、濃度が１ｘｌ０l8ないし１．１ｘ１０20原子／cm
3の燐のような第１ドーパントを用いて行い、基板の固
有抵抗を０．０２ohm-cm未満に低下させる。このように
結晶のホスト原子(host atom)よりも原子半径が小さい
原子を高濃度で用いると、格子が収縮する。図１は、格
子収縮量を、燐のドーピング量の関数として数量化(qua
ntify)したものである（線１０として示されている）。
ｙ軸は結晶の格子定数をオングストロームで示し、一方
ｘ軸は１立方センチメートル当たりの燐原子数で示した
ドーパント原子濃度である。
【００１４】高濃度のドーパント原子による格子の収縮
を補償するために、ゲルマニウムから成る第２ドーパン
トを格子に添加する。ゲルマニウムの原子半径は１．２
８オングストロームであり、これより小さい燐原子に対
する補償を行う。シリコン内に１原子パーセントのゲル
マニウムが含まれると、格子が０．００２２オングスト
ローム膨張する。例えば、固有抵抗が０．００１ohm-cm
のｎ型半導体基板を製造するためには、この基板に、
７．３８ｘ１０19原子／cm3の燐を添加する。これは、
０．１４８原子パーセントに相当する。この燐濃度によ
って、格子が０．００１５７オングストローム収縮する
ので、格子の歪みを補償するには、濃度が０．７１原子
パーセントのゲルマニウムが必要となる。このゲルマニ
ウム濃度は、燐のそれの４．８倍である。経験的および
理論的計算によれば、好適なゲルマニウム濃度は、燐濃
度の約１．５ないし２．５倍であることが示唆されてい
る。
を補償するために、ゲルマニウムから成る第２ドーパン
トを格子に添加する。ゲルマニウムの原子半径は１．２
８オングストロームであり、これより小さい燐原子に対
する補償を行う。シリコン内に１原子パーセントのゲル
マニウムが含まれると、格子が０．００２２オングスト
ローム膨張する。例えば、固有抵抗が０．００１ohm-cm
のｎ型半導体基板を製造するためには、この基板に、
７．３８ｘ１０19原子／cm3の燐を添加する。これは、
０．１４８原子パーセントに相当する。この燐濃度によ
って、格子が０．００１５７オングストローム収縮する
ので、格子の歪みを補償するには、濃度が０．７１原子
パーセントのゲルマニウムが必要となる。このゲルマニ
ウム濃度は、燐のそれの４．８倍である。経験的および
理論的計算によれば、好適なゲルマニウム濃度は、燐濃
度の約１．５ないし２．５倍であることが示唆されてい
る。
【００１５】本発明の上述の実施例を製造するための方
法を、これより提示する。基板の製造には、従来からの
チョクラルスキ技法(Czochralski technique)を用い、
溶融混合物から、転移のない単結晶シリコン・ボウル(s
ilicon boule)を引き上げる。かかる技法は、１９８０
年４月２９日にLiaw et al.に発行された米国特許第4,2
00,621号に記載されている。本発明は、以下の例に示す
重量に限定されるものではない。構成物の割合を適切に
維持することによって、応力のない結晶ボウル(crystal
line boule)の形成が可能となる。約１８キログラムの
ポリシリコンを９５グラムのゲルマニウム・チップと共
にクオーツ坩堝内(srucible)に配置し、アルゴン雰囲気
で１４２０℃の融点まで加熱することによって、溶融混
合物を形成する。次に、６０グラムの燐をクオーツのビ
ーカに入れ、その上端に逆釣り鐘型の瓶(inverted bell
jar)を載せる。燐のビーカを溶融シリコン(molten sil
icon)の表面上に配置し、燐の蒸気流を溶融物に向け、
溶融シリコンに拡散させる。当技術では既知であるが、
ウエハを所望の厚さに切り出すことによって、結晶ボウ
ルから半導体基板ウエハを形成する。
法を、これより提示する。基板の製造には、従来からの
チョクラルスキ技法(Czochralski technique)を用い、
溶融混合物から、転移のない単結晶シリコン・ボウル(s
ilicon boule)を引き上げる。かかる技法は、１９８０
年４月２９日にLiaw et al.に発行された米国特許第4,2
00,621号に記載されている。本発明は、以下の例に示す
重量に限定されるものではない。構成物の割合を適切に
維持することによって、応力のない結晶ボウル(crystal
line boule)の形成が可能となる。約１８キログラムの
ポリシリコンを９５グラムのゲルマニウム・チップと共
にクオーツ坩堝内(srucible)に配置し、アルゴン雰囲気
で１４２０℃の融点まで加熱することによって、溶融混
合物を形成する。次に、６０グラムの燐をクオーツのビ
ーカに入れ、その上端に逆釣り鐘型の瓶(inverted bell
jar)を載せる。燐のビーカを溶融シリコン(molten sil
icon)の表面上に配置し、燐の蒸気流を溶融物に向け、
溶融シリコンに拡散させる。当技術では既知であるが、
ウエハを所望の厚さに切り出すことによって、結晶ボウ
ルから半導体基板ウエハを形成する。
【００１６】燐濃度よりも１．５ないし２．５倍高いゲ
ルマニウム濃度を用いることによって、高濃度にドープ
された基板に伴う問題のいくつかに対処する。ゲルマニ
ウムの原子半径はシリコンよりも大きいので、ゲルマニ
ウムは、それより小さい燐原子の存在に起因する結晶格
子の収縮を補償する。こうすることにより、基板には本
質的に応力がなくなり、ｎ型のような第１導電型または
ｐ型のような第２導電型のエピタキシャル層を、基板上
に形成可能となる。応力を誘発したり、基板の反りを生
じることなく、あらゆる厚さのエピタキシャル層を基板
上に形成することができる。
ルマニウム濃度を用いることによって、高濃度にドープ
された基板に伴う問題のいくつかに対処する。ゲルマニ
ウムの原子半径はシリコンよりも大きいので、ゲルマニ
ウムは、それより小さい燐原子の存在に起因する結晶格
子の収縮を補償する。こうすることにより、基板には本
質的に応力がなくなり、ｎ型のような第１導電型または
ｐ型のような第２導電型のエピタキシャル層を、基板上
に形成可能となる。応力を誘発したり、基板の反りを生
じることなく、あらゆる厚さのエピタキシャル層を基板
上に形成することができる。
【００１７】ゲルマニウムを基板混成物(substrate mix
true)に添加することも、基板に約１ｘ１０18原子／cm3
の燐をドープするときの拡散という問題に対処するもの
である。燐濃度がこの大きさの場合、拡散速度が高くな
り、高濃度の基板から低濃度のエピタキシャル層に、ド
ーパントを拡散させやすくなる。基板から拡散する燐の
量は、ドーパント原子の拡散係数に比例する。図２は、
基板にゲルマニウムをドープすることによって得られた
改善を示し、拡散係数（ｙ軸）をセンチメートル当たり
の燐原子数の関数（ｘ軸）としてプロットしたものであ
る。以前のようにゲルマニウムを用いない場合、高濃度
の燐は、線１１に示すように、拡散係数値にしたがって
拡散する。本発明では、ゲルマニウムを基板に添加して
いるため、燐の拡散を阻止し、図２の線２２で示すよう
に、燐濃度が高くなっても、拡散係数は一定のままであ
る。
true)に添加することも、基板に約１ｘ１０18原子／cm3
の燐をドープするときの拡散という問題に対処するもの
である。燐濃度がこの大きさの場合、拡散速度が高くな
り、高濃度の基板から低濃度のエピタキシャル層に、ド
ーパントを拡散させやすくなる。基板から拡散する燐の
量は、ドーパント原子の拡散係数に比例する。図２は、
基板にゲルマニウムをドープすることによって得られた
改善を示し、拡散係数（ｙ軸）をセンチメートル当たり
の燐原子数の関数（ｘ軸）としてプロットしたものであ
る。以前のようにゲルマニウムを用いない場合、高濃度
の燐は、線１１に示すように、拡散係数値にしたがって
拡散する。本発明では、ゲルマニウムを基板に添加して
いるため、燐の拡散を阻止し、図２の線２２で示すよう
に、燐濃度が高くなっても、拡散係数は一定のままであ
る。
【００１８】１９７８年１１月号のJournal of Electro
chemical Societyにおいて、"Effects of Diffusion-In
duced Strain and Dislocation on Phosphorus Diffusi
on into Silicon"という題で、Matsumoto et al.によっ
て発表された論文に、燐の表面拡散を阻止する方法が紹
介されている。Matsumoto et al.の実験では、液体の燐
源(liquid phosphorus sources)を用いて、既に成長済
みのシリコン結晶の領域にドープした。燐原子のこれら
ドープ領域からの拡散により、シリコン基板の表面に転
移が生じた。基板の表面から液体のゲルマニウム源をド
ープすることによって、燐の表面拡散は阻止された。こ
の技法は表面の転移数を減少させはするが、転移は、ゲ
ルマニウム原子のシリコン格子内への移動(migration)
によってシリコン基板内にも形成する。本発明では、結
晶の成長の間、液体源を用いた表面拡散に頼る代わり
に、ゲルマニウム・ドーパントをシリコン格子に添加す
る。ボウルの成長の間、ゲルマニウムをシリコン結晶に
添加することによって、本発明は、ゲルマニウムの液体
拡散からの転移形成を回避する、転移のない基板を形成
する方法を提供する。
chemical Societyにおいて、"Effects of Diffusion-In
duced Strain and Dislocation on Phosphorus Diffusi
on into Silicon"という題で、Matsumoto et al.によっ
て発表された論文に、燐の表面拡散を阻止する方法が紹
介されている。Matsumoto et al.の実験では、液体の燐
源(liquid phosphorus sources)を用いて、既に成長済
みのシリコン結晶の領域にドープした。燐原子のこれら
ドープ領域からの拡散により、シリコン基板の表面に転
移が生じた。基板の表面から液体のゲルマニウム源をド
ープすることによって、燐の表面拡散は阻止された。こ
の技法は表面の転移数を減少させはするが、転移は、ゲ
ルマニウム原子のシリコン格子内への移動(migration)
によってシリコン基板内にも形成する。本発明では、結
晶の成長の間、液体源を用いた表面拡散に頼る代わり
に、ゲルマニウム・ドーパントをシリコン格子に添加す
る。ボウルの成長の間、ゲルマニウムをシリコン結晶に
添加することによって、本発明は、ゲルマニウムの液体
拡散からの転移形成を回避する、転移のない基板を形成
する方法を提供する。
【００１９】既知の方法では提供されなかった本発明の
付加的な利点は、接合漏れの改善である。基板結晶に見
られる、または基板とエピタキシャル層との界面に見ら
れる不整合転移は、半導体素子の接合漏れを増大させ
る。エピタキシャル膜内の転移数は倍加し、後続の熱処
理の間に、基板から移動する。基板にゲルマニウムが存
在すると、比較的転移がない基板が生成される。したが
って、ゲルマニウムを基板に添加することにより、接合
漏れが減少する。
付加的な利点は、接合漏れの改善である。基板結晶に見
られる、または基板とエピタキシャル層との界面に見ら
れる不整合転移は、半導体素子の接合漏れを増大させ
る。エピタキシャル膜内の転移数は倍加し、後続の熱処
理の間に、基板から移動する。基板にゲルマニウムが存
在すると、比較的転移がない基板が生成される。したが
って、ゲルマニウムを基板に添加することにより、接合
漏れが減少する。
【００２０】本発明は、約１ｘ１０18原子／cm3の濃度
の燐を含む基板に付随する問題に対処することにより、
高濃度にドープされた基板上でｎ−エピタキシャル層の
成長を可能にする実施例を提供する。燐濃度の１．５な
いし２．５倍の濃度のゲルマニウムを添加することによ
って、応力および転移を双方共比較的生じない基板の生
成が可能となる。ゲルマニウム・ドーパントは、シリコ
ン結晶基板とは異なる原子半径を有する燐原子によって
生じる格子の不整合応力を補正する。
の燐を含む基板に付随する問題に対処することにより、
高濃度にドープされた基板上でｎ−エピタキシャル層の
成長を可能にする実施例を提供する。燐濃度の１．５な
いし２．５倍の濃度のゲルマニウムを添加することによ
って、応力および転移を双方共比較的生じない基板の生
成が可能となる。ゲルマニウム・ドーパントは、シリコ
ン結晶基板とは異なる原子半径を有する燐原子によって
生じる格子の不整合応力を補正する。
【００２１】また、ゲルマニウムは、かかる高濃度のド
ーピングに伴う拡散の問題にも対処する。結晶内の置換
格子部位を占領することによって、ゲルマニウムは、１
ｘ１０21までの燐濃度に対して、拡散係数を一定に保
つ。更に、ゲルマニウムはシリコン結晶内では等電位で
あり、ｎ型基板の導電性には影響を及ぼさないことは認
められよう。
ーピングに伴う拡散の問題にも対処する。結晶内の置換
格子部位を占領することによって、ゲルマニウムは、１
ｘ１０21までの燐濃度に対して、拡散係数を一定に保
つ。更に、ゲルマニウムはシリコン結晶内では等電位で
あり、ｎ型基板の導電性には影響を及ぼさないことは認
められよう。
【図１】格子定数を燐のドーパント濃度の関数として示
すグラフ。
すグラフ。
【図２】本発明による拡散係数に見られる改善を示すグ
ラフ。
ラフ。
Claims (5)
- 【請求項１】実質的に転移および格子応力に拘束されな
い高濃度にドープされたｎ型半導体基板を製造する方法
であって：シリコン・チャンク(chunk)と第１濃度を有
する第１ドーパントとから、溶融物を形成する段階；前
記溶融物に第２濃度を有する第２ドーパントをドープす
る段階であって、前記第１ドーパントは前記第２ドーパ
ントによって生じる格子応力を補償し、前記第２ドーパ
ントは前記溶融物の抵抗を下げる、段階；前記溶融物か
ら結晶ボウルを成長させる段階；および前記結晶ボウル
から基板を形成する段階；から成ることを特徴とする方
法。 - 【請求項２】前記第１ドーパントは実質的にゲルマニウ
ムから成ることを特徴とする請求項１記載の方法。 - 【請求項３】前記第２ドーパントは実質的に燐から成る
ことを特徴とする請求項１記載の方法。 - 【請求項４】前記第１ドーパントの第１濃度は、前記第
２ドーパントの第２濃度の約１．５ないし２．５倍であ
ることを特徴とする請求項１記載の方法。 - 【請求項５】高性能半導体素子に望ましい固有抵抗を有
し、実質的に格子不整合応力に拘束されない、高濃度に
ドープされたｎ＋基板であって：実質的にシリコンから
成り第１ドーパントを有するｎ型半導体基板であって、
前記第１ドーパントは前記ｎ型半導体基板の固有抵抗を
低下させ、実質的に１ｘ１０18ないし１．１ｘ１０20原
子／cm3の第１濃度の燐から成る、ｎ型半導体基板；お
よび前記ｎ型半導体基板は、前記第１ドーパントによっ
て生じる格子不整合応力を補償する第２濃度の第２ドー
パントを有し、前記第２ドーパントは実質的にゲルマニ
ウムであることを特徴とするｎ＋基板；
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/493,607 US5553566A (en) | 1995-06-22 | 1995-06-22 | Method of eliminating dislocations and lowering lattice strain for highly doped N+ substrates |
| US493607 | 1995-06-22 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH097961A true JPH097961A (ja) | 1997-01-10 |
Family
ID=23960954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8178477A Pending JPH097961A (ja) | 1995-06-22 | 1996-06-18 | 高ドープｎ＋基板およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US5553566A (ja) |
| EP (1) | EP0750333A3 (ja) |
| JP (1) | JPH097961A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008146725A1 (ja) * | 2007-05-31 | 2008-12-04 | Sumco Techxiv Corporation | シリコン単結晶の製造方法及びｎ型高ドープ半導体基板 |
| WO2008149687A1 (ja) * | 2007-05-31 | 2008-12-11 | Sumco Techxiv Corporation | ドーピング装置、及びシリコン単結晶の製造方法 |
| WO2008149686A1 (ja) * | 2007-05-31 | 2008-12-11 | Sumco Techxiv Corporation | ドーパントの注入方法、及びドーピング装置 |
| JP2010153631A (ja) * | 2008-12-25 | 2010-07-08 | Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 | エピタキシャルシリコンウェーハとその製造方法 |
| JP2011009613A (ja) * | 2009-06-29 | 2011-01-13 | Sumco Corp | エピタキシャルシリコンウェーハとその製造方法 |
| JP2011009614A (ja) * | 2009-06-29 | 2011-01-13 | Sumco Corp | エピタキシャルシリコンウェーハとその製造方法 |
| DE112010002935T5 (de) | 2009-07-16 | 2012-10-25 | Sumco Corporation | Epitaktischer Siliciumwafer und Verfahren zur Herstellung desselben |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3361922B2 (ja) * | 1994-09-13 | 2003-01-07 | 株式会社東芝 | 半導体装置 |
| JP3525141B2 (ja) * | 1997-08-20 | 2004-05-10 | 独立行政法人 科学技術振興機構 | 抵抗率が低いｎ型又はｐ型金属シリコンの製造方法 |
| JP3765671B2 (ja) * | 1998-08-10 | 2006-04-12 | パイオニア株式会社 | 電子放出素子及びこれを用いた電子放出表示装置 |
| GB9826519D0 (en) * | 1998-12-02 | 1999-01-27 | Arima Optoelectronics Corp | Semiconductor devices |
| DE19953333B4 (de) * | 1999-11-05 | 2004-07-15 | Infineon Technologies Ag | Anordnung zur Realisierung einer stark dotierten vergrabenen epitaktischen Schicht |
| DE19953883A1 (de) * | 1999-11-09 | 2001-05-23 | Infineon Technologies Ag | Anordnung zur Reduzierung des Einschaltwiderstandes von p- oder n-Kanal-Feldeffekttransistoren |
| DE102004004555A1 (de) * | 2004-01-29 | 2005-08-18 | Siltronic Ag | Verfahren zur Herstellung von hoch dotierten Halbleiterscheiben und versetzungsfreie, hoch dotierte Halbleiterscheiben |
| DE102004039197B4 (de) * | 2004-08-12 | 2010-06-17 | Siltronic Ag | Verfahren zur Herstellung von dotierten Halbleiterscheiben aus Silizium |
| US8758507B2 (en) * | 2008-06-16 | 2014-06-24 | Silicor Materials Inc. | Germanium enriched silicon material for making solar cells |
| CN110483529B (zh) * | 2019-08-09 | 2021-04-13 | 宁波卢米蓝新材料有限公司 | 一种稠杂环化合物及其应用 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4200621A (en) * | 1978-07-18 | 1980-04-29 | Motorola, Inc. | Sequential purification and crystal growth |
| DE3232259A1 (de) * | 1982-08-30 | 1984-03-01 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum herstellen von halbleitermaterial hoher dotierung |
| US4769689A (en) * | 1984-12-13 | 1988-09-06 | American Telephone And Telegraph Company, At&T Bell Laboratories | Stress relief in epitaxial wafers |
| US4631234A (en) * | 1985-09-13 | 1986-12-23 | Texas Instruments Incorporated | Germanium hardened silicon substrate |
| US4849033A (en) * | 1988-04-21 | 1989-07-18 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Annealing Group III-V compound doped silicon-germanium alloy for improved thermo-electric conversion efficiency |
| DE4106589C2 (de) * | 1991-03-01 | 1997-04-24 | Wacker Siltronic Halbleitermat | Kontinuierliches Nachchargierverfahren mit flüssigem Silicium beim Tiegelziehen nach Czochralski |
| US5516724A (en) * | 1994-11-30 | 1996-05-14 | Cornell Research Foundation, Inc. | Oxidizing methods for making low resistance source/drain germanium contacts |
-
1995
- 1995-06-22 US US08/493,607 patent/US5553566A/en not_active Expired - Lifetime
-
1996
- 1996-05-31 US US08/658,908 patent/US5744396A/en not_active Expired - Lifetime
- 1996-06-17 EP EP96109700A patent/EP0750333A3/en not_active Withdrawn
- 1996-06-18 JP JP8178477A patent/JPH097961A/ja active Pending
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8574363B2 (en) | 2007-05-31 | 2013-11-05 | Sumco Techxiv Corporation | Process for production of silicon single crystal, and highly doped N-type semiconductor substrate |
| WO2008149687A1 (ja) * | 2007-05-31 | 2008-12-11 | Sumco Techxiv Corporation | ドーピング装置、及びシリコン単結晶の製造方法 |
| WO2008149686A1 (ja) * | 2007-05-31 | 2008-12-11 | Sumco Techxiv Corporation | ドーパントの注入方法、及びドーピング装置 |
| DE112008001470T5 (de) | 2007-05-31 | 2010-05-06 | SUMCO TECHXIV CORP., Omura-shi | Prozess zum Herstellen von Silizium-Einkristall und hochdotiertes n-leitendes Halbleitersubstrat |
| DE112008001470B4 (de) | 2007-05-31 | 2018-05-03 | Sumco Techxiv Corp. | Prozess zum Herstellen eines Silizium-Einkristalls und hochdotiertes n-leitendes Halbleitersubstrat |
| US8747551B2 (en) | 2007-05-31 | 2014-06-10 | Sumco Techxiv Corporation | Process for production of silicon single crystal, and highly doped N-type semiconductor substrate |
| US8283241B2 (en) | 2007-05-31 | 2012-10-09 | Sumco Techxiv Corporation | Dopant implanting method and doping apparatus |
| US8715416B2 (en) | 2007-05-31 | 2014-05-06 | Sumco Techxiv Corporation | Doping apparatus for simultaneously injecting two dopants into a semiconductor melt at different positions and method for manufacturing silicon single crystal using the doping apparatus |
| WO2008146725A1 (ja) * | 2007-05-31 | 2008-12-04 | Sumco Techxiv Corporation | シリコン単結晶の製造方法及びｎ型高ドープ半導体基板 |
| JP2010153631A (ja) * | 2008-12-25 | 2010-07-08 | Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 | エピタキシャルシリコンウェーハとその製造方法 |
| US8659020B2 (en) | 2009-06-29 | 2014-02-25 | Sumco Corporation | Epitaxial silicon wafer and method for manufacturing same |
| DE112010002747T5 (de) | 2009-06-29 | 2013-09-26 | Sumco Corporation | Siliziumepitaxialwafer und Verfahren zur Herstellung desselben |
| JP2011009614A (ja) * | 2009-06-29 | 2011-01-13 | Sumco Corp | エピタキシャルシリコンウェーハとその製造方法 |
| JP2011009613A (ja) * | 2009-06-29 | 2011-01-13 | Sumco Corp | エピタキシャルシリコンウェーハとその製造方法 |
| DE112010002747B4 (de) * | 2009-06-29 | 2020-12-24 | Sumco Corporation | Verfahren zur Herstellung eines Siliziumepitaxialwafers |
| US8420514B2 (en) | 2009-07-16 | 2013-04-16 | Sumco Corporation | Epitaxial silicon wafer and method for manufacturing same |
| DE112010002935T5 (de) | 2009-07-16 | 2012-10-25 | Sumco Corporation | Epitaktischer Siliciumwafer und Verfahren zur Herstellung desselben |
| JP5533869B2 (ja) * | 2009-07-16 | 2014-06-25 | 株式会社Ｓｕｍｃｏ | エピタキシャルシリコンウェーハとその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5744396A (en) | 1998-04-28 |
| US5553566A (en) | 1996-09-10 |
| EP0750333A3 (en) | 1998-03-04 |
| EP0750333A2 (en) | 1996-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4962051A (en) | Method of forming a defect-free semiconductor layer on insulator | |
| JPH097961A (ja) | 高ドープｎ＋基板およびその製造方法 | |
| JP4117914B2 (ja) | 半導体層中のドーパント拡散制御プロセス及びそれにより形成された半導体層 | |
| EP0097772B1 (en) | Structure comprising a monocrystalline substrate supporting a device layer of semiconductor material | |
| EP0085434A2 (en) | Semiconductor devices and method for making the same | |
| KR100763425B1 (ko) | 고도로 도핑된 반도체 웨이퍼의 제조 방법 및 변위가 없는고도로 도핑된 반도체 웨이퍼 | |
| US20120032229A1 (en) | Silicon Wafer And Production Method Thereof | |
| US5254481A (en) | Polycrystalline solar cell manufacturing method | |
| JPH04230037A (ja) | インサイチュ・ドープされたｎ型シリコン層の付着方法およびＮＰＮトランジスタ | |
| US4894349A (en) | Two step vapor-phase epitaxial growth process for control of autodoping | |
| JP3197803B2 (ja) | 転位欠陥の少ない半導体製造方法 | |
| US4338481A (en) | Very thin silicon wafer base solar cell | |
| US4769689A (en) | Stress relief in epitaxial wafers | |
| KR100325911B1 (ko) | 실리콘기판및그제조방법 | |
| US3129119A (en) | Production of p.n. junctions in semiconductor material | |
| CN1270350C (zh) | 在化学汽相沉积反应器内外延涂覆半导体晶片正面的方法 | |
| JP2911694B2 (ja) | 半導体基板及びその製造方法 | |
| EP0903429B1 (en) | Process for producing heavily doped silicon | |
| US4459159A (en) | Method for making semi-insulating substrate by post-process heating of oxygenated and doped silicon | |
| JPH0563439B2 (ja) | ||
| US5130261A (en) | Method of rendering the impurity concentration of a semiconductor wafer uniform | |
| JP2793837B2 (ja) | 半導体装置の製造方法およびヘテロ接合バイポーラトランジスタ | |
| JP2000315656A (ja) | エピタキシャルシリコン基板の製造方法 | |
| JP3487393B2 (ja) | ヘテロエピタキシャル半導体基板の形成方法、かかるヘテロエピタキシャル半導体基板を有する化合物半導体装置、およびその製造方法 | |
| JPH0547987B2 (ja) |