JP3525141B2 - 抵抗率が低いn型又はp型金属シリコンの製造方法 - Google Patents
抵抗率が低いn型又はp型金属シリコンの製造方法Info
- Publication number
- JP3525141B2 JP3525141B2 JP22330497A JP22330497A JP3525141B2 JP 3525141 B2 JP3525141 B2 JP 3525141B2 JP 22330497 A JP22330497 A JP 22330497A JP 22330497 A JP22330497 A JP 22330497A JP 3525141 B2 JP3525141 B2 JP 3525141B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- type
- doping
- doped
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910052710 silicon Inorganic materials 0.000 title claims description 58
- 239000010703 silicon Substances 0.000 title claims description 58
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 239000002184 metal Substances 0.000 title description 9
- 229910052751 metal Inorganic materials 0.000 title description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 57
- 239000013078 crystal Substances 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 11
- 239000000155 melt Substances 0.000 claims description 2
- 239000012808 vapor phase Substances 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 description 9
- 239000000969 carrier Substances 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000002779 inactivation Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
- C30B15/02—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
- C30B15/04—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
- C30B23/02—Epitaxial-layer growth
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System further characterised by the doping material
Description
体デバイス等の基板材料として使用される抵抗率が低い
金属シリコン単結晶を製造する方法に関する。
バイス等の基板材料として使用されている。シリコンに
n型ドーパントを添加するとキャリアが電子のn型半導
体が得られ、p型ドーパントを添加するとキャリアがホ
ールのp型半導体が得られる。それぞれの物性を利用し
て、種々の機能をもつ半導体デバイスが作製される。作
製された半導体デバイス間に回路を構成する際、n型又
はp型になったシリコンであっても依然として大きな抵
抗率を示すため、シリコン自体を配線に使用できない。
そこで、シリコン表面にAuやAl等の金属薄膜を蒸着
等の手段によって形成し、この金属薄膜を配線に使用し
ている。
する場合、超微細な配線ができず、半導体領域に拡散す
る金属原子が深い不純物電位を作りキャリアを不活性化
する等の制約が加わる。そのため、半導体デバイスの高
密度集積化には限度があり、高性能化,小型化に対する
要求が苛酷になって来ている最近の傾向に十分対応でき
ない。本発明は、このような要求に応えるべく案出され
たものであり、n型及びp型の特性を与える元素P,B
でシリコンを同時にドーピングすることにより、従来よ
りも一段と高い高キャリア濃度でドーピングされ、配線
としても使用可能な金属シリコン単結晶を得ることを目
的とする。
p型シリコンの製造方法は、その目的を達成するため、
P及びBを1:(1+α)又は(1+α):1の原子割合
〔ただし、1≦α≦5〕でシリコン単結晶の成長雰囲気
に添加し、シリコンを1020〜1022cm-3の高キャリ
ア濃度にドーピングすることを特徴とする。この方法
は、引上げ成長法,エピタキシャル成長法,選択拡散法
の何れの方法でも実施可能である。
α):1の原子割合でP,Bを添加した融液を使用す
る。エピタキシャル成長法では、MBE法,MOCVD
法等においてP,Bの分子状ビームとSiの原子状ビー
ムを同時に飛ばして成長させる。選択拡散法では、基板
上に蒸着したP,Bをアニールにより拡散させ、P,B
で同時ドーピングされた領域を形成する。
の方法では、1019cm-3程度にしかドーピングできな
い。これ以上にP又はBでドーピングしても、補償機構
によりキャリア濃度を増やすことができない。これは、
本来のSi原子位置をP又はBが置換しないためSiの
原子空孔やドープした原子が格子間位置に入ったドナー
が出現してキャリアの捕獲中心や補償が生じることによ
り、抵抗がそれ以上に低下しなくなることに原因があ
る。
ると、1020cm-3を超える高濃度までドーピングする
ことが可能になることを見い出した。同時ドーピングに
よってキャリア濃度が高くなる理由を本発明者等は次の
ように推察した。単独ドーピングでは、ドーパントの単
独の電荷による1/r(r:距離)に比例する長距離ク
ーロン斥力によりキャリアが散乱する。これに対し、P
及びBの同時ドーピングでは、アクセプタ(+)及びドナ
ー(−)の電荷が同時に存在することによりキャリアが短
距離の双極子散乱(1/r3)で散乱されるようにな
る。そのため、キャリアの移動度(モビリティ)が同時
ドーピングの場合には一桁以上大きくなることにより、
低抵抗が実現する。
1と図2に模式的に対比して示すように、シリコン結晶
の歪みエネルギが緩和され、高濃度まで歪みが溜らずに
ドーピングすることができる。また、ドナーとなるP及
びアクセプタとなるBがそれぞれ(−)及び(+)に帯電
し、n型(−)及びp型(+)のドーパントが同時に存在す
ることになるので、(−)と(+)の間のクーロン力により
静電エネルギが低下して結晶が安定化するため、補償効
果が生じることなく高濃度までドーピングすることがで
きる。
合で同時ドーピングすると、キャリアが電子の低抵抗n
型シリコンが得られる。また、P:B=1:(1+α)の
原子割合で同時ドーピングすると、キャリアがホールの
低抵抗p型シリコンが得られる。そして、P,B単独で
は1019cm-3程度しかドーピングできなかったシリコ
ンに対し、キャリアが1020cm-3を超える高濃度まで
ドーピングできる。このように高濃度にドーピングされ
たシリコンは、絶縁体から金属に転移することにより、
10-2〜10-5Ω・cmと十分に低い抵抗率をもつ金属
物性を示す。したがって、高濃度にドーピングされたシ
リコンは、従来のようにAu,Al等の金属薄膜を設け
る必要なく、各種デバイスを接続する配線として使用す
ることができる。
コン原料を高周波加熱コイル3で1550℃で加熱溶融
し、シリコン融液4を調製した。Pの混合量を6×10
20cm-3,1×1022cm-3,2×1022cm-3,6×
1022cm-3と変え、その1/2に当る量のBを同時に
シリコン融液4に混合溶解した。シリコン融液4が均質
になった時点で、シリコン融液4に種結晶5を接触させ
てなじませ、回転させながら1cm/時の速度で徐々に
シリコン単結晶6を引き上げた。
濃度を測定した結果を表1に示す。表1から明らかなよ
うに、P及びBの同時ドーピングで得られた単結晶は、
BをドーピングしないP単独ドーピングに比較してキャ
リア濃度が100倍以上に高くなっていた。このことか
ら、P及びBの同時ドーピングにより高濃度ドーピング
が可能となり、低抵抗のn型金属シリコンが得られるこ
とが判る。
れるシリコンのエピタキシャル層にP及びBを同時ドー
ピングした。この場合、真空度10-10トールに維持し
た真空チャンバ11内にシリコン基板12を配置し、高
周波加熱コイル13で原子ビーム状にしたSiビームを
流量10-6トールで送り込み、シリコン基板12上にシ
リコン結晶14をエピタキシャル成長させると同時に、
加熱コイル15,16でビーム化されたBビーム17,
Pビーム18を供給する。Pの混合量を1021cm-3,
1.5×1022cm-3,1.5×1023cm-3に変え、そ
の1/3に当る量のBを同時ドーピングした。
ア濃度を測定した結果を表2に示す。表2から明らかな
ように、P及びBの同時ドーピングで得られたシリコン
結晶は、BをドーピングしないP単独ドーピングに比較
してキャリア濃度が100〜500倍と高くなってい
た。このことから、P,Bの同時ドーピングにより高濃
度ドーピングが可能となり、低抵抗のn型金属シリコン
が得られることが判る。
クセプタ23となるBを図4に示すように蒸着した後、
1200℃で炉中アニーリングすることにより、P,B
をシリコン単結晶中に拡散させた。シリコン単結晶基板
21には、図5に示すようにP,Bの拡散によって同時
ドーピングされた領域24が生じた。アニール時間を変
えてP,Bのドーピング量を変えた結果を、Bの蒸着な
しでP単独ドーピングした場合と比較して表3に示す。
表3にみられるように、P及びBの同時ドーピングで得
られたシリコン結晶は、BをドーピングしないP単独ド
ーピングに比較してキャリア濃度が100〜350倍と
高くなっていた。このことから、P,Bの同時ドーピン
グにより高濃度ドーピングが可能となり、低抵抗のn型
金属シリコンが得られることが判る。
は、シリコンに比較してイオン半径の大きい元素P及び
イオン半径の小さい元素Bを1:(1+α)又は(1+
α):1〔1≦α≦5〕の原子割合で同時ドーピングす
ることにより、従来では1019cm-3程度までしかドー
ピングできなかったシリコンを1020〜1022cm-3の
高いキャリア濃度でドーピングすることが可能となる。
このように高濃度でドーピングされたシリコンは、従来
のn型又はp型シリコンに比較して抵抗率が大幅に低
く、配線としても使用可能である。したがって、金属薄
膜を配線として使用する必要がないため、半導体デバイ
スの大幅な高密度集積が可能となる。
式図
図
図
領域をもつシリコン単結晶基板の断面図
イル 4:シリコン融液 5:種結晶 6:シリ
コン単結晶 11:真空チャンバ 12:シリコン基板 13:
高周波加熱コイル 14:シリコン結晶 15,16:加熱コイル 1
7:Bビーム 18:Pビーム 21:シリコン単結晶基板 22:ドナー 23:
アクセプタ 24:同時ドーピングされた領域
Claims (4)
- 【請求項1】 P及びBを1: ( 1+α ) 又は ( 1+α ) :
1の原子割合〔ただし、1≦α≦5〕でシリコン単結晶
の成長雰囲気に添加し、シリコンを10 20 〜10 22 cm
-3 の高キャリア濃度にP,Bで同時ドーピングすること
を特徴とする抵抗率が低いn型又はp型金属シリコンの
製造方法。 - 【請求項2】 1: ( 1+α ) 又は ( 1+α ) :1の原子割
合でP及びBを添加した融液を使用してシリコン単結晶
を引き上げる請求項1記載の方法。 - 【請求項3】 気相から金属Siをエピタキシャル成長
させる際、Siビームに加えてP及びBの分子状ビーム
を同時に供給し、エピタキシャル成長したシリコン結晶
をP,Bで同時ドーピングする請求項1記載の方法。 - 【請求項4】 シリコン単結晶基板にP及びBをそれぞ
れ蒸着し、アニールしてP及びBを拡散させ、P,Bで
同時ドーピングした領域を形成する請求項1記載の方
法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22330497A JP3525141B2 (ja) | 1997-08-20 | 1997-08-20 | 抵抗率が低いn型又はp型金属シリコンの製造方法 |
US09/136,554 US6013129A (en) | 1997-08-20 | 1998-08-19 | Production of heavily-doped silicon |
EP98115709A EP0903429B1 (en) | 1997-08-20 | 1998-08-20 | Process for producing heavily doped silicon |
DE69820940T DE69820940T2 (de) | 1997-08-20 | 1998-08-20 | Verfahren zur Herstellung von hochdotiertem Silicium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22330497A JP3525141B2 (ja) | 1997-08-20 | 1997-08-20 | 抵抗率が低いn型又はp型金属シリコンの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1167768A JPH1167768A (ja) | 1999-03-09 |
JP3525141B2 true JP3525141B2 (ja) | 2004-05-10 |
Family
ID=16796058
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22330497A Expired - Fee Related JP3525141B2 (ja) | 1997-08-20 | 1997-08-20 | 抵抗率が低いn型又はp型金属シリコンの製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6013129A (ja) |
EP (1) | EP0903429B1 (ja) |
JP (1) | JP3525141B2 (ja) |
DE (1) | DE69820940T2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003027362A1 (en) * | 2001-09-28 | 2003-04-03 | Memc Electronic Materials, Inc. | Process for preparing an arsenic-doped single crystal silicon using a submersed dopant feeder |
US6888170B2 (en) * | 2002-03-15 | 2005-05-03 | Cornell Research Foundation, Inc. | Highly doped III-nitride semiconductors |
US6953740B2 (en) * | 2002-03-15 | 2005-10-11 | Cornell Research Foundation, Inc. | Highly doped III-nitride semiconductors |
JP4207577B2 (ja) * | 2003-01-17 | 2009-01-14 | 信越半導体株式会社 | Pドープシリコン単結晶の製造方法 |
DE102004004555A1 (de) * | 2004-01-29 | 2005-08-18 | Siltronic Ag | Verfahren zur Herstellung von hoch dotierten Halbleiterscheiben und versetzungsfreie, hoch dotierte Halbleiterscheiben |
US7922817B2 (en) | 2008-04-24 | 2011-04-12 | Memc Electronic Materials, Inc. | Method and device for feeding arsenic dopant into a silicon crystal growing apparatus |
JP7151096B2 (ja) * | 2018-02-21 | 2022-10-12 | 株式会社デンソー | 圧電膜、その製造方法、圧電膜積層体、その製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3485684A (en) * | 1967-03-30 | 1969-12-23 | Trw Semiconductors Inc | Dislocation enhancement control of silicon by introduction of large diameter atomic metals |
GB1426511A (en) * | 1973-02-02 | 1976-03-03 | Handotai Kenkyu Shinkokai | Method for producing a semiconductor device having a very small deviation in lattice constant |
US4631234A (en) * | 1985-09-13 | 1986-12-23 | Texas Instruments Incorporated | Germanium hardened silicon substrate |
JPH0717477B2 (ja) * | 1989-03-15 | 1995-03-01 | シャープ株式会社 | 化合物半導体のエピタキシャル成長方法 |
US5190891A (en) * | 1990-06-05 | 1993-03-02 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating a semiconductor laser device in which the p-type clad layer and the active layer are grown at different rates |
US5169798A (en) * | 1990-06-28 | 1992-12-08 | At&T Bell Laboratories | Forming a semiconductor layer using molecular beam epitaxy |
US5553566A (en) * | 1995-06-22 | 1996-09-10 | Motorola Inc. | Method of eliminating dislocations and lowering lattice strain for highly doped N+ substrates |
-
1997
- 1997-08-20 JP JP22330497A patent/JP3525141B2/ja not_active Expired - Fee Related
-
1998
- 1998-08-19 US US09/136,554 patent/US6013129A/en not_active Expired - Fee Related
- 1998-08-20 DE DE69820940T patent/DE69820940T2/de not_active Expired - Lifetime
- 1998-08-20 EP EP98115709A patent/EP0903429B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH1167768A (ja) | 1999-03-09 |
DE69820940T2 (de) | 2004-11-04 |
EP0903429A3 (en) | 2000-08-09 |
EP0903429B1 (en) | 2004-01-07 |
US6013129A (en) | 2000-01-11 |
EP0903429A2 (en) | 1999-03-24 |
DE69820940D1 (de) | 2004-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960004592B1 (ko) | 감소된 저항률을 갖는 개량된 다결정 실리콘막을 포함하는 반도체 디바이스 제조 방법 | |
KR100763425B1 (ko) | 고도로 도핑된 반도체 웨이퍼의 제조 방법 및 변위가 없는고도로 도핑된 반도체 웨이퍼 | |
US4894349A (en) | Two step vapor-phase epitaxial growth process for control of autodoping | |
JP4335867B2 (ja) | エピタキシャル析出層を備えた半導体ウェハ及び前記半導体ウェハの製造方法 | |
US3335038A (en) | Methods of producing single crystals on polycrystalline substrates and devices using same | |
US4808546A (en) | SOI process for forming a thin film transistor using solid phase epitaxy | |
Hellberg et al. | Work function of boron-doped polycrystalline Si/sub x/Ge/sub 1-x/films | |
KR100793607B1 (ko) | 에피텍셜 실리콘 웨이퍼 및 그 제조방법 | |
JPH04230037A (ja) | インサイチュ・ドープされたn型シリコン層の付着方法およびNPNトランジスタ | |
JP3525141B2 (ja) | 抵抗率が低いn型又はp型金属シリコンの製造方法 | |
JPH097961A (ja) | 高ドープn+基板およびその製造方法 | |
Hellberg et al. | Boron‐Doped Polycrystalline Si x Ge1− x Films: Dopant Activation and Solid Solubility | |
JP3113156B2 (ja) | 半導体基板の製造方法 | |
US3582410A (en) | Process for producing metal base semiconductor devices | |
JPH0563439B2 (ja) | ||
KR20010085463A (ko) | 무전위 규소 단결정을 제조하는 방법 | |
US5382549A (en) | Method of manufacturing polycrystalline silicon having columnar orientation | |
JPS61194826A (ja) | 半導体製造方法 | |
JPH02260628A (ja) | 半導体デバイスの製造方法 | |
JP3006396B2 (ja) | 半導体薄膜の形成方法 | |
JPH02260521A (ja) | 多結晶Si半導体薄膜形成物品およびその作製方法 | |
US2785096A (en) | Manufacture of junction-containing silicon crystals | |
JPH07105353B2 (ja) | 半導体ダイヤモンド及びその製造方法 | |
US5250147A (en) | Method of producing a layer system and a layer system as produced thereby | |
US3065115A (en) | Method for fabricating transistors having desired current-transfer ratios |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20031031 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20031210 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080227 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |