JPH1167768A - 抵抗率が低いn型又はp型金属シリコンの製造方法 - Google Patents

抵抗率が低いn型又はp型金属シリコンの製造方法

Info

Publication number
JPH1167768A
JPH1167768A JP9223304A JP22330497A JPH1167768A JP H1167768 A JPH1167768 A JP H1167768A JP 9223304 A JP9223304 A JP 9223304A JP 22330497 A JP22330497 A JP 22330497A JP H1167768 A JPH1167768 A JP H1167768A
Authority
JP
Japan
Prior art keywords
silicon
type
doping
ionic radius
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9223304A
Other languages
English (en)
Other versions
JP3525141B2 (ja
Inventor
Hiroshi Yoshida
博 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
Original Assignee
Research Development Corp of Japan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Research Development Corp of Japan filed Critical Research Development Corp of Japan
Priority to JP22330497A priority Critical patent/JP3525141B2/ja
Priority to US09/136,554 priority patent/US6013129A/en
Priority to DE69820940T priority patent/DE69820940T2/de
Priority to EP98115709A priority patent/EP0903429B1/en
Publication of JPH1167768A publication Critical patent/JPH1167768A/ja
Application granted granted Critical
Publication of JP3525141B2 publication Critical patent/JP3525141B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • C30B15/04Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02Epitaxial-layer growth
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Silicon Compounds (AREA)

Abstract

(57)【要約】 【課題】 1020〜1022cm-3の高濃度にドーピング
したシリコン結晶を得る。 【解決手段】 シリコンに比較してイオン半径の大きい
元素X及びイオン半径の小さい元素YをX:Y=(1+
α)又はX:Y=(1+α):1(1≦α≦5)の原子
割合でシリコン単結晶の成長雰囲気に添加し、シリコン
を1020〜1022cm-3の高濃度にドーピングする。こ
の方法は、引上げ成長法,エピタキシャル成長法又は選
択拡散法で実施される。 【効果】 同時ドーピングによりキャリア濃度を大幅に
高めることができ、配線として使用可能な低抵抗率をも
つ金属シリコンが得られる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、LSI,超LSI半導
体デバイス等の基板材料として使用される抵抗率が低い
金属シリコン単結晶を製造する方法に関する。
【0002】
【従来の技術】シリコンは、LSI,超LSI半導体デ
バイス等の基板材料として使用されている。シリコンに
n型ドーパントを添加するとキャリアが電子のn型半導
体が得られ、p型ドーパントを添加するとキャリアがホ
ールのp型半導体が得られる。それぞれの物性を利用し
て、種々の機能をもつ半導体デバイスが作製される。作
製された半導体デバイス間に回路を構成する際、n型又
はp型になったシリコンであっても依然として大きな抵
抗率を示すため、シリコン自体を配線に使用することが
できない。そこで、シリコン表面にAuやAl等の金属
薄膜を蒸着等の手段によって形成し、この金属薄膜を配
線に使用している。
【0003】
【発明が解決しようとする課題】金属薄膜を配線に使用
する場合、超微細な配線ができず、半導体領域に拡散す
る金属原子が深い不純物電位を作りキャリアを不活性化
する等の制約が加わる。そのため、半導体デバイスの高
密度集積化には限度があり、高性能化,小型化に対する
要求が苛酷になって来ている最近の傾向に十分対応でき
ない。本発明は、このような要求に応えるべく案出され
たものであり、n型及びp型の特性を与える元素でシリ
コンを同時にドーピングすることにより、従来よりも一
段と高い高濃度でドーピングされ、配線としても使用可
能な金属シリコン単結晶を得ることを目的とする。
【0004】
【課題を解決するための手段】本発明に従ったn型又は
p型シリコンの製造方法は、その目的を達成するため、
シリコンに比較してイオン半径の大きい元素X及びイオ
ン半径の小さい元素YをX:Y=1:(1+α)又は
X:Y=(1+α):1の原子割合でシリコン単結晶の
成長雰囲気に添加し、シリコンを1020〜1022cm-3
の高濃度にドーピングすることを特徴とする。この方法
は、引上げ成長法,エピタキシャル成長法,選択拡散法
の何れの方法でも実施可能である。引き上げ成長法で
は、X:Y=(1+α)又はX:Y=(1+α):1の
原子割合でX及びYを添加した融液を使用する。
【0005】エピタキシャル成長法では、MBE法,M
OCVD法等においてXの分子状ビーム及びYの分子状
ビームとSiの原子状ビームを同時に飛ばして成長させ
る。選択拡散法では、基板上に蒸着した元素X及びYを
アニールにより拡散させ、元素X及びYで同時ドーピン
グされた領域を形成する。イオン半径の大きい元素Xに
は、P,As,Sbの1種又は2種以上が使用される。
イオン半径の小さい元素Yには、B,Al,Ga,In
の1種又は2種以上が使用される。以下の説明では、イ
オン半径の大きい元素XをPで、イオン半径の小さい元
素YをBで代表させて説明するが、他の元素を用いた場
合にも同様に高濃度ドーピングが可能である。
【0006】
【作用】シリコンをP又はBで単独ドーピングする従来
の方法では、1019cm-3程度にしかドーピングできな
い。これ以上にP又はBでドーピングしても、補償機構
によりキャリア濃度を増やすことができない。これは、
本来のSi原子位置をP又はBが置換しないためSiの
原子空孔やドープした原子が格子間位置に入ったドナー
が出現してキャリアの捕獲中心や補償が生じることによ
り、抵抗がそれ以上下がらなくなることに原因がある。
これに対し、P及びBで同時ドーピングすると、1020
cm-3を超える高濃度までドーピングすることが可能に
なることを見い出した。同時ドーピングによってキャリ
ア濃度が高くなる理由を本発明者等は次のように推察し
た。単独ドーピングでは、ドーパントの単独の電荷によ
る1/r(r:距離)に比例する長距離クーロン斥力に
よりキャリアが散乱する。これに対し、P及びBの同時
ドーピングでは、アクセプタ(+)及びドナー(−)の
電荷が同時に存在することによりキャリアが短距離の双
極子散乱(1/r3 )で散乱されるようになる。そのた
め、キャリアの移動度(モビリティ)が同時ドーピング
の場合には一桁以上大きくなることにより、低抵抗が実
現する。
【0007】また、シリコンよりイオン半径の大きいP
及びイオン半径の小さいBの同時ドーピングにより、図
1と図2に模式的に対比して示すように、シリコン結晶
の歪みエネルギが緩和され、高濃度まで歪みが溜らずに
ドーピングすることができる。また、ドナーとなるX及
びアクセプタとなるYがそれぞれ(−)及び(+)に帯
電し、n型(−)及びp型(+)のドーパントが同時に
存在することになるので、(−)と(+)の間のクーロ
ン力により静電エネルギが低下して結晶が安定化するた
め、補償効果が生じることなく高濃度までドーピングす
ることができる。この状態でP:B=(1+α):1の
原子割合で同時ドーピングすると、キャリアが電子の低
抵抗n型シリコンが得られる。また、P:B=1:(1
+α)の原子割合で同時ドーピングすると、キャリアが
ホールの低抵抗p型シリコンが得られる。そして、P,
B単独では1019cm-3程度しかドーピングできなかっ
たシリコンに対し、キャリアが1020cm-3を超える高
濃度までドーピングできる。このように高濃度にドーピ
ングされたシリコンは、絶縁体から金属に転移すること
により、10-2〜10-5Ω・cmと十分に低い抵抗率を
もつ金属物性を示す。したがって、高濃度にドーピング
されたシリコンは、従来のようにAu,Al等の金属薄
膜を設ける必要なく、各種デバイスを接続する配線とし
て使用することができる。
【0008】
【実施例】
実施例1:真空チャンバ1の内部に配置したルツボ2に
入れたシリコン原料を高周波加熱コイル3で1550℃
で加熱溶融し、シリコン融液4を調製した。Pの混合量
を6×1020cm-3,1×1022cm-3,2×1022
-3,6×1022cm-3と変え、その1/2に当る量の
Bを同時にシリコン融液4に混合溶解した。シリコン融
液4が均質になった時点で、シリコン融液4に種結晶5
を接触させてなじませ、回転させながら1cm/時の速
度で徐々にシリコン単結晶6を引き上げた。得られたシ
リコン単結晶についてキャリア濃度を測定した結果を表
1に示す。表1から明らかなように、P及びBの同時ド
ーピングで得られた単結晶は、BをドーピングしないP
単独ドーピングに比較してキャリア濃度が100倍以上
に高くなっていた。このことから、P及びBの同時ドー
ピングにより高濃度ドーピングが可能となり、低抵抗の
n型金属シリコンが得られることが判る。
【0009】
【0010】実施例2:分子ビーム蒸着結晶成長装置を
用い、気相成長法で得られるシリコンのエピタキシャル
層にP及びBを同時ドーピングした。この場合、真空度
10-10 トールに維持した真空チャンバ11内にシリコ
ン基板12を配置し、高周波加熱コイル13で原子ビー
ム状にしたSiビームを流量10-6トールで送り込み、
シリコン基板12上にシリコン結晶14をエピタキシャ
ル成長させると同時に、加熱コイル15,16でビーム
化されたBビーム17,Pビーム18を供給する。Pの
混合量を1021cm-3,1.5×1022cm-3,1.5
×1023cm-3に変え、その1/3に当る量のBを同時
ドーピングした。得られたシリコン結晶14についてキ
ャリア濃度を測定した結果を表2に示す。表2から明ら
かなように、P及びBの同時ドーピングで得られたシリ
コン結晶は、BをドーピングしないP単独ドーピングに
比較してキャリア濃度が100〜500倍と高くなって
いた。このことから、P及びBの同時ドーピングにより
高濃度ドーピングが可能となり、低抵抗のn型金属シリ
コンが得られることが判る。
【0011】
【0012】実施例3:シリコン単結晶基板21に、ド
ナー22となるP及びアクセプタ23となるBを図4に
示すように蒸着した後、1200℃で炉中アニーリング
することにより、P及びBをシリコン単結晶中に拡散さ
せた。シリコン単結晶基板21には、図5に示すように
P及びBの拡散によって同時ドーピングされた領域24
が生じた。アニール時間を変えてP及びBのドーピング
量を変えた結果を、Bの蒸着なしでP単独ドーピングし
た場合と比較して表3に示す。表3にみられるように、
P及びBの同時ドーピングで得られたシリコン結晶は、
BをドーピングしないP単独ドーピングに比較してキャ
リア濃度が100〜350倍と高くなっていた。このこ
とから、P及びBの同時ドーピングにより高濃度ドーピ
ングが可能となり、低抵抗のn型金属シリコンが得られ
ることが判る。
【0013】
【0014】
【発明の効果】以上に説明したように、本発明において
は、シリコンに比較してイオン半径の大きい元素X及び
イオン半径の小さい元素YをX:Y=1:(1+α)又
はX:Y=(1+α):1(1≦α≦5)の原子割合で
同時ドーピングすることにより、従来では1019cm-3
程度までしかドーピングできなかったシリコンを1020
〜1022cm-3の高いキャリア濃度でドーピングするこ
とが可能となる。このように高濃度でドーピングされた
シリコンは、従来のn型又はp型シリコンに比較して抵
抗率が大幅に低く、配線としても使用可能である。した
がって、金属薄膜を配線として使用する必要がないた
め、半導体デバイスの大幅な高密度集積が可能となる。
【図面の簡単な説明】
【図1】 P単独ドーピングしたシリコン結晶の模式図
【図2】 P,B同時ドーピングしたシリコン結晶の模
式図
【図3】 P,B同時ドーピングする引上げ法の説明図
【図4】 P,B同時ドーピングする気相成長法の説明
【図5】 P,B同時ドーピングする選択拡散法の説明
【図6】 P,Bの拡散によって同時ドーピングされた
領域をもつシリコン単結晶基板の断面図
【符合の説明】
1:真空チャンバ 2:ルツボ 3:高周波加熱コ
イル 4:シリコン融液 5:種結晶 6:シリ
コン単結晶 11:真空チャンバ 12:シリコン基板 13:
高周波加熱コイル 14:シリコン結晶 15,16:加熱コイル 1
7:Bビーム 18:Pビーム 21:シリコン単結晶基板 22:ドナー 23:
アクセプタ 24:同時ドーピングされた領域
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 21/203 H01L 21/203 M 21/208 21/208 P 21/28 301 21/28 301A

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 シリコンに比較してイオン半径の大きい
    元素X及びイオン半径の小さい元素YをX:Y=1:
    (1+α)又はX:Y=(1+α):1の原子割合(た
    だし、1≦α≦5)でシリコン単結晶の成長雰囲気に添
    加し、シリコンを1020〜1022cm-3の高濃度にドー
    ピングすることを特徴とする抵抗率が低いn型又はp型
    金属シリコンの製造方法。
  2. 【請求項2】 X:Y=1:(1+α)又はX:Y=
    (1+α):1の原子割合でX及びYを添加した融液を
    使用してシリコン単結晶を引き上げる請求項1記載の方
    法。
  3. 【請求項3】 気相から金属Siをエピタキシャル成長
    させる際、Siビームに加えてイオン半径の大きい元素
    X及びイオン半径の小さい元素Yの分子状ビームを同時
    に供給し、エピタキシャル成長したシリコン結晶を同時
    ドーピングする請求項1記載の方法。
  4. 【請求項4】 シリコン単結晶基板にイオン半径の大き
    い元素X及びイオン半径の小さい元素Yをそれぞれ蒸着
    し、アニールして元素X及びYを拡散させ、元素X及び
    Yが同時ドーピングされた領域を形成する請求項1記載
    の方法。
  5. 【請求項5】 イオン半径の大きい元素XがP,As,
    Sbの1種又は2種以上である請求項1〜4の何れかに
    記載の抵抗率が低いn型又はp型金属シリコンの製造方
    法。
  6. 【請求項6】 イオン半径の小さい元素YがB,Al,
    Ga,Inの1種又は2種以上である請求項1〜4の何
    れかに記載の抵抗率が低いn型又はp型金属シリコンの
    製造方法。
JP22330497A 1997-08-20 1997-08-20 抵抗率が低いn型又はp型金属シリコンの製造方法 Expired - Fee Related JP3525141B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP22330497A JP3525141B2 (ja) 1997-08-20 1997-08-20 抵抗率が低いn型又はp型金属シリコンの製造方法
US09/136,554 US6013129A (en) 1997-08-20 1998-08-19 Production of heavily-doped silicon
DE69820940T DE69820940T2 (de) 1997-08-20 1998-08-20 Verfahren zur Herstellung von hochdotiertem Silicium
EP98115709A EP0903429B1 (en) 1997-08-20 1998-08-20 Process for producing heavily doped silicon

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22330497A JP3525141B2 (ja) 1997-08-20 1997-08-20 抵抗率が低いn型又はp型金属シリコンの製造方法

Publications (2)

Publication Number Publication Date
JPH1167768A true JPH1167768A (ja) 1999-03-09
JP3525141B2 JP3525141B2 (ja) 2004-05-10

Family

ID=16796058

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22330497A Expired - Fee Related JP3525141B2 (ja) 1997-08-20 1997-08-20 抵抗率が低いn型又はp型金属シリコンの製造方法

Country Status (4)

Country Link
US (1) US6013129A (ja)
EP (1) EP0903429B1 (ja)
JP (1) JP3525141B2 (ja)
DE (1) DE69820940T2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7132091B2 (en) 2001-09-28 2006-11-07 Memc Electronic Materials, Inc. Single crystal silicon ingot having a high arsenic concentration
US6953740B2 (en) * 2002-03-15 2005-10-11 Cornell Research Foundation, Inc. Highly doped III-nitride semiconductors
US6888170B2 (en) * 2002-03-15 2005-05-03 Cornell Research Foundation, Inc. Highly doped III-nitride semiconductors
JP4207577B2 (ja) * 2003-01-17 2009-01-14 信越半導体株式会社 Pドープシリコン単結晶の製造方法
DE102004004555A1 (de) * 2004-01-29 2005-08-18 Siltronic Ag Verfahren zur Herstellung von hoch dotierten Halbleiterscheiben und versetzungsfreie, hoch dotierte Halbleiterscheiben
US7922817B2 (en) 2008-04-24 2011-04-12 Memc Electronic Materials, Inc. Method and device for feeding arsenic dopant into a silicon crystal growing apparatus
JP7151096B2 (ja) * 2018-02-21 2022-10-12 株式会社デンソー 圧電膜、その製造方法、圧電膜積層体、その製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3485684A (en) * 1967-03-30 1969-12-23 Trw Semiconductors Inc Dislocation enhancement control of silicon by introduction of large diameter atomic metals
GB1426511A (en) * 1973-02-02 1976-03-03 Handotai Kenkyu Shinkokai Method for producing a semiconductor device having a very small deviation in lattice constant
US4631234A (en) * 1985-09-13 1986-12-23 Texas Instruments Incorporated Germanium hardened silicon substrate
JPH0717477B2 (ja) * 1989-03-15 1995-03-01 シャープ株式会社 化合物半導体のエピタキシャル成長方法
DE69104650T2 (de) * 1990-06-05 1995-03-30 Matsushita Electric Ind Co Ltd Verfahren zur Herstellung eines Halbleiterlasers.
US5169798A (en) * 1990-06-28 1992-12-08 At&T Bell Laboratories Forming a semiconductor layer using molecular beam epitaxy
US5553566A (en) * 1995-06-22 1996-09-10 Motorola Inc. Method of eliminating dislocations and lowering lattice strain for highly doped N+ substrates

Also Published As

Publication number Publication date
EP0903429A2 (en) 1999-03-24
US6013129A (en) 2000-01-11
EP0903429B1 (en) 2004-01-07
DE69820940T2 (de) 2004-11-04
JP3525141B2 (ja) 2004-05-10
EP0903429A3 (en) 2000-08-09
DE69820940D1 (de) 2004-02-12

Similar Documents

Publication Publication Date Title
KR960004592B1 (ko) 감소된 저항률을 갖는 개량된 다결정 실리콘막을 포함하는 반도체 디바이스 제조 방법
US3196058A (en) Method of making semiconductor devices
KR100763425B1 (ko) 고도로 도핑된 반도체 웨이퍼의 제조 방법 및 변위가 없는고도로 도핑된 반도체 웨이퍼
Wu et al. Room temperature ferromagnetism in Mn+-implanted Si nanowires
CN104781918B (zh) 半导体外延晶片的制造方法、半导体外延晶片以及固体摄像元件的制造方法
JP4335867B2 (ja) エピタキシャル析出層を備えた半導体ウェハ及び前記半導体ウェハの製造方法
JPS58182259A (ja) ポリシリコン抵抗体の形成方法
JP2002509641A (ja) 薄不純物添加区半導体デバイスの製造方法
JPH08227863A (ja) 半導体層中のドーパント拡散制御プロセス及びそれにより形成された半導体層
CN107431018B (zh) 半导体外延晶片的制造方法及固体摄像元件的制造方法
JP3525141B2 (ja) 抵抗率が低いn型又はp型金属シリコンの製造方法
JPH097961A (ja) 高ドープn+基板およびその製造方法
Kiyota et al. Ultra-thin-base Si bipolar transistor using rapid vapor-phase direct doping (RVD)
Hellberg et al. Boron‐Doped Polycrystalline Si x Ge1− x Films: Dopant Activation and Solid Solubility
US3582410A (en) Process for producing metal base semiconductor devices
US6291832B1 (en) Resonant tunneling diode latch
US20070140828A1 (en) Silicon wafer and method for production of silicon wafer
JPH11274171A (ja) 単結晶シリコン領域の堆積法
JP2003209114A (ja) シリコン結晶中の遷移金属不純物のゲッタリング方法
JPH02260521A (ja) 多結晶Si半導体薄膜形成物品およびその作製方法
JPH04245419A (ja) 半導体基板の製造方法
JPS63123893A (ja) シリコン単結晶製造方法
JP3006396B2 (ja) 半導体薄膜の形成方法
JPH0491425A (ja) 半導体装置の製造方法
US20030151051A1 (en) High performance active and passive structures based on silicon material grown epitaxially or bonded to silicon carbide substrate

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20031031

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20031210

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080227

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100227

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110227

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees