JP2003209114A - シリコン結晶中の遷移金属不純物のゲッタリング方法 - Google Patents

シリコン結晶中の遷移金属不純物のゲッタリング方法

Info

Publication number
JP2003209114A
JP2003209114A JP2002003896A JP2002003896A JP2003209114A JP 2003209114 A JP2003209114 A JP 2003209114A JP 2002003896 A JP2002003896 A JP 2002003896A JP 2002003896 A JP2002003896 A JP 2002003896A JP 2003209114 A JP2003209114 A JP 2003209114A
Authority
JP
Japan
Prior art keywords
transition metal
silicon
impurities
impurity
silicon crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002003896A
Other languages
English (en)
Inventor
Hiroshi Yoshida
博 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
Original Assignee
Japan Science and Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Science and Technology Corp filed Critical Japan Science and Technology Corp
Priority to JP2002003896A priority Critical patent/JP2003209114A/ja
Priority to PCT/JP2003/000139 priority patent/WO2003060981A1/ja
Priority to EP03701051A priority patent/EP1467405A1/en
Priority to KR1020047010635A priority patent/KR100596701B1/ko
Priority to TW092100378A priority patent/TWI232897B/zh
Priority to US10/501,080 priority patent/US7157354B2/en
Publication of JP2003209114A publication Critical patent/JP2003209114A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】 【課題】 従来の技術では、超高速で拡散し、しかも、
深い不純物準位を持つ遷移金属不純物をシリコン結晶中
から完全に無くしてシリコン半導体デバイスを作製する
ことは困難であった。 【構成】 シリコン結晶中において超高速拡散し、しか
も、深い不純物準位を作る遷移金属不純物のゲッタリン
グ方法において、酸素および炭素の二種類の不純物をシ
リコンに同時ドープした後、熱アニールすることによ
り、遷移金属不純物原子とCおよびOとの不純物複合体
をシリコン結晶中に析出させて遷移金属不純物をシリコ
ン結晶中に閉じ込めることにより、シリコン結晶中の遷
移金属不純物の超高速拡散を防止し、かつ遷移金属不純
物による深い不純物準位を電気的に不活性化する。これ
により、シリコン単結晶製造工程中に混入するCo、N
i、Cuなど、またはCu配線時に混入するCuなどの
遷移金属不純物の影響を受けないシリコン半導体デバイ
スを作製することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、シリコン単結晶の
製造工程中に原料物質から溶解して混入して固溶するC
o、Ni、Cuなど、またはCu配線時にシリコンウエ
ハに混入するCuなどの遷移金属不純物を不活性化し
て、深い不純物準位のない安定なシリコン半導体デバイ
スを作製する方法に関する。
【0002】
【従来の技術】シリコン半導体デバイスは、超微細加工
技術による高集積化により現在の情報化社会を支えてい
る。現在、シリコン半導体デバイスのさらなる高速化と
高集積化が求められ、配線による接触抵抗がこれらのデ
バイスの動作の限界を支配するようになってきた。
【0003】高集積シリコン半導体デバイスの配線材料
は、従来、アルミニウム細線が用いられていた。しか
し、シリコン半導体デバイスの高集積化と超微細化に伴
う細線化による抵抗増大や接触抵抗による発熱がデバイ
スの寿命を短くし、高集積化の妨げとなってきた。この
ため、銅(Cu)細線を用いて低抵抗化する技術が開発
され、実際に一部のCPUにおいて銅細線が使用されて
いる。
【0004】
【発明が解決しようとする課題】半導体製造プロセスや
リソグラフィー技術を使う配線加工中にシリコンとCu
細線との接触面を通してシリコンデバイス中に拡散によ
り混入するCu原子は、シリコン結晶のバンドギャップ
中に深い不純物準位を作り、しかも、超高速で拡散する
ため、シリコン結晶の方々に深い不純物準位が存在し
て、キャリア・キラーや絶縁破壊の原因となっている。
このような理由により、Cu細線を用いたデバイスの歩
留まりが悪いのが現状である。
【0005】さらに、チョクラルスキー引き上げ法など
によるシリコン単結晶製造工程中に原料物質から混入し
て固溶する遷移金属不純物、特にCo、Ni、またはC
uはデバイスのサイズが大きい場合には問題とならない
が、高密度化のために超微細化されるにしたがって、少
量の遷移金属不純物の存在がデバイスの質と歩留まりに
大きく影響を与えているのが現状である。
【0006】このため、デバイス加工するウエハーの中
に含まれるキャリアーキラーとなる遷移金属不純物を除
去したり、デバイス加工に用いる表面から離れた位置に
閉じ込めて熱処理やデバイス加工中に動かないようにす
る方法、すなわちゲッタリングと称される方法が採用さ
れている(例えば、特開平10−303430号公報、
特開2001−250957号公報、特開2001−2
74405号公報)。
【0007】しかし、従来の技術では、超高速で拡散
し、しかも、深い不純物準位を持つ遷移金属不純物を完
全に無くしてデバイスを作製することは困難であった。
シリコン半導体デバイス製造プロセスにおいて、これら
を解決することが、デバイスの高集積化と高速化におい
て不可欠の要素となっている。
【0008】
【課題を解決するための手段】本発明は、シリコンウエ
ハ中において超高速拡散し、しかも、深い不純物準位を
作る遷移金属不純物、特に、室温で超高速拡散するC
o、Ni、またはCuのゲッタリング方法において、酸
素(O)および炭素(C)の二種類の不純物をシリコン
に同時ドープした後、熱アニールすることにより、シリ
コン結晶中の特定の原子位置にCおよびOと遷移金属不
純物からなる不純物複合体を形成させることにより、遷
移金属不純物の影響を受けないシリコン半導体デバイス
を作製する方法を基本とする。
【0009】このように、不純物複合体を形成すること
による化学結合エネルギーを利用して、遷移金属不純物
を不純物複合体に閉じこめ、しかも、遷移金属不純物に
よる深い不純物準位を電気的に不活性化することができ
る。したがって、シリコン単結晶製造工程中に混入する
Co、Ni、またはCuなどやCu配線時に混入するC
uなどの遷移金属不純物の存在する場合においてもバン
ドギャップ中に深い不純物準位の存在しないシリコン半
導体デバイスを作製することができる。
【0010】すなわち、本発明は、シリコン結晶中にお
いて超高速拡散し、しかも、深い不純物準位を作る遷移
金属不純物のゲッタリング方法において、酸素(O)お
よび炭素(C)の二種類の不純物をシリコンに同時ドー
プした後、熱アニールすることにより、遷移金属不純物
原子とCおよびOとの不純物複合体をシリコン結晶中に
析出させて遷移金属不純物をシリコン結晶中に閉じ込め
ることにより、シリコン結晶中の遷移金属不純物の超高
速拡散を防止し、かつ遷移金属不純物による深い不純物
準位を電気的に不活性化することを特徴とするシリコン
結晶中の遷移金属不純物のゲッタリング方法である。
【0011】また、本発明は、遷移金属不純物は、シリ
コン単結晶の製造工程中に原料物質から混入するCo、
Ni、またはCu不純物、またはCu配線時に混入する
Cu不純物であることを特徴とする上記のシリコン結晶
中の遷移金属不純物のゲッタリング方法である。
【0012】また、本発明は、チョクラルスキー引き上
げ法によるシリコン単結晶成長中にシリコン融液に、自
然に酸素(O)および人為的に炭素(C)の二種類、あ
るいは人為的に酸素(O)および炭素(C)の二種類の
不純物を同時ドープすることを特徴とする上記のシリコ
ン結晶中の遷移金属不純物のゲッタリング方法である。
【0013】また、本発明は、酸素イオンおよび炭素イ
オンをイオン注入することにより、人為的に酸素(O)
および炭素(C)の二種類の不純物をシリコンウエハに
同時ドープすることを特徴とする上記のシリコン結晶中
の遷移金属不純物のゲッタリング方法である。
【0014】シリコン結晶中において格子間位置を通っ
て超高速拡散する遷移金属、特に、Co、Ni、または
Cu不純物はバンドギャップ中に深い不純物準位を形成
し、p型およびn型シリコン結晶のアクセプターやドナ
ーからのキャリアーを捕獲して、デバイスとしての機能
を著しく低下させる。
【0015】例えば、低抵抗n型シリコン単結晶からな
るウェーハ(1Ωcm)にCuが拡散した状態を形成す
るためにCuをイオン注入により4×1018cm-3ドー
プするとバンドギャップ中にCuドープによる深い不純
物準位が形成され、高抵抗化(10KΩcm)する。ま
た、CuやNiの拡散係数を測定すると、図1に示すよ
うに、シリコン結晶中のSi原子や、シリコン結晶中の
pドナー不純物と比較して約10桁以上の超高速で拡散
することが明らかである。図1には、比較のためにシリ
コン結晶中のSi原子およびシリコン結晶中のドナー不
純物の拡散係数の温度依存性も示している。
【0016】このことから、シリコン単結晶中にドープ
したCuはバンドギャップ中に深い不純物準位を形成
し、しかも、超高速で拡散していることが明らかとなっ
た。実験からシリコン結晶中のCu不純物の拡散障壁は
0.18〜0.35evと極めて浅く室温でも拡散する
ことができることが明らかとなった。
【0017】
【発明の実施の形態】本発明は、シリコン結晶中の遷移
金属不純物のゲッタリング法において、酸素(O)およ
び炭素(C)の二種類の不純物をシリコンに同時ドープ
した後、熱アニールすることを特徴とする。同時ドープ
は、ウエハを作る前のチョクラルスキー引上げ法でシリ
コン結晶を作るときにシリコン融液の中に酸素や炭素を
入れる方法を採用できる。通常、酸素は空気中から自然
に入るが、濃度をコントロールする必要があり、酸素
(O)および炭素(C)を人為的に同時ドープして濃度
を制御する。また、シリコウエハに対して酸素(O)お
よび炭素(C)をイオン注入により人為的に同時ドープ
することができる。同時ドープした酸素(O)および炭
素(C)の濃度は遷移金属不純物濃度以上、例えば、1
15cm−3から1019cm−3程度とすればよ
い。
【0018】シリコン結晶のSi置換位置に人為的に炭
素(C)原子をドープすると、シリコン原子(Si)の
原子半径と比べて炭素原子(C)の原子半径が小さいた
め、長距離力の歪場が形成される。チョクラルスキー結
晶成長法によりシリコン結晶中に自然にドープされた酸
素(O)や人為的にドープした酸素(O)あるいはイオ
ン注入法により人為的にドープした酸素(O)はシリコ
ンボンドの格子間位置に入る。
【0019】次に、ドープされたCおよびOの二種類の
不純物を含むシリコン結晶を熱アニールする。熱アニー
ルは、例えば、電気加熱炉中にシリコンウエハを配置
し、窒素ガスやアルゴンガス雰囲気中で250℃以上、
好ましくは350〜500℃程度、10分〜2時間程度
加熱することにより行う。熱アニールにより、図2に示
すように、シリコンボンドの格子間位置に入ったO原子
はSi置換位置におけるC原子による長距離力の歪場の
ためにO原子はC原子の周辺に集まってくる。C原子は
格子間ボンドの中心位置にある。
【0020】同時に、長距離力のC原子の歪場により遷
移金属不純物原子をC原子に弱く引きつけて、C原子の
まわりに熱アニールにより集めたO原子との不純物複合
体を形成させることにより、シリコン結晶中の特定の原
子位置に遷移金属とC原子およびO原子との不純物複合
体を析出させる。実験的にEXAFS法を用いて遷移金
属を含む不純物複合体の構造を決定した結果、図3に示
すような構造配置をしていることが明らかになった。こ
こで、特定の原子位置とは、図3に示すように、格子間
位置であり、炭素(C)の周辺で、しかも、酸素(O)
と強く結合し、化合物を作る位置である。
【0021】酸素(O)および炭素(C)の二種類の不
純物と遷移金属不純物との複合体形成による化学結合エ
ネルギーにより不純物複合体に遷移金属不純物を閉じこ
め、しかも、遷移金属の3d軌道とC原子やO原子のp
軌道との強い軌道混成により、図4を用いて説明するよ
うに、結合状態(価電子帯中)と反結合状態(伝導帯
中)に分裂して深い不純物準位が消失し、電気的に不活
性化することができる。
【0022】この系でCuやNiの拡散係数を測定する
と、図5に示すように、拡散係数が約8〜9桁低下し、
ほとんど拡散しなくなっている。図5は、比較のために
シリコン結晶中のSi原子およびシリコン結晶中のPド
ナー不純物の拡散係数の温度依存性も示している。
【0023】本発明の方法によれば、シリコン半導体製
造プロセスにおいて、デバイス製造過程での簡単な熱ア
ニールにより、遷移金属不純物の電気的活性や超高速拡
散を制御することができるので、シリコン半導体産業に
とって高速化・省エネルギー化における大きな効果が期
待される。また、このような製造プロセス技術の応用
は、シリコン結晶を使った全てのデバイスの高速化、高
密度化、省エネルギー化に応用できるので、その適用範
囲が極めて大きく、将来のシリコンデバイス製造技術に
とって産業上不可欠な基本技術要素の一つである。
【0024】
【実施例】実施例1 以下に、シリコン結晶における酸素(O)および炭素
(C)の同時ドーピングと熱アニールによるCu不純物
の拡散防止と深い不純物準位の不活性化について具体例
に基づいて説明する。チョクラルスキー引き上げ装置を
用いて引き上げ法で結晶成長するときにシリコン融液に
酸素(O)および炭素(C)を同時ドープした。これに
より、酸素(O)および炭素(C)を銅不純物濃度以上
になるように8×1018cm-3同時ドープした低抵抗n
型シリコン単結晶が得られた。この単結晶を加工したウ
ェーハの電気抵抗率は1Ωcmであった。Cu配線時に
銅不純物が混入したウエハの状態と類似の状態とするた
めに、このウエハにCuをイオン注入法により4×10
18cm-3ドープした。さらに、このウエハを電気炉中に
配置し、アルゴンガス雰囲気中で、100℃、200
℃、300℃、350℃、400℃、500℃の各温度
で16分間熱アニールした。
【0025】熱アニール後のウエハの電気抵抗率を測る
と、表1に示すとおり、350℃以上でアニールした場
合は、ウェーハの電気抵抗率の1Ωcmとほとんど変わ
らなかった。アニールしない場合(表1のアニール温度
−)の抵抗率は8569Ωcmであった。このことか
ら、酸素および炭素を同時にドープし、比較的低温で熱
アニールすることによりCuによる深い不純物準位が消
失したことが明らかになった。
【0026】
【表1】
【0027】
【発明の効果】本発明は、シリコン半導体製造プロセス
において、デバイス製造過程での簡単な処理により、C
o、Ni、またはCuなどの遷移金属不純物の深い不純
物準位による電気的活性や超高速拡散を制御することが
できるので、シリコン半導体産業にとって高速化・省エ
ネルギー化における大きな効果が期待され、シリコン半
導体デバイスの高性能化を可能にする。
【図面の簡単な説明】
【図1】図1は、シリコン結晶中のNiおよびCuの拡
散係数の温度依存性を示すグラフである。
【図2】図2は、チョクラルスキー結晶成長法で製造し
たシリコン結晶におけるC−O不純物複合体の構造を示
す模式図である。
【図3】図3は、実験的にEXAFS法を用いて決定し
たシリコン結晶中のCu−O−C不純物複合体の構造を
示す模式図である。
【図4】図4は、シリコン結晶中のCu不純物の深い不
純物準位(a)が、Cu−O−C不純物複合体を形成す
ることにより、価電子帯中の結合状態と伝導帯中の反結
合状態に分裂して、バンドギャップ中の深い不純物準位
が消失し、Cu−O−C不純物準位(b)となる関係を
示す説明図である。
【図5】図5は、C原子およびO原子を同時ドープした
後、350℃で熱アニールした後の、シリコン結晶中の
NiおよびCuの拡散係数の温度依存性を示すグラフで
ある。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 シリコン結晶中において超高速拡散し、
    しかも、深い不純物準位を作る遷移金属不純物のゲッタ
    リング方法において、酸素(O)および炭素(C)の二
    種類の不純物をシリコンに同時ドープした後、熱アニー
    ルすることにより、遷移金属不純物原子とCおよびOと
    の不純物複合体をシリコン結晶中に析出させて遷移金属
    不純物をシリコン結晶中に閉じ込めることにより、シリ
    コン結晶中の遷移金属不純物の超高速拡散を防止し、か
    つ遷移金属不純物による深い不純物準位を電気的に不活
    性化することを特徴とするシリコン結晶中の遷移金属不
    純物のゲッタリング方法。
  2. 【請求項2】 遷移金属不純物は、シリコン単結晶の製
    造工程中に原料物質から混入するCo、Ni、またはC
    u不純物、またはCu配線時に混入するCu不純物であ
    ることを特徴とする請求項1記載のシリコン結晶中の遷
    移金属不純物のゲッタリング方法。
  3. 【請求項3】 チョクラルスキー引き上げ法によるシリ
    コン単結晶成長中にシリコン融液に、自然に酸素(O)
    および人為的に炭素(C)の二種類、あるいは人為的に
    酸素(O)および炭素(C)の二種類の不純物を同時ド
    ープすることを特徴とする請求項1記載のシリコン結晶
    中の遷移金属不純物のゲッタリング方法。
  4. 【請求項4】 酸素イオンおよび炭素イオンをイオン注
    入することにより、人為的に酸素(O)および炭素
    (C)の二種類の不純物をシリコンウエハに同時ドープ
    することを特徴とする請求項1記載のシリコン結晶中の
    遷移金属不純物のゲッタリング方法。
JP2002003896A 2002-01-10 2002-01-10 シリコン結晶中の遷移金属不純物のゲッタリング方法 Pending JP2003209114A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2002003896A JP2003209114A (ja) 2002-01-10 2002-01-10 シリコン結晶中の遷移金属不純物のゲッタリング方法
PCT/JP2003/000139 WO2003060981A1 (fr) 2002-01-10 2003-01-09 Procede de getterisation d'impuretes de metaux de transition dans des cristaux de silicium
EP03701051A EP1467405A1 (en) 2002-01-10 2003-01-09 Method for gettering transition metal impurities in silicon crystal
KR1020047010635A KR100596701B1 (ko) 2002-01-10 2003-01-09 실리콘결정중의 천이금속 불순물의 게터링 방법
TW092100378A TWI232897B (en) 2002-01-10 2003-01-09 Gettering method of transitional metal impurities in silicon crystalline
US10/501,080 US7157354B2 (en) 2002-01-10 2003-01-09 Method for gettering transition metal impurities in silicon crystal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002003896A JP2003209114A (ja) 2002-01-10 2002-01-10 シリコン結晶中の遷移金属不純物のゲッタリング方法

Publications (1)

Publication Number Publication Date
JP2003209114A true JP2003209114A (ja) 2003-07-25

Family

ID=19190931

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002003896A Pending JP2003209114A (ja) 2002-01-10 2002-01-10 シリコン結晶中の遷移金属不純物のゲッタリング方法

Country Status (6)

Country Link
US (1) US7157354B2 (ja)
EP (1) EP1467405A1 (ja)
JP (1) JP2003209114A (ja)
KR (1) KR100596701B1 (ja)
TW (1) TWI232897B (ja)
WO (1) WO2003060981A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005317853A (ja) * 2004-04-30 2005-11-10 Japan Science & Technology Agency シリコン結晶中のCu不純物のゲッタリング方法
US7507640B2 (en) 2006-02-15 2009-03-24 Sumco Corporation Method for producing silicon wafer
JP2010016169A (ja) * 2008-07-03 2010-01-21 Shin Etsu Handotai Co Ltd エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4604889B2 (ja) * 2005-05-25 2011-01-05 株式会社Sumco シリコンウェーハの製造方法、並びにシリコン単結晶育成方法
CN105140355A (zh) * 2015-08-18 2015-12-09 西安电子科技大学 基于m面蓝宝石衬底上半极性(11-22)黄光LED材料及其制作方法
CN105140365B (zh) * 2015-08-18 2018-03-06 西安电子科技大学 基于c面蓝宝石衬底上Ga极性黄光LED结构及其制作方法
CN105098017B (zh) * 2015-08-18 2018-03-06 西安电子科技大学 基于c面蓝宝石衬底上N面黄光LED结构及其制作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0380193A (ja) 1989-08-23 1991-04-04 Shin Etsu Handotai Co Ltd シリコン半導体単結晶
KR960000952B1 (ko) 1991-03-05 1996-01-15 후지쓰 가부시끼가이샤 반도체 장치의 생산공정
JP3941075B2 (ja) 1996-07-18 2007-07-04 ソニー株式会社 エピタキシャルシリコン基板及び固体撮像装置並びにこれらの製造方法
EP0948037B1 (en) 1996-07-29 2006-11-02 Sumco Corporation Method for manufacturing a silicon epitaxial wafer
JPH11204534A (ja) 1998-01-14 1999-07-30 Sumitomo Metal Ind Ltd シリコンエピタキシャルウェーハの製造方法
JP2001217247A (ja) 2000-02-04 2001-08-10 Nec Corp 半導体装置およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005317853A (ja) * 2004-04-30 2005-11-10 Japan Science & Technology Agency シリコン結晶中のCu不純物のゲッタリング方法
JP4684574B2 (ja) * 2004-04-30 2011-05-18 独立行政法人科学技術振興機構 シリコン結晶中のCu不純物のゲッタリング方法
US7507640B2 (en) 2006-02-15 2009-03-24 Sumco Corporation Method for producing silicon wafer
JP2010016169A (ja) * 2008-07-03 2010-01-21 Shin Etsu Handotai Co Ltd エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法

Also Published As

Publication number Publication date
TWI232897B (en) 2005-05-21
EP1467405A1 (en) 2004-10-13
KR100596701B1 (ko) 2006-07-04
US7157354B2 (en) 2007-01-02
KR20040076882A (ko) 2004-09-03
US20050090079A1 (en) 2005-04-28
WO2003060981A1 (fr) 2003-07-24
TW200301786A (en) 2003-07-16

Similar Documents

Publication Publication Date Title
CN104781918B (zh) 半导体外延晶片的制造方法、半导体外延晶片以及固体摄像元件的制造方法
KR100745309B1 (ko) 이상적인 산소 침전 실리콘 웨이퍼에서 디누드 구역깊이를 조절하기 위한 방법
CN104781919B (zh) 半导体外延晶片的制造方法、半导体外延晶片以及固体摄像元件的制造方法
US20110250739A1 (en) Epitaxial wafer having a heavily doped substrate and process for the preparation thereof
WO2002084728A1 (en) Control of thermal donor formation in high resistivity cz silicon
JP2010532584A (ja) 高ドープ単結晶シリコン基板の酸素析出物の抑制
KR101856012B1 (ko) 에피택셜 웨이퍼의 제조방법 및 에피택셜 웨이퍼
EP2710629A1 (en) Process for producing semiconductor device and semiconductor device
JP2014526135A (ja) シリコンウェハにおいて少数キャリア寿命劣化を抑制する方法
JP2003209114A (ja) シリコン結晶中の遷移金属不純物のゲッタリング方法
KR100625822B1 (ko) 실리콘 웨이퍼 및 그의 제조 방법
KR102259817B1 (ko) 반도체 에피택셜 웨이퍼 및 그 제조방법과, 고체 촬상 소자의 제조방법
KR20190017039A (ko) 에피택셜 실리콘 웨이퍼의 제조방법, 에피택셜 실리콘 웨이퍼, 및 고체 촬상 소자의 제조방법
JP6303321B2 (ja) 貼り合わせウェーハの製造方法および貼り合わせウェーハ
CN111902911A (zh) 半导体外延晶片的制造方法以及半导体器件的制造方法
Utamuradova et al. Electrophysical properties of Silicon doped by Nickel impurity using Diffusion method
JP4151876B2 (ja) シリコンウェーハの製造方法
EP1298731B1 (en) Simox substrate production process
JP4684574B2 (ja) シリコン結晶中のCu不純物のゲッタリング方法
JP2725790B2 (ja) 半導体装置の製造方法
JP2021165215A (ja) 酸化ガリウム半導体の製造方法
KR100734615B1 (ko) N-형 반도체 잉곳 및 그 제조 방법
JP2017157812A (ja) ウェハの熱処理方法
JP2005089246A (ja) 砒素ドープシリコンウェーハの製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070807

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071204