CN104781918B - 半导体外延晶片的制造方法、半导体外延晶片以及固体摄像元件的制造方法 - Google Patents

半导体外延晶片的制造方法、半导体外延晶片以及固体摄像元件的制造方法 Download PDF

Info

Publication number
CN104781918B
CN104781918B CN201380059268.6A CN201380059268A CN104781918B CN 104781918 B CN104781918 B CN 104781918B CN 201380059268 A CN201380059268 A CN 201380059268A CN 104781918 B CN104781918 B CN 104781918B
Authority
CN
China
Prior art keywords
wafer
semiconductor
atom
carbon
epitaxial wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380059268.6A
Other languages
English (en)
Other versions
CN104781918A (zh
Inventor
门野武
栗田成
栗田一成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of CN104781918A publication Critical patent/CN104781918A/zh
Application granted granted Critical
Publication of CN104781918B publication Critical patent/CN104781918B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/48—Ion implantation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26566—Bombardment with radiation with high-energy radiation producing ion implantation of a cluster, e.g. using a gas cluster ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

提供了能够通过发挥更高的吸杂能力来抑制金属污染的半导体外延晶片及其制造方法、以及使用该半导体外延晶片来制造固体摄像元件的方法。本发明的半导体外延晶片100的制造方法的特征在于，具有：第一工序，在其中，对包括碳和氮的至少一个的半导体晶片10照射簇离子16，在该半导体晶片10的表面10A形成簇离子16的构成元素固溶而成的改性层18；以及第二工序，在其中，在半导体晶片10的改性层18上形成第一外延层20。

Description

半导体外延晶片的制造方法、半导体外延晶片以及固体摄像 元件的制造方法
技术领域
本发明涉及半导体外延晶片的制造方法、半导体外延晶片以及固体摄像元件的制造方法。本发明特别涉及制造能够通过发挥更高的吸杂（gettering）能力来抑制金属污染的半导体外延晶片的方法。
背景技术
作为使半导体器件的特性劣化的主要原因，可举出金属污染。例如，在背面照射型固体摄像元件中，混入到作为该元件的基板的半导体外延晶片的金属成为使固体摄像元件的暗电流增加的主要原因，使被称为白色损伤缺陷的缺陷产生。背面照射型固体摄像元件通过将布线层等配置在比传感器部下层，从而将来自外部的光直接导入到传感器，即使在暗处等也能够拍摄更鲜明的图像、活动图，因此，近年来，被广泛地用于数字视频摄像机、智能电话等便携式电话。因此，期望极力减少白色损伤缺陷。
向晶片的金属的混入主要在半导体外延晶片的制造工序和固体摄像元件的制造工序（器件制造工序）中产生。关于前者的半导体外延晶片的制造工序中的金属污染，可考虑由来自外延生长炉的构成材料的重金属微粒所造成的金属污染、或者由于将氯类气体用作外延生长时的炉内气体而使其配管材料发生金属腐蚀而产生的重金属微粒所造成的金属污染等。近年来，这些金属污染通过将外延生长炉的构成材料更换为耐腐蚀性优秀的材料等而某种程度能够改善，但是，并不充分。另一方面，在后者的固体摄像元件的制造工序中，在离子注入、扩散和氧化热处理等各处理中，担忧半导体基板的重金属污染。
因此，历来，在半导体外延晶片形成用于捕获金属的吸杂槽或者使用高浓度硼基板等金属的捕获能力（吸杂能力）高的基板来避免向半导体晶片的金属污染。
作为在半导体晶片形成吸杂槽的方法，在半导体晶片的内部形成作为晶体缺陷的氧沉淀物（也称为BMD：Bulk Micro Defect，体微缺陷）、位错的本征吸杂（IG；IntrinsicGettering）法、在半导体晶片的背面形成吸杂槽的非本征吸杂（EG；Extrinsic Gettering）法是一般的。
在此，作为重金属的吸杂法的一种手法，有通过在半导体晶片中进行离子注入来形成吸杂处的技术。例如，在专利文献1中，记载了在从硅晶片的一面注入碳离子而形成了碳离子注入区域之后在该表面形成硅外延层来做成硅外延晶片的制造方法。在该技术中，碳离子注入区域作为吸杂处起作用。
此外，在专利文献2中，记载了通过在对包括氮的硅基板注入碳离子而形成了碳/氮混合区域之后在硅基板的表面形成硅外延层来制造与专利文献1所记载的技术相比能够降低白色损伤缺陷的半导体基板的技术。
进而，在专利文献3中，记载了通过在对包括碳和氮的至少一个的硅基板注入了硼离子或碳离子之后在硅基板的表面形成硅外延层来制造具有吸杂能力并且在外延层没有晶体缺陷的外延硅晶片的技术。
进而，此外，在专利文献4中，记载了通过在对包括碳的硅基板在从该硅基板的表面比1.2μm深的位置注入碳离子而形成了宽度广的碳离子注入层之后在硅基板的表面形成硅外延层来制造具有强的吸杂能力并且没有外延缺陷的外延晶片的技术。
现有技术文献
专利文献
专利文献1：日本特开平6-338507号公报
专利文献2：日本特开2002-134511号公报
专利文献3：日本特开2003-163216号公报
专利文献4：日本特开2010-016169号公报。
发明内容
发明要解决的课题
上述专利文献1~4所记载的技术均是在外延层形成前将单体离子（单个离子）注入到半导体晶片的技术。然而，根据本发明人们的研究，可知，在从施行了单体离子注入的半导体外延晶片制造的固体摄像元件中，吸杂能力依然不充分，对该半导体外延晶片要求更强力的吸杂能力。
于是本发明鉴于上述课题，其目的在于，提供能够通过发挥更高的吸杂能力来抑制金属污染的半导体外延晶片及其制造方法、以及使用该半导体外延晶片来制造固体摄像元件的方法。
用于解决课题的方案
根据本发明人们的进一步的研究，发现了通过对具有包括碳和氮的至少一个的块状半导体晶片的半导体晶片照射簇离子，从而与注入单体离子的情况相比，有以下的有利点。即，在照射簇离子的情况下，即使以与单体离子同等的加速电压进行照射，也能够使每1原子或每1分子的能量比单体离子的情况小地碰撞于半导体晶片。此外，由于能够一次照射多个原子，所以能够使照射的元素的深度方向分布（profile）的峰值浓度为高浓度，从而能够使峰值位置位于更靠近半导体晶片表面的位置。其结果是，发现吸杂能力提高，实现完成本发明。
即，本发明的半导体外延晶片的制造方法的特征在于，具有：第一工序，在其中，对包括碳和氮的至少一个的半导体晶片照射簇离子，在该半导体晶片的表面形成所述簇离子的构成元素固溶而成的改性层；以及第二工序，在其中，在所述半导体晶片的改性层上形成第一外延层。
在本发明中，所述半导体晶片能够为硅晶片。
此外，所述半导体晶片能够为在硅晶片的表面形成有第二外延层的外延晶片，在该情况下，在所述第一工序中，所述改性层形成于所述第二外延层的表面。
在此，所述半导体晶片中的碳浓度优选为1×1015原子/cm3以上1×1017原子/cm3以下（ASTM F123 1981），氮浓度优选为5×1012原子/cm3以上5×1014原子/cm3以下。
此外，所述半导体晶片中的氧浓度优选为9×1017原子/cm3以上18×1017原子/cm3以下（ASTM F121 1979）。
在此，优选为，在所述第一工序之后并且在所述第二工序之前，对所述半导体晶片施行用于促进氧沉淀物的形成的热处理。
此外，优选的是，所述簇离子将碳包括为构成元素，更优选的是，所述簇离子将包括碳的2种以上的元素包括为构成元素。此外，所述簇离子还能够包括掺杂元素，该掺杂元素能够为从由硼、磷、砷和锑构成的组中选择的1种以上的元素。
进而，优选的是，所述第一工序在每1碳原子的加速电压为50keV/原子以下、簇尺寸为100个以下、碳的剂量为1×1016原子/cm2以下的条件下进行。
接着，本发明的半导体外延晶片的特征在于，具有：半导体晶片，具有包括碳和氮的至少一个的块状半导体晶片；形成在该半导体晶片的表面并且在该半导体晶片中规定元素固溶而成的改性层；以及该改性层上的第一外延层，所述改性层中的所述规定元素的深度方向的浓度分布的半宽度为100nm以下。
在此，所述半导体晶片能够为硅晶片。
此外，所述半导体晶片能够为在硅晶片的表面形成有第二外延层的外延晶片，在该情况下，所述改性层位于所述第二外延层的表面。
在此，所述半导体晶片中的碳浓度优选为1×1015原子/cm3以上1×1017原子/cm3以下（ASTM F123 1981），氮浓度优选为5×1012原子/cm3以上5×1014原子/cm3以下。
此外，所述半导体晶片中的氧浓度优选为9×1017原子/cm3以上18×1017原子/cm3以下（ASTM F121 1979）。
进而，此外，优选的是，所述改性层中的所述浓度分布的峰值位于从所述半导体晶片的表面起的深度为150nm以下的范围内，优选的是，该峰值浓度为1×1015原子/cm3以上。
在此，优选的是，所述规定元素包括碳，更优选的是，所述规定元素包括2种以上的元素，所述2种以上的元素包括碳。此外，所述规定元素还能够包括掺杂元素，该掺杂元素能够为从由硼、磷、砷和锑构成的组中选择的1种以上的元素。
而且，本发明的固体摄像元件的制造方法的特征在于，将固体摄像元件形成于通过上述任一个的制造方法而制造的半导体外延晶片或者上述任一个的半导体外延晶片的位于表面的第一外延层。
发明效果
根据本发明的半导体外延晶片的制造方法，对具有包括碳和氮的至少一个的块状半导体晶片的半导体晶片照射簇离子，在该半导体晶片的表面形成所述簇离子的构成元素固溶而成的改性层，因此，能够制造能够通过该改性层发挥更高的吸杂能力来抑制金属污染的半导体外延晶片。
附图说明
图1是说明本发明的第一实施方式的半导体外延晶片100的制造方法的示意截面图。
图2是说明本发明的第二实施方式的半导体外延晶片200的制造方法的示意截面图。
图3（A）是说明照射簇离子的情况下的照射机制的示意图，（B）是说明注入单体离子的情况下的注入机制的示意图。
图4是关于本发明例1和比较例1的硅晶片的碳浓度分布。
图5是关于本发明例1和比较例1的外延硅晶片的碳浓度分布。
具体实施方式
以下，参照附图并详细地说明本发明的实施方式。再有，作为原则，对同一构成要素标注同一附图标记，省略说明。此外，在图1和图2中，为了说明的方便，与实际的厚度的比例不同，相对于半导体晶片10，夸张地示出了第二和第一外延层14、20的厚度。
如图1所示，本发明的第一实施方式的半导体硅晶片100的制造方法的特征在于，具有：第一工序（图1（A）、（B）），在其中，对包括碳和氮的至少一个的半导体晶片10照射簇离子16，在半导体晶片10的表面10A形成该簇离子16的构成元素固溶而成的改性层18；以及第二工序（图1（C）），在其中，在半导体晶片10的改性层18上形成第一外延层20。图1（C）是该制造方法的结果所得的半导体外延晶片100的示意截面图。
首先，在本实施方式中，关于半导体晶片10，可举出例如由硅、化合物半导体（GaAs、GaN、SiC）构成的单晶体晶片，但是，在制造背面照射型固体摄像元件的情况下，一般使用单晶体硅晶片。此外，关于半导体晶片10，能够使用通过线锯等对利用提拉（CZ；Czochralski method）法或悬浮区熔（FZ；Floating zone method）法而培养的单晶体硅铸锭进行切片后的晶片。可以对该半导体晶片10添加任意的杂质掺杂来做成n型或p型。
此外，作为半导体晶片10，还能够举出如图2（A）所示在块状半导体晶片12表面形成半导体外延层（第二外延层）14的外延晶片。例如为在块状的单晶体硅晶片的表面形成硅外延层的外延硅晶片。硅外延层能够通过CVD（Chemical Vapor Deposition：化学气相沉积）法在一般的条件下形成。关于第二外延层14，优选的是，厚度为0.1~10μm的范围内，更优选的是，为0.2~5μm的范围内。
作为该例子，关于本发明的第二实施方式的半导体外延晶片200的制造方法，如图2所示，首先进行第一工序（图2（A）~（C）），在其中，对在块状半导体晶片12的表面（至少单面）形成有第二外延层14的半导体晶片10的表面10A照射簇离子16，在半导体晶片的表面10A（在本实施方式中为第二外延层14的表面）形成簇离子16的构成元素固溶后的改性层18。进而，进行第二工序（图2（D）），在其中，在半导体晶片10的改性层18上形成第一外延层20。图2（D）是该制造方法的结果所得的半导体外延晶片200的示意截面图。
在本发明的第一实施方式和第二实施方式中，将包括碳和氮的至少一个的半导体晶片10用作半导体外延晶片100、200的基板。添加到半导体晶片10内的碳具有促进块内的氧沉淀核、BMD的生长的作用，另一方面，添加到半导体晶片10内的氮具有在晶片块内形成即使受到外延工序等高温热处理也难以消失的热稳定的BMD的作用。存在于晶片内的BMD具有捕获从半导体晶片10的背面侧混入的金属杂质的能力（IG能力），因此，能够通过在恰当范围内控制半导体晶片10中的碳浓度、氮浓度来提高半导体晶片10的吸杂能力。
优选的是，半导体晶片10中的碳浓度为1×1015原子/cm3以上1×1017原子/cm3（ASTM F123 1981）以下。在此，通过采用1×1015原子/cm3以上，从而能够促进包括于半导体晶片10的氧的沉淀。此外，通过采用1×1017原子/cm3以下，从而能够防止在培养作为半导体晶片10的素材的单晶体硅铸锭时发生位错。碳浓度例如能够通过在利用CZ法培养单晶体硅铸锭的情况下变更投入到石英坩埚之中的碳粉末等的投入量来调整。
此外，优选的是，半导体晶片10中的氮浓度为5×1012原子/cm3以上5×1014原子/cm3以下。在此，通过采用5×1012原子/cm3以上，从而能够在半导体晶片10中形成对于金属杂质的捕获而言充分的密度的BMD。此外，通过采用5×1014原子/cm3以下，从而能够抑制第一外延层20的表层的层叠缺陷等外延缺陷的产生。更优选的是，采用1×1014原子/cm3以下。氮浓度例如能够通过在利用CZ法培养单晶体硅铸锭的情况下变更投入到石英坩埚之中的氮化硅的量来调整。
为了得到利用这些浓度范围的碳和氮的充分的氧沉淀效果，优选的是，半导体晶片10中的氧浓度为9×1017原子/cm3以上。此外，优选的是，采用18×1017原子/cm3（ASTMF121 1979）以下，由此，能够抑制第一外延层20的表层的外延缺陷的产生。该氧浓度例如能够通过在利用CZ法培养单晶体硅铸锭的情况下例如变更石英坩埚的旋转速度来调整。
在此，关于作为本发明的特征性工序的簇离子照射工序，对采用该工序的技术性意义与作用效果一起进行说明。照射了簇离子16的结果形成的改性层18是簇离子16的构成元素在半导体晶片18的表面的晶体的格子间位置或者置换位置固溶而局部地存在的区域，作为吸杂处工作。其理由如以下那样推测。即，以簇离子的方式照射的碳、硼等元素高密度地局部存在于单晶体硅的置换位置/格子间位置。而且，实验性地确认了，当将碳或硼固溶至单晶体硅的平衡浓度以上时，重金属的固体溶解度（迁移金属的饱和溶解度）极大地增加。也就是说，可考虑，由于固溶至平衡浓度以上的碳或硼而使重金属的固体溶解度增加，由此，对重金属的捕获率显著地增加。
在此，在本发明中，由于照射簇离子16，所以与注入单体离子的情况相比，能够得到更高的吸杂能力，进而还能够省略恢复热处理。因此，能够更高效地制造具有高的吸杂能力的半导体外延晶片100、200，关于从利用本制法得到的半导体外延晶片100、200制造的背面照射型固体摄像元件，与以往相比，能够期待白色损伤缺陷产生的抑制。
再有，在本说明书中“簇离子”意味着对原子或分子多个集合而成为块的簇施加正电荷或负电荷而离子化后的簇。簇是多个（通常2~2000个左右）的原子或分子彼此结合后的块状的集团。
本发明人们如以下那样考虑了通过照射簇离子16来得到高的吸杂能力的作用。
在对硅晶片注入例如碳的单体离子的情况下，如图3（B）所示，单体离子弹溅构成硅晶片的硅原子而注入到硅晶片中的规定深度位置。在此，注入深度依赖于注入离子的构成元素的种类和离子的加速电压。在该情况下，硅晶片的深度方向的碳的浓度分布变得比较宽，注入的碳的存在区域大概为0.5~1μm左右。在以相同能量同时照射多种离子的情况下，越轻的元素，注入得越深，即，被注入到与每一种元素的质量对应的不同的位置，因此，注入元素的浓度分布变得更宽。
进而，单体离子一般以150~2000keV左右的加速电压注入，但是各离子以该能量与硅原子碰撞，因此，单体离子被注入的硅晶片表面部的结晶性变乱而扰乱之后在晶片表面上生长的外延层的结晶性。此外，加速电压越大，结晶性乱得越严重。因此，需要以高温且长时间进行用于使离子注入后变乱的结晶性恢复的热处理（恢复热处理）。
另一方面，在对硅晶片照射例如由碳和硼构成的簇离子16的情况下，如图3（A）所示，簇离子16当被照射到硅晶片时，因该能量而瞬间地成为1350~1400℃左右的高温状态而使硅熔解。之后，硅急速地冷却，碳和硼固溶于硅晶片中的表面近旁。即，本说明书中的“改性层”意味着照射的离子的构成元素固溶于硅晶片表面的晶体的格子间位置或置换位置后的层。硅晶片的深度方向的碳和硼的浓度分布依赖于簇离子16的加速电压和簇尺寸，但是与单体离子的情况相比，变得尖锐（sharp），所照射的碳和硼局部地存在的区域（即，改性层）的厚度大概为500nm以下的区域（例如，50~400nm左右）。再有，以簇离子的方式照射的元素在外延层20的形成过程中引起稍微的热扩散。因此，关于第一外延层20形成后的碳和硼的浓度分布，在这些元素局部地存在的峰值的两侧，形成宽的扩散区域。但是，改性层的厚度变化不大（参照后述的图5）。其结果是，能够使碳和硼的沉淀区域为局部且高浓度。此外，由于在硅晶片的表面近旁形成改性层18，所以能够进行更接近吸杂。其结果是，可考虑能够得到更高的吸杂能力。再有，如果是簇离子的方式，则能够同时照射多种离子。
此外，簇离子16一般以10~100keV/簇左右的加速电压进行照射，但是，由于簇为多个原子或分子的集合体，所以能够使每1原子或每1分子的能量变小来打入，因此，向硅晶片的晶体施加的破坏小。进而，也起因于上述那样的注入机制的不同，与单体离子注入相比，簇离子照射不扰乱半导体晶片10的结晶性。因此，能够在第一工序之后不对半导体晶片10进行恢复热处理的情况下，将半导体晶片10搬送到外延生长装置来进行第二工序。
关于簇离子16，根据结合样式而存在多种簇，例如，能够用如以下的文献所记载的那样的公知的方法来生成。作为气体簇束的生成法，（1）特开平9-41138号公报、（2）特开平4-354865号公报，作为离子束的生成法，（1）荷電粒子ビーム工学：石川順三：ISBN978-4-339-00734-3：コロナ社、（2）電子·イオンビーム工学：電気学会：ISBN4-88686-217-9：オーム社、（3）クラスターイオンビーム基礎と応用：ISBN4-526-05765-7：日刊工業新聞社。此外，一般，在正电荷的簇离子的产生中，使用Nielsen型离子源或者Kaufman型离子源，在负电荷的簇离子的产生中使用了使用批量生产法的大电流负离子源。
在以下，关于簇离子16的照射条件进行说明。首先，关于照射的元素，不特别限定，能够举出碳、硼、磷、砷、锑等。但是，从得到更高的吸杂能力的观点出发，优选的是，簇离子16将碳包括为构成元素。由于与单晶体硅相比较，格子位置的碳原子的共有结合半径较小，所以形成硅晶格的收缩场，因此，吸引格子间的杂质的吸杂能力高。
此外，更优选的是，将包括碳的2种以上的元素包括为构成元素。这是因为，能够更高效地吸杂的金属的种类根据沉淀元素的种类而不同，因此，通过使2种以上的元素固溶，从而能够应对于更广泛的金属污染。例如，在碳的情况下，能够对镍高效地吸杂，在硼的情况下，能够对铜、铁高效地吸杂。
进而，除了碳或包括碳的2种以上的元素之外，还能够包括掺杂元素来作为构成元素。作为该掺杂元素，能够使用从由硼、磷、砷和锑构成的组中选择的1种以上的元素。
关于离子化的化合物，虽然也不特别限定，但是当列举适于离子化的化合物时，作为碳源，可举出乙烷、甲烷、丙烷、联苄（C14H14）、二氧化碳（CO2）等，作为硼源，能够举出乙硼烷、癸硼烷（B10H14）等。例如，在将混合了联苄和癸硼烷的气体作为材料气体的情况下，能够生成碳、硼和氢集合了的氢化合物簇。此外，如果将环己烷（C6H12）作为材料气体，则能够生成由碳和氢构成的簇离子。此外，作为碳源化合物，特别地，优选的是，使用由芘（C16H10）、联苄（C14H14）等生成的簇CnHm（3≤n≤16，3≤m≤10）。这是因为，容易形成小尺寸的簇离子束。
进而，通过控制簇离子16的加速电压和簇尺寸，从而能够控制改性层18中的构成元素的深度方向的浓度分布的峰值的位置。再有，在本说明书中，“簇尺寸”意味着构成一个簇的原子或分子的个数。
在本发明的第一工序中，从得到更高的吸杂能力的观点出发，优选的是，以改性层18中的构成元素的深度方向的浓度分布的峰值位于从半导体晶片10的表面10A的深度为150nm以下的范围内的方式来照射簇离子16。再有，在本说明书中，“构成元素的深度方向的浓度分布”意味着在构成元素包括2种以上的元素的情况下不是关于合计而是关于每一种单独的元素的分布。
作为为了将峰值位置设定为该深度的范围而需要的条件，在将CnHm（3≤n≤16，3≤m≤10）用作簇离子16的情况下，每1碳原子的加速电压为超过0keV/原子50keV/原子以下，优选的是，期望为40keV/原子以下。此外，簇尺寸为2~100个，优选为60个以下，更优选为50个以下。
再有，在加速电压的调整中，一般使用（1）静电加速、（2）高频加速两种方法。作为前者的方法，有如下方法：将多个电极等间隔地排列，对其之间施加相等的电压，在轴方向上制作等加速电场。作为后者的方法，有如下线性直线加速器法：一边使离子呈直线状地行进一边使用高频来加速。此外，簇尺寸的调整能够通过调整从喷嘴喷出的气体的气体压力和真空容器的压力、离子化时的向丝极（filament）施加的电压等来进行。再有，簇尺寸能够通过利用四极高频电场的质量分析或飞行时间质量分析来求取簇个数分布、取得簇个数的平均值而求取。
此外，簇剂量能够通过控制离子照射时间来调整。在本发明中，碳的剂量为1×1013~1×1016原子/cm2，优选为5×1015原子/cm2以下。这是因为，在不足1×1013原子/cm2的情况下，有不能充分地得到吸杂能力的可能性，在超过1×1016原子/cm2的情况下，有对外延表面施加大的破坏的担忧。
根据本发明，如已经叙述的，不需要使用RTA（Rapid Thermal Annealing：快速热退火）或RTO（Rapid Thermal Oxidation：快速热氧化）等与外延装置分开的急速升降温热处理装置来进行恢复热处理。这是因为，能够在用于形成以下所叙述的第一外延层20的外延装置内，通过在外延生长之前进行的氢烘焙（hydrogen baking）处理来使半导体晶片10的结晶性充分恢复。氢烘焙处理的一般条件是，使外延生长装置内为氢环境，在600℃以上900℃以下的炉内温度下将半导体晶片10投入到炉内，以1℃/秒以上15℃/秒以下的升温速率升温至1100℃以上1200℃以下的温度范围，在该温度下保持30秒以上1分钟以下的期间。关于该氢烘焙处理，本来是用于通过外延层生长前的洗净处理来除去形成于晶片表面的自然氧化膜的处理，但是，能够通过上述条件的氢烘焙而使半导体晶片10的结晶性充分恢复。
当然，也可以在第一工序之后在第二工序之前，使用与外延装置分开的热处理装置来进行恢复热处理。只要在900℃以上1200℃以下进行该恢复热处理10秒以上1小时以下即可。在此，使热处理温度为900℃以上1200℃以下是因为，在不足900℃时，难以得到结晶性的恢复效果，另一方面是因为，当超过1200℃时，发生起因于高温下的热处理的崩料（slip），此外，向装置的热负荷变大。此外，使热处理时间为10秒以上1小时以下是因为，在不足10秒时，难以得到恢复效果，另一方面是因为，在超过1小时时，招致生产性的降低，向装置的热负荷变大。
这样的恢复热处理例如能够使用RTA或RTO等急速升降温热处理装置、批式热处理装置（纵型热处理装置、横型热处理装置）来进行。前者由于是灯泡照射加热方式，所以在装置构造上不适于长时间处理而适于15分钟以内的热处理。另一方面，后者虽然为了使温度上升至规定温度要花费时间，但是能够一次同时处理多个晶片。此外，由于是电阻加热方式，所以能够进行长时间的热处理。关于使用的热处理装置，只要考虑簇离子16的照射条件来选择适当的热处理装置即可。
作为形成在改性层18上的第一外延层20，可举出硅外延层，能够利用一般的条件来形成。例如，将氢作为载气，将二氯甲硅烷、三氯甲硅烷等源气导入到腔内，生长温度根据使用的源气而不同，但是，能够在大概1000~1200℃的温度范围的温度下利用CVD法在硅晶片10上进行外延生长。优选的是，第一外延层20的厚度为1~15μm的范围内。这是因为，在不足1μm的情况下，有由于来自硅晶片10的掺杂的外方扩散而使第一外延层20的电阻率变化的可能性，此外，在超过15μm的情况下，有对固体摄像元件的光谱灵敏度特性产生影响的担忧。第一外延层20为用于制造背面照射型固体摄像元件的器件层。
再有，能够在第一工序之后并且在第二工序之前对半导体晶片10施行用于促进氧沉淀物的形成的热处理。关于该热处理，例如将簇离子16照射后的半导体晶片搬送到纵型热处理炉，例如在600℃以上900℃以下进行15分钟以下4小时以下。能够通过该热处理来形成充分的密度的BMD而发挥对从半导体外延晶片100、200的背面侧混入的金属杂质的吸杂能力。此外，该热处理也能够兼作上述恢复热处理。
接着，对利用上述制造方法得到的半导体外延晶片100、200进行说明。如图1（C）和图2（D）所示，第一实施方式的半导体外延晶片100和第二实施方式的半导体外延晶片200具有：包括碳和氮的至少一个的半导体晶片10、形成于该半导体晶片10的表面并且在半导体晶片10中规定元素固溶而成的改性层18、以及该改性层18上的第一外延层20。在此，特征在于，改性层18中的规定元素的浓度分布的半宽度W为100nm以下。
即，根据本发明的半导体外延晶片的制造方法，与单体离子注入相比，能够使构成簇离子的元素的沉淀区域为局部且高浓度，其结果是，能够使上述半宽度W为100nm以下。作为下限，能够设定为10nm。再有，本说明书中的“深度方向的浓度分布”意味着用二次离子质谱分析法（SIMS：Secondary Ion Mass Spectrometry）测定的深度方向的浓度分布。此外，“规定元素的深度方向的浓度分布的半宽度”为在考虑测定精度而在外延层的厚度超过1μm的情况下使外延层薄膜化为1μm的状态下用SIMS测定规定元素的浓度分布时的半宽度。
半导体晶片10中的碳浓度优选为1×1015原子/cm3以上1×1017原子/cm3以下（ASTMF123 1981），氮浓度优选为5×1012原子/cm3以上5×1014原子/cm3以下，这如已经叙述的那样。进而，为了得到利用这些浓度范围的碳和氮的充分的氧沉淀效果，半导体晶片10中的氧浓度优选为9×1017原子/cm3以上（ASTM F121 1979），这也如已经叙述的那样。
此外，作为规定元素，只要是硅以外的元素，则不特别限定，但是优选为碳或包括碳的2种以上的元素，这如已经叙述的那样。此外，规定元素还能够包括掺杂元素，作为该掺杂元素，能够使用从由硼、磷、砷和锑构成的组中选择的1种以上的元素。
从得到更高的吸杂能力的观点出发，优选的是，在半导体外延晶片100、200中，改性层18中的浓度分布的峰值位于从硅晶片10的表面起的深度为150nm以下的范围内。此外，浓度分布的峰值浓度优选为1×1015原子/cm3以上，更优选为1×1017~1×1022原子/cm3的范围内，进一步优选为1×1019~1×1021原子/cm3的范围内。
此外，改性层18的深度方向厚度能够为大概30~400nm的范围内。
根据本实施方式的半导体外延晶片100、200，能够通过发挥比以往高的吸杂能力来进一步抑制金属污染。
本发明的实施方式的固体摄像元件的制造方法的特征在于，将固体摄像元件形成于用上述的制造方法制造的半导体外延晶片或者上述的半导体外延晶片即半导体外延晶片100、200的位于表面的第一外延层20。与以往相比，利用该制造方法得到的固体摄像元件能够充分地抑制白色损伤缺陷的产生。
以上，说明了本发明的代表性的实施方式，但是本发明不限定于这些实施方式。例如，也可以在半导体晶片10上形成2层外延层。
实施例
（本发明例1~5）
以下，对本发明的实施例进行说明。
首先，通过CZ法来培养包括表1所示的浓度的碳或氮的至少一个的单晶体硅铸锭，准备了从得到的单晶体硅铸锭采取的n型硅晶片（直径：300mm、厚度：775μm、掺杂种类：磷、掺杂浓度：4×1014原子/cm3、氧浓度15×1017原子）。接着，使用簇离子发生装置（日新离子设备公司制，型号：CLARIS）生成C5H5簇来作为簇离子，在剂量9.00×1013簇/cm2（碳的剂量4.5×1014原子/cm2）、每1碳原子的加速电压14.77keV/原子的条件下，对各硅晶片的表面进行照射。接着，在对各硅晶片进行HF洗净之后，搬送到枚叶式外延生长装置（AppliedMaterials公司制）内，在装置内在1120℃的温度下施行30秒的氢烘焙处理之后，将氢作为载气并将三氯甲硅烷作为源气在1150℃下通过CVD法使硅的外延层（厚度：6μm、掺杂种类：磷、掺杂浓度：1×1015原子/cm3）在硅晶片上进行外延生长来做成按照本发明的外延硅晶片。
（比较例1~5）
代替簇离子照射工序，将CO2作为材料气体，生成碳的单体离子，在剂量9.00×1013原子/cm2、加速电压300keV/原子的条件下进行单体离子注入工序，除此以外，与本发明例1~5同样地，制造比较例的外延硅晶片。
（比较例6）
除不进行簇离子的照射以外，在与本发明例1相同条件下，制作了比较例的外延硅晶片。
（比较例7）
除不进行簇离子的照射以外，在与本发明例3相同条件下，制作了比较例的外延硅晶片。
（比较例8）
除不进行簇离子的照射此外不添加碳和氮的任一个以外，在与本发明例1相同条件下，制作了比较例的外延硅晶片。
对在上述本发明例和比较例中制作的各样本进行评价。
（1）SIMS测定
首先，为了使刚照射簇离子之后和刚注入单体离子之后的碳的分布的不同变得明显，关于本发明例1和比较例1，对外延层形成之前的硅晶片进行了SIMS测定。在图4中参考地示出了得到的碳浓度分布。在此，关于图4的横轴的深度，将硅晶片的表面作为零。
接着，对本发明例1和比较例1的外延硅晶片进行了SIMS测定。在图5中示出了得到的碳浓度分布。关于图5的横轴的深度，将外延硅晶片的表面作为零。
此外，关于在各本发明例和比较例中制作的各样本，在表1中示出了将外延层薄膜化到1μm之后进行SIMS测定时的碳浓度分布的半宽度。再有，如已经叙述的那样，表1所示的半宽度为将外延层薄膜化到1μm之后进行SIMS测定时的半宽度，因此，表1所示的半宽度与图5的半宽度不同。此外，在表1中也示出了薄膜化之后进行SIMS测定时的浓度的峰值位置和峰值浓度。
如图4所示，当比较作为本发明例1的刚照射簇离子之后和比较例1的刚注入单体离子之后的中间制造物的外延层形成之前的硅晶片的碳浓度分布时，在簇离子照射的情况下，碳浓度分布较尖锐，在单体离子注入的情况下，碳浓度分布较宽。因此，估计在外延层形成后，碳浓度分布的倾向也是同样的。实际上，如根据在这些中间制造物形成外延层时的碳浓度分布（图5）也可知的那样，确认了通过簇离子照射而形成了比单体离子注入局部且高浓度的改性层。再有，虽然未图示，但是，关于本发明例2~5以及比较例2~5，也能得到具有同样的倾向的浓度分布。
（2）吸杂能力评价
用Ni污染液（1.0×1012/cm2）分别使用旋涂污染法故意地污染在本发明例和比较例中制作的各样本的外延硅晶片表面，接着施行了900℃、30分钟的热处理。之后，进行了SIMS测定。针对本发明例和比较例，关于吸杂能力的评价，通过Ni浓度的峰值进行评价。该评价根据Ni浓度分布的峰值浓度的值如以下那样将评价基准分类来进行。在表1中示出了得到的评价结果。
◎：1×1017原子/cm3以上
○：7.5×1016原子/cm3以上不足1×1017原子/cm3
△：不足7.5×1016原子/cm3。
如根据表1显而易见的那样，可知本发明例1~5的各外延硅晶片的Ni的浓度峰值均为1×1017原子/cm3以上，通过簇离子照射形成的改性层捕获了大量的Ni，发挥了高的吸杂能力。这如表1所示的那样，进行簇离子照射的本发明例1~5的半宽度全部为100nm以下，进行单体离子注入的比较例1~5的半宽度均超过100nm，与注入了单体离子的比较例1~5相比，照射了簇离子的本发明例1~5的碳浓度分布的半宽度较小，因此，可以说能够得到更高的吸杂能力。再有，在未施行簇离子照射或单体离子注入的比较例6~8中，Ni的浓度峰值为不足7.5×1016原子/cm3，吸杂能力低。
（3）BMD的密度评价
在对在本发明例和比较例中制作的各外延硅晶片施行了800℃×4小时和1000℃×16小时的热处理之后，求取硅晶片（块状晶片）中的BMD的密度。这是在劈开硅晶片并对劈开截面施行了光蚀刻（蚀刻量：2μm）处理之后使用光学显微镜来观察晶片劈开截面而求取的。
其结果是，确认了在本发明例1~5和比较例1~7中制作的各外延硅晶片均形成了1×106原子/cm2以上的BMD。这可考虑为由在硅晶片内添加了碳和/或氮而造成的。另一方面，在未添加碳和氮的任一个的比较例8中制作的样本晶片的BMD密度为0.1×106原子/cm2以下。
（4）外延缺陷的评价
使用KLA-Tenchor公司制：Surfscan SP-2来对在本发明例和比较例中制作的各样本的外延晶片的表面进行观察评价，调查了LPD的产生状况。此时，观察模式为倾斜模式（斜入射模式），表面凹坑的估计基于宽窄通道的检测尺寸比来进行。接着，使用扫描性电子显微镜（SEM：Scanning Electron Microscope）对LPD的产生部位进行观察评价，评价LPD是否为堆垛层错（SF：Stacking Fault）。
其结果是，关于本发明例1~5和比较例6~8的各外延硅晶片，在外延层表面观察到的SF的个数均为5个/晶片以下，与此相对，关于进行了单体离子的注入的比较例1~5的各外延硅晶片，均观察到10个/晶片以上的SF。这可考虑为起因于：在比较例1~5中，在外延生长处理前未施行恢复热处理，因此，保持晶片表面部的结晶性由于单体离子的注入而变乱的状态进行外延生长。
产业上的可利用性
根据本发明，能够高效地制造能够通过发挥更高的吸杂能力来抑制金属污染的半导体外延晶片，因此，在半导体晶片制造业中是有用的。
附图标记的说明
100、200 半导体外延晶片
10 半导体晶片
10A 半导体晶片的表面
12 块状半导体晶片
14 第二外延层
16簇离子
18 改性层
20 第一外延层。

Claims (19)

1.一种半导体外延晶片的制造方法，其特征在于，具有：
第一工序，在其中，对包括碳和氮的至少一个的半导体晶片照射包含碳氢化合物的簇离子，在该半导体晶片的表面形成所述簇离子的构成元素固溶而成的改性层；以及
第二工序，在其中，利用CVD法在所述半导体晶片的改性层上形成第一外延层。
2.根据权利要求1所述的半导体外延晶片的制造方法，其中，所述半导体晶片是硅晶片。
3.根据权利要求1或2所述的半导体外延晶片的制造方法，其中，所述半导体晶片是在硅晶片的表面利用CVD法形成有第二外延层的外延晶片，在所述第一工序中，所述改性层形成于所述第二外延层的表面。
4.根据权利要求1或2所述的半导体外延晶片的制造方法，其中，所述半导体晶片中的碳浓度为1×1015原子/cm3以上1×1017原子/cm3以下，氮浓度为5×1012原子/cm3以上5×1014原子/cm3以下，所述碳浓度是按照ASTM F123 1981测定的。
5.根据权利要求1或2所述的半导体外延晶片的制造方法，其中，所述半导体晶片中的氧浓度为9×1017原子/cm3以上18×1017原子/cm3以下，所述氧浓度是按照ASTM F121 1979测定的。
6.根据权利要求1或2所述的半导体外延晶片的制造方法，其中，在所述第一工序之后并且在所述第二工序之前，对所述半导体晶片施行用于促进氧沉淀物的形成的热处理。
7.根据权利要求1或2所述的半导体外延晶片的制造方法，其中，所述簇离子将包括碳的2种以上的元素包括为构成元素。
8.根据权利要求1或2所述的半导体外延晶片的制造方法，其中，所述簇离子还包括掺杂元素，该掺杂元素为从由硼、磷、砷和锑构成的组中选择的1种以上的元素。
9.根据权利要求1或2所述的半导体外延晶片的制造方法，其中，所述第一工序在每1碳原子的加速电压为50keV/原子以下、簇尺寸为100个以下、碳的剂量为1×1016原子/cm2以下的条件下进行。
10.一种半导体外延晶片，其特征在于，具有：
半导体晶片，包括碳和氮的至少一个；
形成在该半导体晶片的表面并且在该半导体晶片中碳和氮即规定元素固溶而成的改性层；以及
该改性层上的利用CVD法形成的第一外延层，
所述改性层中的所述规定元素的深度方向的浓度分布的半宽度为100nm以下。
11.根据权利要求10所述的半导体外延晶片，其中，所述半导体晶片为硅晶片。
12.根据权利要求10所述的半导体外延晶片，其中，所述半导体晶片是在硅晶片的表面形成有利用CVD法形成的第二外延层的外延晶片，所述改性层位于所述第二外延层的表面。
13.根据权利要求10或11所述的半导体外延晶片，其中，所述半导体晶片中的碳浓度为1×1015原子/cm3以上1×1017原子/cm3以下，氮浓度为5×1012原子/cm3以上5×1014原子/cm3以下，所述碳浓度是按照ASTM F123 1981测定的。
14.根据权利要求10或11所述的半导体外延晶片，其中，所述半导体晶片中的氧浓度为9×1017原子/cm3以上18×1017原子/cm3以下，所述氧浓度是按照ASTM F121 1979测定的。
15.根据权利要求10或11所述的半导体外延晶片，其中，所述改性层中的所述浓度分布的峰值位于从所述半导体晶片的表面起的深度为150nm以下的范围内。
16.根据权利要求10或11所述的半导体外延晶片，其中，所述改性层中的所述浓度分布的峰值浓度为1×1015原子/cm3以上。
17.根据权利要求10或11所述的半导体外延晶片，其中，所述规定元素包括2种以上的元素，所述2种以上的元素包括碳。
18.根据权利要求10或11所述的半导体外延晶片，其中，所述规定元素还包括掺杂元素，该掺杂元素为从由硼、磷、砷和锑构成的组中选择的1种以上的元素。
19.一种固体摄像元件的制造方法，其特征在于，将固体摄像元件形成于通过权利要求1~9中的任一项所述的制造方法而制造的半导体外延晶片或者权利要求10~18中的任一项所述的半导体外延晶片的位于表面的第一外延层。
CN201380059268.6A 2012-11-13 2013-11-11 半导体外延晶片的制造方法、半导体外延晶片以及固体摄像元件的制造方法 Active CN104781918B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012249335A JP6278591B2 (ja) 2012-11-13 2012-11-13 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2012-249335 2012-11-13
PCT/JP2013/006629 WO2014076933A1 (ja) 2012-11-13 2013-11-11 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Publications (2)

Publication Number Publication Date
CN104781918A CN104781918A (zh) 2015-07-15
CN104781918B true CN104781918B (zh) 2018-12-18

Family

ID=50730867

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380059268.6A Active CN104781918B (zh) 2012-11-13 2013-11-11 半导体外延晶片的制造方法、半导体外延晶片以及固体摄像元件的制造方法

Country Status (7)

Country Link
US (2) US20160181313A1 (zh)
JP (1) JP6278591B2 (zh)
KR (2) KR101964937B1 (zh)
CN (1) CN104781918B (zh)
DE (1) DE112013005407B4 (zh)
TW (1) TWI549188B (zh)
WO (1) WO2014076933A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6260100B2 (ja) * 2013-04-03 2018-01-17 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
KR20150134543A (ko) * 2014-05-22 2015-12-02 삼성전자주식회사 소자 제조용 기판 및 반도체 소자
EP3113224B1 (en) 2015-06-12 2020-07-08 Canon Kabushiki Kaisha Imaging apparatus, method of manufacturing the same, and camera
JP6493104B2 (ja) * 2015-09-03 2019-04-03 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、品質予測方法および品質評価方法
JP6485315B2 (ja) * 2015-10-15 2019-03-20 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6987057B2 (ja) 2015-12-04 2021-12-22 グローバルウェーハズ カンパニー リミテッドGlobalWafers Co., Ltd. 低酸素含有シリコンを生産するシステム及び方法
JP6459948B2 (ja) * 2015-12-15 2019-01-30 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6504082B2 (ja) * 2016-02-29 2019-04-24 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法ならびに固体撮像素子の製造方法
JP6737066B2 (ja) * 2016-08-22 2020-08-05 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、及び固体撮像素子の製造方法
JP2018098266A (ja) * 2016-12-08 2018-06-21 キヤノン株式会社 光電変換装置、光電変換装置の製造方法およびカメラ
JP6766700B2 (ja) * 2017-03-08 2020-10-14 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハおよび固体撮像素子の製造方法
EP3428325B1 (en) * 2017-07-10 2019-09-11 Siltronic AG Semiconductor wafer made of single-crystal silicon and process for the production thereof
JP6787268B2 (ja) * 2017-07-20 2020-11-18 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法、ならびに固体撮像素子の製造方法
JP6801682B2 (ja) * 2018-02-27 2020-12-16 株式会社Sumco 半導体エピタキシャルウェーハの製造方法及び半導体デバイスの製造方法
JP6819631B2 (ja) * 2018-02-27 2021-01-27 株式会社Sumco エピタキシャルシリコンウェーハの不純物ゲッタリング能力の評価方法
JP6874718B2 (ja) * 2018-03-01 2021-05-19 株式会社Sumco 半導体エピタキシャルウェーハの製造方法
JP6988843B2 (ja) * 2019-02-22 2022-01-05 株式会社Sumco 半導体エピタキシャルウェーハ及びその製造方法
US11271079B2 (en) 2020-01-15 2022-03-08 Globalfoundries U.S. Inc. Wafer with crystalline silicon and trap rich polysilicon layer
JP7259791B2 (ja) * 2020-03-25 2023-04-18 株式会社Sumco シリコンウェーハへのクラスターイオン注入による白傷欠陥低減効果の評価方法及びエピタキシャルシリコンウェーハの製造方法
CN113109415A (zh) * 2021-03-26 2021-07-13 南昌大学 一种适用于二次离子质谱分析的多层膜界面位置表征方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101313395A (zh) * 2005-12-09 2008-11-26 山米奎普公司 通过植入碳团簇制造半导体装置的系统和方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2662321B2 (ja) 1991-05-31 1997-10-08 科学技術振興事業団 超低速クラスターイオンビームによる表面処理方法
JP3384506B2 (ja) 1993-03-30 2003-03-10 ソニー株式会社 半導体基板の製造方法
JPH0941138A (ja) 1995-07-31 1997-02-10 Res Dev Corp Of Japan ガスクラスターイオンビームによるイオン注入法
JPH11251322A (ja) * 1998-02-27 1999-09-17 Sony Corp エピタキシャルシリコン基板及び固体撮像装置並びにこれらの製造方法
US6903373B1 (en) * 1999-11-23 2005-06-07 Agere Systems Inc. SiC MOSFET for use as a power switch and a method of manufacturing the same
JP2002134511A (ja) 2000-08-16 2002-05-10 Sony Corp 半導体基板の製造方法および固体撮像装置の製造方法
JP2003163216A (ja) * 2001-09-12 2003-06-06 Wacker Nsce Corp エピタキシャルシリコンウエハおよびその製造方法
JP4604889B2 (ja) * 2005-05-25 2011-01-05 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法、並びにシリコン単結晶育成方法
JP2007317760A (ja) * 2006-05-24 2007-12-06 Sharp Corp 半導体装置及びその製造方法
CN101467217A (zh) * 2006-06-13 2009-06-24 山米奎普公司 离子束设备和离子植入的方法
US7479466B2 (en) * 2006-07-14 2009-01-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method of heating semiconductor wafer to improve wafer flatness
JP2008294245A (ja) * 2007-05-25 2008-12-04 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP2008311418A (ja) * 2007-06-14 2008-12-25 Shin Etsu Handotai Co Ltd エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
US7981483B2 (en) * 2007-09-27 2011-07-19 Tel Epion Inc. Method to improve electrical leakage performance and to minimize electromigration in semiconductor devices
US20090233004A1 (en) * 2008-03-17 2009-09-17 Tel Epion Inc. Method and system for depositing silicon carbide film using a gas cluster ion beam
US8779462B2 (en) * 2008-05-19 2014-07-15 Infineon Technologies Ag High-ohmic semiconductor substrate and a method of manufacturing the same
JP2010016169A (ja) * 2008-07-03 2010-01-21 Shin Etsu Handotai Co Ltd エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
JP2010062529A (ja) * 2008-08-04 2010-03-18 Toshiba Corp 半導体装置の製造方法
JP2010040864A (ja) * 2008-08-06 2010-02-18 Sumco Corp エピタキシャルシリコンウェーハ及びその製造方法
US8263484B2 (en) 2009-03-03 2012-09-11 Sumco Corporation High resistivity silicon wafer and method for manufacturing the same
US8226835B2 (en) * 2009-03-06 2012-07-24 Tel Epion Inc. Ultra-thin film formation using gas cluster ion beam processing
KR101422713B1 (ko) * 2009-03-25 2014-07-23 가부시키가이샤 사무코 실리콘 웨이퍼 및 그 제조방법
JP2011151318A (ja) * 2010-01-25 2011-08-04 Renesas Electronics Corp 半導体装置およびその製造方法
JP5440693B2 (ja) * 2010-04-08 2014-03-12 信越半導体株式会社 シリコンエピタキシャルウエーハ、シリコンエピタキシャルウエーハの製造方法、及び半導体素子又は集積回路の製造方法
JP2011253983A (ja) * 2010-06-03 2011-12-15 Disco Abrasive Syst Ltd シリコンウェーハへのゲッタリング層付与方法
US10181402B2 (en) * 2010-08-23 2019-01-15 Exogenesis Corporation Method and apparatus for neutral beam processing based on gas cluster ion beam technology and articles produced thereby
JP2012059849A (ja) * 2010-09-08 2012-03-22 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハおよびシリコンエピタキシャルウェーハの製造方法
US9496139B2 (en) * 2011-05-13 2016-11-15 Sumco Corporation Method of producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensing device
US9263271B2 (en) * 2012-10-25 2016-02-16 Infineon Technologies Ag Method for processing a semiconductor carrier, a semiconductor chip arrangement and a method for manufacturing a semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101313395A (zh) * 2005-12-09 2008-11-26 山米奎普公司 通过植入碳团簇制造半导体装置的系统和方法

Also Published As

Publication number Publication date
KR20150066598A (ko) 2015-06-16
KR101837454B1 (ko) 2018-03-12
KR101964937B1 (ko) 2019-04-02
CN104781918A (zh) 2015-07-15
DE112013005407T5 (de) 2015-07-30
WO2014076933A1 (ja) 2014-05-22
KR20170026669A (ko) 2017-03-08
US20200203418A1 (en) 2020-06-25
JP6278591B2 (ja) 2018-02-14
TW201428854A (zh) 2014-07-16
TWI549188B (zh) 2016-09-11
DE112013005407B4 (de) 2024-04-25
JP2014099454A (ja) 2014-05-29
US20160181313A1 (en) 2016-06-23

Similar Documents

Publication Publication Date Title
CN104781918B (zh) 半导体外延晶片的制造方法、半导体外延晶片以及固体摄像元件的制造方法
CN104781919B (zh) 半导体外延晶片的制造方法、半导体外延晶片以及固体摄像元件的制造方法
KR101882389B1 (ko) 반도체 에피택셜 웨이퍼의 제조방법, 반도체 에피택셜 웨이퍼, 및 고체 촬상 소자의 제조방법
CN104823269B (zh) 半导体外延晶片的制造方法、半导体外延晶片以及固体摄像元件的制造方法
TWI487007B (zh) 半導體磊晶晶圓的製造方法、半導體磊晶晶圓以及固態攝影元件的製造方法
TWI521567B (zh) 磊晶矽晶圓的製造方法、磊晶矽晶圓及固體攝影元件的製造方法
KR20160030915A (ko) 실리콘 웨이퍼 및 그의 제조 방법
US9397172B2 (en) Semiconductor epitaxial wafer
CN107431018B (zh) 半导体外延晶片的制造方法及固体摄像元件的制造方法
JP6107068B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP2015216327A (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6280301B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP2017123477A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6361779B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant