CN104823269B - 半导体外延晶片的制造方法、半导体外延晶片以及固体摄像元件的制造方法 - Google Patents

半导体外延晶片的制造方法、半导体外延晶片以及固体摄像元件的制造方法 Download PDF

Info

Publication number
CN104823269B
CN104823269B CN201380059256.3A CN201380059256A CN104823269B CN 104823269 B CN104823269 B CN 104823269B CN 201380059256 A CN201380059256 A CN 201380059256A CN 104823269 B CN104823269 B CN 104823269B
Authority
CN
China
Prior art keywords
wafer
semiconductor
epitaxial
layer
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380059256.3A
Other languages
English (en)
Other versions
CN104823269A (zh
Inventor
门野武
栗田成
栗田一成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of CN104823269A publication Critical patent/CN104823269A/zh
Application granted granted Critical
Publication of CN104823269B publication Critical patent/CN104823269B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/48—Ion implantation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0209—Pretreatment of the material to be coated by heating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0254—Physical treatment to alter the texture of the surface, e.g. scratching or polishing
    • C23C16/0263—Irradiation with laser or particle beam
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26566—Bombardment with radiation with high-energy radiation producing ion implantation of a cluster, e.g. using a gas cluster ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Materials Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

目的在于提供制造具有更高的吸杂能力并且外延层表面的雾度级别降低的半导体外延晶片的方法。本发明的半导体外延晶片的制造方法的特征在于，具有：第一工序，在其中，对半导体晶片10照射簇离子16，在半导体晶片的表面10A形成由簇离子16的构成元素构成的改性层18；第二工序，在该第一工序之后，以使半导体晶片表面10A的雾度级别成为0.20ppm以下的方式对半导体晶片10进行结晶性恢复用的热处理；以及第三工序，在该第二工序之后，在半导体晶片的改性层18上形成外延层20。

Description

半导体外延晶片的制造方法、半导体外延晶片以及固体摄像 元件的制造方法
技术领域
本发明涉及半导体外延晶片的制造方法、半导体外延晶片以及固体摄像元件的制造方法。本发明特别涉及制造能够通过发挥更高的吸杂（gettering）能力来抑制金属污染并且外延层表面的雾度（haze）级别降低的半导体外延晶片的方法。
背景技术
作为使半导体器件的特性劣化的主要原因，可举出金属污染。例如，在背面照射型固体摄像元件中，混入到作为该元件的基板的半导体外延晶片的金属成为使固体摄像元件的暗电流增加的主要原因，使被称为白色损伤缺陷的缺陷产生。背面照射型固体摄像元件通过将布线层等配置在比传感器部下层，从而将来自外部的光直接导入到传感器，即使在暗处等也能够拍摄更鲜明的图像、活动图，因此，近年来，被广泛地用于数字视频摄像机、智能电话等便携式电话。因此，期望极力减少白色损伤缺陷。
向晶片的金属的混入主要在半导体外延晶片的制造工序和固体摄像元件的制造工序（器件制造工序）中产生。关于前者的半导体外延晶片的制造工序中的金属污染，可考虑由来自外延生长炉的构成材料的重金属微粒所造成的金属污染、或者由于将氯类气体用作外延生长时的炉内气体而使其配管材料发生金属腐蚀而产生的重金属微粒所造成的金属污染等。近年来，这些金属污染通过将外延生长炉的构成材料更换为耐腐蚀性优秀的材料等而某种程度能够改善，但是，并不充分。另一方面，在后者的固体摄像元件的制造工序中，在离子注入、扩散和氧化热处理等各处理中，担忧半导体基板的重金属污染。
因此，历来，在半导体外延晶片形成用于捕获金属的吸杂槽或者使用高浓度硼基板等金属的捕获能力（吸杂能力）高的基板来避免向半导体晶片的金属污染。
作为在半导体晶片形成吸杂槽的方法，在半导体晶片的内部形成作为晶体缺陷的氧沉淀物（为硅氧化物沉淀物的通称，也称为BMD：Bulk Micro Defect，体微缺陷）、位错的本征吸杂（IG；Intrinsic Gettering）法、在半导体晶片的背面形成吸杂槽的非本征吸杂（EG；Extrinsic Gettering）法是一般的。
在此，作为重金属的吸杂法的一种手法，有在半导体晶片中通过单体离子（单个离子）注入来形成吸杂处的技术。在专利文献1中，记载了在从硅晶片的一面注入碳离子而形成碳离子注入区域之后在该表面形成硅外延层而做成硅外延晶片的制造方法。在该技术中，碳离子注入区域作为吸杂处起作用。
此外，在专利文献2中，记载了如下技术：对硅晶片注入碳离子来形成碳注入层，之后，用RTA（Rapid Thermal Annealing：快速热退火）装置进行用于使由于离子注入而变乱的晶片的结晶性恢复的热处理（以下，称为“恢复热处理”），由此，使该恢复热处理工序缩短，之后形成硅外延层。
进而，在专利文献3中，记载了特征在于如下的外延晶片的制造方法：对硅单晶体基板在剂量5×1014~1×1016原子/cm2的范围内离子注入硼、碳、铝、砷、锑中至少一种，之后，在不对进行了该离子注入的所述硅单晶体基板进行恢复热处理的情况下进行洗净之后，使用枚叶式外延装置在1100℃以上的温度下形成外延层。
现有技术文献
专利文献
专利文献1：日本特开平6-338507号公报
专利文献2：日本特开2008-294245号公报
专利文献3：日本特开2010-177233号公报。
发明内容
发明要解决的课题
专利文献1、专利文献2以及专利文献3所记载的技术均是在外延层形成前将单体离子注入到半导体晶片的技术。然而，根据本发明人们的研究，可知，在施行了单体离子的注入的半导体外延晶片中，吸杂能力并不充分，而要求更强力的吸杂能力。
此外，为了从半导体外延晶片得到高品质的半导体器件，外延层表面的平坦度高（雾度级别低）是重要的。
于是，本发明鉴于上述课题，其目的在于，提供具有更高的吸杂能力并且外延层表面的雾度级别降低的半导体外延晶片及其制造方法、以及从该半导体外延晶片形成固体摄像元件的固体摄像元件的制造方法。
用于解决课题的方案
根据本发明人们的研究，发现了，通过对半导体晶片照射簇离子，从而与注入单体离子的情况相比，有以下的有利点。即，在照射簇离子的情况下，即使以与单体离子同等的加速电压进行照射，每1原子或每1分子的能量也比单体离子的情况小地碰撞于半导体晶片，因此，能够使照射的元素的深度方向分布的峰值浓度为高浓度，从而能够使峰值位置位于更靠近半导体晶片表面的位置。其结果是，发现了吸杂能力提高。此外，簇离子的照射为照射原子或分子多个集合的块，因此，根据使用的簇离子的尺寸、剂量，有半导体晶片最外侧表面的结晶性被扰乱、外延层表面的平坦度变差（雾度级别变高）的情况。因此，发现了，在簇离子的照射后进行恢复热处理，使半导体晶片表面的雾度级别恢复到规定的级别，之后，形成外延层，由此，能够充分降低外延层表面的雾度级别。
本发明人们基于上述发现而实现了完成本发明。
即，本发明的半导体外延晶片的制造方法的特征在于，具有：第一工序，在其中，对半导体晶片照射簇离子，在该半导体晶片的表面形成由所述簇离子的构成元素构成的改性层；第二工序，在该第一工序之后，以使所述半导体晶片表面的雾度级别成为0.20ppm以下的方式对所述半导体晶片进行结晶性恢复用的热处理；以及第三工序，在该第二工序之后，在所述半导体晶片的改性层上形成外延层。
在此，能够使所述半导体晶片为硅晶片。
此外，所述半导体晶片可以为在硅晶片的表面形成有硅外延层的外延硅晶片，在该情况下，在所述第一工序中，所述改性层形成在所述硅外延层的表面。
在此，优选的是，所述簇离子将碳包括为构成元素，更优选的是，所述簇离子将包括碳的2种以上的元素包括为构成元素。
在此，优选的是，所述簇离子的碳的剂量为2.0×1014原子/cm2。
接着，本发明的半导体外延晶片的特征在于，具有：半导体晶片；形成在该半导体晶片的表面并且由固溶在该半导体晶片中的规定元素构成的改性层；以及该改性层上的外延层，所述改性层中的所述规定元素的深度方向的浓度分布的半宽度为100nm以下，所述外延层表面的雾度级别为0.30ppm以下。
在此，能够使所述半导体晶片为硅晶片。
此外，所述半导体晶片可以为在硅晶片的表面形成有硅外延层的外延硅晶片，在该情况下，所述改性层位于所述硅外延层的表面。
进而，优选的是，所述改性层中的所述浓度分布的峰值位于从所述半导体晶片的表面起的深度为150nm以下的范围内，该峰值浓度优选为1×1015原子/cm3以上。
在此，优选的是，所述规定元素包括碳，更优选的是，所述规定元素包括包含碳的2种以上的元素。
而且，本发明的固体摄像元件的制造方法的特征在于，将固体摄像元件形成于通过上述任一项的制造方法而制造的外延晶片或者上述任一项的外延晶片的、位于表面的外延层。
发明效果
根据本发明，由于对半导体晶片照射簇离子，在该半导体晶片的表面形成由所述簇离子的构成元素构成的改性层，之后施行使半导体晶片表面的雾度级别恢复的热处理，所以能够得到能够通过该改性层发挥更高的吸杂能力来抑制金属污染并且外延层表面的雾度级别降低的半导体外延晶片，此外，能够从该半导体外延晶片形成高品质的固体摄像元件。
附图说明
图1是说明本发明的一个实施方式的半导体外延晶片100的制造方法的示意截面图。
图2是说明本发明的另一实施方式的半导体外延晶片200的制造方法的示意截面图。
图3（A）是说明照射簇离子的情况下的照射机制的示意图，（B）是说明注入单体离子的情况下的注入机制的示意图。
图4是参考例1、2中的通过SIMS测定而得到的碳的浓度分布。
图5（A）是针对实施例1、（B）是针对比较例4而一起示出了硅外延晶片的碳浓度分布和吸杂能力评价后的Ni浓度分布的图表。
具体实施方式
以下，参照附图并详细地说明本发明的实施方式。再有，作为原则，对同一构成要素标注同一附图标记，省略说明。此外，在图1和图2中，为了说明的方便，与实际的厚度的比例不同，相对于半导体晶片10而夸张地示出了第一和第二外延层14、20的厚度。
（半导体外延晶片的制造方法）
如图1所示，本发明的第一实施方式的半导体外延晶片100的制造方法的特征在于，具有：第一工序（图1（A）、（B）），在其中，对半导体晶片10照射簇离子16，在半导体晶片10的表面10A形成由该簇离子16的构成元素构成的改性层18；第二工序（图1（C）），在其中，以半导体晶片10的表面10A的雾度级别成为0.20ppm以下的方式对半导体晶片10进行结晶性恢复用的热处理（恢复热处理）；以及第三工序（图1（D）），在其中，在半导体晶片10的改性层18上形成外延层20。图1（D）是该制造方法的结果所得的半导体外延晶片100的示意截面图。
作为半导体晶片10，可举出例如由硅、化合物半导体（GaAs、GaN、SiC）构成并且在表面不具有外延层的块状的单晶体晶片。在制造背面照射型固体摄像元件的情况下，一般使用块状的单晶体硅晶片。此外，关于半导体晶片10，能够使用通过线锯等对利用提拉法（CZ法）或悬浮区熔法（FZ法）而培养的单晶体硅铸锭进行切片后的晶片。此外，为了得到更高的吸杂能力，也可以添加碳和/或氮。此外，也可以添加任意的杂质掺杂来做成n型或p型。图1所示的第一实施方式为将在表面不具有外延层的块状半导体晶片12用作半导体晶片10的例子。
此外，作为半导体晶片10，还能够举出如图2（A）所示在块状半导体晶片12表面形成有半导体外延层（第一外延层）14的外延半导体晶片。例如为在块状的单晶体硅晶片的表面形成有硅外延层的外延硅晶片。硅外延层能够通过CVD（Chemical Vapor Deposition：化学气相沉积）法在一般的条件下形成。关于第一外延层14，优选的是，厚度为0.1~10μm的范围内，更优选的是，为0.2~5μm的范围内。
作为该例子，如图2所示，本发明的第二实施方式的半导体外延晶片200的制造方法的特征在于，具有：第一工序（图2（A）~（C）），在其中，对在块状半导体晶片12的表面（至少单面）形成有第一外延层14的半导体晶片10照射簇离子16，在半导体晶片的表面10A（在本实施方式中为第一外延层14的表面）形成由簇离子16的构成元素构成的改性层18；第二工序（图2（D）），在其中，以半导体晶片的表面10A的雾度级别成为0.20ppm以下的方式对半导体晶片10进行结晶性恢复用的热处理（恢复热处理）；以及第三工序（图2（E）），在其中，在半导体晶片10的改性层18上形成外延层20。图2（E）是该制造方法的结果所得的半导体外延晶片200的示意截面图。
在此，本发明的特征工序之一为如图1（A）和图2（B）所示的簇离子照射工序。对采用该工序的技术性意义与作用效果一起进行说明。照射了簇离子16的结果形成的改性层18是簇离子16的构成元素在半导体晶片的表面的晶体的格子间位置或者置换位置固溶而局部地存在的区域，作为吸杂处而工作。其理由如以下那样推测。即，以簇离子的方式照射的碳、硼等元素高密度地局部存在于硅单晶体的置换位置/格子间位置。而且，实验性地确认了，当将碳、硼固溶到硅单晶体的平衡浓度以上时，重金属的固体溶解度（迁移金属的饱和溶解度）极大地增加。也就是说，考虑由于固溶到平衡浓度以上的碳、硼而使重金属的固体溶解度增加，由此，对重金属的捕获率显著地增加。
在此，在本发明中，由于照射簇离子16，所以与注入单体离子的情况相比，能够得到更高的吸杂能力。因此，能够制造具有更高的吸杂能力的半导体外延晶片100、200，关于从利用本制法得到的半导体外延晶片100、200制造的背面照射型固体摄像元件，与以往相比，能够期待白色损伤缺陷产生的抑制。
再有，在本说明书中“簇离子”意味着对原子或分子多个集合而成为块的簇施加正电荷或负电荷而离子化后的簇。簇是多个（通常2~2000个左右）的原子或分子彼此结合后的块状的集团。
本发明人们如以下那样考虑通过照射簇离子来得到高的吸杂能力的作用。
在对硅晶片注入例如碳的单体离子的情况下，如图3（B）所示，单体离子弹溅构成硅晶片的硅原子而注入到硅晶片中的规定深度位置。注入深度依赖于注入离子的构成元素的种类和离子的加速电压。在该情况下，硅晶片的深度方向的碳的浓度分布变得比较宽，注入的碳的存在区域大概为0.5~1μm左右。在以相同能量同时照射多种离子的情况下，越轻的元素，注入得越深，即，被注入到与每一种元素的质量对应的不同的位置，因此，注入元素的浓度分布变得更宽。
另一方面，在对硅晶片照射由例如碳和硼构成的簇离子的情况下，如图3（A）所示，簇离子16当被照射到硅晶片时，因该能量而瞬间地成为1350~1400℃左右的高温状态，硅熔解。之后，硅急速地冷却，碳和硼固溶在硅晶片中的表面近旁。即，本说明书中的“改性层”意味着照射的离子的构成元素固溶在半导体晶片表面的晶体的格子间位置或置换位置后的层。硅晶片的深度方向的碳和硼的浓度分布依赖于簇离子的加速电压和簇尺寸，但是与单体离子的情况相比，变得尖锐（sharp），所照射的碳和硼局部地存在的区域（即，改性层）的厚度大概为500nm以下的区域（例如，50~400nm左右）。再有，以簇离子的方式照射的元素在外延层20的形成过程中引起稍微的热扩散。因此，关于外延层20形成后的碳和硼的浓度分布，在这些元素局部地存在的峰值的两侧，形成宽的扩散区域。但是，改性层的厚度变化不大（参照后述的图5（A））。其结果是，能够使碳和硼的沉淀区域为局部且高浓度。此外，由于在硅晶片的表面近旁形成改性层18，所以能够进行更接近吸杂。其结果是，考虑能够得到比注入单体离子的情况高的吸杂能力。再有，如果是簇离子的方式，则还有能够通过一次的簇离子照射处理而同时照射多种离子的优点。
单体离子一般以150~2000keV左右的加速电压注入，但是，各离子以该能量而与硅原子碰撞，因此，单体离子注入的硅晶片表层部的结晶性程度较大地变乱。因此，即使进行用于使离子注入后变乱的结晶性恢复的热处理（恢复热处理），在之后形成的外延层表面的雾度级别的恢复率也低。
另一方面，簇离子一般以10~100keV/簇左右的加速电压进行照射，但是由于簇为多个原子或分子的集合体，所以能够使每1原子或每1分子的能量变小来打入。因此，向半导体晶片表层部的晶体施加的破坏小。进而，也起因于图3所示那样的注入机制的不同，与单体离子注入相比，簇离子照射更不扰乱半导体晶片的表层部的结晶性。但是，根据使用的簇离子的尺寸、剂量而存在半导体晶片最外侧表面的结晶性被扰乱、外延层表面的雾度级别变高的情况。即使在该情况下，也能够通过在第一工序之后在第二工序中进行规定条件的恢复热处理，之后进行使外延层20进行外延生长的第三工序，从而能够充分地降低外延层20表面的雾度级别。
簇离子16根据结合样式而存在多种簇，例如，能够用如以下的文献所记载的那样的公知的方法来生成。作为气体簇束的生成法，（1）特开平9-41138号公报、（2）特开平4-354865号公报，作为离子束的生成法，（1）荷電粒子ビーム工学：石川順三：ISBN978-4-339-00734-3：コロナ社、（2）電子·イオンビーム工学：電気学会：ISBN4-88686-217-9：オーム社、（3）クラスターイオンビーム基礎と応用：ISBN4-526-05765-7：日刊工業新聞社。此外，一般，在正电荷的簇离子的产生中使用Nielsen型离子源或者Kaufman型离子源，在负电荷的簇离子的产生中使用了使用批量生产法的大电流负离子源。
在以下，关于簇离子的照射条件进行说明。首先，关于照射的元素，不特别限定，能够举出碳、硼、磷、砷等。但是，从得到更高的吸杂能力的观点出发，优选的是，簇离子将碳包括为构成元素。由于与硅单晶体相比较，格子位置的碳原子的共有结合半径较小，所以形成硅晶格的收缩场，因此，吸引格子间的杂质的吸杂能力高。
此外，将包括碳的2种以上的元素包括为构成元素是更优选的。这是因为，能够高效地吸杂的金属的种类根据沉淀元素的种类而不同，因此，通过使2种以上的元素固溶，从而能够应对于幅度更广的金属污染。例如，在碳的情况下，能够对镍高效地吸杂，在硼的情况下，能够对铜、铁高效地吸杂。
关于离子化的化合物，不特别限定，作为能够离子化的碳源化合物，能够使用乙烷、甲烷、二氧化碳（CO2）等，作为能够离子化的硼源化合物，能够使用乙硼烷、癸硼烷（B10H14）等。例如，在将混合了苄基和癸硼烷的气体作为材料气体的情况下，能够生成碳、硼和氢集合了的氢化合物簇。此外，如果将环己烷（C6H12）作为材料，则能够生成由碳和氢构成的簇离子。作为碳源化合物，特别优选的是，使用由芘（C16H10）、联苄（C14H14）等生成的簇CnHm（3≤n≤16，3≤m≤10）。这是因为容易形成小尺寸的簇离子束。
此外，通过控制簇离子的加速电压和簇尺寸，从而能够控制改性层18中的构成元素的深度方向的浓度分布的峰值的位置。在本说明书中，“簇尺寸”意味着构成一个簇的原子或分子的个数。
在本发明的第一工序中，从得到高的吸杂能力的观点出发，优选的是，以改性层18中的构成元素的深度方向的浓度分布的峰值位于从半导体晶片10的表面10A起的深度为150nm以下的范围内的方式来照射簇离子16。再有，在本说明书中，“构成元素的深度方向的浓度分布”意味着在构成元素包括2种以上的元素的情况下不是关于合计而是关于每一种单独的元素的分布。
在作为为了将峰值位置设定为该深度的范围而需要的条件而将CnHm（3≤n≤16，3≤m≤10）用作簇离子的情况下，每1碳原子的加速电压超过0keV/原子且为50keV/原子以下，优选的是，40keV/原子以下是优选的。此外，簇尺寸为2~100个，优选为60个以下，更优选为50个以下。
再有，在加速电压的调整中，一般使用（1）静电加速、（2）高频加速两种方法。作为前者的方法，有如下方法：将多个电极等间隔地排列，对其之间施加相等的电压，在轴方向上制作等加速电场。作为后者的方法，有线性直线加速器法：一边使离子呈直线状地行进一边使用高频来加速。此外，簇尺寸的调整能够通过调整从喷嘴喷出的气体的气体压力和真空容器的压力、离子化时的向丝极（filament）施加的电压等来进行。再有，簇尺寸能够通过利用四极高频电场的质量分析或飞行时间质量分析来求取簇个数分布、取得簇个数的平均值而求取。
此外，簇离子的剂量能够通过控制离子照射时间来调整。在本实施方式中，为了得到吸杂能力，簇离子的碳的剂量优选为1×1013~1×1016原子/cm2。这是因为，在不足1×1013原子/cm2的情况下，有不能充分地得到吸杂能力的可能性，在超过1×1016原子/cm2的情况下，有对外延表面施加大的破坏的担忧。簇离子的碳的剂量特别优选为2.0×1014原子/cm2以上。在该情况下，向半导体晶片的晶体施加的破坏变大，因此，由恢复热处理造成的结晶性恢复的效果更有效。
本发明的其他的特征工序为以半导体晶片表面10A的雾度级别成为0.20ppm以下的方式对半导体晶片10进行结晶性恢复用的热处理（恢复热处理）的第二工序（图1（C）、图2（D））。如果使半导体晶片的表面10A的雾度级别为0.20ppm以下，则能够通过在接着的第三工序中形成外延层20来使半导体外延晶片的外延层表面为0.30ppm以下。
在此，雾度级别是半导体晶片的表面粗糙度的指标。当在半导体晶片形成外延层时，有在外延层的表面容易发生被称为雾度的模糊而利用微粒计数的LPD（Light PointDefects：亮点缺陷）的测定变得困难而不能保证半导体外延晶片的品质的情况，因此，使用该指标。雾度级别能够被求取为测定对晶片表面照射的光（主要是激光）的表面散射光时的全散射光与入射光的比例（ppm），能够通过任意的手法来测定。例如，能够使用作为表面缺陷检查装置的KLA-Tencor公司制Surfscan SP-1在DWN模式（Dark Field Wide Normal模式：暗视野/广/垂直入射模式）下观察晶片表面，将得到的雾度值的平均值评价为雾度级别。一般，表面粗糙度越大，雾度级别越高。
在一个实施方式中，为了进行使半导体晶片的表面10A的雾度级别为0.20ppm以下的恢复热处理，能够在用于形成外延层20的外延生长装置内兼用在外延生长之前进行的氢烘焙（hydrogen baking）处理来使半导体晶片10的结晶性恢复。在此，氢烘焙处理的一般条件为，使外延生长装置内为氢环境，在600℃以上900℃以下的炉内温度下将硅晶片10投入到炉内，以1℃/秒以上15℃/秒以下的升温速率升温到1100℃以上1200℃以下的温度范围，在该温度下保持30秒以上1分钟以下的期间。在本实施方式下，从充分地恢复结晶性的观点出发，积极地进行该一般的氢烘焙处理以上的热处理。关于兼用氢烘焙处理的情况下的恢复热处理条件，能够使上述保持温度和保持时间分别为1100~1200℃、1分钟以上，更优选的是，使保持时间为2分钟以上。关于热处理时间的上限，虽然不特别限定，但是例如能够为10分钟。这是因为，即使施行热处理超过10分钟，使由于簇离子照射而变乱的结晶性恢复的效果也饱和，进而长时间的热处理招致生产性的降低。再有，在进行兼用在上述外延生长之前进行的氢烘焙处理的恢复热处理的情况下，通过进行模拟了氢烘焙处理的相同条件的恢复热处理，从而也能够测定恢复热处理后并且外延层形成前的半导体晶片的表面10A的雾度级别。
此外，作为恢复热处理的其他的实施方式，在第二工序中，能够使用RTA/RTO（Rapid Thermal Oxidation：快速热氧化）或批式热处理装置（纵型热处理装置、横型热处理装置）等与外延装置分开的加热装置来进行恢复热处理。该情况下的恢复热处理能够在900~1200℃、10秒~1小时的恢复热处理条件下进行。在此，使热处理温度为900℃~1200℃以下是因为，在不足900℃的情况下，难以得到结晶性的恢复效果，另一方面是因为，当超过1200℃时，发生起因于高温下的热处理的崩料（slip），此外，向装置的热负荷变大。此外，使热处理时间为10秒~1小时是因为，在不足10秒的情况下，难以得到恢复效果，另一方面是因为，在超过1小时的情况下，招致生产性的降低，向装置的热负荷变大。在该情况下，在进行了上述恢复热处理之后，将半导体晶片10搬送到外延生长装置，进行接着的第三工序。再有，在簇离子的碳的剂量为1.0×1015原子/cm2以上的情况下，恢复热处理所需的时间变长，因此，更优选的是，在搬送到外延生长装置内之前进行上述恢复热处理。
在本实施方式的第三工序中，作为形成在改性层18上的第二外延层20，可举出硅外延层，能够通过一般的条件来形成。例如，能够将氢作为载气，将二氯甲硅烷、三氯甲硅烷等源气导入到腔内，虽然生长温度根据使用的源气而不同，但是能够在大概1000~1200℃温度范围的温度下通过CVD法在半导体晶片10上进行外延生长。优选的是，外延层20的厚度为1~15μm的范围内。这是因为，在不足1μm的情况下，有由于从半导体晶片10的掺杂的外方扩散而第二外延层20的电阻率发生变化的可能性，此外，在超过15μm的情况下，有对固体摄像元件的光谱灵敏度特性产生影响的担忧。第二外延层20为用于制造背面照射型固体摄像元件的器件层。
再有，在图2所示的第二实施方式中，不是在块状半导体晶片12而是在第一外延层14进行簇离子照射也是特征之一。块状半导体晶片与外延层相比，氧浓度高2个数量级左右。因此，在块状半导体晶片中形成的改性层与在外延层形成的改性层相比，更多的氧被扩散而捕获更多的氧。被捕获的氧在器件工序中从捕获处被再放出，扩散到器件的活性区域，形成点缺陷，因此，对器件的电特性施加坏影响。因而，对固溶氧浓度低的外延层照射簇离子来在能够基本上忽视氧的扩散的影响的外延层形成吸杂层的情况在器件工序中为重要的设计条件。
（半导体外延晶片）
接着，对通过上述制造方法得到的半导体外延晶片100、200进行说明。如图1（D）和图2（E）所示，第一实施方式的半导体外延晶片100和第二实施方式的半导体外延晶片200具有半导体晶片10、形成在该半导体晶片10的表面并且由固溶在半导体晶片10中的规定元素构成的改性层18、以及该改性层18上的外延层20。而且，无论在哪个中，特征都在于，改性层18中的规定元素的深度方向的浓度分布的半宽度W为100nm以下，并且外延层20表面的雾度级别为0.30ppm以下。
即，根据本发明的制造方法，与单体离子注入相比，能够使构成簇离子的元素的沉淀区域为局部且高浓度，因此，能够使上述半宽度W为100nm以下。作为下限，能够设定为10nm。再有，本说明书中的“深度方向的浓度分布”意味着用二次离子质谱分析法（SIMS：Secondary Ion Mass Spectrometry）测定的深度方向的浓度分布。此外，“规定元素的深度方向的浓度分布的半宽度”为在考虑测定精度而在外延层的厚度超过1μm的情况下使外延层薄膜化为1μm的状态下用SIMS测定规定元素的浓度分布时的半宽度。
进而，根据本发明的制造方法，通过在簇离子照射后以半导体晶片10的表面10A的雾度级别成为0.20ppm以下的方式进行恢复热处理而形成外延层20，从而能够使上述雾度级别为0.30ppm以下。再有，半导体外延晶片表面的雾度级别的测定能够与已经叙述的半导体晶片的雾度级别测定同样地进行。
作为规定元素，只要是半导体晶片的主要材料（在硅晶片的情况下为硅）以外的元素，则不特别限定，但是如已经叙述的那样，优选为碳或包括碳的2种以上的元素。
从得到更高的吸杂能力的观点出发，优选的是，无论在半导体外延晶片100、200的哪个中，改性层18中的浓度分布的峰值都位于从半导体晶片10的表面起的深度为150nm以下的范围内。此外，浓度分布的峰值浓度优选为1×1015原子/cm3以上，更优选为1×1017~1×1022原子/cm3的范围内，进一步优选为1×1019~1×1021原子/cm3的范围内。
此外，半导体外延晶片100、200的外延层20表面的雾度级别均为0.30ppm以下，更优选为0.26ppm以下，作为下限，能够设定为0.05ppm。
此外，改性层18的深度方向厚度能够为大概30~400nm的范围内。
根据本实施方式的半导体外延晶片100、200，能够通过发挥比以往高的吸杂能力来进一步抑制金属污染，并且能够使外延层表面的雾度级别为0.30ppm以下。
（固体摄像元件的制造方法）
本发明的实施方式的固体摄像元件的制造方法的特征在于，将固体摄像元件形成于用上述的制造方法制造的外延晶片或者上述的外延晶片即半导体外延晶片100、200的位于表面的外延层20。与以往相比，利用该制造方法得到的固体摄像元件能够降低在制造工序的各处理中产生的重金属污染的影响，从而能够与以往相比充分地抑制白色损伤缺陷的产生。
以上，说明了本发明的代表性实施方式，但是，本发明不限定于这些实施方式。例如，也可以在半导体晶片10上形成2层外延层。
实施例
（参考实验例）
首先，为了使簇离子照射和单体离子注入的不同变得显而易见，进行以下的实验。
（参考例1）
准备从CZ单晶体得到的n型硅晶片（直径：300mm、厚度：725μm、掺杂：磷、掺杂浓度：4×1014原子/cm3）。接着，使用簇离子发生装置（日新离子机器公司制，型号：CLARIS）来通过联苯（C14H14）生成C5H5簇，在剂量1.2×1014簇/cm2（碳的剂量6.0×1014原子/cm2）、每1碳原子为14.8keV/原子的照射条件下，对硅晶片进行照射。
（参考例2）
对与参考例1相同的硅晶片，代替簇离子照射而将CO2作为材料气体，生成碳的单体离子，设为剂量1.2×1014原子/cm2、加速电压300keV/原子的条件，除此以外，在与参考例1相同的条件下，对硅晶片进行照射。
（SIMS测定结果）
对在上述参考例1、2中制作的样本，通过SIMS进行测定，得到图4所示的碳的浓度分布。再有，横轴的深度以硅晶片表面为零。如根据该图4显而易见的那样，在进行了簇离子照射的参考例1中，碳浓度分布较尖锐，而在进行了单体离子注入的参考例2中，碳浓度分布较宽。此外，与参考例2相比，在参考例1中，碳的浓度分布的峰值浓度较高，峰值位置也更位于硅晶片表面近旁。由此，估计在外延层形成后碳的浓度分布的倾向也是同样的。
（实施例1）
准备从CZ单晶体得到的n型硅晶片（直径：300mm、厚度：725μm、掺杂种类：磷、掺杂浓度：4×1014原子/cm3）。接着，使用簇离子发生装置（日新离子机器公司制，型号：CLARIS）来通过联苯（C14H14）生成C5H5簇，在剂量1.2×1014簇/cm2（碳的剂量6.0×1014原子/cm2）、每1碳原子14.8keV/原子的照射条件下，对硅晶片进行照射。之后，将硅晶片搬送到外延生长装置（Applied Materials公司制）内，作为由于簇离子照射而变乱的结晶性的恢复热处理而在装置内在1130℃的温度下施行2分钟的兼用氢烘焙处理的热处理之后，将氢作为载气、将三氯甲硅烷作为源气在1000~1150℃下通过CVD法使硅的外延层（厚度：7μm、掺杂种类：磷、掺杂浓度：1×1015原子/cm3）在硅晶片上进行外延生长，制作了根据本发明的硅外延晶片。
（实施例2）
代替外延装置内的兼用氢烘焙处理的恢复热处理，在将硅晶片搬送到外延生长装置之前，使用RTA装置（Mattson Thermal Products公司制）在900℃、10秒的条件下施行恢复热处理，之后，搬送到外延生长装置内，在装置内在1130℃的温度下施行30秒的氢烘焙处理，使外延层生成，除此以外，在与实施例1相同的条件下，制作了根据本发明的硅外延晶片。
（实施例3）
除了使簇离子的照射条件为表1所记载的条件以外，与实施例1同样地，制作了根据本发明的硅外延晶片。
（实施例4）
除了使簇离子的照射条件为表1所记载的条件以外，与实施例2同样地，制作了根据本发明的硅外延晶片。
（比较例1、2）
除了使簇离子的照射条件为表1所记载的那样并且不进行恢复热处理工序以外，与实施例2同样地，制作了比较例的硅外延晶片。
（比较例3、4）
除了代替簇离子照射而在表1所记载的条件下注入碳的单体离子进而使恢复热处理条件为表1所记载的条件以外，与比较例1同样地，制作了比较例的硅外延晶片。
（评价方法和评价结果）
对在上述实施例和比较例中制作的各样本进行了评价。在以下示出了评价方法。
（1）SIMS测定
作为代表例，对实施例1和比较例4的硅外延晶片进行SIMS测定，得到了图5（A）、（B）所示的碳的浓度分布。再有，横轴的深度以外延层的表面为零。进而，对在实施例1~4和比较例1~4中制作的各样本，在将外延层薄膜化到1μm之后进行SIMS测定。在表1中示出了此时得到的碳的浓度分布的半宽度、峰值浓度和峰值位置（从外延层除外的表面起的峰值深度）。
（2）吸杂能力评价
将在实施例1和比较例4中制作的各样本的硅外延晶片表面用Ni污染液（1.0×1012/cm2）使用旋涂污染法故意地污染，接着施行了900℃、30分钟的热处理。之后，进行SIMS测定。将关于实施例1和比较例4的Ni浓度分布分别与碳浓度分布一起示出（图5（A）、（B））。关于其他的实施例和比较例，在表1中示出了吸杂能力评价的结果。再有，如以下那样分别对Ni浓度分布的峰值浓度进行分类来作为评价基准。
◎：1.0×1017原子/cm3以上
○：5.0×1016原子/cm3以上~不足1.0×1017原子/cm3
△：不足5.0×1016原子/cm3。
（3）外延缺陷的评价
对在实施例和比较例中制作的各样本，评价在外延层表面观察到的外延缺陷。使用表面缺陷检查装置（KLA-Tencor公司制：Surfscan SP-2）在DWO模式（Dark Field WideOblique模式：暗视野/广/斜入射模式）下观察外延层表面，使用原子间力显微镜（AFM：Atomic Force Microscope）来对检测到的缺陷部位进行定点观察评价。测定以在外延层表面观察到的COP（Crystal originated particles：结晶起因之微粒）为起点的层叠缺陷（SF：Staking Fault）的个数，将其作为外延缺陷来评价。在表1中示出了外延缺陷的评价结果。再有，评价基准如以下那样。
◎：2个/晶片以下
○：超过2个/晶片~10个/晶片以下
△：超过10个/晶片~50个/晶片以下
×：超过50个/晶片。
（4）雾度级别的评价
对在实施例和比较例中制作的各样本，使用KLA-Tencor公司制：Surfscan SP-1在DWN模式下分别观察外延层形成前的硅晶片表面和外延层形成后的外延层表面，将得到的雾度值的平均值作为雾度级别来进行评价。在表1中示出了雾度级别的评价结果。再有，关于实施例1、3的簇离子照射后且外延层形成前的硅晶片表面的雾度级别，测定进行模拟氢烘焙的恢复热处理时的雾度级别。
（评价结果的考察）
根据图5（A）、（B），可知，通过簇离子照射，在实施例1中，与施行了单体离子注入的比较例4相比，形成了碳局部且高浓度地固溶后的改性层。进而，当根据Ni的浓度分布而比较实施例1和比较例4时，可知，在实施例1中，通过簇离子照射形成的改性层捕获大量的Ni而发挥了高的吸杂能力。此外，如表1所示，可知，进行了簇离子照射的实施例1~4和比较例1、2的半宽度全部为100nm以下，全部具备充分的吸杂能力。另一方面，进行了单体离子注入的比较例3、4的半宽度均超过100nm，吸杂能力不足。像这样，与注入了单体离子的比较例3、4相比，照射了簇离子的实施例1~4和比较例1、2的碳浓度分布的半宽度较小，因此，可以说能够得到更高的吸杂能力。
接着，关于雾度级别，参照表1。虽然在进行了簇离子照射的方面是共同的，但是当比较进行了恢复热处理的实施例1~4和未进行恢复热处理的比较例1、2时，实施例1~4通过进行恢复热处理而外延层表面的雾度级别为0.30ppm以下，而未进行恢复热处理的比较例1、2的雾度级别不为0.30ppm以下。可知，像这样，在照射了簇离子的情况下，为了使外延硅晶片的雾度级别为0.30ppm以下，需要在外延层形成前以使硅晶片表面的雾度级别成为0.20ppm以下的方式进行恢复热处理。此外，当将比较例3和比较例4进行比较时，可知，即使在单体离子注入的情况下，也通过恢复热处理而使雾度级别恢复，但是，当与照射了簇离子的情况相比时，其恢复效果较小。可考虑这是因为，在簇离子照射的情况下，使硅晶片表面的平坦度劣化，与此相对，在单体离子注入的情况下，由于为高能量，所以使硅晶片表层部的结晶性较大地变乱。
再有，从表1也可知，在雾度级别和外延缺陷中有相关关系。即，雾度级别越低，外延缺陷示出越良好的结果。
根据以上的结果，可知，如在实施例中进行的那样，为了得到更高的吸杂能力，需要照射簇离子。进而，可知，通过在簇离子照射后进行恢复热处理，从而能够使外延层表面的雾度级别为充分地低到0.30ppm以下的级别。
产业上的可利用性
根据本发明，能够得到能够通过发挥更高的吸杂能力来抑制金属污染并且外延层表面的雾度级别降低的半导体外延晶片，此外，能够从该半导体外延晶片形成高品质的固体摄像元件。
附图标记的说明
10 半导体晶片
10A 半导体晶片的表面
12 块状半导体晶片
14 第一外延层
16簇离子
18 改性层
20 （第二）外延层
100 半导体外延晶片
200 半导体外延晶片。

Claims (12)

1.一种半导体外延晶片的制造方法，其特征在于，具有：
第一工序，在其中，对半导体晶片照射簇离子，在该半导体晶片的表面形成由所述簇离子的构成元素构成的改性层；
第二工序，在该第一工序之后，以使所述半导体晶片表面的雾度级别成为0.20ppm以下的方式对所述半导体晶片进行结晶性恢复用的热处理；以及
第三工序，在该第二工序之后，在所述半导体晶片的改性层上形成外延层，
所述簇离子将碳包括为构成元素。
2.根据权利要求1所述的半导体外延晶片的制造方法，其中，所述半导体晶片为硅晶片。
3.根据权利要求1所述的半导体外延晶片的制造方法，其中，所述半导体晶片为在硅晶片的表面形成有硅外延层的外延硅晶片，在所述第一工序中，所述改性层形成在所述硅外延层的表面。
4.根据权利要求1所述的半导体外延晶片的制造方法，其中，所述簇离子将包括碳的2种以上的元素包括为构成元素。
5.根据权利要求1所述的半导体外延晶片的制造方法，其中，所述簇离子的碳的剂量为2.0×1014原子/cm2。
6.一种半导体外延晶片，其特征在于，具有：
半导体晶片；
形成在该半导体晶片的表面并且由固溶在该半导体晶片中的规定元素构成的改性层；以及
该改性层上的外延层，
所述改性层中的所述规定元素的深度方向的浓度分布的半宽度为100nm以下，所述外延层表面的雾度级别为0.30ppm以下，
所述规定元素包括碳。
7.根据权利要求6所述的半导体外延晶片，其中，所述半导体晶片为硅晶片。
8.根据权利要求6所述的半导体外延晶片，其中，所述半导体晶片为在硅晶片的表面形成有硅外延层的外延硅晶片，所述改性层位于所述硅外延层的表面。
9.根据权利要求6~8中的任一项所述的半导体外延晶片，其中，所述改性层中的所述浓度分布的峰值位于从所述半导体晶片的表面起的深度为150nm以下的范围内。
10.根据权利要求6~8中的任一项所述的半导体外延晶片，其中，所述改性层中的所述浓度分布的峰值浓度为1×1015原子/cm3以上。
11.根据权利要求6所述的半导体外延晶片，其中，所述规定元素包括包含碳的2种以上的元素。
12.一种固体摄像元件的制造方法，其特征在于，将固体摄像元件形成于通过权利要求1~5中的任一项所述的制造方法而制造的外延晶片或者权利要求6~11中的任一项所述的外延晶片的、位于表面的外延层。
CN201380059256.3A 2012-11-13 2013-11-12 半导体外延晶片的制造方法、半导体外延晶片以及固体摄像元件的制造方法 Active CN104823269B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012-249598 2012-11-13
JP2012249598A JP5799935B2 (ja) 2012-11-13 2012-11-13 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
PCT/JP2013/006661 WO2014076945A1 (ja) 2012-11-13 2013-11-12 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Publications (2)

Publication Number Publication Date
CN104823269A CN104823269A (zh) 2015-08-05
CN104823269B true CN104823269B (zh) 2017-09-08

Family

ID=50730877

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380059256.3A Active CN104823269B (zh) 2012-11-13 2013-11-12 半导体外延晶片的制造方法、半导体外延晶片以及固体摄像元件的制造方法

Country Status (7)

Country Link
US (2) US20160181312A1 (zh)
JP (1) JP5799935B2 (zh)
KR (2) KR101687525B1 (zh)
CN (1) CN104823269B (zh)
DE (1) DE112013005409B4 (zh)
TW (1) TWI515774B (zh)
WO (1) WO2014076945A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6221928B2 (ja) * 2014-05-13 2017-11-01 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6539959B2 (ja) * 2014-08-28 2019-07-10 株式会社Sumco エピタキシャルシリコンウェーハおよびその製造方法、ならびに、固体撮像素子の製造方法
JP6493104B2 (ja) * 2015-09-03 2019-04-03 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、品質予測方法および品質評価方法
JP6481582B2 (ja) * 2015-10-13 2019-03-13 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6402703B2 (ja) * 2015-11-17 2018-10-10 信越半導体株式会社 欠陥領域の判定方法
JP6504082B2 (ja) * 2016-02-29 2019-04-24 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法ならびに固体撮像素子の製造方法
JP6724824B2 (ja) * 2017-03-08 2020-07-15 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、品質予測方法および品質評価方法
JP6787268B2 (ja) 2017-07-20 2020-11-18 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法、ならびに固体撮像素子の製造方法
WO2019167901A1 (ja) * 2018-03-01 2019-09-06 株式会社Sumco エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
JP6988843B2 (ja) * 2019-02-22 2022-01-05 株式会社Sumco 半導体エピタキシャルウェーハ及びその製造方法
JP7415827B2 (ja) * 2020-07-01 2024-01-17 信越半導体株式会社 シリコンエピタキシャルウエーハ及びその製造方法
CN114486926B (zh) * 2021-12-30 2024-03-26 深圳瑞波光电子有限公司 半导体激光芯片失效分析方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152304A (ja) * 1991-11-29 1993-06-18 Sony Corp 半導体基板の製造方法
JP3384506B2 (ja) * 1993-03-30 2003-03-10 ソニー株式会社 半導体基板の製造方法
JPH1174276A (ja) * 1997-08-27 1999-03-16 Sumitomo Metal Ind Ltd エピタキシャルシリコン半導体基板とその製造方法
JP4016371B2 (ja) * 1999-11-10 2007-12-05 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP2003163216A (ja) * 2001-09-12 2003-06-06 Wacker Nsce Corp エピタキシャルシリコンウエハおよびその製造方法
EP2469584A1 (en) * 2005-12-09 2012-06-27 Semequip, Inc. Method of implanting ions
CN101467217A (zh) * 2006-06-13 2009-06-24 山米奎普公司 离子束设备和离子植入的方法
JP2008294245A (ja) 2007-05-25 2008-12-04 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP2008311418A (ja) 2007-06-14 2008-12-25 Shin Etsu Handotai Co Ltd エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
US8779462B2 (en) * 2008-05-19 2014-07-15 Infineon Technologies Ag High-ohmic semiconductor substrate and a method of manufacturing the same
JP2010040864A (ja) * 2008-08-06 2010-02-18 Sumco Corp エピタキシャルシリコンウェーハ及びその製造方法
JP5099023B2 (ja) 2009-01-27 2012-12-12 信越半導体株式会社 エピタキシャルウエーハの製造方法及び固体撮像素子の製造方法
JP5381304B2 (ja) * 2009-05-08 2014-01-08 株式会社Ｓｕｍｃｏ シリコンエピタキシャルウェーハの製造方法
JP2010283296A (ja) * 2009-06-08 2010-12-16 Sumco Corp シリコンウェーハ及びその製造方法、並びに、半導体デバイスの製造方法
WO2011004602A1 (ja) 2009-07-08 2011-01-13 株式会社Sumco エピタキシャルウェーハおよびその製造方法
JP2011151318A (ja) * 2010-01-25 2011-08-04 Renesas Electronics Corp 半導体装置およびその製造方法
JP2011253983A (ja) * 2010-06-03 2011-12-15 Disco Abrasive Syst Ltd シリコンウェーハへのゲッタリング層付与方法
US10181402B2 (en) * 2010-08-23 2019-01-15 Exogenesis Corporation Method and apparatus for neutral beam processing based on gas cluster ion beam technology and articles produced thereby
JP2012059849A (ja) * 2010-09-08 2012-03-22 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハおよびシリコンエピタキシャルウェーハの製造方法

Also Published As

Publication number Publication date
KR20150065901A (ko) 2015-06-15
DE112013005409B4 (de) 2024-02-01
US20200127044A1 (en) 2020-04-23
TW201426822A (zh) 2014-07-01
CN104823269A (zh) 2015-08-05
WO2014076945A1 (ja) 2014-05-22
KR101687525B1 (ko) 2016-12-19
JP5799935B2 (ja) 2015-10-28
TWI515774B (zh) 2016-01-01
KR101808685B1 (ko) 2017-12-13
JP2014099472A (ja) 2014-05-29
DE112013005409T5 (de) 2015-08-13
KR20160148033A (ko) 2016-12-23
US20160181312A1 (en) 2016-06-23

Similar Documents

Publication Publication Date Title
CN104823269B (zh) 半导体外延晶片的制造方法、半导体外延晶片以及固体摄像元件的制造方法
CN104781919B (zh) 半导体外延晶片的制造方法、半导体外延晶片以及固体摄像元件的制造方法
KR101882389B1 (ko) 반도체 에피택셜 웨이퍼의 제조방법, 반도체 에피택셜 웨이퍼, 및 고체 촬상 소자의 제조방법
KR101991882B1 (ko) 반도체 에피택셜 웨이퍼의 제조 방법, 반도체 에피택셜 웨이퍼, 및 고체 촬상 소자의 제조 방법
US20200203418A1 (en) Method of producing semiconductor epitaxial wafer, semiconductor epitaxial water, and method of producing solid-state image sensing device
CN107134404A (zh) 半导体外延晶片和其制造方法以及固体摄像元件的制造方法
TWI611482B (zh) 半導體磊晶晶圓的製造方法及固體攝像元件的製造方法
JP6107068B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
CN109791890B (zh) 外延硅晶片的制造方法、外延硅晶片及固体摄像元件的制造方法
JP6280301B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP2017123477A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Legal Events

Date Code Title Description
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant