JP6724824B2 - 半導体エピタキシャルウェーハの製造方法、品質予測方法および品質評価方法 - Google Patents
半導体エピタキシャルウェーハの製造方法、品質予測方法および品質評価方法 Download PDFInfo
- Publication number
- JP6724824B2 JP6724824B2 JP2017044270A JP2017044270A JP6724824B2 JP 6724824 B2 JP6724824 B2 JP 6724824B2 JP 2017044270 A JP2017044270 A JP 2017044270A JP 2017044270 A JP2017044270 A JP 2017044270A JP 6724824 B2 JP6724824 B2 JP 6724824B2
- Authority
- JP
- Japan
- Prior art keywords
- concentration distribution
- semiconductor wafer
- epitaxial
- wafer
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
(1)半導体ウェーハの表面からイオンを注入して、前記半導体ウェーハの表層部に、前記イオンの構成元素が固溶した改質層を形成する第1工程と、
前記半導体ウェーハの改質層上にエピタキシャル層を形成する第2工程と、
を有し、
前記第1工程に先立ち、
イオン種、照射エネルギー、ドーズ量、ドーズレート、照射角度、照射時のウェーハ温度、および保護酸化膜の厚さをイオン注入条件として、少なくとも1組のイオン注入条件に基づいて、動的モンテカルロ法シミュレーションを用いて、イオン注入後に前記半導体ウェーハに形成される空孔または格子間元素の3次元濃度分布を計算し、該3次元濃度分布から、前記半導体ウェーハの表面での空孔または格子間元素の面内濃度分布を取得する工程と、
前記面内濃度分布に基づいて、前記エピタキシャル層に発生する欠陥を抑制できるイオン注入条件を決定する工程と、
を行い、決定した前記イオン注入条件で前記第1工程を行うことを特徴とする半導体エピタキシャルウェーハの製造方法。
前記半導体ウェーハの改質層上にエピタキシャル層を形成する第2工程と、
により半導体エピタキシャルウェーハを製造するに際し、
前記第1工程でのイオン種、照射エネルギー、ドーズ量、ドーズレート、照射角度、照射時のウェーハ温度、および保護酸化膜の厚さに基づいて、動的モンテカルロ法シミュレーションを用いて、イオン注入後に前記半導体ウェーハに形成される空孔または格子間元素の3次元濃度分布を計算し、
該3次元濃度分布から、前記半導体ウェーハの表面での空孔または格子間元素の面内濃度分布を取得し、
前記面内濃度分布に基づいて、前記エピタキシャル層に発生する欠陥の有無または密度を予測することを特徴とする半導体エピタキシャルウェーハの品質予測方法。
前記半導体ウェーハの改質層上にエピタキシャル層を形成する第2工程と、
前記第1工程でのイオン種、照射エネルギー、ドーズ量、ドーズレート、照射角度、照射時のウェーハ温度、および保護酸化膜の厚さに基づいて、動的モンテカルロ法シミュレーションを用いて、イオン注入後に前記半導体ウェーハに形成される空孔または格子間元素の3次元濃度分布を計算し、該3次元濃度分布から、前記半導体ウェーハの表面での空孔または格子間元素の面内濃度分布を取得する工程と、
前記面内濃度分布に基づいて、前記エピタキシャル層の品質を評価する工程と、
を有することを特徴とする半導体エピタキシャルウェーハの品質評価方法。
前記半導体ウェーハの表面において、空孔または格子間元素の濃度が2.0×1022atoms/cm3以上となる領域の面積率が20%以下であり、
前記エピタキシャル層に発生した欠陥の密度が0.02個/cm2以下であることを特徴とする半導体エピタキシャルウェーハ。
CZ単結晶シリコンインゴットから得たn型シリコンウェーハ(直径:300mm、厚さ:725μm、ドーパント:リン、ドーパント濃度:5.0×1014atoms/cm2)を用意した。次に、クラスターイオン発生装置(日新イオン機器社製、型番:CLARIS)を用いて、シクロヘキサンよりC3H5クラスターを生成して、炭素のドーズ量を1.0×1015atoms/cm2として、シリコンウェーハの表面に照射し、改質層を形成した。照射エネルギーは80keV、ビーム電流値は800μA、照射角度は0度、照射時のウェーハ温度は25℃、保護酸化膜の厚さは0.001μm(自然酸化膜)とした。
炭素のドーズ量を2.0×1015atoms/cm2とした以外は実験例1と同様の実験を行った。図1(B)下段に、3次元空孔濃度を示す。このシリコンウェーハの表面での面内空孔濃度分布において、空孔濃度が2.0×1022atoms/cm3以上となる領域の面積率は、25%であった。図1(B)上段に示すエピタキシャル欠陥マップから、エピタキシャル欠陥の密度は0.0241個/cm2であった。
炭素のドーズ量を5.0×1015atoms/cm2とした以外は実験例1と同様の実験を行った。図1(C)下段に、3次元空孔濃度を示す。このシリコンウェーハの表面での面内空孔濃度分布において、空孔濃度が2.0×1022atoms/cm3以上となる領域の面積率は、90%であった。図1(C)上段に示すエピタキシャル欠陥マップから、エピタキシャル欠陥の密度は0.1150個/cm2であった。
炭素のドーズ量を1.0×1016atoms/cm2とした以外は実験例1と同様の実験を行った。図1(D)下段に、3次元空孔濃度分布を示す。このシリコンウェーハの表面での面内空孔濃度分布において、空孔濃度が2.0×1022atoms/cm3以上となる領域の面積率は、100%であった。図1(D)上段に示すエピタキシャル欠陥マップから、エピタキシャル欠陥の密度は0.1410個/cm2であった。
イオン種、照射エネルギー、炭素のドーズ量、ビーム電流値、照射角度、照射時のウェーハ温度、および保護酸化膜の厚さを表1に示すものとして、実験例1と同様の実験を行った。KMC法シミュレーションを用いて計算したシリコンウェーハ表面での空孔濃度分布における空孔濃度が2.0×1022atoms/cm3以上となる領域の面積率と、実測したエピタキシャル欠陥の密度も合わせて表1に示す。なお、表1には先の実験例1〜4の情報も記載した。また図2に、実験例1〜18に基づく、空孔濃度が2.0×1022atoms/cm3以上となる領域の面積率とエピタキシャル欠陥の密度との関係を示す。
以上の実験結果に基づき、本発明の一実施形態による半導体エピタキシャルウェーハの製造方法を説明する。本発明の一実施形態による半導体エピタキシャルウェーハの製造方法は、半導体ウェーハの表面からイオンを注入して、前記半導体ウェーハの表層部に、前記イオンの構成元素が固溶した改質層を形成する第1工程と、前記半導体ウェーハの改質層上にエピタキシャル層を形成する第2工程と、を有する。エピタキシャル層は、裏面照射型固体撮像素子等の半導体素子を製造するためのデバイス層となる。
上記実験結果によれば、前記第1工程および第2工程によって半導体エピタキシャルウェーハを製造するに際し、その品質を予測することもできることがわかる。
また、上記実験結果によれば、前記第1工程および第2工程によって製造された半導体エピタキシャルウェーハの品質を評価することもできることがわかる。
本実施形態の半導体エピタキシャルウェーハには、上記製造方法によって得られ、半導体ウェーハと、前記半導体ウェーハの表層部に形成された、前記半導体ウェーハ中に注入されたイオンの元素が固溶してなる改質層と、該改質層上のエピタキシャル層と、を有する。
本発明の実施形態による固体撮像素子の製造方法は、上記の製造方法で製造された半導体エピタキシャルウェーハまたは上記の半導体エピタキシャルウェーハ、すなわち半導体エピタキシャルウェーハの表面に位置するエピタキシャル層に、固体撮像素子を形成することを特徴とする。この製造方法により得られる固体撮像素子は、従来に比べ白傷欠陥の発生を十分に抑制することができる。
Claims (4)
- 半導体ウェーハの表面からゲッタリングに寄与する構成元素を含むクラスターイオンを注入して、前記半導体ウェーハの表層部に、前記イオンの構成元素が固溶した改質層を形成する第1工程と、
前記半導体ウェーハの改質層上にエピタキシャル層を形成する第2工程と、
を有し、
前記第1工程に先立ち、
イオン種、照射エネルギー、ドーズ量、ドーズレート、照射角度、照射時のウェーハ温度、および保護酸化膜の厚さをイオン注入条件として、少なくとも1組のイオン注入条件に基づいて、動的モンテカルロ法シミュレーションを用いて、イオン注入後に前記半導体ウェーハに形成される空孔または格子間元素の3次元濃度分布を計算し、該3次元濃度分布から、前記半導体ウェーハの表面での空孔または格子間元素の面内濃度分布を取得する工程と、
前記面内濃度分布に基づいて、前記エピタキシャル層に発生する欠陥を抑制できるイオン注入条件を決定する工程と、
を行い、前記決定工程では、取得した前記面内濃度分布において、空孔または格子間元素の濃度が2.0×10 22 atoms/cm 3 以上となる領域の面積率が20%以下となるイオン注入条件を決定し、決定した前記イオン注入条件で前記第1工程を行うことを特徴とする半導体エピタキシャルウェーハの製造方法。 - 半導体ウェーハの表面からゲッタリングに寄与する構成元素を含むクラスターイオンを注入して、前記半導体ウェーハの表層部に、前記イオンの構成元素が固溶した改質層を形成する第1工程と、
前記半導体ウェーハの改質層上にエピタキシャル層を形成する第2工程と、
により半導体エピタキシャルウェーハを製造するに際し、
前記第1工程でのイオン種、照射エネルギー、ドーズ量、ドーズレート、照射角度、照射時のウェーハ温度、および保護酸化膜の厚さに基づいて、動的モンテカルロ法シミュレーションを用いて、イオン注入後に前記半導体ウェーハに形成される空孔または格子間元素の3次元濃度分布を計算し、
該3次元濃度分布から、前記半導体ウェーハの表面での空孔または格子間元素の面内濃度分布を取得し、
前記面内濃度分布に基づいて、前記エピタキシャル層に発生する欠陥の有無または密度を予測し、その際、取得した前記面内濃度分布において、空孔または格子間元素の濃度が2.0×10 22 atoms/cm 3 以上となる領域の面積率が20%以下であれば、前記エピタキシャル層に発生する欠陥の密度が0.02個/cm 2 以下となると予測することを特徴とする半導体エピタキシャルウェーハの品質予測方法。 - 半導体ウェーハの表面からゲッタリングに寄与する構成元素を含むクラスターイオンを注入して、前記半導体ウェーハの表層部に、前記イオンの構成元素が固溶した改質層を形成する第1工程と、
前記半導体ウェーハの改質層上にエピタキシャル層を形成する第2工程と、
前記第1工程でのイオン種、照射エネルギー、ドーズ量、ドーズレート、照射角度、照射時のウェーハ温度、および保護酸化膜の厚さに基づいて、動的モンテカルロ法シミュレーションを用いて、イオン注入後に前記半導体ウェーハに形成される空孔または格子間元素の3次元濃度分布を計算し、該3次元濃度分布から、前記半導体ウェーハの表面での空孔または格子間元素の面内濃度分布を取得する工程と、
前記面内濃度分布に基づいて、前記エピタキシャル層の品質を評価する工程と、
を有し、前記評価工程では、取得した前記面内濃度分布において、空孔または格子間元素の濃度が2.0×10 22 atoms/cm 3 以上となる領域の面積率が20%以下であれば、前記エピタキシャル層の品質に関して合格と評価することを特徴とする半導体エピタキシャルウェーハの品質評価方法。 - 請求項1に記載の製造方法で製造された半導体エピタキシャルウェーハの、前記エピタキシャル層に、固体撮像素子を形成することを特徴とする固体撮像素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017044270A JP6724824B2 (ja) | 2017-03-08 | 2017-03-08 | 半導体エピタキシャルウェーハの製造方法、品質予測方法および品質評価方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017044270A JP6724824B2 (ja) | 2017-03-08 | 2017-03-08 | 半導体エピタキシャルウェーハの製造方法、品質予測方法および品質評価方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018148144A JP2018148144A (ja) | 2018-09-20 |
JP6724824B2 true JP6724824B2 (ja) | 2020-07-15 |
Family
ID=63591573
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017044270A Active JP6724824B2 (ja) | 2017-03-08 | 2017-03-08 | 半導体エピタキシャルウェーハの製造方法、品質予測方法および品質評価方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6724824B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117116772A (zh) * | 2023-10-19 | 2023-11-24 | 江苏集创原子团簇科技研究院有限公司 | 一种基于团簇离子注入的二维材料掺杂方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3072725B2 (ja) * | 1998-03-30 | 2000-08-07 | 日本電気株式会社 | イオン注入シミュレーション方法 |
JP4873467B2 (ja) * | 2006-07-27 | 2012-02-08 | 独立行政法人産業技術総合研究所 | オフ角を有する単結晶基板の製造方法 |
JP5799935B2 (ja) * | 2012-11-13 | 2015-10-28 | 株式会社Sumco | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 |
JP5776669B2 (ja) * | 2012-11-13 | 2015-09-09 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法 |
JP6413238B2 (ja) * | 2014-01-07 | 2018-10-31 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法 |
JP6137165B2 (ja) * | 2014-12-25 | 2017-05-31 | 株式会社Sumco | 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法 |
JP6493104B2 (ja) * | 2015-09-03 | 2019-04-03 | 株式会社Sumco | 半導体エピタキシャルウェーハの製造方法、品質予測方法および品質評価方法 |
-
2017
- 2017-03-08 JP JP2017044270A patent/JP6724824B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018148144A (ja) | 2018-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5673811B2 (ja) | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 | |
JP6065848B2 (ja) | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 | |
TWI515774B (zh) | 半導體磊晶晶圓的製造方法、半導體磊晶晶圓及固 體攝影元件的製造方法 | |
JP6413238B2 (ja) | エピタキシャルシリコンウェーハの製造方法 | |
TWI534306B (zh) | 磊晶晶圓的製造方法及磊晶晶圓 | |
JP6137165B2 (ja) | 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法 | |
JP6658613B2 (ja) | エピタキシャルシリコンウェーハの不純物拡散挙動予測方法、ゲッタリング能力予測方法、ゲッタリング能力調整方法および製造方法 | |
JP6724824B2 (ja) | 半導体エピタキシャルウェーハの製造方法、品質予測方法および品質評価方法 | |
KR102156727B1 (ko) | 에피택셜 실리콘 웨이퍼의 제조방법, 에피택셜 실리콘 웨이퍼, 및 고체 촬상 소자의 제조방법 | |
JP6508030B2 (ja) | シリコンエピタキシャルウェーハの製造方法および固体撮像素子の製造方法 | |
JP6493104B2 (ja) | 半導体エピタキシャルウェーハの製造方法、品質予測方法および品質評価方法 | |
JP6535432B2 (ja) | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 | |
JP6221928B2 (ja) | 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法 | |
JP6766700B2 (ja) | エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハおよび固体撮像素子の製造方法 | |
JP6485315B2 (ja) | 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法 | |
JP6278592B2 (ja) | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 | |
JP6729447B2 (ja) | エピタキシャルシリコンウェーハの製造方法および固体撮像素子の製造方法 | |
JP2015220242A (ja) | 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法 | |
JP2017175143A (ja) | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190311 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200526 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200608 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6724824 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |