JP6493104B2 - 半導体エピタキシャルウェーハの製造方法、品質予測方法および品質評価方法 - Google Patents

半導体エピタキシャルウェーハの製造方法、品質予測方法および品質評価方法 Download PDF

Info

Publication number
JP6493104B2
JP6493104B2 JP2015173959A JP2015173959A JP6493104B2 JP 6493104 B2 JP6493104 B2 JP 6493104B2 JP 2015173959 A JP2015173959 A JP 2015173959A JP 2015173959 A JP2015173959 A JP 2015173959A JP 6493104 B2 JP6493104 B2 JP 6493104B2
Authority
JP
Japan
Prior art keywords
wafer
epitaxial
semiconductor
semiconductor wafer
ion implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015173959A
Other languages
English (en)
Other versions
JP2017050458A (ja
Inventor
亮輔 奥山
亮輔 奥山
諒 廣瀬
諒 廣瀬
栗田 一成
一成 栗田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2015173959A priority Critical patent/JP6493104B2/ja
Publication of JP2017050458A publication Critical patent/JP2017050458A/ja
Application granted granted Critical
Publication of JP6493104B2 publication Critical patent/JP6493104B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Recrystallisation Techniques (AREA)

Description

本発明は、半導体エピタキシャルウェーハの製造方法、品質予測方法および品質評価方法に関する。
半導体デバイスの特性を劣化させる要因として、金属汚染が挙げられる。例えば、裏面照射型固体撮像素子では、この素子の基板となる半導体エピタキシャルウェーハに混入した金属は、固体撮像素子の暗電流を増加させる要因となり、白傷欠陥と呼ばれる欠陥を生じさせる。裏面照射型固体撮像素子は、配線層などをセンサー部よりも下層に配置することで、外からの光をセンサーに直接取り込み、暗所などでもより鮮明な画像や動画を撮影することができるため、近年、デジタルビデオカメラやスマートフォンなどの携帯電話に広く用いられている。そのため、白傷欠陥を極力減らすことが望まれている。
ウェーハへの金属の混入は、主に半導体エピタキシャルウェーハの製造工程および固体撮像素子の製造工程(デバイス製造工程)において生じる。前者の半導体エピタキシャルウェーハの製造工程における金属汚染は、エピタキシャル成長炉の構成材からの重金属パーティクルによるもの、あるいは、エピタキシャル成長時の炉内ガスとして塩素系ガスを用いるために、その配管材料が金属腐食して発生する重金属パーティクルによるものなどが考えられる。近年、これら金属汚染は、エピタキシャル成長炉の構成材を耐腐食性に優れた材料に交換するなどにより、ある程度は改善されてきているが、十分ではない。一方、後者の固体撮像素子の製造工程においては、イオン注入、拡散および酸化熱処理などの各処理中で、半導体基板の重金属汚染が懸念される。
このような重金属汚染を抑制するために、重金属を捕獲するためのゲッタリングサイトを半導体ウェーハ中に形成する技術がある。その方法の一つとして、半導体ウェーハ中にイオンを注入し、その後エピタキシャル層を形成する方法が知られている。この方法では、イオン注入領域がゲッタリングサイトとして機能する。
特許文献1には、半導体ウェーハの表面にクラスターイオンを照射して、該半導体ウェーハの表面部に、前記クラスターイオンの構成元素が固溶した改質層を形成する第1工程と、前記半導体ウェーハの改質層上にエピタキシャル層を形成する第2工程と、を有する半導体エピタキシャルウェーハの製造方法が記載されている。
国際公開第2012/157162号
イオン注入により形成された改質層のゲッタリング能力をより高くするには、例えば特許文献1であればクラスターイオンのドーズ量を多くすることが有効である。しかしながら、ドーズ量を多くしすぎると、その後に形成するエピタキシャル層にエピタキシャル欠陥が多数発生してしまう。特許文献1では、ゲッタリング能力の向上にのみ着目しており、エピタキシャル欠陥の発生を抑制することは考慮されておらず、この点において改善の余地があった。
また、本発明者らは、以下のような新たな技術的課題を認識した。すなわち、エピタキシャル欠陥の発生に影響するイオン注入条件はドーズ量のみではなく、イオン種、照射エネルギー、ビーム電流値等の条件もエピタキシャル欠陥の発生に影響することが判明した。そのため、エピタキシャル欠陥の発生を抑制できるイオン注入条件を、何らの指針もなく試行錯誤して決めるのではなく、事前に予測または決定する方法を開発する必要があるとの認識に至った。
そこで本発明は、上記課題に鑑み、ゲッタリング能力を有し、かつ、エピタキシャル欠陥の発生を抑制した半導体エピタキシャルウェーハの製造方法を提供することを目的とする。さらに本発明は、半導体エピタキシャルウェーハのエピタキシャル層の品質を予測する方法、および、半導体エピタキシャルウェーハのエピタキシャル層の品質を評価する方法を提供することを目的とする。
上記課題を解決すべく本発明者らが鋭意検討したところ、以下の知見を得た。
種々のイオン注入条件で半導体ウェーハにイオンを注入し、その後エピタキシャル層を形成して、エピタキシャル欠陥の密度を測定する実験を行った。また、それぞれのイオン注入条件をパラメータとして、モンテカルロ法シミュレーションを用いて、イオン注入後に半導体ウェーハに形成されるであろう空孔濃度の深さ方向分布を計算した。すると、このようにして計算された空孔濃度と、実際に測定されたエピタキシャル欠陥の密度とに相関があることが見出された。
具体的には、シミュレーションに用いたイオン注入条件であるイオン種、照射エネルギー、ドーズ量、ビーム電流値、照射角度、照射時のウェーハ温度、および保護酸化膜の厚さの各々の値がいくつであろうと、計算された空孔濃度の深さ方向分布において、半導体ウェーハの表層所定深さ範囲での最大の空孔濃度と、実測されたエピタキシャル欠陥の密度とに相関があった。そして、上記最大の空孔濃度が3.0×1022atoms/cm3以下となる場合に、エピタキシャル欠陥の密度を0.02個/cm2以下という低いレベルに抑えることができることがわかった。
上記知見に基づき完成した本発明の要旨構成は以下のとおりである。
(1)半導体ウェーハの表面からイオンを注入して、前記半導体ウェーハの表面部に、前記イオンの構成元素が固溶した改質層を形成する第1工程と、
前記半導体ウェーハの改質層上にエピタキシャル層を形成する第2工程と、
を有し、
前記第1工程に先立ち、
イオン種、照射エネルギー、ドーズ量、ビーム電流値、照射角度、照射時のウェーハ温度、および保護酸化膜の厚さをイオン注入条件として、少なくとも1組のイオン注入条件に基づいて、イオン注入後に前記半導体ウェーハに形成される空孔濃度または格子間元素濃度の深さ方向分布を計算する工程と、
その計算結果から、前記エピタキシャル層に発生する欠陥を抑制できるイオン注入条件を決定する工程と、
を行い、決定した前記イオン注入条件で前記第1工程を行うことを特徴とする半導体エピタキシャルウェーハの製造方法。
(2)前記決定工程では、計算された前記分布において、前記半導体ウェーハの表面から深さ方向に0〜40nm以上50〜200nm以下の範囲内での最大の空孔濃度または格子間元素濃度が3.0×1022atoms/cm3以下となるイオン注入条件を決定する、上記(1)に記載の半導体エピタキシャルウェーハの製造方法。
(3)前記第1工程で注入するイオンがクラスターイオンである、上記(1)または(2)に記載の半導体エピタキシャルウェーハの製造方法。
(4)半導体ウェーハの表面からイオンを注入して、前記半導体ウェーハの表面部に、前記イオンの構成元素が固溶した改質層を形成する第1工程と、
前記半導体ウェーハの改質層上にエピタキシャル層を形成する第2工程と、
により半導体エピタキシャルウェーハを製造するに際し、
前記第1工程でのイオン種、照射エネルギー、ドーズ量、ビーム電流値、照射角度、照射時のウェーハ温度、および保護酸化膜の厚さに基づいて、イオン注入後に前記半導体ウェーハに形成される空孔濃度または格子間元素濃度の深さ方向分布を計算し、
その計算結果から、前記エピタキシャル層に発生する欠陥の有無または密度を予測することを特徴とする半導体エピタキシャルウェーハの品質予測方法。
(5)計算された前記分布において、前記半導体ウェーハの表面から深さ方向に0〜40nm以上50〜200nm以下の範囲内での最大の空孔濃度または格子間元素濃度が3.0×1022atoms/cm3以下であれば、前記エピタキシャル層に発生する欠陥の密度が0.02個/cm2以下となると予測する、上記(4)に記載の半導体エピタキシャルウェーハの品質予測方法。
(6)前記第1工程で注入するイオンがクラスターイオンである、上記(4)または(5)に記載の半導体エピタキシャルウェーハの品質予測方法。
(7)半導体ウェーハの表面からイオンを注入して、前記半導体ウェーハの表面部に、前記イオンの構成元素が固溶した改質層を形成する第1工程と、
前記半導体ウェーハの改質層上にエピタキシャル層を形成する第2工程と、
前記第1工程でのイオン種、照射エネルギー、ドーズ量、ビーム電流値、照射角度、照射時のウェーハ温度、および保護酸化膜の厚さに基づいて、イオン注入後に前記半導体ウェーハに形成される空孔濃度または格子間元素濃度の深さ方向分布を計算する工程と、
その計算結果から、前記エピタキシャル層の品質を評価する工程と、
を有することを特徴とする半導体エピタキシャルウェーハの品質評価方法。
(8)計算された前記分布において、前記半導体ウェーハの表面から深さ方向に0〜40nm以上50〜200nm以下の範囲内での最大の空孔濃度または格子間元素濃度が3.0×1022atoms/cm3以下であれば、前記エピタキシャル層の品質に関して合格と評価する、上記(7)に記載の半導体エピタキシャルウェーハの品質評価方法。
(9)前記第1工程で注入するイオンがクラスターイオンである、上記(7)または(8)に記載の半導体エピタキシャルウェーハの品質評価方法。
(10)半導体ウェーハと、前記半導体ウェーハの表面部に形成された、前記半導体ウェーハ中に注入されたイオンの元素が固溶してなる改質層と、該改質層上のエピタキシャル層と、を有し、
前記半導体ウェーハの表面から深さ方向に0〜40nm以上50〜200nm以下の範囲内での最大の空孔濃度または格子間元素濃度が3.0×1022atoms/cm3以下となり、
前記エピタキシャル層に発生した欠陥の密度が0.02個/cm2以下であることを特徴とする半導体エピタキシャルウェーハ。
(11)上記(1)〜(3)のいずれか一項に記載の製造方法で製造された半導体エピタキシャルウェーハまたは上記(10)に記載の半導体エピタキシャルウェーハの、前記エピタキシャル層に、固体撮像素子を形成することを特徴とする固体撮像素子の製造方法。
本発明の半導体エピタキシャルウェーハの製造方法によれば、ゲッタリング能力を有し、かつ、エピタキシャル欠陥の発生を抑制した半導体エピタキシャルウェーハを得ることができる。また、本発明の半導体エピタキシャルウェーハの品質予測方法および品質評価方法によれば、エピタキシャル層の品質を予測および評価することができる。
(A)は、実験例1における注入した炭素の濃度分布、注入した水の濃度分布、およびモンテカルロ法により計算した空孔濃度分布であり、(B)は、実験例1におけるエピタキシャル欠陥マップである。 (A)は、実験例2におけるモンテカルロ法を用いて計算した空孔濃度分布であり、(B)は、実験例2におけるエピタキシャル欠陥マップである。 実験例3におけるエピタキシャル欠陥マップである。 実験例4におけるエピタキシャル欠陥マップである。 実験例1〜16に基づく、モンテカルロ法を用いて計算したシリコンウェーハの表層50nmでの最大の空孔濃度と、エピタキシャル欠陥の密度との関係を示すグラフである。
まず、本発明を完成させるに至った実験を説明する。
(実験例1)
CZ単結晶シリコンインゴットから得たn型シリコンウェーハ(直径:300mm、厚さ:725μm、ドーパント:リン、ドーパント濃度:5.0×1014atoms/cm2)を用意した。次に、クラスターイオン発生装置(日新イオン機器社製、型番:CLARIS)を用いて、シクロヘキサンよりCクラスターを生成して、炭素のドーズ量を1.0×1015atoms/cm2として、シリコンウェーハの表面に照射し、改質層を形成した。照射エネルギーは80keV、ビーム電流値は800μA、照射角度は0度、照射時のウェーハ温度は25℃、保護酸化膜の厚さは0.001μm(自然酸化膜)とした。
SIMS測定により炭素および水素の濃度プロファイルを測定した。結果を図1(A)に示す。シリコンウェーハ表面から200nmの範囲において、急峻なピークが確認されたことから、改質層が特定できた。
イオン注入時のイオン種(炭素数3、水素数5)、照射エネルギー、炭素のドーズ量、ビーム電流値、照射角度、照射時のウェーハ温度、および保護酸化膜の厚さをパラメータとして、モンテカルロ(Monte Carlo:MC)法シミュレーションの計算が可能なTCADシミュレータSentaurus Process(日本シノプシス合同会社製)を用いて、空孔濃度の深さ方向分布を計算した。結果を図1(A)に示す。シリコンウェーハの表層50nmでの最大の空孔濃度は、1.5×1022atoms/cm3であった。
その後、シリコンウェーハを枚葉式エピタキシャル成長装置(アプライドマテリアルズ社製)内に搬送し、装置内で1120℃の温度で30秒の水素ベーク処理を施した後、水素をキャリアガス、トリクロロシランをソースガスとして1150℃でCVD法により、シリコンウェーハの改質層上にシリコンエピタキシャル層(厚さ:8μm、ドーパント:リン、ドーパント濃度:1.0×1015atoms/cm3)をエピタキシャル成長させ、シリコンエピタキシャルウェーハを得た。
エピタキシャルシリコンウェーハのシリコンエピタキシャル層の表面をSurfscan SP1(KLA−Tencor社製)にてNormalモードにて測定を行い、90nm以上のLPDとしてカウントされるもののうち、LPD-Nとしてカウントされるものをエピタキシャル欠陥と定義した。ウェーハ上のエピタキシャル欠陥マップを図1(B)に示す。
このように、シリコンウェーハの表層50nmでの最大の空孔濃度が1.5×1022atoms/cm3の場合、エピタキシャル欠陥は発生しなかった。
(実験例2)
炭素のドーズ量を1.0×1016atoms/cm2とした以外は実験例1と同様の実験を行った。図2(A)に示すように、シリコンウェーハの表層50nmでの最大の空孔濃度は、5.0×1022atoms/cm3であった。図2(B)に示すエピタキシャル欠陥マップから、エピタキシャル欠陥の密度は0.1410個/cm2であった。
(実験例3)
実験例1と同じn型シリコンウェーハを用意した。次に、クラスターイオン発生装置(日新イオン機器社製、型番:CLARIS)を用いて、シクロヘキサンよりCクラスターを生成して、炭素のドーズ量を3.0×1015atoms/cm2として、シリコンウェーハの表面に照射し、改質層を形成した。照射エネルギーは80keV、ビーム電流値は500μA、照射角度は0度、照射時のウェーハ温度は25℃、保護酸化膜の厚さは0.001μm(自然酸化膜)とした。それ以降は実験例1と同様の手順で実験を行った。シリコンウェーハの表層50nmでの最大の空孔濃度は、3.0×1022atoms/cm3であった。図3に示すエピタキシャル欠陥マップから、エピタキシャル欠陥の密度は0.0198個/cm2であった。
(実験例4)
炭素のドーズ量を4.0×1015atoms/cm2とした以外は実験例3と同様の実験を行った。シリコンウェーハの表層50nmでの最大の空孔濃度は、4.0×1022atoms/cm3であった。図4に示すエピタキシャル欠陥マップから、エピタキシャル欠陥の密度は0.0697個/cm2であった。
(実験例5〜16)
イオン種、照射エネルギー、炭素のドーズ量、ビーム電流値、照射角度、照射時のウェーハ温度、および保護酸化膜の厚さを表1に示すものとして、実験例1と同様の実験を行った。MC法シミュレーションを用いて計算したシリコンウェーハの表層50nmでの最大の空孔濃度と、実測したエピタキシャル欠陥の密度も合わせて表1に示す。なお、表1には先の実験例1〜4の情報も記載した。また図5に、実験例1〜16に基づく、最大の空孔濃度とエピタキシャル欠陥の密度との関係を示す。
Figure 0006493104
表1および図5から明らかなように、MC法を用いて計算したシリコンウェーハの表層50nmでの最大の空孔濃度と、実測されたエピタキシャル欠陥の密度とには相関があった。そして、最大の空孔濃度が3.0×1022atoms/cm3以下となる場合に、エピタキシャル欠陥の密度を0.02個/cm2以下という低いレベルに抑えることができた。
(半導体エピタキシャルウェーハの製造方法)
以上の実験結果に基づき、本発明の一実施形態による半導体エピタキシャルウェーハの製造方法を説明する。本発明の一実施形態による半導体エピタキシャルウェーハの製造方法は、半導体ウェーハの表面からイオンを注入して、前記半導体ウェーハの表面部に、前記イオンの構成元素が固溶した改質層を形成する第1工程と、前記半導体ウェーハの改質層上にエピタキシャル層を形成する第2工程と、を有する。エピタキシャル層は、裏面照射型固体撮像素子等の半導体素子を製造するためのデバイス層となる。
半導体ウェーハとしては、例えばシリコン、化合物半導体(GaAs、GaN、SiC)からなり、表面にエピタキシャル層を有しないバルクの単結晶ウェーハが挙げられるが、裏面照射型固体撮像素子を製造する場合、一般的にはバルクの単結晶シリコンウェーハを用いる。また、半導体ウェーハは、チョクラルスキ法(CZ法)や浮遊帯域溶融法(FZ法)により育成された単結晶シリコンインゴットをワイヤーソー等でスライスしたものを使用することができる。また、より高いゲッタリング能力を得るために、半導体ウェーハに炭素および/または窒素を添加してもよい。さらに、半導体ウェーハに任意のドーパントを所定濃度添加して、いわゆるn+型もしくはp+型、またはn−型もしくはp−型の基板としてもよい。
また、半導体ウェーハとしては、バルク半導体ウェーハ表面に半導体エピタキシャル層が形成されたエピタキシャル半導体ウェーハを用いてもよい。例えば、バルクの単結晶シリコンウェーハの表面にシリコンエピタキシャル層が形成されたエピタキシャルシリコンウェーハである。シリコンエピタキシャル層は、CVD法により一般的な条件で形成することができる。エピタキシャル層は、厚さが0.1〜10μmの範囲内とすることが好ましく、0.2〜5μmの範囲内とすることがより好ましい。
注入するイオンは、モノマーイオンでもクラスターイオンであってもよい。イオン注入の結果形成された改質層が、ゲッタリング層として機能する。ここで、「クラスターイオン」とは、原子または分子が複数集合して塊となったクラスターに正電荷または負電荷を与え、イオン化したものを意味する。クラスターは、複数(通常2〜2000個程度)の原子または分子が互いに結合した塊状の集団である。より高いゲッタリング能力を得る観点からは、クラスターイオンを注入することが好ましい。モノマーイオンの発生装置またはクラスターイオンの発生装置も、従来の装置を用いることができる。
改質層上に形成するエピタキシャル層としては、シリコンエピタキシャル層が挙げられ、一般的な条件により形成することができる。例えば、水素をキャリアガスとして、ジクロロシラン、トリクロロシランなどのソースガスをチャンバー内に導入し、使用するソースガスによっても成長温度は異なるが、概ね1000〜1200℃の範囲の温度でCVD法により半導体ウェーハ10上にエピタキシャル成長させることができる。エピタキシャル層は、厚さが1〜15μmの範囲内とすることが好ましい。1μm未満の場合、半導体ウェーハからのドーパントの外方拡散によりエピタキシャル層の抵抗率が変化してしまう可能性があり、また、15μm超えの場合、固体撮像素子の分光感度特性に影響が生じるおそれがあるからである。
ここで本実施形態の特徴は、前記第1工程に先立ち、エピタキシャル欠陥の発生を抑制できるイオン注入条件を決定する方法にある。既述の実験例のうち、最大の空孔濃度が3.0×1022atoms/cm3以下となった実験例1,3,5,6,8〜11,14〜16のイオン注入条件そのものを採用すれば、エピタキシャル欠陥を抑制できることは確実である。しかし、これでは汎用性がなく、これら以外にもどのようなイオン注入条件であれば、エピタキシャル欠陥を抑制できるのかを予測し、決定することが重要である。
上記実験結果によれば、MC法を用いて計算したシリコンウェーハの表層50nmでの最大の空孔濃度と、実測されたエピタキシャル欠陥の密度とには相関があった。そこで、イオン種、照射エネルギー、ドーズ量、ビーム電流値、照射角度、照射時のウェーハ温度、および保護酸化膜の厚さをイオン注入条件として、少なくとも1組のイオン注入条件に基づいて、イオン注入後に半導体ウェーハに形成されるであろう空孔濃度の深さ方向分布を計算する工程と、その計算結果から、エピタキシャル層に発生する欠陥を抑制できるイオン注入条件を決定する決定する工程とを行い、決定したイオン注入条件で第1工程を行う。これにより、エピタキシャル欠陥の発生を抑制できる。空孔濃度分布の計算は、MC法で行うことができる。
具体的には、計算された分布において、半導体ウェーハの表層50nmでの最大の空孔濃度が3.0×1022atoms/cm3以下となるようにイオン注入条件を決定することが好ましい。これにより、エピタキシャル欠陥の密度を0.02個/cm2以下という低いレベルに抑えることができる。
例えば、任意の1組のイオン注入条件(パラメータセット)についてMC法を用いて空孔濃度の深さ方向分布を計算した際に、最大の空孔濃度が3.0×1022atoms/cm3以下であれば、そのイオン注入条件を採用することができる。
あるいは、任意の複数組のイオン注入条件(パラメータセット)についてMC法を用いて空孔濃度の深さ方向分布を順次計算し、最大の空孔濃度が3.0×1022atoms/cm3以下となるイオン注入条件が発見できた段階で、そのイオン注入条件を採用してもよい。
あるいは、任意の複数組のイオン注入条件(パラメータセット)についてMC法を用いて空孔濃度の深さ方向分布を計算し、その中から、最大の空孔濃度が3.0×1022atoms/cm3以下となるイオン注入条件を1つ選択して、採用してもよい。
MC法による空孔濃度分布の計算では、上記の7種類のパラメータを1組のパラメータセットとして用いることが必須となる。イオン種については、元素の種類と数を入力する。上記実験例において、MC法による空孔濃度分布の計算は、S. Tian, “Predictive Monte Carlo ion implantation simulator from sub-keV to above 10 MeV,”Journal of Applied Physics, vol. 93, no. 10, pp. 5893-5904, 2003.に記載のモデルによるイオン注入のMC法シミュレーションにより、既述のプログラムで行った。なお、MC法に替えて、動的モンテカルロ(Kinetic Monte Carlo:KMC)法を用いてもよい。
複数組のイオン注入条件について計算をして、最大の空孔濃度が3.0×1022atoms/cm3以下となるイオン注入条件を探索する場合、7種類のパラメータの全てを変数として行ってもよいし、そのうちの一部のパラメータを定数として行ってもよい。イオン注入装置のセッティングの制約等を考慮すると、7種類のパラメータのうち、ビーム電流値、照射角度、照射時のウェーハ温度、および保護酸化膜の厚さは比較的固定しやすい。そこで、これら4種類のパラメータとしては定数を入力し、残りのイオン種、照射エネルギー、およびドーズ量のパラメータとしては変数を入力して、複数組のイオン注入条件についてMC法を用いて空孔濃度の深さ方向分布を計算してもよい。このようにすれば、最大の空孔濃度が3.0×1022atoms/cm3以下となるイオン注入条件の探索が容易になる。もちろん、定数を入力するパラメータ(固定するパラメータ)と変数を入力するパラメータの種類と数は、上記に限定されない。
上記では、半導体ウェーハの表層50nmでの最大の空孔濃度に基づいてイオン注入条件を決定した。しかし、本発明は「表層50nm」には限定されない。本発明者らが上記実験例を解析したところ、最大空孔濃度を決定する範囲を、半導体ウェーハの表面から深さ方向に0〜40nm以上50〜200nm以下の範囲内としても、最大空孔濃度と実測されたエピタキシャル欠陥の密度とは十分に相関することがわかった。そのため、前記決定工程では、半導体ウェーハの表面から深さ方向に0〜40nm以上50〜200nm以下の範囲内での最大の空孔濃度が3.0×1022atoms/cm3以下となるイオン注入条件を決定することが好ましい。
なお、空孔濃度と格子間元素濃度とは一対一に対応する。1つの空孔が発生すると、1つの格子間元素が発生することになるからである。そのため、空孔濃度の深さ方向分布に替えて、格子間元素濃度の深さ方向分布を計算してもよい。
第1工程でのイオン注入条件は上記のようにして決定されるが、概ね以下に示す範囲となる。
まず、照射する元素はゲッタリングに寄与する元素であれば特に限定されず、炭素、ホウ素、リン、砒素などを挙げることができる。しかし、より高いゲッタリング能力を得る観点から、クラスターイオンが、構成元素として炭素を含むことが好ましい。その他、水素、酸素、フッ素等を含んでもよい。
また、照射元素としては炭素を含む2種以上の元素がより好ましい。特に、炭素に加えて、ホウ素、リン、砒素およびアンチモンからなる群より選択された1または2以上のドーパント元素を照射することが好ましい。固溶する元素の種類により効率的にゲッタリング可能な金属の種類が異なるため、2種以上の元素を固溶させることにより、より幅広い金属汚染に対応できるからである。例えば、炭素の場合、ニッケルを効率的にゲッタリングすることができ、ホウ素の場合、銅、鉄を効率的にゲッタリングすることができる。
イオン化させる化合物も特に限定されないが、イオン化が可能な炭素源化合物としては、エタン、メタン、二酸化炭素(CO)などを用いることができ、イオン化が可能なホウ素源化合物としては、ジボラン、デカボラン(B1014)などを用いることができる。例えば、ジベンジルとデカボランを混合したガスを材料ガスとした場合、炭素、ホウ素および水素が集合した水素化合物クラスターを生成することができる。また、シクロヘキサン(C12)を材料ガスとすれば、炭素および水素からなるクラスターイオンを生成することができる。炭素源化合物としては特に、ピレン(C1610)、ジベンジル(C1414)などより生成したクラスターC(3≦n≦16,3≦m≦10)を用いることが好ましい。小サイズのクラスターイオンビームを制御し易いためである。
イオン化させる化合物としては、炭素および上記ドーパント元素の両方を含む化合物とすることも好ましい。このような化合物をクラスターイオンとして照射すれば、1回の照射で炭素およびドーパント元素の両方を固溶させることができるからである。
クラスターイオンを注入する場合、クラスターサイズは2〜100個、好ましくは60個以下、より好ましくは50個以下で適宜設定することができ、上記実験例においては、クラスターサイズ8個のCと、クラスターサイズ10個のCを用いた。
照射エネルギーは、モノマーイオンを注入する場合も、クラスターイオンを注入する場合も、5〜200keVの範囲内とすることが一般的である。
イオンのドーズ量は、イオン注入時間を制御することにより調整することができ、一般的には1.0×1013〜5.0×1015atoms/cm2の範囲内とする。上記実験例のように、注入するイオンが炭素と水素のみの場合、空孔濃度分布の計算に用いるドーズは、炭素のドーズ量とする。このように、本実施形態における計算では、水素以外の元素のドーズ量を用いる。水素のドーズ量を考慮しない理由は、空孔の形成において、水素により形成される空孔濃度よりも炭素や水素以外の元素により形成される空孔濃度の方が2桁以上大きく、水素のドーズ量よりも炭素や水素以外元素のドーズ量の方が空孔の形成に支配的なためである。
ビーム電流値は、一般的に100μA〜3000μAの範囲内とする。また、イオンのウェーハ表面に対する照射角度は、-7.0〜7.0度の範囲内とするのが一般的である。
照射時のウェーハ温度は、常温とすることができる。また、25℃より低くすることによって、より好ましくは0℃以下とすることによって、より高いゲッタリング能力を得ることができる。照射時のウェーハ温度は、−200℃以上が好ましく、−120℃以上がより好ましい。
イオン注入前に半導体ウェーハの表面に保護酸化膜を形成してもよく、その厚さは特に限定されないが0〜0.025μmとすることができる。保護酸化膜を意図的に形成しない場合には、自然酸化膜を想定して0.001μmの値を入力して、MC法による計算を行うこととする。
(半導体エピタキシャルウェーハの品質予測方法)
上記実験結果によれば、前記第1工程および第2工程によって半導体エピタキシャルウェーハを製造するに際し、その品質を予測することもできることがわかる。
本実施形態の半導体エピタキシャルウェーハの品質予測方法は、前記第1工程での既述の7種類の条件に基づいて、イオン注入後に半導体ウェーハに形成されるであろう空孔濃度または格子間元素濃度の深さ方向分布を計算し、その計算結果から、エピタキシャル層に発生する欠陥の有無または密度を予測することを特徴とする。空孔濃度分布の計算は、MC法またはKMC法シミュレーションで行うことができる。
例えば、計算された分布において、半導体ウェーハの表面から深さ方向に0〜40nm以上50〜200nm以下の範囲内での最大の空孔濃度または格子間元素濃度が3.0×1022atoms/cm3以下であれば、エピタキシャル層に発生する欠陥の密度が0.02個/cm2以下となると予測することができる。
(半導体エピタキシャルウェーハの品質評価方法)
また、上記実験結果によれば、前記第1工程および第2工程によって製造された半導体エピタキシャルウェーハの品質を評価することもできることがわかる。
本実施形態の半導体エピタキシャルウェーハの品質評価方法は、第1工程での既述の7種類の条件に基づいて、イオン注入後に半導体ウェーハに形成されたであろう空孔濃度または格子間元素濃度の深さ方向分布を計算する工程と、その計算結果から、前記エピタキシャル層の品質を評価する工程と、を有することを特徴とする。空孔濃度分布の計算は、MC法またはKMC法シミュレーションで行うことができる。
例えば、計算された分布において、半導体ウェーハの表面から深さ方向に0〜40nm以上50〜200nm以下の範囲内での最大の空孔濃度または格子間元素濃度が3.0×1022atoms/cm3以下であれば、エピタキシャル層の品質に関して合格と評価することができる。
(半導体エピタキシャルウェーハ)
本実施形態の半導体エピタキシャルウェーハには、上記製造方法によって得られ、半導体ウェーハと、前記半導体ウェーハの表面部に形成された、前記半導体ウェーハ中に注入されたイオンの元素が固溶してなる改質層と、該改質層上のエピタキシャル層と、を有する。
そして、前記半導体ウェーハの表面から深さ方向に0〜40nm以上50〜200nm以下の範囲内での最大の空孔濃度または格子間元素濃度が3.0×1022atoms/cm3以下となり、前記エピタキシャル層に発生した欠陥の密度が0.02個/cm2以下であることを特徴とする。
(固体撮像素子の製造方法)
本発明の実施形態による固体撮像素子の製造方法は、上記の製造方法で製造された半導体エピタキシャルウェーハまたは上記の半導体エピタキシャルウェーハ、すなわち半導体エピタキシャルウェーハ100の表面に位置するエピタキシャル層18に、固体撮像素子を形成することを特徴とする。この製造方法により得られる固体撮像素子は、従来に比べ白傷欠陥の発生を十分に抑制することができる。
本発明により製造、品質予測、または品質評価された半導体エピタキシャルウェーハは、固体撮像素子などの各種半導体デバイスの作製に用いることができる。

Claims (7)

  1. 半導体ウェーハの表面からゲッタリングに寄与する構成元素を含むイオンを注入して、前記半導体ウェーハの表面部に、前記イオンの構成元素が固溶した改質層を形成する第1工程と、
    前記半導体ウェーハの改質層上にエピタキシャル層を形成する第2工程と、
    を有し、
    前記第1工程に先立ち、
    イオン種、照射エネルギー、ドーズ量、ビーム電流値、照射角度、照射時のウェーハ温度、および保護酸化膜の厚さをイオン注入条件として、少なくとも1組のイオン注入条件に基づいて、イオン注入後に前記半導体ウェーハに形成される空孔濃度または格子間元素濃度の深さ方向分布をモンテカルロ法によって計算する工程と、
    その計算結果から、前記エピタキシャル層に発生する欠陥を抑制できるイオン注入条件を決定する工程と、
    を行い、前記決定工程では、計算された前記分布において、前記半導体ウェーハの表面から深さ方向に0〜40nm以上50〜200nm以下の範囲内での最大の空孔濃度または格子間元素濃度が3.0×10 22 atoms/cm 3 以下となるイオン注入条件を決定し、決定した前記イオン注入条件で前記第1工程を行うことを特徴とする半導体エピタキシャルウェーハの製造方法。
  2. 前記第1工程で注入するイオンがクラスターイオンである、請求項1に記載の半導体エピタキシャルウェーハの製造方法。
  3. 半導体ウェーハの表面からゲッタリングに寄与する構成元素を含むイオンを注入して、前記半導体ウェーハの表面部に、前記イオンの構成元素が固溶した改質層を形成する第1工程と、
    前記半導体ウェーハの改質層上にエピタキシャル層を形成する第2工程と、
    により半導体エピタキシャルウェーハを製造するに際し、
    前記第1工程でのイオン種、照射エネルギー、ドーズ量、ビーム電流値、照射角度、照射時のウェーハ温度、および保護酸化膜の厚さに基づいて、イオン注入後に前記半導体ウェーハに形成される空孔濃度または格子間元素濃度の深さ方向分布をモンテカルロ法によって計算し、
    その計算結果から、前記エピタキシャル層に発生する欠陥の有無または密度を予測し、その際、計算された前記分布において、前記半導体ウェーハの表面から深さ方向に0〜40nm以上50〜200nm以下の範囲内での最大の空孔濃度または格子間元素濃度が3.0×10 22 atoms/cm 3 以下であれば、前記エピタキシャル層に発生する欠陥の密度が0.02個/cm 2 以下となると予測することを特徴とする半導体エピタキシャルウェーハの品質予測方法。
  4. 前記第1工程で注入するイオンがクラスターイオンである、請求項に記載の半導体エピタキシャルウェーハの品質予測方法。
  5. 半導体ウェーハの表面からゲッタリングに寄与する構成元素を含むイオンを注入して、前記半導体ウェーハの表面部に、前記イオンの構成元素が固溶した改質層を形成する第1工程と、
    前記半導体ウェーハの改質層上にエピタキシャル層を形成する第2工程と、
    前記第1工程でのイオン種、照射エネルギー、ドーズ量、ビーム電流値、照射角度、照射時のウェーハ温度、および保護酸化膜の厚さに基づいて、イオン注入後に前記半導体ウェーハに形成される空孔濃度または格子間元素濃度の深さ方向分布をモンテカルロ法によって計算する工程と、
    その計算結果から、前記エピタキシャル層の品質を評価する工程と、
    を有し、前記評価工程では、計算された前記分布において、前記半導体ウェーハの表面から深さ方向に0〜40nm以上50〜200nm以下の範囲内での最大の空孔濃度または格子間元素濃度が3.0×10 22 atoms/cm 3 以下であれば、前記エピタキシャル層の品質に関して合格と評価することを特徴とする半導体エピタキシャルウェーハの品質評価方法。
  6. 前記第1工程で注入するイオンがクラスターイオンである、請求項に記載の半導体エピタキシャルウェーハの品質評価方法。
  7. 請求項1または2に記載の製造方法で製造された半導体エピタキシャルウェーハの前記エピタキシャル層に、固体撮像素子を形成することを特徴とする固体撮像素子の製造方法。
JP2015173959A 2015-09-03 2015-09-03 半導体エピタキシャルウェーハの製造方法、品質予測方法および品質評価方法 Active JP6493104B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015173959A JP6493104B2 (ja) 2015-09-03 2015-09-03 半導体エピタキシャルウェーハの製造方法、品質予測方法および品質評価方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015173959A JP6493104B2 (ja) 2015-09-03 2015-09-03 半導体エピタキシャルウェーハの製造方法、品質予測方法および品質評価方法

Publications (2)

Publication Number Publication Date
JP2017050458A JP2017050458A (ja) 2017-03-09
JP6493104B2 true JP6493104B2 (ja) 2019-04-03

Family

ID=58279619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015173959A Active JP6493104B2 (ja) 2015-09-03 2015-09-03 半導体エピタキシャルウェーハの製造方法、品質予測方法および品質評価方法

Country Status (1)

Country Link
JP (1) JP6493104B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6724824B2 (ja) * 2017-03-08 2020-07-15 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、品質予測方法および品質評価方法
JP6812962B2 (ja) * 2017-12-26 2021-01-13 株式会社Sumco エピタキシャルシリコンウェーハの製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3072725B2 (ja) * 1998-03-30 2000-08-07 日本電気株式会社 イオン注入シミュレーション方法
JP2003163216A (ja) * 2001-09-12 2003-06-06 Wacker Nsce Corp エピタキシャルシリコンウエハおよびその製造方法
JP4873467B2 (ja) * 2006-07-27 2012-02-08 独立行政法人産業技術総合研究所 オフ角を有する単結晶基板の製造方法
JP6278591B2 (ja) * 2012-11-13 2018-02-14 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP5799935B2 (ja) * 2012-11-13 2015-10-28 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Also Published As

Publication number Publication date
JP2017050458A (ja) 2017-03-09

Similar Documents

Publication Publication Date Title
JP5673811B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6065848B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP5799935B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6056772B2 (ja) エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP6413238B2 (ja) エピタキシャルシリコンウェーハの製造方法
JP2017112181A (ja) 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6137165B2 (ja) 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6493104B2 (ja) 半導体エピタキシャルウェーハの製造方法、品質予測方法および品質評価方法
JP6658613B2 (ja) エピタキシャルシリコンウェーハの不純物拡散挙動予測方法、ゲッタリング能力予測方法、ゲッタリング能力調整方法および製造方法
KR102156727B1 (ko) 에피택셜 실리콘 웨이퍼의 제조방법, 에피택셜 실리콘 웨이퍼, 및 고체 촬상 소자의 제조방법
JP6508030B2 (ja) シリコンエピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6221928B2 (ja) 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6787268B2 (ja) 半導体エピタキシャルウェーハおよびその製造方法、ならびに固体撮像素子の製造方法
JP6766700B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハおよび固体撮像素子の製造方法
JP6724824B2 (ja) 半導体エピタキシャルウェーハの製造方法、品質予測方法および品質評価方法
JP6485315B2 (ja) 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP7259791B2 (ja) シリコンウェーハへのクラスターイオン注入による白傷欠陥低減効果の評価方法及びエピタキシャルシリコンウェーハの製造方法
JP6278592B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017123477A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2015220242A (ja) 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP2017175143A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181023

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190218

R150 Certificate of patent or registration of utility model

Ref document number: 6493104

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250