TW201426822A - 半導體磊晶晶圓的製造方法、半導體磊晶晶圓及固體攝影元件的製造方法 - Google Patents

半導體磊晶晶圓的製造方法、半導體磊晶晶圓及固體攝影元件的製造方法 Download PDF

Info

Publication number
TW201426822A
TW201426822A TW102141070A TW102141070A TW201426822A TW 201426822 A TW201426822 A TW 201426822A TW 102141070 A TW102141070 A TW 102141070A TW 102141070 A TW102141070 A TW 102141070A TW 201426822 A TW201426822 A TW 201426822A
Authority
TW
Taiwan
Prior art keywords
wafer
semiconductor
epitaxial
layer
semiconductor wafer
Prior art date
Application number
TW102141070A
Other languages
English (en)
Other versions
TWI515774B (zh
Inventor
Takeshi Kadono
Kazunari Kurita
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of TW201426822A publication Critical patent/TW201426822A/zh
Application granted granted Critical
Publication of TWI515774B publication Critical patent/TWI515774B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/48—Ion implantation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0209—Pretreatment of the material to be coated by heating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0254—Physical treatment to alter the texture of the surface, e.g. scratching or polishing
    • C23C16/0263—Irradiation with laser or particle beam
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26566—Bombardment with radiation with high-energy radiation producing ion implantation of a cluster, e.g. using a gas cluster ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Optics & Photonics (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本發明的目的是提供一種製造具有更高的去疵能力，且磊晶層表面的霧度水準降低的半導體磊晶晶圓的方法。本發明的半導體磊晶晶圓的製造方法的特徵在於包括：第1步驟，對半導體晶圓10照射簇離子16，而在半導體晶圓的表面10A形成包含簇離子16的構成元素的改質層18；第2步驟，其在該第1步驟後，對半導體晶圓10進行用以結晶性恢復的熱處理，以使半導體晶圓表面10A的霧度水準成為0.20 ppm以下；第3步驟，其在該第2步驟後，在半導體晶圓的改質層18上形成磊晶層20。

Description

半導體磊晶晶圓的製造方法、半導體磊晶晶圓及固 體攝影元件的製造方法
本發明是有關於一種半導體磊晶晶圓的製造方法、半導體磊晶晶圓及固體攝影元件的製造方法。本發明特別是有關於製造可藉由發揮出更高的去疵(gettering)能力而抑制金屬污染、且磊晶層表面的霧度(haze)水準降低的半導體磊晶晶圓的方法。
作為使半導體元件的特性劣化的主要原因，可列舉金屬污染。例如，在背面照射型固體攝影元件中，混入至成為該元件的基板的半導體磊晶晶圓中的金屬，成為使固體攝影元件的暗電流增加的主要原因，而產生稱為白點(white spot)缺陷的缺陷。背面照射型固體攝影元件藉由將配線層等配置於較感測器部分更靠下層處，而將來自外部的光直接吸收進感測器，從而即便在暗處等亦可拍攝出更鮮明的圖像或動畫，因此，近年來被廣泛地用於數位攝影機或智慧型手機等行動電話。因此，期望極力減少白 點缺陷。
在晶圓中的金屬的混入主要在半導體磊晶晶圓的製造步驟及固體攝影元件的製造步驟(元件製造步驟)中產生。前者的半導體磊晶晶圓的製造步驟中的金屬污染，一般認為是由於來自磊晶成長爐的構成材料的重金屬粒子所致，或者由於使用氯系氣體作為磊晶成長時的爐內氣體，而其配管材料發生金屬腐蝕而產生的重金屬粒子所致等。近年來，這些金屬污染藉由將磊晶成長爐的構成材料替換為耐腐蝕性優異的材料等，獲得了一定程度的改善，但並不充分。另一方面，在後者的固體攝影元件的製造步驟中，在離子注入、擴散及氧化熱處理等各處理中，擔心半導體基板的重金屬污染。
因此習知上，在半導體磊晶晶圓上形成用以捕獲金屬的去疵吸附(gettering sink)、或使用高濃度硼基板等金屬的捕獲能力(去疵能力)高的基板，而避免對半導體晶圓的金屬污染。
在半導體晶圓上形成去疵吸附的方法一般而言有：在半導體晶圓的內部形成作為結晶缺陷的氧析出物(矽氧化物析出物的通稱，亦稱為主體微缺陷(Bulk Micro Defect，BMD))或形成錯位(dislocation)的內部去疵(Intrinsic Gettering，IG)法，以及在半導體晶圓的背面形成去疵吸附的外部去疵(Extrinsic Gettering，EG)法。
此處，作為重金屬的去疵法的一個方法，有在半導體晶圓中藉由單體離子(monomer ion)(單離子，single ion)注入而 形成去疵部位(gettering site)的技術。專利文獻1中記載：自矽晶圓的一面注入碳離子，形成碳離子注入區域後，在該表面形成矽磊晶層，而製成矽磊晶晶圓的製造方法。該技術中，碳離子注入區域發揮作為去疵部位的功能。
另外，專利文獻2中記載以下的技術：其在矽晶圓中注入碳離子而形成碳注入層，然後，藉由快速熱退火(Rapid Thermal Annealing，RTA)裝置進行用以使因離子注入而混亂的晶圓的結晶性恢復的熱處理(以下稱為「恢復熱處理」)，藉此縮短該恢復熱處理步驟，然後形成矽磊晶層。
更進一步地，專利文獻3中記載以下的磊晶晶圓的製造方法，其特徵在於：對矽單晶基板在劑量為5×1014atoms/cm2~1×1016atoms/cm2的範圍內將硼、碳、鋁、砷、銻中的至少1種進行離子注入，然後，不對進行了該離子注入的上述矽單晶基板進行恢復熱處理而進行清洗，然後，使用單晶圓磊晶裝置在1100℃以上的溫度下形成磊晶層。
[先前技術文獻]
[專利文獻]
[專利文獻1]日本專利特開平6-338507號公報
[專利文獻2]日本專利特開2008-294245號公報
[專利文獻3]日本專利特開2010-177233號公報
專利文獻1、專利文獻2、及專利文獻3中所記載的技 術，均是在磊晶層形成前在半導體晶圓中注入單體離子者。然而，根據本發明者等人的研究可知，在實施了單體離子的注入的半導體磊晶晶圓中，去疵能力不充分，而要求更強力的去疵能力。
另外，為了由半導體磊晶晶圓獲得高品質的半導體元件，磊晶層表面的平坦度高(霧度水準低)是重要的。
因此，本發明鑒於上述課題，其目的在於提供一種具有更高的去疵能力、且磊晶層表面的霧度水準降低的半導體磊晶晶圓及其製造方法，以及由該半導體磊晶晶圓形成固體攝影元件的固體攝影元件的製造方法。
根據本發明者等人的研究，發現與注入單體離子的情形相比，對半導體晶圓照射簇離子(cluster ion)具有以下的有利點。即，照射簇離子時，即便以與單體離子同等的加速電壓照射，每1原子或每1分子以小於單體離子時的能量而與半導體晶圓碰撞，因此可使所照射的元素在深度方向分佈的峰值(peak)濃度成為高濃度，並可使峰值位置更靠近半導體晶圓表面的位置。結果發現去疵能力提高。另外，由於簇離子的照射是照射多個原子或分子集合而成的團塊，造成半導體晶圓最表面的結晶性因所使用的簇離子的尺寸或劑量而混亂，從而有使磊晶層表面的平坦度變差(霧度水準變高)的情形。為此發現，在簇離子的照射後進行恢復熱處理，使半導體晶圓表面的霧度水準恢復至設定的水準，然後形成磊晶層，藉此可充分地降低磊晶層表面的霧度水準。
本發明者等人基於上述發現，從而完成了本發明。
即，本發明的半導體磊晶晶圓的製造方法的特徵在於包括：第1步驟，對半導體晶圓照射簇離子，而在所述半導體晶圓的表面形成包含上述簇離子的構成元素的改質層；第2步驟，其在所述第1步驟後，對上述半導體晶圓進行用以結晶性恢復的熱處理，以使上述半導體晶圓表面的霧度水準成為0.20ppm以下；第3步驟，其在所述第2步驟後，在上述半導體晶圓的改質層上形成磊晶層。
此處，上述半導體晶圓可設為矽晶圓。
另外，上述半導體晶圓可設為在矽晶圓的表面形成有矽磊晶層的磊晶矽晶圓，此時，在上述第1步驟中，上述改質層形成於上述矽磊晶層的表面。
此處，上述簇離子較佳為包含碳作為構成元素，更佳為包含含有碳在內的2種以上元素作為構成元素。
此處，上述簇離子的碳的劑量較佳為設為2.0×1014atoms/cm2以上。
繼而，本發明的半導體磊晶晶圓的特徵在於包括：半導體晶圓；改質層，形成於所述半導體晶圓的表面，且包含固溶於所述半導體晶圓中的特定元素；以及所述改質層上的磊晶層；上述改質層中的上述特定元素在深度方向的濃度分佈的半寬度(half width)為100nm以下，上述磊晶層表面的霧度水準為0.30ppm以下。
此處，上述半導體晶圓可設為矽晶圓。
另外，上述半導體晶圓可設為在矽晶圓的表面形成有矽磊晶層的磊晶矽晶圓，此時，上述改質層位於上述矽磊晶層的表面。
而且，上述改質層中的上述濃度分佈的峰值，較佳為位於距上述半導體晶圓的表面之深度為150nm以下的範圍內，所述峰值濃度較佳為1×1015atoms/cm3以上。
此處，上述特定元素較佳為包含碳，上述特定元素更佳為包含含有碳在內的2種以上元素。
並且，本發明的固體攝影元件的製造方法的特徵在於：在位於藉由上述任一種製造方法而製造的磊晶晶圓或上述任一種磊晶晶圓的表面的磊晶層上，形成固體攝影元件。
根據本發明，由於對半導體晶圓照射簇離子，而在所述半導體晶圓的表面形成包含上述簇離子的構成元素的改質層，然後實施使半導體晶圓表面的霧度水準恢復的熱處理，因此可獲得能藉由所述改質層發揮出更高的去疵能力而抑制金屬污染、且磊晶層表面的霧度水準降低的半導體磊晶晶圓，並且可由所述半導體磊晶晶圓形成高品質的固體攝影元件。
10‧‧‧半導體晶圓
10A‧‧‧半導體晶圓的表面
12‧‧‧主體半導體晶圓
14‧‧‧第1磊晶層
16‧‧‧簇離子
18‧‧‧改質層
20‧‧‧(第2)磊晶層
100‧‧‧半導體磊晶晶圓
200‧‧‧半導體磊晶晶圓
圖1(A)~圖1(D)是根據本發明一實施形態說明半導體 磊晶晶圓100的製造方法的示意剖面圖。
圖2(A)~圖2(E)是根據本發明其他實施形態說明半導體磊晶晶圓200的製造方法的示意剖面圖。
圖3(A)是說明照射簇離子時的照射機制的示意圖，圖3(B)是說明注入單體離子時的注入機制的示意圖。
圖4是以二次離子質譜法(Secondary Ion Mass Spectrometry，SIMS)測定參考例1與參考例2而得的碳的濃度分佈。
圖5(A)是將實施例1之矽磊晶晶圓的碳濃度分佈與去疵能力評估後的鎳濃度分佈一併表示的圖表，圖5(B)是將比較例4之矽磊晶晶圓的碳濃度分佈與去疵能力評估後的鎳濃度分佈一併表示的圖表。
以下，一邊參照圖式一邊對本發明的實施形態進行詳細說明。另外，原則上對於相同的構成要素給予相同的參照編號，而省略說明。另外，在圖1(A)至圖1(D)及圖2(A)至圖2(E)中，為了方便說明，厚度與實際的比例不同，對於半導體晶圓10，誇大表示第1磊晶層14及第2磊晶層20的厚度。
(半導體磊晶晶圓的製造方法)
本發明的第1實施形態的半導體磊晶晶圓100的製造方法如圖1(A)至圖1(D)所示般，其特徵在於包括：第1步驟(圖1(A)、圖1(B))，其對半導體晶圓10照射簇離子16，而在半導體晶圓10的表面10A形成包含所述簇離子16的構成元素的改質 層18；第2步驟(圖1(C))，對半導體晶圓10進行用以結晶性恢復的熱處理(恢復熱處理)，以使半導體晶圓10的表面10A的霧度水準成為0.20ppm以下；以及第3步驟(圖1(D))，其在半導體晶圓10的改質層18上形成磊晶層20。圖1(D)是由所述製造方法的結果所得的半導體磊晶晶圓100的示意剖面圖。
作為半導體晶圓10，例如可列舉：包含矽、化合物半導體(GaAs、GaN、SiC)，且表面不具有磊晶層的主體單晶晶圓。在製造背面照射型固體攝影元件時，通常使用主體單晶矽晶圓。另外，半導體晶圓10可為使用線切割機(wire saw)等將單晶矽錠切片而成的晶圓，所述單晶矽錠是藉由柴可斯基法(Czochralski Method，CZ法)或懸浮區熔法(Floating Zone Method，FZ法)形成。另外，為了獲得更高的去疵能力，可添加碳及/或氮。另外，亦可添加任意的雜質摻雜劑而製成n型或p型。圖1(A)至圖1(D)所示的第1實施形態是使用表面不具有磊晶層的主體半導體晶圓12作為半導體晶圓10的例子。
另外，作為半導體晶圓10，亦可列舉：如圖2(A)所示的，在主體半導體晶圓12表面形成有半導體磊晶層(第1磊晶層)14的磊晶半導體晶圓。例如為在主體單晶矽晶圓的表面形成有矽磊晶層的磊晶矽晶圓。矽磊晶層可藉由化學氣相沈積(Chemical Vapor Deposition，CVD)法在一般的條件下形成。第1磊晶層14的厚度較佳為設在0.1μm~10μm的範圍內，更佳為設在0.2μm~5μm的範圍內。
作為上述的例子，本發明的第2實施形態的半導體磊晶晶圓200的製造方法如圖2(A)至圖2(E)所示，其特徵在於包括：第1步驟(圖2(A)至圖2(C))，對在主體半導體晶圓12的表面(至少單面)形成有第1磊晶層14的半導體晶圓10照射簇離子16，而在半導體晶圓的表面10A(本實施形態中為第1磊晶層14的表面)，形成包含簇離子16的構成元素的改質層18；第2步驟(圖2(D))，對半導體晶圓10進行用以結晶性恢復的熱處理(恢復熱處理)，以使半導體晶圓的表面10A的霧度水準成為0.20ppm以下；以及第3步驟(圖2(E))，其在半導體晶圓10的改質層18上形成磊晶層20。圖2(E)是由所述製造方法的結果所得的半導體磊晶晶圓200的示意剖面圖。
此處，本發明的特徵性步驟之一是圖1(A)及圖2(B)所示的簇離子照射步驟。此處將採用該步驟的技術意義與作用效果一起進行說明。照射了簇離子16的結果所形成的改質層18，是簇離子16的構成元素固溶在半導體晶圓的表面的結晶的格隙位置(interstitial site)或取代位置而局部存在的區域，發揮作為去疵部位的作用。其理由推測如下。即，以簇離子的形態照射的碳或硼等元素，以高密度局部存在於矽單晶的取代位置與格隙位置。並且藉由實驗確認到：若將碳或硼固溶直至矽單晶的平衡濃度以上，則重金屬的固溶度(過渡金屬的飽和溶解度)大幅增加。即認為，重金屬的固溶度因所固溶的碳或硼而增加至平衡濃度以上，藉此，對重金屬的捕獲率顯著地增加。
此處，在本發明中，由於照射簇離子16，因此與注入單體離子的情形相比，可獲得更高的去疵能力。因此，可製造具有較高去疵能力的半導體磊晶晶圓100與半導體磊晶晶圓200，由藉由本製造方法而得的半導體磊晶晶圓100與半導體磊晶晶圓200所製造的背面照射型固體攝影元件，與習知相比可期待抑制白點缺陷的產生。
另外，本說明書中，「簇離子」是指對多個原子或分子集合而成為塊的簇(cluster)提供正電荷或負電荷而離子化者。簇是多個(通常為2個~2000個左右)的原子或分子相互結合的塊狀集團。
本發明者等人認為藉由照射簇離子而獲得高去疵能力的作用如以下所述。
在對矽晶圓注入例如碳的單體離子時，如圖3(B)所示，單體離子彈開構成矽晶圓的矽原子，而注入至矽晶圓中的特定深度位置。注入深度取決於注入離子的構成元素種類及離子的加速電壓。此時，在矽晶圓的深度方向的碳的濃度分佈變得相對較寬，所注入的碳存在區域大致為0.5μm~1μm左右。在以相同能量同時照射多種離子時，越輕的元素注入得越深，即，由於各元素注入至與其質量對應的不同位置，注入元素的濃度分佈變得較寬。
另一方面，在對矽晶圓照射包含例如碳及硼的簇離子時，如圖3(A)所示般，若簇離子16照射至矽晶圓時，因其能 量會瞬間成為1350℃~1400℃左右的高溫狀態，而將矽熔解。然後，矽急速冷卻，碳及硼固溶於矽晶圓中的表面附近。即，本說明書中的所謂「改質層」，是指照射的離子的構成元素固溶在半導體晶圓表面的結晶的格隙位置或取代位置所得的層。矽晶圓深度方向的碳及硼的濃度分佈取決於簇離子的加速電壓及簇尺寸，但較單體離子時的情況尖銳，所照射的碳及硼局部存在的區域(即改質層)的厚度大致為500nm以下的區域(例如50nm~400nm左右)。另外，以簇離子的形態照射的元素在磊晶層20的形成過程中會引起些許的熱擴散。因此，磊晶層20形成後的碳及硼的濃度分佈，會在所述元素局部存在的峰值的兩側，形成較寬的擴散區域。但改質層的厚度不會發生太大的變化(請參照後述的圖5(A))。其結果可使碳及硼的析出區域成為局部且高濃度。另外，由於在矽晶圓的表面附近形成改質層18，因此可進一步進行臨近去疵(proximity gettering)。其結果認為，與注入單體離子的情形相比，可獲得較高的去疵能力。另外，若為簇離子的形態，則亦有可藉由一次的簇離子照射處理而同時照射多種離子的優點。
單體離子通常以150keV~2000keV左右的加速電壓注入，各離子以其能量與矽原子碰撞，因此使注入了單體離子的矽晶圓表層部分的結晶性產生巨大的混亂，因此，即使在離子注入後進行用以使混亂的結晶性恢復的熱處理(恢復熱處理)，所形成的磊晶層表面的霧度水準的恢復率亦低。
另一方面，簇離子通常以10keV/簇(Cluster)~100keV/ 簇(Cluster)左右的加速電壓進行照射，但由於簇為多個原子或分子的集合體，因此可減小每1原子或每1分子的能量而植入。因此，對半導體晶圓表層部分的結晶所造成的損傷較小。並且，亦由於如圖3所述的注入機制的差異，與單體離子注入相比，簇離子照射不會使半導體晶圓的表層部分的結晶性混亂。但半導體晶圓最表面的結晶性因所使用的簇離子的尺寸或劑量而混亂，因而有磊晶層表面的霧度水準變高的情況。該情況下，亦可在第1步驟後，藉由第2步驟進行特定條件的恢復熱處理，然後進行使磊晶層20磊晶成長的第3步驟，從而可充分地降低磊晶層20表面的霧度水準。
簇離子16根據結合模式而存在多種簇，例如可藉由如以下的文獻所記載的公知的方法而生成。作為氣體簇束(Gas Cluster Ion Beam)的生成法，有(1)日本專利特開平9-41138號公報、(2)日本專利特開平4-354865號公報；作為離子束的生成法，有(1)「荷電粒子束工學」：石川順三：ISBN978-4-339-00734-3：科羅娜(CORONA)公司、(2)「電子、離子束工學」：電氣學會：ISBN4-88686-217-9：歐姆公司(Ohmsha)、(3)「簇離子束基礎與應用」：ISBN4-526-05765-7：日刊工業報社。另外，通常正電荷的簇離子的產生是使用尼爾森(Nielsen)型離子源或考夫曼(Kaufman)型離子源，而負電荷的簇離子的產生是使用利用體積生成法的大電流負離子源。
以下說明簇離子的照射條件。首先，所照射的元素並無 特別限定，可列舉碳、硼、磷、砷等。但就獲得更高的去疵能力的觀點而言，簇離子較佳為包含碳作為構成元素。由於晶格位置的碳原子的共價鍵半徑比矽單晶小，因此會形成矽結晶晶格的收縮場，故吸附格隙雜質的去疵能力高。
另外，更佳為包含含有碳在內的2種以上元素作為構成元素。由於根據析出元素的種類而可有效去疵的金屬種類不同，故藉由使2種以上的元素固溶，而可應對更廣泛的金屬污染。例如在為碳的情況下，可有效地將鎳去疵，在為硼的情況下，可有效地將銅、鐵去疵。
進行離子化的化合物並無特別限定，作為可離子化的碳源化合物，可使用乙烷(ethane)、甲烷(methane)、二氧化碳(CO2)等，作為可離子化的硼源化合物，可使用二硼烷(diborane)、十硼烷(decaborane，B10H14)等。例如在將使苄基與十硼烷混合而成的氣體作為材料氣體時，可生成碳、硼及氫集合的氫化合物簇。另外，若將環己烷(cyclohexane，C6H12)作為材料，則可生成包含碳及氫的簇離子。作為碳源化合物，特佳為使用由芘(pyrene，C16H10)、聯苄(C14H14)等生成的簇CnHm(3≦n≦16、3≦m≦10)。原因是容易形成小尺寸的簇離子束。
另外，藉由控制簇離子的加速電壓及簇尺寸，可以控制改質層18中的構成元素在深度方向的濃度分佈的峰值的位置。本說明書中所謂「簇尺寸」，是指構成1個簇的原子或分子的個數。
在本實施形態的第1步驟中，就獲得較高去疵能力的觀 點而言，用以下方式照射簇離子16：使改質層18中的構成元素在深度方向的濃度分佈的峰值在距半導體晶圓10的表面10A的深度為150nm以下的範圍內。另外，在本說明書中，「構成元素在深度方向的濃度分佈」在構成元素包含2種以上元素時，並非其合計，而是關於各個單獨的元素的分佈。
在使用CnHm(3≦n≦16、3≦m≦10)簇離子時，為了將峰值位置設定於該深度的範圍所必需的條件為：每1碳原子的加速電壓為超過0keV/atom且小於50keV/atom，較佳為理想為40keV/atom以下。另外，簇尺寸設為2個~100個、較佳為設為60個以下、更佳為設為50個以下。
另外，在加速電壓的調整中，通常使用(1)靜電加速、(2)高頻加速這2種方法。作為前者的方法為：將多個電極等間隔地排列，對所述電極之間施加相等的電壓，而在軸方向產生等加速電場的方法。作為後者的方法為：一邊使離子直線行進一邊使用高頻進行加速的線形直線加速器(LINAC：Linear Accelerator)法。另外，簇尺寸的調整可藉由調整自噴嘴噴出的氣體的氣壓及真空容器的壓力以及離子化時對長絲(filament)施加的電壓等而進行。另外，簇尺寸可由以下方式求出：藉由利用四極高頻電場(quadrupole high frequency electric field)的質譜或飛行時間(Time-of-Flight)質譜求出簇個數分佈，並取簇個數的平均值求出。
另外，簇離子的劑量可藉由控制離子照射時間而調整。 在本實施形態中，為了獲得去疵能力，簇離子的碳的劑量較佳為1×1013atoms/cm2~1×1016atoms/cm2。原因是，在簇離子的碳的劑量小於1×1013atoms/cm2時，有可能無法充分獲得去疵能力，在簇離子的碳的劑量超過1×1016atoms/cm2時，有對磊晶表面造成較大損傷之虞。簇離子的碳的劑量特佳為2.0×1014atoms/cm2以上。此時，由於對半導體晶圓的結晶造成的損傷變大，藉由恢復熱處理的結晶性恢復的效果變得更有效。
本發明的其他特徵性步驟是：對半導體晶圓10進行用以結晶性恢復的熱處理(恢復熱處理)，以使半導體晶圓表面10A的霧度水準成為0.20ppm以下的第2步驟(圖1(C)、圖2(D))。若半導體晶圓的表面10A的霧度水準設為0.20ppm以下，則在藉由後續的第3步驟而形成磊晶層20時，半導體磊晶晶圓的磊晶層表面可成為0.30ppm以下。
此處，所謂霧度水準，是半導體晶圓的表面粗糙度的指標。在半導體晶圓上形成磊晶層時，容易在磊晶層的表面產生被稱為霧化(Haze)的模糊現象(cloudy)，而發生藉由粒子計數器難以測定光點缺陷(Light Point Defects，LPD)，無法保證半導體磊晶晶圓的品質的情況，因此使用該指標。霧度水準能以測定照射至晶圓表面的光(主要是雷射光)的表面散射光時，總散射光相對於入射光的比例(ppm)而求出，並藉由任意的方法測定。例如可使用作為表面缺陷檢查裝置的科磊(KLA-Tencor)公司製造的Surfscan SP-1，藉由DWN模式(Dark Field Wide Normal模式： 暗視野-寬-垂直入射模式)觀察晶圓表面，將所得的霧度值的平均值作為霧度水準進行評估。通常，表面粗糙度越大，則霧度水準變得越高。
在一實施形態例中，為了進行將半導體晶圓的表面10A的霧度水準設成為0.20ppm以下的恢復熱處理，而可在用以形成磊晶層20的磊晶成長裝置內，兼帶進行在磊晶成長之前的氫烘烤處理，而可使半導體晶圓10的結晶性恢復。此處，氫烘烤處理的通常的條件是：將磊晶成長裝置內設為氫氣環境，在600℃以上、900℃以下的爐內溫度下將矽晶圓10投入至爐內，以1℃/秒以上、15℃/秒以下的升溫速率，升溫至1100℃以上、1200℃以下的溫度範圍，並在該溫度下保持30秒以上、1分鐘以下的時間。本實施形態中，就使結晶性充分恢復的觀點而言，積極地進行該通常的氫烘烤處理以上的熱處理。兼帶氫烘烤處理時的恢復熱處理條件，可將上述保持溫度及保持時間分別設為1100℃~1200℃、1分鐘以上，更佳為將保持時間設為2分鐘以上。熱處理時間的上限並無特別限定，例如可設為10分鐘。原因是，即便實施超過10分鐘的熱處理，使因簇離子照射而混亂的結晶性恢復的效果亦會飽和，而且長時間的熱處理會招致生產性的降低。另外，在進行兼帶上述磊晶成長之前所進行的氫烘烤處理的恢復熱處理時，藉由進行與模擬氫烘烤處理的條件相同的條件的恢復熱處理，而可以測定恢復熱處理後且磊晶層形成前的半導體晶圓的表面10A的霧度水準。
另外，作為恢復熱處理的其他實施形態，在第2步驟中，可使用快速熱退火/快速熱氧化(Rapid Thermal Annealing/Rapid Thermal Oxidation，RTA/RTO)、或批次式熱處理裝置(縱型熱處理裝置、橫型熱處理裝置)等與磊晶裝置不同的加熱裝置進行恢復熱處理。此時的恢復熱處理可在900℃~1200℃、10秒~1小時的恢復熱處理條件下進行。此處，將熱處理溫度設為900℃~1200℃以下的原因是，在熱處理溫度小於900℃時，難以獲得結晶性的恢復效果；另一方面，若熱處理溫度超過1200℃，則會因高溫下的熱處理產生滑動，並且對裝置的熱負載變大。另外，將熱處理時間設為10秒~1小時的原因是，在熱處理時間小於10秒時，難以獲得恢復效果；另一方面，在熱處理時間超過1小時之時，會招致生產性的降低，並且對裝置的熱負載變大。此時，在進行上述恢復熱處理後，將半導體晶圓10搬送至磊晶成長裝置中進行後續的第3步驟。另外，簇離子的碳的劑量為1.0×1015atoms/cm2以上時，恢復熱處理所需要的時間變長，因此更佳為在搬送至磊晶成長裝置內之前進行上述恢復熱處理。
在本實施形態的第3步驟中，作為形成於改質層18上的第2磊晶層20，可列舉矽磊晶層，可藉由通常的條件而形成。例如，將氫氣作為載體氣體，將二氯矽烷(dichlorosilane)、三氯矽烷(trichlorosilane)等來源氣體導入至腔室內，成長溫度亦因所使用的來源氣體而不同，但可在大致1000℃~1200℃溫度範圍的溫度下，藉由CVD法在半導體晶圓10上進行磊晶成長。磊晶 層20的厚度較佳為設為1μm~15μm的範圍內。原因是，在厚度小於1μm時，第2磊晶層20的電阻率有可能因來自半導體晶圓10的摻雜劑的外側擴散而變化，另外，在厚度超過15μm時，有對固體攝影元件的分光感度特性產生影響之虞。第2磊晶層20成為用以製造背面照射型固體攝影元件的裝置層。
另外，在圖2(A)~圖2(E)所示的第2實施形態中，其特徵之一在於並非對主體半導體晶圓12而是對第1磊晶層14進行簇離子照射。主體半導體晶圓與磊晶層相比，氧濃度高2階左右。因此，形成於主體半導體晶圓中的改質層，與形成於磊晶層中的改質層相比，有更多的氧擴散，並捕獲大量的氧。所捕獲的氧在元件製程中自捕獲部位被再次釋放，並擴散至元件的活性區域，而形成點缺陷，因此對元件的電氣特性造成不良影響。因此，對固溶氧濃度低的磊晶層照射簇離子，而在幾乎可忽視氧擴散的影響的磊晶層上形成去疵層，成為元件製程中重要的設計條件。
(半導體磊晶晶圓)
接著，對藉由上述製造方法而得的半導體磊晶晶圓100、半導體磊晶晶圓200進行說明。第1實施形態的半導體磊晶晶圓100及第2實施形態的半導體磊晶晶圓200如圖1(D)及圖2(E)所示，其包括：半導體晶圓10；改質層18，其形成於所述半導體晶圓10的表面，且包含在所述半導體晶圓10中固溶的特定元素；以及所述改質層18上的磊晶層20。並且其特徵在於：任一者中， 改質層18中的特定元素在深度方向的濃度分佈的半寬度W均為100nm以下，且磊晶層20表面的霧度水準為0.30ppm以下。
即，根據本發明的製造方法，與單體離子注入相比，可使構成簇離子的元素的析出區域局部化且高濃度化，因此可使上述半寬度W成為100nm以下。半寬度的下限可為10nm。另外，本說明書中的「深度方向的濃度分佈」是藉由二次離子質譜法(SIMS：Secondary Ion Mass Spectrometry)而測定的深度方向的濃度分佈。另外，「特定元素在深度方向的濃度分佈的半寬度」是考慮到測定精度，在磊晶層的厚度超過1μm時，即在將磊晶層薄膜化為1μm的狀態下，藉由SIMS而測定特定元素的濃度分佈時的半寬值。
而且，根據本發明的製造方法，可藉由在簇離子照射後進行使半導體晶圓10的表面10A的霧度水準成為0.20ppm以下的恢復熱處理後，形成磊晶層20，而使上述霧度水準成為0.30ppm以下。另外，半導體磊晶晶圓表面的霧度水準測定能以與前述的半導體晶圓的霧度水準測定相同的方式進行。
作為特定元素，若為半導體晶圓的主材料(在矽晶圓時，為矽)以外的元素，則並無特別限定，但如前述，較佳為碳或包含碳在內的2種以上元素。
就獲得更高的去疵能力的觀點而言，半導體磊晶晶圓100、半導體磊晶晶圓200的改質層18中的濃度分佈的峰值均較佳為位於距半導體晶圓10的表面之深度為150nm以下的範圍 內。另外，濃度分佈的峰值濃度較佳為1×1015atoms/cm3以上，更佳為1×1017atoms/cm3~1×1022atoms/cm3的範圍內，尤佳為1×1019atoms/cm3~1×1021atoms/cm3的範圍內。
另外，半導體磊晶晶圓100、半導體磊晶晶圓200中，磊晶層20表面的霧度水準均為0.30ppm以下，更佳為0.26ppm以下，霧度水準的下限可為0.05ppm。
另外，改質層18的深度方向厚度可為大約30nm~400nm的範圍內。
根據本實施形態的半導體磊晶晶圓100、半導體磊晶晶圓200，可藉由發揮出比習知更高的去疵能力，而進一步抑制金屬污染，且可使磊晶層表面的霧度水準成為0.30ppm以下。
(固體攝影元件的製造方法)
本發明的實施形態的固體攝影元件的製造方法的特徵是：在位於藉由上述製造方法而製造的磊晶晶圓或上述磊晶晶圓、即半導體磊晶晶圓100、半導體磊晶晶圓200的表面的磊晶層20上，形成固體攝影元件。藉由所述製造方法得到的固體攝影元件，與習知相比可降低在製造步驟的各處理中所產生的重金屬污染的影響，並且與習知相比可充分地抑制白點缺陷的產生。
以上，對本發明的代表性的實施形態進行了說明，但本發明並不限定於所述實施形態。例如，亦可在半導體晶圓10上形成2層的磊晶層。
[實施例]
(參考實驗例)
首先，為了釐清簇離子照射與單體離子注入的差異，而進行以下的實驗。
(參考例1)
準備由CZ單晶而得的n型矽晶圓(直徑：300mm、厚度：725μm、摻雜劑：磷、摻雜劑濃度：4×1014atoms/cm3)。繼而使用簇離子產生裝置(日新離子機器(NISSIN ION EQUIPMENT)公司製造、型號：CLARIS)，由聯苄(C14H14)生成C5H5簇，在劑量為1.2×1014簇/cm2(碳的劑量為6.0×1014atoms/cm2)、每1碳原子為14.8keV/atom的照射條件下，對矽晶圓進行照射。
(參考例2)
對與參考例1相同的矽晶圓，將以CO2作為材料氣體而生成的碳的單體離子來代替簇離子照射，劑量設為1.2×1014atoms/cm2、加速電壓為300keV/atom的條件，除此以外，以與參考例1相同的條件，對矽晶圓進行照射。
(SIMS測定結果)
將上述參考例1、參考例2中所製作的樣品以SIMS進行測定，而獲得圖4所示的碳的濃度分佈。另外，橫軸的深度是將矽晶圓表面設為0。根據該圖4可明白，在進行簇離子照射的參考例1中，碳濃度分佈尖銳，但在進行單體離子注入的參考例2中，碳濃度分佈較寬。另外，與參考例2相比，在參考例1中，碳的濃度分佈的峰值濃度高，且較峰值位置而位於矽晶圓表面附近。據 此推測，在磊晶層形成後，碳的濃度分佈亦有相同的傾向。
(實施例1)
準備由CZ單晶而得的n型矽晶圓(直徑：300mm、厚度：725μm、摻雜劑種類：磷、摻雜劑濃度：4×1014atoms/cm3)。繼而使用簇離子產生裝置(日新離子機器公司製造、型號：CLARIS)，由聯苄(C14H14)生成C5H5簇，在劑量為1.2×1014簇/cm2(碳的劑量為6.0×1014atoms/cm2)、每1碳原子為14.8keV/atom的照射條件下，對矽晶圓進行照射。然後，將矽晶圓搬送至磊晶成長裝置(應用材料(Applied Materials)公司製造)內，作為因簇離子照射而混亂的結晶性的恢復熱處理，在裝置內以1130℃的溫度實施兼帶2分鐘的氫烘烤處理的熱處理後，將氫氣作為載體氣體，將三氯矽烷作為來源氣體，在1000℃~1150℃下，藉由CVD法，在矽晶圓上使矽的磊晶層(厚度：7μm、摻雜劑種類：磷、摻雜劑濃度：1×1015atoms/cm3)進行磊晶成長，而製作根據本發明的矽磊晶晶圓。
(實施例2)
代替在磊晶裝置內的兼帶氫烘烤處理的恢復熱處理，而在將矽晶圓搬送至磊晶成長裝置前，使用RTA裝置(瑪特森熱產品(Mattson Thermal Products)公司製造)，在900℃、10秒的條件下實施恢復熱處理，然後搬送至磊晶成長裝置內，在裝置內在1130℃的溫度下實施30秒的氫烘烤處理而使磊晶層成長，除此以外，以與實施例1相同的條件，製作根據本發明的矽磊晶晶圓。
(實施例3)
將簇離子的照射條件設為表1所記載的條件，除此以外，以與實施例1相同的方式，製作根據本發明的矽磊晶晶圓。
(實施例4)
將簇離子的照射條件設為表1所記載的條件，除此以外，以與實施例2相同的方式，製作根據本發明的矽磊晶晶圓。
(比較例1、比較例2)
將簇離子的照射條件設為如表1所記載，且不進行恢復熱處理步驟，除此以外，以與實施例2相同的方式，製作比較例的矽磊晶晶圓。
(比較例3、比較例4)
在表1所記載的條件下注入碳的單體離子代替簇離子照射，繼而將恢復熱處理條件設為表1所記載的條件，除此以外，以與比較例1相同的方式，製作比較例的矽磊晶晶圓。
(評估方法及評估結果)
對上述實施例及比較例中所製作的各樣品進行評估。評估方法為以下所示。
(1)SIMS測定
作為代表例，對實施例1及比較例4的矽磊晶晶圓進行SIMS測定，而獲得圖5(A)、圖5(B)所示的碳的濃度分佈。另外，橫軸的深度是將磊晶層的表面設為0。繼而對實施例1至實施例4及比較例1至比較例4中所製作的各樣品，在將磊晶層薄膜化至1 μm後進行SIMS測定。將此時所得的碳的濃度分佈的半寬度、峰值濃度、及峰值位置(距除去磊晶層的表面的峰值深度)表示於表1。
(2)去疵能力評估
藉由鎳污染液(1.0×1012/cm2)使用旋塗污染法故意污染實施例1及比較例4中所製作的各樣品的矽磊晶晶圓表面，繼而實施900℃、30分鐘的熱處理。然後，進行SIMS測定。將關於實施例1及比較例4的鎳濃度分佈分別與碳濃度分佈一起表示(圖5(A)、圖5(B))。關於其他的實施例及比較例，將去疵能力評估的結果表示於表1。另外，將鎳濃度分佈的峰值濃度按以下方式分別進行分類，作為評估基準。
◎：1.0×1017atoms/cm3以上
○：5.0×1016atoms/cm3以上~小於1.0×1017atoms/cm3
△：小於5.0×1016atoms/cm3
(3)磊晶缺陷的評估
對實施例及比較例中所製作的各樣品，評估在磊晶層表面所觀察的磊晶缺陷。使用表面缺陷檢查裝置(科磊公司製造：Surfscan SP-2)，藉由DWO模式(Dark Field Wide Oblique模式：暗視野-寬-傾斜入射模式)觀察磊晶層表面，使用原子力顯微鏡(AFM：Atomic Force Microscope)定點觀察評估所檢測的缺陷部位。測定將磊晶層表面所觀察到的由結晶引起之微粒(Crystal originated particles，COP)作為起點的疊差(SF：Stacking Fault)的個數， 將其作為磊晶缺陷進行評估。將磊晶缺陷的評估結果表示於表1。另外，評估基準如以下所述。
◎：2個/晶圓以下
○：超過2個/晶圓~10個/晶圓以下
△：超過10個/晶圓~50個/晶圓以下
×：超過50個/晶圓
(4)霧度水準的評估
對實施例及比較例中所製作的各樣品，使用科磊公司製造：Surfscan SP-1，藉由DWN模式分別觀察磊晶層形成前的矽晶圓表面及磊晶形成後的磊晶層表面，將所得的霧度化值的平均值作為霧度水準進行評估。將霧度水準的評估結果表示於表1。另外，關於實施例1、實施例3的簇離子照射後且磊晶層形成前的矽晶圓表面的霧度水準，測定進行模擬氫烘烤的恢復熱處理時的霧度水準。
(評估結果的考察)
根據圖5(A)、圖5(B)可知，藉由簇離子照射，實施例1與實施了單體離子注入的比較例4相比，形成使碳局部且高濃度固溶的改質層。而且，根據鎳的濃度分佈可知，若將實施例1與比較例4進行比較，則在實施例1中，藉由簇離子照射而形成的改質層捕獲大量的鎳，而發揮出較高的去疵能力。另外，如表1所示可知，進行了簇離子照射的實施例1至實施例4及比較例1、比較例2，半寬度均為100nm以下，而均具備充分的去疵能力。另一方面，進行了單體離子注入的比較例3、比較例4，半寬度均超過100nm，而去疵能力不足。如此可以說，照射了簇離子的實施例1至實施例4及比較例1、比較例2與注入了單體離子的比較例3、比較例4相比，由於碳濃度分佈的半寬度變小，因此能獲得更高的去疵能力。
接著，關於霧度水準，請參照表1。將雖然同樣進行簇離子照射，但進行恢復熱處理的實施例1至實施例4，與未進行恢復熱處理的比較例1、比較例2進行比較，則實施例1至實施例4藉由進行恢復熱處理而磊晶層表面的霧度水準變為0.30ppm以下，但未進行恢復熱處理的比較例1、比較例2中的霧度水準並未變為0.30ppm以下。如此可知，在照射簇離子時，為了使磊晶矽晶圓的霧度水準成為0.30ppm以下，必須在磊晶層形成前進行恢復熱處理以使矽晶圓表面的霧度水準為0.20ppm以下。另外，若將比較例3與比較例4進行比較，則可知即便在單體離子注入時， 霧度水準亦會藉由恢復熱處理而恢復，但若與照射簇離子的情形相比，則其恢復效果微小。其原因被認為是：在簇離子照射時，會使矽晶圓表面的平坦度惡化，相對於此，在單體離子注入時，由於高能量之故，會使矽晶圓表層部分的結晶性極為混亂。
另外，根據表1亦可知，霧度水準與磊晶缺陷存在相關關係。即，霧度水準越低，則磊晶缺陷表現出越良好的結果。
根據以上的結果可知，如實施例中所進行的，為了獲得更高的去疵能力，而必須照射簇離子。而且可知，藉由在簇離子照射後進行恢復熱處理，而可使磊晶層表面的霧度水準成為0.30ppm以下的充分低的水準。
[產業利用性]
根據本發明，能獲得可藉由發揮出更高的去疵能力而抑制金屬污染、且磊晶層表面的霧度水準降低的半導體磊晶晶圓，並且可由所述半導體磊晶晶圓形成高品質的固體攝影元件。
10‧‧‧半導體晶圓
10A‧‧‧半導體晶圓的表面
12‧‧‧主體半導體晶圓
16‧‧‧簇離子
18‧‧‧改質層
20‧‧‧(第2)磊晶層
100‧‧‧半導體磊晶晶圓

Claims (14)

  1. 一種半導體磊晶晶圓的製造方法，其特徵在於包括：第1步驟，其對半導體晶圓照射簇離子，而在上述半導體晶圓的表面形成包含上述簇離子的構成元素的改質層；第2步驟，其在上述第1步驟後，對上述半導體晶圓進行用以結晶性恢復的熱處理，以使上述半導體晶圓表面的霧度水準成為0.20ppm以下；以及第3步驟，其在上述第2步驟後，在上述半導體晶圓的改質層上形成磊晶層。
  2. 如申請專利範圍第1項所述之半導體磊晶晶圓的製造方法，其中上述半導體晶圓為矽晶圓。
  3. 如申請專利範圍第1項所述之半導體磊晶晶圓的製造方法，其中上述半導體晶圓為在矽晶圓的表面形成矽磊晶層的磊晶矽晶圓，在上述第1步驟中上述改質層形成於上述矽磊晶層的表面。
  4. 如申請專利範圍第1項至第3項中任一項所述之半導體磊晶晶圓的製造方法，其中上述簇離子包含碳作為構成元素。
  5. 如申請專利範圍第4項所述之半導體磊晶晶圓的製造方法，其中上述簇離子包含含有碳在內的2種以上元素作為構成元素。
  6. 如申請專利範圍第4項所述之半導體磊晶晶圓的製造方法，其中上述簇離子的碳的劑量為2.0×1014atoms/cm2以上。
  7. 一種半導體磊晶晶圓，其特徵在於包括：半導體晶圓；改質層，形成於上述半導體晶圓的表面，且包含固溶於上述半導體晶圓中的特定元素；以及磊晶層，位於上述改質層上，上述改質層中的上述特定元素在深度方向的濃度分佈的半寬度為100nm以下，上述磊晶層表面的霧度水準為0.30ppm以下。
  8. 如申請專利範圍第7項所述之半導體磊晶晶圓，其中上述半導體晶圓為矽晶圓。
  9. 如申請專利範圍第7項所述之半導體磊晶晶圓，其中上述半導體晶圓為在矽晶圓的表面形成矽磊晶層的磊晶矽晶圓，上述改質層位於上述矽磊晶層的表面。
  10. 如申請專利範圍第7項至第9項中任一項所述之半導體磊晶晶圓，其中上述改質層中的上述濃度分佈的峰值位於距上述半導體晶圓的表面之深度為150nm以下的範圍內。
  11. 如申請專利範圍第7項至第9項中任一項所述之半導體磊晶晶圓，其中上述改質層中的上述濃度分佈的峰值濃度為4×1015atoms/cm3以上。
  12. 如申請專利範圍第7項至第9項中任一項所述之半導體磊晶晶圓，其中上述特定元素包含碳。
  13. 如申請專利範圍第12項所述之半導體磊晶晶圓，其中上述特定元素包含含有碳在內的2種以上元素。
  14. 一種固體攝影元件的製造方法，其特徵在於：在位於藉由如申請專利範圍第1項至第3項中任一項所述之半導體磊晶晶圓的製造方法而製造的磊晶晶圓或如申請專利範圍第7項至第9項中任一項所述之半導體磊晶晶圓的表面的磊晶層上，形成固體攝影元件。
TW102141070A 2012-11-13 2013-11-12 半導體磊晶晶圓的製造方法、半導體磊晶晶圓及固 體攝影元件的製造方法 TWI515774B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012249598A JP5799935B2 (ja) 2012-11-13 2012-11-13 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Publications (2)

Publication Number Publication Date
TW201426822A true TW201426822A (zh) 2014-07-01
TWI515774B TWI515774B (zh) 2016-01-01

Family

ID=50730877

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102141070A TWI515774B (zh) 2012-11-13 2013-11-12 半導體磊晶晶圓的製造方法、半導體磊晶晶圓及固 體攝影元件的製造方法

Country Status (7)

Country Link
US (2) US20160181312A1 (zh)
JP (1) JP5799935B2 (zh)
KR (2) KR101808685B1 (zh)
CN (1) CN104823269B (zh)
DE (1) DE112013005409B4 (zh)
TW (1) TWI515774B (zh)
WO (1) WO2014076945A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI567791B (zh) * 2014-08-28 2017-01-21 Sumco Corp A semiconductor epitaxial wafer and a method for manufacturing the same, and a method for manufacturing the solid-state photographic element
TWI714654B (zh) * 2015-11-17 2021-01-01 日商信越半導體股份有限公司 缺陷區域的判定方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6221928B2 (ja) * 2014-05-13 2017-11-01 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6493104B2 (ja) * 2015-09-03 2019-04-03 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、品質予測方法および品質評価方法
JP6481582B2 (ja) 2015-10-13 2019-03-13 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6504082B2 (ja) * 2016-02-29 2019-04-24 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法ならびに固体撮像素子の製造方法
JP6724824B2 (ja) * 2017-03-08 2020-07-15 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、品質予測方法および品質評価方法
JP6787268B2 (ja) * 2017-07-20 2020-11-18 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法、ならびに固体撮像素子の製造方法
WO2019167901A1 (ja) * 2018-03-01 2019-09-06 株式会社Sumco エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
JP6988843B2 (ja) * 2019-02-22 2022-01-05 株式会社Sumco 半導体エピタキシャルウェーハ及びその製造方法
JP7415827B2 (ja) * 2020-07-01 2024-01-17 信越半導体株式会社 シリコンエピタキシャルウエーハ及びその製造方法
CN114486926B (zh) * 2021-12-30 2024-03-26 深圳瑞波光电子有限公司 半导体激光芯片失效分析方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152304A (ja) * 1991-11-29 1993-06-18 Sony Corp 半導体基板の製造方法
JP3384506B2 (ja) * 1993-03-30 2003-03-10 ソニー株式会社 半導体基板の製造方法
JPH1174276A (ja) * 1997-08-27 1999-03-16 Sumitomo Metal Ind Ltd エピタキシャルシリコン半導体基板とその製造方法
JP4016371B2 (ja) * 1999-11-10 2007-12-05 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP2003163216A (ja) * 2001-09-12 2003-06-06 Wacker Nsce Corp エピタキシャルシリコンウエハおよびその製造方法
EP2469584A1 (en) * 2005-12-09 2012-06-27 Semequip, Inc. Method of implanting ions
CN101467217A (zh) * 2006-06-13 2009-06-24 山米奎普公司 离子束设备和离子植入的方法
JP2008294245A (ja) 2007-05-25 2008-12-04 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP2008311418A (ja) 2007-06-14 2008-12-25 Shin Etsu Handotai Co Ltd エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
US8779462B2 (en) * 2008-05-19 2014-07-15 Infineon Technologies Ag High-ohmic semiconductor substrate and a method of manufacturing the same
JP2010040864A (ja) * 2008-08-06 2010-02-18 Sumco Corp エピタキシャルシリコンウェーハ及びその製造方法
JP5099023B2 (ja) 2009-01-27 2012-12-12 信越半導体株式会社 エピタキシャルウエーハの製造方法及び固体撮像素子の製造方法
JP5381304B2 (ja) * 2009-05-08 2014-01-08 株式会社Ｓｕｍｃｏ シリコンエピタキシャルウェーハの製造方法
JP2010283296A (ja) * 2009-06-08 2010-12-16 Sumco Corp シリコンウェーハ及びその製造方法、並びに、半導体デバイスの製造方法
KR101408913B1 (ko) 2009-07-08 2014-06-17 가부시키가이샤 사무코 에피택셜 웨이퍼 및 그 제조 방법
JP2011151318A (ja) * 2010-01-25 2011-08-04 Renesas Electronics Corp 半導体装置およびその製造方法
JP2011253983A (ja) * 2010-06-03 2011-12-15 Disco Abrasive Syst Ltd シリコンウェーハへのゲッタリング層付与方法
US10181402B2 (en) * 2010-08-23 2019-01-15 Exogenesis Corporation Method and apparatus for neutral beam processing based on gas cluster ion beam technology and articles produced thereby
JP2012059849A (ja) * 2010-09-08 2012-03-22 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハおよびシリコンエピタキシャルウェーハの製造方法
JP6127748B2 (ja) * 2013-06-10 2017-05-17 株式会社Sumco エピタキシャルウェーハの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI567791B (zh) * 2014-08-28 2017-01-21 Sumco Corp A semiconductor epitaxial wafer and a method for manufacturing the same, and a method for manufacturing the solid-state photographic element
TWI714654B (zh) * 2015-11-17 2021-01-01 日商信越半導體股份有限公司 缺陷區域的判定方法

Also Published As

Publication number Publication date
DE112013005409T5 (de) 2015-08-13
KR101687525B1 (ko) 2016-12-19
CN104823269A (zh) 2015-08-05
TWI515774B (zh) 2016-01-01
JP2014099472A (ja) 2014-05-29
DE112013005409B4 (de) 2024-02-01
WO2014076945A1 (ja) 2014-05-22
JP5799935B2 (ja) 2015-10-28
US20200127044A1 (en) 2020-04-23
KR20150065901A (ko) 2015-06-15
US20160181312A1 (en) 2016-06-23
KR101808685B1 (ko) 2017-12-13
CN104823269B (zh) 2017-09-08
KR20160148033A (ko) 2016-12-23

Similar Documents

Publication Publication Date Title
TWI515774B (zh) 半導體磊晶晶圓的製造方法、半導體磊晶晶圓及固 體攝影元件的製造方法
US11211423B2 (en) Method of producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensor
TWI487007B (zh) 半導體磊晶晶圓的製造方法、半導體磊晶晶圓以及固態攝影元件的製造方法
TWI549188B (zh) 半導體磊晶晶圓的製造方法、半導體磊晶晶圓及固體攝影元件的製造方法
TWI514558B (zh) 半導體磊晶晶圓的製造方法、半導體磊晶晶圓及固體攝影元件的製造方法
TWI611482B (zh) 半導體磊晶晶圓的製造方法及固體攝像元件的製造方法
JP6107068B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6535432B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6289805B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6278592B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017123477A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017183736A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017175143A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法