TWI514558B - 半導體磊晶晶圓的製造方法、半導體磊晶晶圓及固體攝影元件的製造方法 - Google Patents

半導體磊晶晶圓的製造方法、半導體磊晶晶圓及固體攝影元件的製造方法 Download PDF

Info

Publication number
TWI514558B
TWI514558B TW102141071A TW102141071A TWI514558B TW I514558 B TWI514558 B TW I514558B TW 102141071 A TW102141071 A TW 102141071A TW 102141071 A TW102141071 A TW 102141071A TW I514558 B TWI514558 B TW I514558B
Authority
TW
Taiwan
Prior art keywords
wafer
semiconductor
epitaxial
layer
concentration
Prior art date
Application number
TW102141071A
Other languages
English (en)
Other versions
TW201423969A (zh
Inventor
門野武
栗田一成
Original Assignee
勝高股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 勝高股份有限公司 filed Critical 勝高股份有限公司
Publication of TW201423969A publication Critical patent/TW201423969A/zh
Application granted granted Critical
Publication of TWI514558B publication Critical patent/TWI514558B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/48—Ion implantation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26566—Bombardment with radiation with high-energy radiation producing ion implantation of a cluster, e.g. using a gas cluster ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Electromagnetism (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

半導體磊晶晶圓的製造方法、半導體磊晶晶圓及固 體攝影元件的製造方法
本發明是有關於一種半導體磊晶晶圓的製造方法、半導體磊晶晶圓及固體攝影元件的製造方法。本發明特別是有關於製造藉由發揮出更高的吸除(gettering)能力而可抑制金屬污染的半導體磊晶晶圓的方法。
作為使半導體裝置的特性劣化的因素，可列舉金屬污染。例如，在背面照射型固體攝影元件中，混入至成為該元件的基板的半導體磊晶晶圓中的金屬，成為使固體攝影元件的暗電流增加的因素，而產生稱為白點缺陷的缺陷。背面照射型固體攝影元件藉由將配線層等配置於較感測器部更靠下層處，而將來自外部的光直接吸收進感測器，即便在暗處等亦可拍攝更鮮明的圖像或動畫，因此，近年來廣泛地用於數位攝影機或智慧型手機等行動電話。因此，期望極力減少白點缺陷。
在晶圓中的金屬的混入主要在半導體磊晶晶圓的製造 步驟及固體攝影元件的製造步驟(裝置製造步驟)中產生。前者的半導體磊晶晶圓的製造步驟中的金屬污染，一般認為是由於來自磊晶成長爐的構成材料的重金屬粒子所致，或者由於使用氯系氣體作為磊晶成長時的爐內氣體，而其配管材料發生金屬腐蝕而產生的重金屬粒子所致等。近年來，這些金屬污染藉由將磊晶成長爐的構成材料替換為耐腐蝕性優異的材料等，而得到某種程度改善，但並不充分。另一方面，在後者的固體攝影元件的製造步驟中，在離子注入、擴散及氧化熱處理等各處理中，擔心半導體基板的重金屬污染。
因此，先前，在半導體磊晶晶圓上形成用以擷取金屬的吸除點(gettering sink)、或使用高濃度硼基板等金屬的擷取能力(吸除能力)高的基板，而避免對半導體晶圓的金屬污染。
作為在半導體晶圓上形成吸除點的方法，通常為：在半導體晶圓的內部形成作為結晶缺陷的氧析出物(矽氧化物析出物的通稱，亦稱為主體微缺陷(BMD：Bulk Micro Defect))或形成位錯的內部吸除(IG；Intrinsic Gettering)法、以及在半導體晶圓的背面形成吸除點的外部吸除(EG；Extrinsic Gettering)法。
此處，作為重金屬的吸除法的一個方法，有在半導體晶圓中藉由單體離子(single ion)注入而形成吸除部位(gettering site)的技術。專利文獻1中記載：自矽晶圓的一個面注入碳離子，形成碳離子注入區域後，在該表面形成矽磊晶層，而製成矽磊晶晶圓的製造方法。該技術中，碳離子注入區域發揮出作為吸除部 位的功能。
另外，專利文獻2中記載以下的磊晶半導體基板的製造方法，其特徵在於包括：在半導體基板內形成非載子性摻雜劑層(碳等)及內部包含上述非載子性摻雜劑層的載子性摻雜劑層(作為13族元素的硼(B)、作為15族元素的砷(As)等)的階段；以及在上述基板上表面形成磊晶層的階段。
而且，專利文獻3中記載以下的磊晶晶圓的製造方法，其特徵在於：對矽單晶基板在摻雜量為5×1014 atoms/cm2 ~1×1016 atoms/cm2 的範圍內將硼、碳、鋁、砷、銻中的至少1種進行離子注入，然後，不對進行了該離子注入的上述矽單晶基板進行恢復熱處理而進行清洗，然後，使用單片式磊晶裝置在1100℃以上的溫度下形成磊晶層。
[現有技術文獻] [專利文獻]
[專利文獻1]日本專利特開平6-338507號公報
[專利文獻2]日本專利特開2007-36250號公報
[專利文獻3]日本專利特開2010-177233號公報
專利文獻1、專利文獻2、及專利文獻3中所記載的技術，均是在磊晶層形成前在半導體晶圓中注入1種或多種單體離子(single ion)者。然而，根據本發明者等人的研究可知，在實施了單體離子的注入的半導體磊晶晶圓中，吸除能力不充分，而要求更強的吸除能力。
因此，本發明鑒於上述課題，目的是提供一種可藉由具有更高的吸除能力而抑制金屬污染的半導體磊晶晶圓及其製造方法、以及由該半導體磊晶晶圓形成固體攝影元件的固體攝影元件的製造方法。
根據本發明者等人的研究，發現藉由對半導體晶圓照射團簇離子，而與注入單體離子的情形相比，具有以下的有利的方面。即，照射團簇離子時，即便以與單體離子同等的加速電壓照射，構成團簇離子的碳及/或摻質元素的每1原子以小於以單體離子的形態分別注入碳及摻質元素的情形的能量，而與半導體晶圓碰撞。因此，可使所照射的碳及摻質元素在深度方向的濃度分佈的峰值濃度急遽地位於更靠近半導體晶圓表面的位置，並可一次性地照射多種原子，因此可成為高濃度。其結果發現吸除能力提高。
本發明者等人基於上述發現，從而完成了本發明。
即，本發明的半導體磊晶晶圓的製造方法的特徵在於包括：第1步驟，其對半導體晶圓的表面照射團簇離子，而在該半導體晶圓表面形成使作為上述團簇離子的構成元素的碳及摻質元素固溶的改質層；以及第2步驟，其在上述半導體晶圓的改質層上，形成上述摻質元素濃度低於該改質層中的上述摻質元素的峰值濃度的磊晶層。
此處，上述團簇離子較佳為將包含上述碳及上述摻質元 素這兩者的化合物進行離子化而成。
另外，上述摻質元素可設為選自由硼、磷、砷及銻所組成的組群的1種或2種以上元素。
此處，上述半導體晶圓可設為矽晶圓。
另外，上述半導體晶圓可設為在矽晶圓的表面形成有矽磊晶層的磊晶矽晶圓，此時，在上述第1步驟中上述改質層形成於上述矽磊晶層的表面。
繼而，本發明的半導體磊晶晶圓的特徵在於：具有半導體晶圓；形成於該半導體晶圓的表面，且碳及摻質元素在該半導體晶圓中固溶而成的改質層；以及該改質層上的磊晶層，且上述改質層中的上述碳的濃度分佈的半峰全幅值及上述摻質元素的濃度分佈的半峰全幅值均為100nm以下；上述磊晶層中的上述摻質元素的濃度低於上述改質層中的上述摻質元素的峰值濃度。
此處，上述摻質元素可設為選自由硼、磷、砷及銻所組成的組群的1種或2種以上元素。
此處，上述半導體晶圓可設為矽晶圓。
另外，上述半導體晶圓可設為在矽晶圓的表面形成有矽磊晶層的磊晶矽晶圓，此時，上述改質層位於上述矽磊晶層的表面。
而且，較佳為上述改質層中的上述碳及上述摻質元素的濃度分佈的峰值位於距離上述半導體晶圓的表面的深度為150nm以下的範圍內，並且較佳為碳的峰值濃度為1×1015 atoms/cm3 以 上，亦較佳為摻質元素的峰值濃度為1×1015 atoms/cm3 以上。
並且，本發明的固體攝影元件的製造方法的特徵在於：在位於藉由上述任一種製造方法而製造的磊晶晶圓或上述任一種磊晶晶圓的表面的磊晶層上，形成固體攝影元件。
根據本發明，由於對半導體晶圓照射團簇離子，而在該半導體晶圓的表面形成將作為上述團簇離子的構成元素的碳及摻質元素固溶的改質層，因此可獲得能藉由該改質層發揮出更高的吸除能力而抑制金屬污染的半導體磊晶晶圓，並且可由該半導體磊晶晶圓形成高品質的固體攝影元件。
10‧‧‧半導體晶圓
10A‧‧‧半導體晶圓的表面
12‧‧‧主體半導體晶圓
14‧‧‧第1磊晶層
16‧‧‧團簇離子
18‧‧‧改質層
20‧‧‧(第2)磊晶層
100‧‧‧半導體磊晶晶圓
200‧‧‧半導體磊晶晶圓
圖1(A)~圖1(D)是說明本發明的一個實施形態的半導體磊晶晶圓100的製造方法的模式剖面圖。
圖2(A)~圖2(E)是說明本發明的其他實施形態的半導體磊晶晶圓200的製造方法的模式剖面圖。
圖3(A)是說明照射團簇離子時的照射機制的示意圖，圖3(B)是說明注入單體離子時的注入機制的示意圖。
圖4(A)~圖4(B)是藉由照射團簇離子的參考例1、參考例2中的二次離子質譜法(Secondary Ion Mass Spectrometry，SIMS)測定而得的構成元素的濃度分佈，圖4(A)表示參考例1，圖4(B)表示參考例2。
圖5(A)~圖5(B)是藉由照射單體離子的參考例3、參考例4中的SIMS測定而得的構成元素的濃度分佈，圖5(A)表示參考例3，圖5(B)表示參考例4。
圖6(A)~圖6(B)是藉由照射團簇離子的實施例1、實施例2中的SIMS測定而得的構成元素的濃度分佈，圖6(A)表示實施例1，圖6(B)表示實施例2。
圖7(A)~圖7(C)是藉由照射單體離子的比較例1~比較例3中的SIMS測定而得的構成元素的濃度分佈，圖7(A)表示比較例1，圖7(B)表示比較例2，圖7(C)表示比較例3。
以下，一邊參照圖式一邊對本發明的實施形態進行詳細地說明。另外，對於相同的構成要素，原則上給予相同的參照編號，而省略說明。另外，圖1(A)~圖1(D)及圖2(A)~圖2(E)中，為了方便說明，與實際的厚度的比例不同，對於半導體晶圓10，誇大表示第1磊晶層14及第2磊晶層20的厚度。
(半導體磊晶晶圓的製造方法)
將本發明的第1實施形態的半導體磊晶晶圓100的製造方法表示於圖1(A)~圖1(D)。首先進行第1步驟(圖1(A)、圖1(B))：對半導體晶圓10的表面10A照射團簇離子16，而在半導體晶圓10的表面10A上，形成使作為該團簇離子16的構成元素的碳及摻質元素固溶的改質層18。繼而進行第2步驟(圖1(D))：藉由SC-1清洗或氫氟酸(HF)清洗等眾所周知的清洗方 法清洗半導體晶圓10後，在半導體晶圓10的改質層18上，形成上述摻質元素濃度低於改質層18中的上述摻質元素的峰值濃度的磊晶層20。圖1(D)是該製造方法的結果所得的半導體磊晶晶圓100的示意剖面圖。
作為半導體晶圓10，例如可列舉：包含矽、化合物半導體(GaAs、GaN、SiC)，且表面不具有磊晶層的主體(bulk)單晶晶圓。在製造背面照射型固體攝影元件時，通常使用主體單晶矽晶圓。另外，半導體晶圓10可使用藉由線鋸機等將藉由丘克拉斯基法(Czochralski Method，CZ法)或懸浮區熔法(Floating Zone Method，FZ法)而育成的單晶矽錠切片而成者。另外，為了獲得更高的吸除能力，而可添加碳及/或氮。另外，亦可添加任意的雜質而製成n型或p型。圖1(A)~圖1(D)所示的第1實施形態是使用表面不具有磊晶層的主體半導體晶圓12作為半導體晶圓10的例子。
另外，作為半導體晶圓10，亦可列舉：如圖2(A)所示般在主體半導體晶圓12表面形成有半導體磊晶層(第1磊晶層)14的磊晶半導體晶圓。例如為在主體單晶矽晶圓的表面形成有矽磊晶層的磊晶矽晶圓。矽磊晶層可藉由化學氣相沈積(Chemical Vapor Deposition，CVD)法在通常的條件下形成。第1磊晶層14較佳為厚度設為0.1μm~10μm的範圍內，更佳為設為0.2μm~5μm的範圍內。
作為該例，本發明的第2實施形態的半導體磊晶晶圓 200的製造方法如圖2(A)~圖2(E)所示般，首先進行第1步驟(圖2(A)~圖2(C))：對在主體半導體晶圓12的表面(至少單面)形成有第1磊晶層14的半導體晶圓10的表面10A照射團簇離子16，而在半導體晶圓的表面10A(本實施形態中為第1磊晶層14的表面)，形成使作為團簇離子16的構成元素的碳及摻質元素固溶的改質層18。繼而進行第2步驟(圖2(E))：藉由任意的方法清洗半導體晶圓10後，在半導體晶圓10的改質層18上，形成上述摻質元素濃度低於改質層18中的上述摻質元素的峰值濃度的磊晶層20。圖2(E)是該製造方法的結果所得的半導體磊晶晶圓200的示意剖面圖。
此處，本發明的特徵性步驟是如圖1(A)及圖2(B)所示般，對半導體晶圓的表面10A照射團簇離子16，而形成使作為團簇離子16的構成元素的碳及摻質元素固溶的改質層18的步驟。
在一個實施形態中，在第1步驟中，可分別分開照射將包含碳的化合物進行離子化而形成的團簇離子、與將包含摻質元素的化合物進行離子化而形成的團簇離子，而形成使碳及摻質元素固溶的改質層18。此時，就可容易地控制各團簇離子的照射能量及/或摻雜量的方面而言較佳。如後述般，各元素的濃度分佈的峰值位置的控制亦變得相對較容易。
另外，作為其他實施形態，在第1步驟中，亦可照射將包含碳及摻質元素這兩者的化合物進行離子化而成的團簇離子 16，而形成使碳及摻質元素固溶的改質層18。若將此種化合物以團簇離子進行照射，則可藉由1次的照射而使碳及摻質元素這兩者同時在矽晶圓表面附近局部地固溶，並且亦可提高製造效率。
將採用上述第1步驟的技術意義與作用效果一起進行說明。照射團簇離子16的結果所形成的改質層18，是團簇離子16的構成元素(碳及摻質元素)在半導體晶圓的表面的結晶的晶格隙(interstitial)位置或置換位置固溶而局部地存在的區域，發揮出作為吸除部位的作用。其理由推測如下。即，以團簇離子的形態照射的碳及摻質元素，以高密度局部存在於矽單晶的置換位置、晶格隙位置。並且藉由實驗確認到：若將碳及摻質元素固溶直至矽單晶的平衡濃度以上為止，則重金屬的固溶度(過渡金屬的飽和溶解度)大幅增加。即認為，重金屬的固溶度因固溶至平衡濃度以上為止的碳及摻質元素而增加，藉此，對重金屬的擷取率顯著地增加。另外，亦認為是由於藉由碳的吸除作用、與藉由摻質元素的吸除作用的協同效果而使擷取率顯著地增加。
此處，在本發明中，由於照射團簇離子16，因此與注入單體離子的情形相比，可獲得更高的吸除能力，而且亦可省略恢復熱處理。因此，可製造具有更高的吸除能力的半導體磊晶晶圓100、半導體磊晶晶圓200，利用藉由本製造方法而得的半導體磊晶晶圓100、半導體磊晶晶圓200所製造的背面照射型固體攝影元件，與先前相比可期望抑制白點缺陷的產生。
另外，本說明書中所謂「團簇離子」，是指對大量的原 子或分子集合而成為塊的團簇提供正電荷或負電荷而離子化者。團簇是大量(通常為2個~2000個左右)的原子或分子相互鍵結而成的塊狀集團。
本發明者等人認為藉由照射團簇離子而獲得高的吸除能力的作用如以下所述。
在矽晶圓上注入例如碳的單體離子時，如圖3(B)所示般，單體離子彈開構成矽晶圓的矽原子，而被注入至矽晶圓中的特定深度位置。注入深度取決於注入離子的構成元素的種類及離子的加速電壓。此時，矽晶圓的深度方向上的碳的濃度分佈變得相對較寬。在以相同能量同時照射多種離子時，越輕的元素被注入地越深，即，注入至與各元素的質量對應的不同的位置，因此注入元素的濃度分佈變得更寬。另外，在碳的單體離子注入後，以與碳的濃度分佈的峰值位置重疊的方式，注入摻質元素的單體離子時，由於是離子注入，因此亦必需相對較大的加速電壓，因此與碳的濃度分佈同樣，所注入的摻質元素的濃度分佈變得相對較寬。
而且，單體離子通常以150keV~2000keV左右的加速電壓注入，各離子以其能量與矽原子碰撞，因此注入有單體離子的矽晶圓表面部的結晶性發生混亂，然後使在晶圓表面上成長的磊晶層的結晶性混亂。另外，加速電壓越大，則結晶性越混亂。因此，必須以高溫且長時間進行用以使在離子注入後混亂的結晶性恢復的熱處理(恢復熱處理)。
另一方面，在對矽晶圓照射包含例如碳、以及作為摻質元素的例如硼的團簇離子時，如圖3(A)所示般，若團簇離子16照射至矽晶圓後，因其能量會瞬間變為1350℃~1400℃左右的高溫狀態，而將矽熔解。然後，矽急速冷卻，碳及硼在矽晶圓中的表面附近固溶。即，本說明書中的所謂「改質層」，是指所照射的離子的構成元素在半導體晶圓表面的結晶的晶格隙位置或置換位置固溶的層。矽晶圓的深度方向上的碳及硼的濃度分佈取決於團簇離子的加速電壓及團簇尺寸，但與單體離子的情形相比，變得尖銳，所照射的碳及硼局部存在的區域(即改質層)成為厚度大致為500nm以下的區域(例如50nm~400nm左右)。另外，以團簇離子的形態照射的元素在磊晶層20的形成過程中會引起稍微的熱擴散。因此，磊晶層20形成後的碳及硼的濃度分佈，是在這些元素局部存在的峰值的兩側，形成寬的擴散區域。但改質層的厚度不會發生大變化(參照後述的圖6(A)、圖6(B))。其結果可使碳及硼的析出區域為局部且高濃度。另外，由於在矽晶圓的表面附近形成改質層18，因此可進行更臨近吸除(proximity gettering)。其結果認為，與注入單體離子的情形相比，可獲得高的吸除能力。另外，若為團簇離子的形態，則與單體離子注入的情形不同，可同時照射多種離子。
另外，團簇離子16通常以10keV/團簇(Cluster)~100keV/Cluster左右的加速電壓進行照射，但由於團簇為多個原子或分子的集合體，因此可減小每1原子或1分子的能量而植入。因 此，對矽晶圓的結晶所造成的損害小。而且，亦由於如上所述的注入機制的差異，與單體離子注入相比，團簇離子照射不會使矽晶圓10的結晶性混亂。因此，在第1步驟後，可不對矽晶圓10進行恢復熱處理，而將矽晶圓10搬送至磊晶成長裝置中進行第2步驟(圖1(C)、圖2(D))。
團簇離子16根據結合樣式存在多種團簇，例如可藉由如以下的文獻所記載的公知的方法而生成。作為氣體團簇束(Gas Cluster Beam)的生成法，為(1)日本專利特開平9-41138號公報、(2)日本專利特開平4-354865號公報；作為離子束的生成法，為(1)「荷電粒子束工學」：石川順三：ISBN978-4-339-00734-3：科羅娜(CORONA)公司、(2)「電子、離子束工學」：電氣學會：ISBN4-88686-217-9：歐姆公司(Ohmsha)、(3)「團簇離子束基礎與應用」：ISBN4-526-05765-7：日刊工業報社。另外，通常正電荷的團簇離子的產生是使用尼爾森(Nielsen)型離子源或考夫曼(Kaufman)型離子源，負電荷的團簇離子的產生是使用利用體積生成法的大電流負離子源。
以下，對團簇離子的照射條件進行說明。如已述般，所照射的元素為碳及摻質元素。關於碳，晶格位置的碳原子由於共價鍵半徑比矽單晶小，因此形成矽結晶晶格的收縮場，因此吸附晶格隙的雜質的吸除能力高。另外，碳可有效地將鎳、銅吸除。
作為照射元素的摻質元素較佳為選自由硼、磷、砷及銻所組成的組群的1種或2種以上元素。除了碳外，亦使摻質元素 固溶，藉此吸除能力進一步提高。另外，例如摻質元素為硼時，可將Fe、Cu、Cr等吸除等，根據所固溶的摻質元素的種類而可有效地吸除的金屬的種類不同，因此可應對更廣泛的金屬污染。
進行離子化的化合物並無特別限定，作為可離子化的碳源化合物，可使用乙烷、甲烷、二氧化碳(CO2 )、聯苄(C14 H14 )、環己烷(C6 H12 )等，作為可離子化的硼源化合物，可使用二硼烷、十硼烷(B10 H14 )等。例如在將使二苯乙二酮氣體與十硼烷氣體混合而成的氣體作為材料氣體時，可生成使碳、硼及氫集合的氫化合物團簇。
另外，以下例示將包含碳及摻質元素這兩者的化合物進行離子化，而能以團簇離子使用的化合物，但並不限定於此。作為包含碳及硼這兩者的化合物，可使用三甲基硼烷(C3 H9 B)、三乙基硼烷((CH3 CH2 )3 B)、碳硼烷(C2 B10 H)、碳化硼(CBn )(1≦n≦4)等。作為包含碳及磷這兩者的化合物，可使用磷唑(C4 H5 P)、三甲基膦(C3 H9 P)、三苯基膦(C18 H15 P)等。
另外，藉由控制團簇離子的加速電壓及團簇尺寸，而可控制改質層18中的構成元素在深度方向的濃度分佈的峰值的位置。本說明書中所謂「團簇尺寸」，是指構成1個團簇的原子或分子的個數。
在本實施形態的第1步驟中，就獲得高的吸除能力的觀點而言，以改質層18中的構成元素在深度方向的濃度分佈的峰值位於距離半導體晶圓10的表面10A的深度為150nm以下的範圍 內的方式，照射團簇離子16。另外，在本說明書中，「構成元素在深度方向的濃度分佈」並非構成元素的合計，而是指關於各單獨的元素的分佈。
作為為了將峰值位置設定為該深度的範圍內而必需的條件，每1碳原子的加速電壓設為超過0keV/atom且為50keV/atom以下，較佳為設為40keV/atom以下。另外，摻質元素每1原子的加速電壓設為超過0keV/atom且為50keV/atom以下，較佳為設為40keV/atom以下。另外，團簇尺寸設為2個~100個、較佳為設為60個以下、更佳為設為50個以下。
另外，在加速電壓的調整時，通常使用(1)靜電加速、(2)高頻加速這2種方法。作為前者的方法，有將多個電極等間隔地排列，對這些電極間施加相等的電壓，而在軸方向產生等加速電場的方法。作為後者的方法，有一邊使離子成直線狀行進一邊使用高頻進行加速的線形直線加速器(LINAC：Linear Accelerator)法。另外，團簇尺寸的調整可藉由調整自噴嘴噴出的氣體的氣壓及真空容器的壓力、離子化時的對長絲施加的電壓等而進行。另外，團簇尺寸可藉由以下方式求出：藉由利用四極高頻電場的質量分析或時差測距(Time-of-Flight)質量分析求出團簇個數分佈，並取得團簇個數的平均值。
另外，團簇離子的摻雜量可藉由控制離子照射時間而調整。在本實施形態中，為了獲得吸除能力，碳及摻質元素的摻雜量分別較佳為1×1013 atoms/cm2 ~1×1016 atoms/cm2 ，更佳為1×1014 atoms/cm2 ~5×1015 atoms/cm2 。原因是，在摻雜量小於1×1013 atoms/cm2 時，有可能無法充分獲得吸除能力，在摻雜量超過1×1016 atoms/cm2 時，有對磊晶表面造成大的損害的擔憂。
根據本發明，如已述般，無須使用快速熱退火(Rapid Thermal Annealing，RTA)或快速熱氧化(Rapid Thermal Oxidation，RTO)等與磊晶裝置不同的急速升降溫熱處理裝置等進行恢復熱處理。其原因是，在用以形成以下所述的磊晶層20的磊晶裝置內，藉由在磊晶成長之前所進行的氫烘烤處理，而使矽晶圓10的結晶性充分地恢復。氫烘烤處理的通常的條件是：將磊晶成長裝置內設為氫氣環境，在600℃以上、900℃以下的爐內溫度下將矽晶圓10投入至爐內，以1℃/秒以上、15℃/秒以下的升溫速率，升溫至1100℃以上、1200℃以下的溫度範圍，並在該溫度下保持30秒以上、1分鐘以下的時間。該氫烘烤處理原本是用來藉由磊晶層成長前的清洗處理而除去形成於晶圓表面的自然氧化膜者，但可藉由上述條件的氫烘烤而使矽晶圓10的結晶性充分地恢復。
當然在第1步驟後、第2步驟前，可使用與磊晶裝置不同的熱處理裝置進行恢復熱處理(圖1(C)、圖2(D))。該恢復熱處理只要在900℃以上、1200℃以下的溫度下進行10秒以上、1小時以下即可。此處，將熱處理溫度設為900℃以上、1200℃以下的原因是，在熱處理溫度小於900℃時，難以獲得結晶性的恢復效果；另一方面的原因是，若熱處理溫度超過1200℃，則會產生因 高溫下的熱處理引起的滑動，並且對裝置的熱負載變大。另外，將熱處理時間設為10秒以上、1小時以下的原因是，在熱處理時間小於10秒時，難以獲得恢復效果；另一方面的原因是，在熱處理時間超過1小時之時，會招致生產性的降低，並且對裝置的熱負載變大。
此種恢復熱處理例如可使用RTA或RTO等的急速升降溫熱處理裝置、或批次式熱處理裝置(立式熱處理裝置、臥式熱處理裝置)而進行。由於前者是燈照射加熱方式，因此在裝置結構上不適於長時間處理，而適於15分鐘以內的熱處理。另一方面，後者雖然為了使溫度上升至特定溫度而花費時間，但可一次性同時處理多片晶圓。另外，由於是電阻加熱方式，因此可實現長時間的熱處理。所使用的熱處理裝置只要考慮團簇離子16的照射條件而選擇恰當者即可。
在本實施形態的第2步驟中，作為形成於改質層18上的第2磊晶層20，可列舉矽磊晶層，其中所含的摻質元素的濃度低於在改質層18中固溶的摻質元素的峰值濃度。第2磊晶層例如可藉由以下條件形成。將氫氣作為載氣，將二氯矽烷、三氯矽烷等來源氣體導入至腔室內，成長溫度亦因所使用的來源氣體而不同，但可在大致1000℃~1200℃的範圍的溫度下藉由CVD法在半導體晶圓10上進行磊晶成長。第2磊晶層中的摻雜劑濃度可藉由磊晶成長中的摻雜劑氣體的導入量而調整。作為摻雜劑氣體，例如在摻雜硼時，可使用二硼烷氣體(B2 H6 )，在摻雜磷時，可使用 膦(PH3 )。第2磊晶層20較佳為厚度設為1μm~15μm的範圍內。原因是，在厚度小於1μm時，有可能第2磊晶層20的電阻率因來自半導體晶圓10的摻雜劑的外側擴散而變化，另外，在厚度超過15μm時，有對固體攝影元件的分光感度特性產生影響的擔憂。第2磊晶層20成為用以製造背面照射型固體攝影元件的裝置層。
半導體晶圓10/改質層18/第2磊晶層20的導電型的組合並無特別限定，可為p/n/p結構、n/p/n結構、p/p/p結構、n/n/n結構、n/n/p結構、p/p/n結構、p/n/n結構、n/p/p結構的任一種。
另外，在圖2(A)~圖2(E)所示的第2實施形態中，並非對主體半導體晶圓12而是對第1磊晶層14進行團簇離子照射，亦是特徵之一。主體半導體晶圓與磊晶層相比，氧濃度高2位數左右。因此，形成於主體半導體晶圓中的改質層，與形成於磊晶層中的改質層相比，擴散更多的氧，並擷取更多的氧。所擷取的氧在裝置步驟中自擷取位點被再次釋放，而擴散至裝置的活性區域，而形成點缺陷，因此對裝置的電氣特性造成不良影響。因此，對固溶氧濃度低的磊晶層照射團簇離子，而在幾乎可忽視氧擴散的影響的磊晶層上形成吸除層，這在裝置步驟中成為重要的設計條件。
此處，在固體攝影元件製造步驟中，存在藉由研磨或蝕刻處理等除去磊晶晶圓背面側的主體半導體晶圓部分的情況，藉由團簇離子照射而固溶的摻雜劑高濃度層，亦發揮出作為在裝置步驟中進行薄膜化時的研磨終止(stop)層、蝕刻終止層的功能。 摻質元素的峰值位置(植入距離)可藉由改變團簇離子的照射能量(加速電壓)條件而控制。若照射將包含多種元素的化合物進行離子化而成的團簇離子，則各元素所受到的照射能量幾乎相同，因此在欲有目的地改變各元素峰值位置時，例如可藉由調整所使用的各元素尺寸而控制各元素的峰值位置。具體而言，所使用的元素尺寸越大，則濃度峰值越位於表面側，元素尺寸變得越小，則越可使濃度峰值位於較表面側更深的位置。另外，由於因元素尺寸的調整引起的峰值位置的控制寬度相對較窄，因此可藉由以下方式擴大各元素的峰值位置的控制寬度：在不照射將包含多種元素的化合物進行離子化而成的團簇離子的情況下，以各不相同的照射能量分別對各元素進行團簇離子照射。
(半導體磊晶晶圓)
繼而，對藉由上述製造方法而得的半導體磊晶晶圓100、半導體磊晶晶圓200進行說明。第1實施形態的半導體磊晶晶圓100及第2實施形態的半導體磊晶晶圓200如圖1(D)及圖2(E)所示般具有：半導體晶圓10，形成於該半導體晶圓10的表面、且碳及摻質元素在半導體晶圓10中固溶而成的改質層18，以及該改質層18上的磊晶層20。並且特徵是，在任一種情況下，改質層18中的碳的濃度分佈的半峰全幅值W1及摻質元素的濃度分佈的半峰全幅值W2均為100nm以下，且磊晶層20中的上述摻質元素的濃度低於改質層18中的上述摻質元素的峰值濃度。
即，根據本發明的製造方法，與單體離子注入相比，可 使構成團簇離子的元素的析出區域局部化且高濃度化，因此可將上述半峰全幅值W1、半峰全幅值W2均設為100nm以下。作為半峰全幅值的下限，可設定為10nm。另外，在本說明書中，「碳的濃度分佈」及「摻質元素的濃度分佈」均是藉由二次離子質譜法(SIMS：Secondary Ion Mass Spectrometry)而測定的深度方向的各元素的濃度分佈。另外，「濃度分佈的半峰全幅值」是以如下方式設定半峰全幅值，即是考慮到測定精度，在磊晶層的厚度超過1μm時，在將磊晶層薄膜化為1μm的狀態下，藉由SIMS而測定特定元素的濃度分佈時的半峰全幅值。
半導體磊晶晶圓100、半導體磊晶晶圓200中，改質層18中的摻質元素的峰值濃度均高於第2磊晶層20的摻質元素的濃度，因此可在改質層18中將第2磊晶層20中的雜質元素吸除(在濃度高時進行吸除)。另外，由於在半導體磊晶晶圓200中存在低氧濃度且無缺陷的第1磊晶層14，因此可抑制氧擴散至第2磊晶層20中。因此，在第2磊晶層20中，可抑制因由結晶引起之微粒(Crystal Originated Particles，COP)等的結晶引起的磊晶缺陷的產生。
作為固溶的摻質元素，如已述般，較佳為選自由硼、磷、砷及銻所組成的組群的1種或2種以上元素。
就獲得更高的吸除能力的觀點而言，半導體磊晶晶圓100、半導體磊晶晶圓200均較佳為改質層18中的碳及摻質元素的濃度分佈的峰值位於距離半導體晶圓10的表面的深度為150 nm以下的範圍內。碳的濃度分佈的峰值濃度較佳為1×1015 atoms/cm3 以上，更佳為1×1017 atoms/cm3 ~1×1022 atoms/cm3 的範圍內，尤佳為1×1019 atoms/cm3 ~1×1021 atoms/cm3 的範圍內。另外，在使用硼或磷作為摻質元素時，濃度分佈的峰值濃度較佳為1×1015 atoms/cm3 以上，更佳為1×1017 atoms/cm3 ~1×1022 atoms/cm3 的範圍內，尤佳為1×1019 atoms/cm3 ~1×1021 atoms/cm3 的範圍內。
另外，改質層18的深度方向上的厚度可設為大致30nm~400nm的範圍內。
磊晶層20中的摻質元素的濃度較佳為1.0×1015 atoms/cm3 ~1.0×1022 atoms/cm3 ，更佳為1.0×1017 atoms/cm3 ~1.0×1021 atoms/cm3 。
根據本實施形態的半導體磊晶晶圓100、半導體磊晶晶圓200，藉由發揮出比先前高的吸除能力，而可進一步抑制金屬污染。
(固體攝影元件的製造方法)
本發明的實施形態的固體攝影元件的製造方法的特徵是：在位於藉由上述製造方法而製造的磊晶晶圓或上述磊晶晶圓、即半導體磊晶晶圓100、半導體磊晶晶圓200的表面的磊晶層20上，形成固體攝影元件。藉由該製造方法而得的固體攝影元件，與先前相比可降低在製造步驟的各處理中所產生的重金屬污染的影響，並且可充分地抑制白點缺陷的產生。
[實施例]
(參考實驗例)
首先，為了使團簇離子照射與單體離子注入的差異明瞭，而進行以下的實驗。
(參考例1)
準備由CZ單晶矽錠而得的n型矽晶圓(直徑：300mm、厚度：725μm、摻雜劑：磷、摻雜劑濃度：5×1014 atoms/cm3 )。繼而使用團簇離子產生裝置(日新離子機器(NISSIN ION EQUIPMENT)公司製造、型號：CLARIS)，將三甲基膦(C3 H9 P)進行離子化，並在碳的摻雜量為5.0×1014 atoms/cm2 、磷的摻雜量為1.7×1014 atoms/cm2 、每1碳原子的加速電壓為12.8keV/atom、每1磷原子的加速電壓為32keV/atom的條件下，對矽晶圓進行照射。
(參考例2)
對與參考例1相同的矽晶圓，將三甲基硼烷(C3 H9 B)作為材料氣體來代替三甲基膦而生成團簇離子，硼的摻雜量為1.7×1014 atoms/cm2 ，將每1硼原子的加速電壓設為14.5keV/atom，除此以外，以與參考例1相同的條件，對矽晶圓進行照射。
(參考例3)
對與參考例1相同的矽晶圓，將CO2 作為材料氣體而生成碳的單體離子來代替團簇離子照射，並在摻雜量為5.0×1014 atoms/cm2 、加速電壓為80keV/atom的條件下，注入至矽晶圓。 然後，將膦(PH3 )作為材料氣體，而生成磷的單體離子，在摻雜量為1.7×1014 atoms/cm2 、加速電壓為80keV/atom的條件下，注入至矽晶圓。
(參考例4)
對與參考例1相同的矽晶圓，將CO2 作為材料氣體而生成碳的單體離子來代替團簇離子照射，在摻雜量為5.0×1014 atoms/cm2 、加速電壓為80keV/atom的條件下，注入至矽晶圓。然後，將氟化硼(BF2 )作為材料氣體，而生成硼的單體離子，在摻雜量為1.7×1014 atoms/cm2 、加速電壓為80keV/atom的條件下，注入至矽晶圓。
(SIMS測定結果)
對上述參考例1~參考例4中所製作的樣品，藉由二次離子質譜(SIMS)進行測定，而獲得圖4(A)、圖4(B)及圖5(A)、圖5(B)所示的碳及摻質元素的濃度分佈。另外，橫軸的深度是將矽晶圓的表面設為0。根據圖4(A)、圖4(B)及圖5(A)、圖5(B)可明白，在進行團簇離子照射的參考例1、參考例2中，碳濃度分佈及摻質元素(磷、硼)濃度分佈均尖銳，但在進行單體離子注入的參考例3、參考例4中，碳濃度分佈及摻質元素濃度分佈寬。另外，與參考例3、參考例4相比，參考例1、參考例2中，碳及摻質元素的濃度分佈的峰值濃度均高，且較峰值位置而位於半導體晶圓表面附近。據此推測，在磊晶層形成後，各元素的濃度分佈的傾向亦變得相同。
(實驗例)
(實施例1)
準備由CZ單晶矽錠而得的n型矽晶圓(厚度：725μm、摻雜劑種類：磷、摻雜劑濃度：1×1015 atoms/cm3 )。繼而，使用團簇離子產生裝置(日新離子機器公司製造、型號：CLARIS)，生成三甲基膦(C3 H9 P)的團簇離子，在碳的摻雜量為5.0×1014 atoms/cm2 、磷的摻雜量為1.7×1014 atoms/cm2 、每1碳原子的加速電壓為12.8keV/atom、每1硼原子的加速電壓為12.8keV/atom的照射條件下，對矽晶圓進行照射。然後，將矽晶圓進行HF清洗處理後，搬送至單片式磊晶成長裝置(應用材料(Applied Materials)公司製造)內，在裝置內在1120℃的溫度下實施30秒的氫烘烤處理後，將氫氣作為載氣，將三氯矽烷作為來源氣體，將膦(PH3 )作為摻雜劑氣體，在1000℃~1150℃下，藉由CVD法，在矽晶圓上使矽的磊晶層(厚度：6μm、摻雜劑種類：磷、摻雜劑濃度：5×1015 atoms/cm3 )進行磊晶成長，而製作根據本發明的矽磊晶晶圓。
(實施例2)
對與實施例1相同的矽晶圓，將三甲基硼烷(C3 H9 B)作為材料氣體來代替三甲基膦而生成團簇離子，硼的摻雜量為1.7×1014 atoms/cm2 ，將每1硼原子的加速電壓設為14.5keV/atom，進而製成磊晶層(摻雜劑種類：硼、摻雜劑濃度：5×1015 atoms/cm3 )，除此以外，以與實施例1相同的條件，製作根據本發明的矽磊晶晶圓。
(比較例1)
對與實施例1相同的矽晶圓，將CO2 作為材料氣體而生成碳的單體離子來代替團簇離子照射，在摻雜量為5.0×1014 atoms/cm2 、加速電壓為80keV/atom的條件下，注入至矽晶圓。然後，將膦(PH3 )作為材料氣體，而生成磷的單體離子，在摻雜量為1.7×1014 atoms/cm2 、加速電壓為80keV/atom的條件下，注入至矽晶圓，除此以外，以與實施例1相同的條件，製作比較例的矽磊晶晶圓。
(比較例2)
對與實施例1相同的矽晶圓，將CO2 作為材料氣體而生成碳的單體離子來代替團簇離子照射，在摻雜量為5.0×1014 atoms/cm2 、加速電壓為80keV/atom的條件下，注入至矽晶圓。然後，將氟化硼(BF2 )作為材料氣體，而生成硼的單體離子，在摻雜量為1.7×1014 atoms/cm2 、加速電壓為80keV/atom的條件下，注入至矽晶圓，除此以外，以與實施例1相同的條件，製作比較例的矽磊晶晶圓。
(比較例3)
對與實施例1相同的矽晶圓，將CO2 作為材料氣體而生成碳的單體離子來代替團簇離子照射，在摻雜量為5.0×1014 atoms/cm2 、加速電壓為80keV/atom的條件下，注入至矽晶圓，除此以外，以與實施例1相同的條件，製作比較例的矽磊晶晶圓。
(評價方法及評價結果)
(1)SIMS測定
對所製作的各樣品進行SIMS測定，而獲得圖6(A)、圖6(B)及圖7(A)、圖7(B)、圖7(C)所示的碳及摻質元素的濃度分佈。但是在圖7(C)中，由於未注入摻質元素，因此僅為碳的濃度分佈。另外，橫軸的深度是將磊晶層的表面設為0。另外，對所製作的各樣品，在將磊晶層薄膜化至1μm後進行SIMS測定。按照以下評價基準，分別將此時所得的碳及摻質元素的濃度分佈的半峰全幅值、峰值濃度、及峰值位置(距離除去磊晶層的矽晶圓表面的峰值深度)進行分類而表示於表1。
半峰全幅值
◎：100nm以下
○：超過100nm~125nm以下
△：超過125nm
峰值位置
◎：125nm以下
○：超過125nm~150nm以下
△：超過150nm
峰值濃度
◎：5.0×1019 atoms/cm3 以上
○：2.0×1019 atoms/cm3 以上~小於5.0×1019 atoms/cm3
△：小於2.0×1019 atoms/cm3
(2)吸除能力評價
藉由Ni污染液(1.0×1014 atoms/cm2 )及Cu污染液(1.0×1014 atoms/cm2 )使用旋塗污染法故意污染所製作的各樣品的磊晶層表面，繼而實施1000℃、1小時的擴散熱處理。然後，藉由進行SIMS測定而評價吸除性能。將Ni及Cu的擷取量(SIMS分佈的積分值)按以下方式分別進行分類，而作為評價基準。將評價結果表示於表1。
◎：7.5×1013 atoms/cm2 以上~小於1×1014 atoms/cm2
○：5.0×1013 atoms/cm2 以上~小於7.5×1013 atoms/cm2
△：小於5.0×1013 atoms/cm2
(評價結果的考察)
若將圖6(A)、圖6(B)、與圖7(A)、圖7(B)、圖7(C)進行比較，則可知，藉由團簇離子照射，而在實施例1、實施例2中形成碳及摻質元素局部且高濃度地固溶的改質層。並且，如表1所示般可知，在實施例1、實施例2中，由於碳及摻質元素的濃度分佈的半峰全幅值均為100nm以下，因此對Ni及Cu這兩者，發揮出較比較例1~比較例3優異的吸除能力。
根據圖6(A)、圖6(B)、圖7(A)、圖7(B)可明白，在任一改質層內，觀察到比磊晶層的摻雜劑濃度(實施例1及比較例1為磷、實施例2及比較例2為硼)高的峰值濃度。
[產業上之可利用性]
根據本發明，可獲得能藉由發揮出更高的吸除能力而抑制金屬污染的半導體磊晶晶圓，且可由該半導體磊晶晶圓形成高 品質的固體攝影元件。
10‧‧‧半導體晶圓
10A‧‧‧半導體晶圓的表面
12‧‧‧主體半導體晶圓
16‧‧‧團簇離子
18‧‧‧改質層
20‧‧‧(第2)磊晶層
100‧‧‧半導體磊晶晶圓

Claims (14)

  1. 一種半導體磊晶晶圓的製造方法，其特徵在於包括：第1步驟，其對半導體晶圓的表面照射團簇離子，而在上述半導體晶圓表面形成使作為上述團簇離子的構成元素的碳及摻質元素固溶的改質層；第2步驟，其在上述半導體晶圓的上述改質層上，形成上述摻質元素的濃度低於上述改質層中的上述摻質元素的峰值濃度的磊晶層，而獲得上述第2步驟後的改質層中上述構成元素的深度方向的濃度分佈的半峰全幅值為100nm以下的半導體磊晶晶圓。
  2. 如申請專利範圍第1項所述之半導體磊晶晶圓的製造方法，其中上述團簇離子是將包含上述碳及上述摻質元素這兩者的化合物進行離子化而成。
  3. 如申請專利範圍第1項或第2項所述之半導體磊晶晶圓的製造方法，其中上述摻質元素為選自由硼、磷、砷及銻所組成的組群的1種或2種以上元素。
  4. 如申請專利範圍第1項或第2項所述之半導體磊晶晶圓的製造方法，其中上述半導體晶圓為矽晶圓。
  5. 如申請專利範圍第1項或第2項所述之半導體磊晶晶圓的製造方法，其中上述半導體晶圓為在矽晶圓的表面形成有矽磊晶層的磊晶矽晶圓，在上述第1步驟中上述改質層形成於上述矽磊晶層的表面。
  6. 如申請專利範圍第1項或第2項所述之半導體磊晶晶圓的 製造方法，其中在上述第1步驟後、上述第2步驟前進一步包括如下步驟：對上述半導體晶圓進行用以結晶性恢復的熱處理。
  7. 一種半導體磊晶晶圓，其特徵在於：具有半導體晶圓；形成於上述半導體晶圓的表面，且碳及摻質元素在上述半導體晶圓中固溶而成的改質層；以及上述改質層上的磊晶層，且上述改質層中的上述碳的濃度分佈的半峰全幅值及上述摻質元素的濃度分佈的半峰全幅值均為100nm以下；上述磊晶層中的上述摻質元素的濃度低於上述改質層中的上述摻質元素的峰值濃度。
  8. 如申請專利範圍第7項所述之半導體磊晶晶圓，其中上述摻質元素為選自由硼、磷、砷及銻所組成的組群的1種或2種以上元素。
  9. 如申請專利範圍第7項或第8項所述之半導體磊晶晶圓，其中上述半導體晶圓為矽晶圓。
  10. 如申請專利範圍第7項或第8項所述之半導體磊晶晶圓，其中上述半導體晶圓為在矽晶圓的表面形成有矽磊晶層的磊晶矽晶圓，上述改質層位於上述矽磊晶層的表面。
  11. 如申請專利範圍第7項或第8項所述之半導體磊晶晶圓，其中上述改質層中的上述碳及上述摻質元素的濃度分佈的峰值位於距離上述半導體晶圓的表面的深度為150nm以下的範圍內。
  12. 如申請專利範圍第7項或第8項所述之半導體磊晶晶圓，其中上述改質層中的上述碳的濃度分佈的峰值濃度為1×1015 atoms/cm3 以上。
  13. 如申請專利範圍第7項或第8項所述之半導體磊晶晶圓，其中上述改質層中的上述摻質元素的濃度分佈的峰值濃度為1×1015 atoms/cm3 以上。
  14. 一種固體攝影元件的製造方法，其特徵在於：在位於藉由如申請專利範圍第1項或第2項所述之製造方法而製造的磊晶晶圓或如申請專利範圍第7項或第8項所述之磊晶晶圓的表面的磊晶層上，形成固體攝影元件。
TW102141071A 2012-11-13 2013-11-12 半導體磊晶晶圓的製造方法、半導體磊晶晶圓及固體攝影元件的製造方法 TWI514558B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012249731A JP5799936B2 (ja) 2012-11-13 2012-11-13 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Publications (2)

Publication Number Publication Date
TW201423969A TW201423969A (zh) 2014-06-16
TWI514558B true TWI514558B (zh) 2015-12-21

Family

ID=50730855

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102141071A TWI514558B (zh) 2012-11-13 2013-11-12 半導體磊晶晶圓的製造方法、半導體磊晶晶圓及固體攝影元件的製造方法

Country Status (7)

Country Link
US (3) US20160181311A1 (zh)
JP (1) JP5799936B2 (zh)
KR (1) KR101669603B1 (zh)
CN (1) CN104781919B (zh)
DE (1) DE112013005401T5 (zh)
TW (1) TWI514558B (zh)
WO (1) WO2014076921A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6119637B2 (ja) * 2014-02-26 2017-04-26 信越半導体株式会社 アニール基板の製造方法、及び半導体装置の製造方法
JP6539959B2 (ja) * 2014-08-28 2019-07-10 株式会社Sumco エピタキシャルシリコンウェーハおよびその製造方法、ならびに、固体撮像素子の製造方法
JP6137165B2 (ja) 2014-12-25 2017-05-31 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6354993B2 (ja) * 2015-04-03 2018-07-11 信越半導体株式会社 シリコンウェーハ及びシリコンウェーハの製造方法
US10026843B2 (en) * 2015-11-30 2018-07-17 Taiwan Semiconductor Manufacturing Co., Ltd. Fin structure of semiconductor device, manufacturing method thereof, and manufacturing method of active region of semiconductor device
JP6459948B2 (ja) * 2015-12-15 2019-01-30 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6759626B2 (ja) * 2016-02-25 2020-09-23 株式会社Sumco エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP2017201647A (ja) * 2016-05-02 2017-11-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6737066B2 (ja) * 2016-08-22 2020-08-05 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、及び固体撮像素子の製造方法
JP6327393B1 (ja) * 2017-02-28 2018-05-23 株式会社Sumco エピタキシャルシリコンウェーハの不純物ゲッタリング能力の評価方法及びエピタキシャルシリコンウェーハ
JP6787268B2 (ja) * 2017-07-20 2020-11-18 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法、ならびに固体撮像素子の製造方法
JP2019080008A (ja) * 2017-10-26 2019-05-23 信越半導体株式会社 基板の熱処理方法
JP6801682B2 (ja) * 2018-02-27 2020-12-16 株式会社Sumco 半導体エピタキシャルウェーハの製造方法及び半導体デバイスの製造方法
JP6930459B2 (ja) * 2018-03-01 2021-09-01 株式会社Sumco 半導体エピタキシャルウェーハの製造方法
KR102261633B1 (ko) * 2019-02-01 2021-06-04 에스케이실트론 주식회사 에피택셜웨이퍼의 금속오염분석방법
JP6988843B2 (ja) * 2019-02-22 2022-01-05 株式会社Sumco 半導体エピタキシャルウェーハ及びその製造方法
JP7259791B2 (ja) * 2020-03-25 2023-04-18 株式会社Sumco シリコンウェーハへのクラスターイオン注入による白傷欠陥低減効果の評価方法及びエピタキシャルシリコンウェーハの製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5734195A (en) * 1993-03-30 1998-03-31 Sony Corporation Semiconductor wafer for epitaxially grown devices having a sub-surface getter region
TW200816255A (en) * 2006-06-13 2008-04-01 Semequip Inc Ion beam apparatus for ion implantation
TW201013753A (en) * 2008-08-06 2010-04-01 Sumco Corp Epitaxy silicon wafer and fabricating method thereof
JP2012059849A (ja) * 2010-09-08 2012-03-22 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハおよびシリコンエピタキシャルウェーハの製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4016371B2 (ja) * 1999-11-10 2007-12-05 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP2006193800A (ja) 2005-01-14 2006-07-27 Canon Inc 硬質炭素膜の成膜方法及び成膜装置
KR100654354B1 (ko) 2005-07-25 2006-12-08 삼성전자주식회사 게더링 기능을 가지는 저결함 에피택셜 반도체 기판, 이를이용한 이미지 센서 및 이의 제조 방법
KR101455564B1 (ko) * 2005-12-09 2014-10-27 세미이큅, 인코포레이티드 탄소 클러스터의 주입에 의한 반도체 디바이스의 제조를 위한 시스템 및 방법
JP2008311418A (ja) * 2007-06-14 2008-12-25 Shin Etsu Handotai Co Ltd エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
JP5099023B2 (ja) 2009-01-27 2012-12-12 信越半導体株式会社 エピタキシャルウエーハの製造方法及び固体撮像素子の製造方法
JP2011151318A (ja) * 2010-01-25 2011-08-04 Renesas Electronics Corp 半導体装置およびその製造方法
FR2961013B1 (fr) * 2010-06-03 2013-05-17 Commissariat Energie Atomique Procede pour eliminer des impuretes residuelles extrinseques dans un substrat en zno ou en znmgo de type n, et pour realiser un dopage de type p de ce substrat.
JP2011253983A (ja) * 2010-06-03 2011-12-15 Disco Abrasive Syst Ltd シリコンウェーハへのゲッタリング層付与方法
US9263271B2 (en) * 2012-10-25 2016-02-16 Infineon Technologies Ag Method for processing a semiconductor carrier, a semiconductor chip arrangement and a method for manufacturing a semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5734195A (en) * 1993-03-30 1998-03-31 Sony Corporation Semiconductor wafer for epitaxially grown devices having a sub-surface getter region
TW200816255A (en) * 2006-06-13 2008-04-01 Semequip Inc Ion beam apparatus for ion implantation
TW201013753A (en) * 2008-08-06 2010-04-01 Sumco Corp Epitaxy silicon wafer and fabricating method thereof
JP2012059849A (ja) * 2010-09-08 2012-03-22 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハおよびシリコンエピタキシャルウェーハの製造方法

Also Published As

Publication number Publication date
TW201423969A (zh) 2014-06-16
JP2014099482A (ja) 2014-05-29
WO2014076921A1 (ja) 2014-05-22
US20240282801A1 (en) 2024-08-22
JP5799936B2 (ja) 2015-10-28
CN104781919B (zh) 2018-03-27
DE112013005401T5 (de) 2015-07-30
KR20150066597A (ko) 2015-06-16
US20200127043A1 (en) 2020-04-23
KR101669603B1 (ko) 2016-10-26
CN104781919A (zh) 2015-07-15
US20160181311A1 (en) 2016-06-23

Similar Documents

Publication Publication Date Title
TWI514558B (zh) 半導體磊晶晶圓的製造方法、半導體磊晶晶圓及固體攝影元件的製造方法
KR101837454B1 (ko) 반도체 에피텍셜 웨이퍼의 제조 방법, 반도체 에피텍셜 웨이퍼, 및 고체 촬상 소자의 제조 방법
CN107452603B (zh) 半导体外延晶片的制造方法、半导体外延晶片、以及固体摄像元件的制造方法
TWI515774B (zh) 半導體磊晶晶圓的製造方法、半導體磊晶晶圓及固 體攝影元件的製造方法
JP6107068B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
TWI611482B (zh) 半導體磊晶晶圓的製造方法及固體攝像元件的製造方法
KR20200044930A (ko) 에피택셜 실리콘 웨이퍼의 제조 방법, 에피택셜 실리콘 웨이퍼, 및 고체 촬상 소자의 제조 방법
JP6535432B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6280301B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6289805B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6278592B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017175145A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6361779B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6318728B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017175143A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017183736A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法