TWI567791B - A semiconductor epitaxial wafer and a method for manufacturing the same, and a method for manufacturing the solid-state photographic element - Google Patents

A semiconductor epitaxial wafer and a method for manufacturing the same, and a method for manufacturing the solid-state photographic element Download PDF

Info

Publication number
TWI567791B
TWI567791B TW104125317A TW104125317A TWI567791B TW I567791 B TWI567791 B TW I567791B TW 104125317 A TW104125317 A TW 104125317A TW 104125317 A TW104125317 A TW 104125317A TW I567791 B TWI567791 B TW I567791B
Authority
TW
Taiwan
Prior art keywords
wafer
semiconductor
epitaxial
hydrogen
epitaxial layer
Prior art date
Application number
TW104125317A
Other languages
English (en)
Other versions
TW201620012A (zh
Inventor
Ryosuke Okuyama
Takeshi Kadono
Kazunari Kurita
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of TW201620012A publication Critical patent/TW201620012A/zh
Application granted granted Critical
Publication of TWI567791B publication Critical patent/TWI567791B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26566—Bombardment with radiation with high-energy radiation producing ion implantation of a cluster, e.g. using a gas cluster ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table
    • H01L31/0288—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1864—Annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Description

半導體磊晶晶圓及其製造方法以及固態攝影元件的製造方法
本發明是有關於一種半導體磊晶晶圓及其製造方法以及固態攝影元件的製造方法。
在半導體晶圓上形成磊晶層而成的半導體磊晶晶圓是用作金屬氧化物半導體場效電晶體（Metal-Oxide-SemiconductorField-Effect Transistor，MOSFET）、動態隨機存取記憶體（DynamicRandom Access Memory，DRAM）、功率電晶體（power transistor）以及背面照射型固態攝影元件等各種半導體器件的器件基板。
例如背面照射型固態攝影元件藉由將配線層等配置於較感測器部更下層的位置，而使來自外部的光直接引入至感測器，即使在暗處等亦可拍攝更鮮明的圖像或動畫，因此近年來，被廣泛用於數位視訊攝影機或智慧型手機等行動電話。
近年來，半導體器件的微細化及高性能化日益發展，為了使器件特性高品質化，業界期望用作器件基板的半導體磊晶晶圓的高品質化。為了進一步改善器件特性，已開發出藉由氧析出熱處理的結晶品質改善技術、用以防止磊晶成長時的重金屬污染的除氣（gettering）技術等。
例如在專利文獻1中，揭示有如下磊晶晶圓的製造方法：在矽基板上實施氧析出熱處理，其後，形成磊晶層而製造磊晶晶圓時，對所述氧析出熱處理的條件進行控制，從而製造所述磊晶層形成之後的漏電流的值為1.5E－10 A以下的磊晶晶圓。
又，關於除氣技術，本申請案申請人已在專利文獻2中提出有如下矽晶圓：所述矽晶圓包括形成於自形成器件的表面起1 μm以上且10 μm以下的深度的污染保護層，且是導入劑量為1×1013 /cm2 以上且3×1014 /cm2 以下的非金屬離子而成。 [現有技術文獻] [專利文獻]
[專利文獻1]日本專利特開2013-197373號公報 [專利文獻2]日本專利特開2010-287855號公報
[發明所欲解決之課題]
如專利文獻1及專利文獻2所記載，業界一直在進行使半導體磊晶晶圓高品質化的各種嘗試。然而，迄今為止，雖然關於磊晶層表層部的表面凹坑（pit）等的結晶性已嘗試各種改善，但關於磊晶層內部的結晶性則被認為充分高，而未提出有任何提高磊晶層內部的結晶性自身的技術方案。只要可進一步提高磊晶層內部的結晶性，即可有望提高器件特性。 [解決課題之手段]
因此，本發明鑒於所述課題，目的在於提供一種包含具備更高的結晶性的磊晶層的半導體磊晶晶圓及其製造方法。
本發明者等人為了解決所述課題而潛心研究，著眼於使氫濃度分佈的峰值存在於半導體磊晶晶圓中的半導體晶圓的形成有磊晶層之側的表層部。此處，眾所周知，即使將作為輕元素的氫離子注入至半導體晶圓，藉由磊晶層形成時的熱處理，氫亦會產生擴散。因此，在此之前並未考慮到氫有助於利用半導體磊晶晶圓而製作的半導體器件的器件品質的提高。實際上，即使對在通常的條件下對半導體晶圓進行氫離子注入、接著在所述半導體晶圓的表面上形成磊晶層的半導體磊晶晶圓的氫濃度進行觀察，所觀察到的氫濃度亦未達到藉由二次離子質譜法（Secondary Ion mass Spectrometry，SIMS）而進行的檢測界限，其效果亦未知。迄今為止，並不存在關於在半導體晶圓的形成有磊晶層之側的表層部超出SIMS分析的檢測界限而存在的氫濃度峰值及其行為的公知文獻。然而，根據本發明者等人的實驗結果已判明，在氫濃度分佈的峰值存在於半導體晶圓的形成有磊晶層之側的表層部的半導體磊晶晶圓中，磊晶層的結晶性明確得到提高。因此本發明者等人認識到半導體晶圓表層部的氫有助於提高磊晶層的結晶性，從而完成本發明。又，本發明者等人已開發出適合製造所述半導體磊晶晶圓的方法。 即，本發明的主旨構成如下。
本發明的半導體磊晶晶圓是在半導體晶圓的表面上形成有磊晶層，所述半導體磊晶晶圓的特徵在於：在所述半導體晶圓的形成有所述磊晶層之側的表層部，存在藉由SIMS分析而檢測出的氫濃度分佈的峰值。
此處，較佳為，所述氫濃度分佈的峰值位於自所述半導體晶圓的所述表面起至厚度方向上的深度150 nm為止的範圍內。又，較佳為，所述氫濃度分佈的峰值濃度為1.0×1017 個原子/立方厘米（atoms/cm3 ）以上。
又，較佳為，所述半導體晶圓在所述表層部具有碳經固溶而成的改質層，所述改質層中所述半導體晶圓的厚度方向上的碳濃度分佈的峰值的半值寬為100 nm以下。
此時，更佳為，所述碳濃度分佈的峰值位於自所述半導體晶圓的所述表面起至所述厚度方向上的深度150 nm為止的範圍內。
又，較佳為，所述半導體晶圓為矽晶圓。
又，所述半導體磊晶晶圓的製造方法的特徵在於包括：第1步驟，對半導體晶圓的表面照射含有氫作為構成元素的簇離子（cluster ion）；以及第2步驟，在所述第1步驟之後，在所述半導體晶圓的表面上形成磊晶層；且在所述第1步驟中，將所述簇離子的射束電流值設為50 μA以上。
此處，較佳為，在所述第1步驟中，將所述射束電流值設為5000 μA以下。
又，較佳為，所述簇離子更包括碳作為構成元素。
此處，較佳為，所述半導體晶圓為矽晶圓。
又，本發明的固態攝影元件的製造方法的特徵在於：在所述任一半導體磊晶晶圓或藉由所述任一製造方法而製造的半導體磊晶晶圓的磊晶層上，形成固態攝影元件。 [發明的效果]
根據本發明，在半導體晶圓的形成有磊晶層之側的表層部，存在藉由SIMS分析而檢測出的氫濃度分佈的峰值，因此可提供一種包含具備更高的結晶性的磊晶層的半導體磊晶晶圓。又，本發明可提供一種包含具備更高的結晶性的磊晶層的半導體磊晶晶圓的製造方法。
以下，一面參照圖式，一面對本發明的實施形態進行詳細說明。再者， 對相同的構成要素原則上標註相同的參照編號，並省略說明。又，在圖1～圖3（A）～ 圖3（C）中，為了簡化圖式， 對半導體晶圓10、改質層18 及磊晶層20 的厚度， 不同於實際厚度的比例而誇張地進行表示。
（半導體磊晶晶圓） 根據本發明的一實施形態的半導體磊晶晶圓100如圖1（A）所示，是在半導體晶圓10的表面10A上形成有磊晶層20的半導體磊晶晶圓，其特徵在於：在半導體晶圓10的形成有磊晶層20之側的表層部，存在藉由SIMS分析而檢測出的氫濃度分佈的峰值。又，磊晶層20成為用以製造背面照射型固態攝影元件等半導體元件的器件層。以下，依次對各構成的詳細情況進行說明。
作為半導體晶圓10，例如可舉出包含矽、化合物半導體（GaAs、GaN、SiC），且在其表面10A不具有磊晶層的塊狀（bulk）的單晶晶圓。當用於背面照射型固態攝影元件的製造時，通常使用塊狀的單晶矽晶圓。作為矽晶圓，可使用利用線鋸（wire saw）等對藉由晶體生長提拉法（Czochralski method）（CZ法）或懸浮區熔法（FZ（floating zone）法）而培育成的單晶矽錠（ingot）進行切片而成者。再者，為了獲得除氣能力，亦可使用添加有碳及/或氮的半導體晶圓10。此外，亦可使用添加有規定濃度的任意的摻雜劑（dopant）的所謂n+型或p+型、或者n-型或p-型基板的半導體晶圓10。
作為磊晶層20，可舉出矽磊晶層，可藉由通常的條件而形成。例如，將氫氣作為載氣，將二氯矽烷、三氯矽烷等氣源（source gas）導入至腔室內，成長溫度亦根據所使用的氣源而不同，但可大致在1000℃～1200℃的範圍的溫度下藉由化學氣相沈積（chemical vapor deposition，CVD）法而在半導體晶圓10上使磊晶成長。再者，磊晶層20較佳為將厚度設為1 μm～15 μm的範圍內。其原因在於，當厚度未達1 μm時，磊晶層20的電阻率有可能因來自半導體晶圓10的摻雜劑的向外擴散而發生變化，又，當厚度超過15 μm時，則有可能對固態攝影元件的光譜靈敏度（spectral sensitivity）特性產生影響。
此處，尤其成為根據本發明的半導體磊晶晶圓100的特徵的構成是，在半導體晶圓10的形成有磊晶層20之側的表層部存在藉由SIMS分析而檢測出的氫濃度分佈的峰值。此處，鑒於當前現狀的藉由SIMS的檢測技術，在本說明書中，將7.0×1016 原子/cm3 設為藉由SIMS的氫濃度的檢測下限。以下，包含作用效果在內對採用此種構成的技術意義進行說明。
先前，業界並未考慮到在半導體磊晶晶圓中，進行氫離子注入，使氫以高濃度局部存在於半導體晶圓中，亦有助於半導體器件特性的提高。其原因在於，在通常的對半導體晶圓注入氫離子的條件下，由於氫為輕元素，故而藉由磊晶層形成時的加熱，在磊晶層形成後，氫會向外擴散，從而氫幾乎不殘留於半導體晶圓中。實際上，即使對經過通常的氫離子的注入條件的半導體磊晶晶圓的氫濃度分佈進行SIMS分析，在磊晶層形成之後，氫濃度亦未達到檢測界限。根據本發明者等人的實驗結果（後文在實施例中將對實驗條件的詳細情況進行描述），藉由滿足規定條件，可在半導體晶圓的形成有磊晶層之側的表層部形成氫的高濃度區域，本發明者等人著眼於此時的氫的行為之後，實驗上已明確以下的事實。
後文在實施例中將對詳細情況進行描述，本發明者等人藉由陰極發光（Cathode Luminescence，CL）法來觀察存在氫濃度分佈的峰值的半導體磊晶晶圓100與現有技術的不存在氫濃度分佈的峰值的半導體磊晶晶圓的磊晶層的結晶性的不同。再者，所謂CL法，是藉由對試樣照射電子射線，來檢測已自傳導帶的底部附近過渡至價帶（valence band）的頂部附近時的激發光，從而測定結晶缺陷的方法。圖7是表示根據本發明的半導體磊晶晶圓100與現有技術的半導體磊晶晶圓的厚度方向上的TO線強度的曲線圖，深度0 μm相當於磊晶層的表面，深度7.8 μm相當於磊晶層與半導體晶圓的界面。再者，所謂TO線，是藉由CL法而觀察到的相當於Si的帶隙的Si元素特有的光譜，TO線的強度越強，意味著Si的結晶性越高。
如後文對詳細情況進行描述的圖7所示，在根據本發明的半導體磊晶晶圓100中，在磊晶層20的靠近半導體晶圓10之側，存在TO線強度的峰值。另一方面，在現有技術的半導體磊晶晶圓中有如下傾向：自半導體晶圓與磊晶層的界面起，越朝向磊晶層的表面，則TO線的強度遞減。再者，磊晶層表面（深度0 μm）上的值由於是最表面，因而可推測為受到表面位準的影響所得的異常值。其次，本發明者等人設想利用半導體磊晶晶圓100而進行器件形成的情況，並觀察對半導體磊晶晶圓100實施模擬了器件形成的熱處理的情況下的TO線強度。如後文對詳細情況進行描述的圖9所示，實驗上已明確，根據本發明的半導體磊晶晶圓100的磊晶層20一面保持著TO線強度的峰值，一面在峰值以外的區域，亦具有與現有的半導體磊晶晶圓的磊晶層相同程度的TO線強度。即，已判明，在根據本發明的存在氫濃度分佈的峰值的半導體磊晶晶圓100中，包含具備與現有相比總體上更高的結晶性的磊晶層20。
所述現象的理論背景尚不明確，並且，本發明亦不受制於理論，但是本發明者等人考慮如下。後文將對詳細情況進行描述，圖6（A）及圖6（B）表示磊晶層剛剛形成後的半導體磊晶晶圓100的氫濃度分佈，圖8是表示進而實施模擬了器件形成的熱處理之後的半導體磊晶晶圓100的氫濃度分佈的曲線圖。若對圖6（A）及圖6（B）以及圖8的氫濃度的峰值進行比較，則藉由實施模擬了器件形成的熱處理，氫的峰值濃度減少。若考慮到所述模擬熱處理前後的氫濃度以及TO線強度的變動傾向，則可推測，藉由實施模擬了器件形成步驟的熱處理，以高濃度存在於半導體晶圓10的表層部的氫會使磊晶層20中的點缺陷鈍化（passivation），從而使磊晶層20的結晶性提高。
如以上所述，本實施形態的半導體磊晶晶圓100包含具備更高的結晶性的磊晶層20。形成有所述磊晶層20的半導體磊晶晶圓100可實現利用所述半導體磊晶晶圓100而製作的半導體器件的器件特性的提高。
再者，為了獲得所述作用效果，只要在自半導體晶圓10的表面10A起至厚度方向上的深度150 nm為止的範圍內存在氫濃度分佈的峰值，即可獲得所述作用效果。因此，可將所述範圍內定義為本說明書中的半導體晶圓的表層部。並且，只要在自半導體晶圓10的表面10A起至厚度方向上的深度100 nm為止的範圍內存在氫濃度分佈的峰值，即可更確實地獲得所述作用效果。再者，由於在物理上無法使氫濃度分佈的峰值位置存在於晶圓的最表面（深度0 nm），因此至少使氫濃度分佈的峰值存在於5 nm以上的深度位置。
又，在確實地獲得所述作用效果的角度上，氫濃度分佈的峰值濃度更佳為1.0×1017 原子/cm3 以上，特佳為1.0×1018 原子/cm3 以上。雖不意圖加以限定，但若考慮到半導體磊晶晶圓100的工業生產，則可將氫的峰值濃度的上限設為1.0×1022 原子/cm3 。
此處，根據本發明的較佳半導體磊晶晶圓200較佳為如圖2所示，半導體晶圓10在其表層部具有碳經固溶而成的改質層18，所述改質層18中半導體晶圓10的厚度方向上的碳濃度分佈的峰值的半值寬為100 nm以下。所述改質層18是碳經固溶而局部存在於半導體晶圓的表層部的結晶的晶格間位置或取代位置的區域，用以作為強力的除氣部位（site）而發揮作用。又，自獲得高除氣能力的角度考慮，更佳為將半值寬設為85 nm以下，作為下限，可設定為10 nm。再者，本說明書中的｢厚度方向上的碳濃度分佈｣意指藉由SIMS而測定的厚度方向上的濃度分佈。
又，自獲得更高的除氣能力的角度考慮，亦較佳為，除了所述的氫及碳以外，半導體晶圓的主材料（矽晶圓的情況下為矽）以外的元素進而固溶於改質層18。
此外，自獲得更高的除氣能力的角度考慮，較佳為，半導體磊晶晶圓200中，碳濃度分佈的峰值位於自半導體晶圓10的表面10A起至厚度方向上的深度150 nm為止的範圍內。又，碳濃度分佈的峰值濃度較佳為1×1015 原子/cm3 以上，更佳為1×1017 原子/cm3 ～1×1022 原子/cm3 的範圍內，進而更佳為1×1019 原子/cm3 ～1×1021 原子/cm3 的範圍內。
再者，改質層18的厚度定義為所述濃度分佈之中檢測到高於背景（back ground）的濃度的區域，例如可設為30 nm～400 nm的範圍內。
（半導體磊晶晶圓的製造方法） 其次，對製造以上所說明的本發明的半導體磊晶晶圓200的方法的一實施形態進行說明。本發明的一實施形態的半導體磊晶晶圓200的製造方法如圖3（A）～圖3（C）所示，其特徵在於包括：第1步驟，對半導體晶圓10的表面10A照射含有氫作為構成元素的簇離子16（圖3（A）、圖3（B））；以及第2步驟，在第1步驟之後，在半導體晶圓10的表面10A上形成磊晶層20（圖3（C））；且在第1步驟中，將簇離子16的射束電流值設為50 μA以上。圖3（C）是藉由所述製造方法而獲得的半導體磊晶晶圓200的示意剖面圖。以下，依次對各步驟的詳細情況進行說明。
首先，準備半導體晶圓10。其次，如圖3（A）、圖3（B）所示，進行對半導體晶圓10的表面10A照射含有氫作為構成元素的簇離子16的第1步驟。此處，為了使藉由SIMS分析而檢測出的氫濃度分佈的峰值存在於半導體晶圓10的磊晶層20側的表層部，重要的是在所述第1步驟中將簇離子16的射束電流值設為50 μA以上。在所述電流值條件下照射含氫的簇離子16的結果為，簇離子的構成元素中所含的氫超出平衡濃度而局部地固溶於半導體晶圓10的表面10A（即照射面）側的表層部。
再者，在本說明書中所謂｢簇離子｣，是指對多個原子或分子聚合而成塊的簇賦予正電荷或負電荷，並加以離子化而成者。簇是多個（通常2個～2000個左右）原子或分子相互鍵結而成的塊狀的集團。
關於對半導體晶圓10照射簇離子的情況下與進行單體離子注入的情況下的固溶行為的不同，說明如下。即，例如，當對作為半導體晶圓的矽晶圓注入包含規定元素的單體離子時，如圖4（B）所示，單體離子彈飛構成矽晶圓的矽原子，並被注入至矽晶圓中的規定深度位置。注入深度取決於注入離子的構成元素的種類以及離子的加速電壓。此時，矽晶圓的深度方向上的規定元素的濃度分佈變得比較寬，經注入的規定元素的存在區域大致為0.5 μm～1 μm左右。當以相同能量同時照射多種離子時，越輕的元素被注入得越深，即，被注入至與各個元素的質量相對應的不同的位置，因此注入元素的濃度分佈變得更寬。並且，在離子注入後形成磊晶層的過程中，注入元素藉由熱而擴散亦是導致濃度分佈變寬的原因。
再者，單體離子通常是以150 keV～2000 keV左右的加速電壓進行注入，但各離子會以其能量而與矽原子發生碰撞，因此已注入單體離子的矽晶圓表層部的結晶性被打亂，從而有打亂其後成長於晶圓表面上的磊晶層的結晶性的傾向。並且，有如下傾向：加速電壓越大，結晶性打亂程度越大。
另一方面，當對矽晶圓注入簇離子時，如圖4（A）所示，簇離子16在被注入至矽晶圓時因其能量而瞬間達到1350℃～1400℃左右的高溫狀態，從而矽發生熔解。其後，矽迅速地冷卻，簇離子16的構成元素固溶於矽晶圓中的表面附近。矽晶圓的深度方向上的構成元素的濃度分佈取決於簇離子的加速電壓以及簇尺寸，但與單體離子的情況相比變得銳利（sharp），所照射的構成元素的存在區域大致為500 nm以下的區域（例如50 nm～400 nm左右）。又，與單體離子相比，被照射的離子形成有簇，因此不會使結晶晶格通道化（channeling），從而構成元素的熱擴散得以抑制，此亦是濃度分佈變得銳利的原因。其結果為，可使簇離子16的構成元素的析出區域為局部並且高濃度。
此處，如上所述氫離子為輕元素，因此容易藉由磊晶層20形成時等的熱處理而產生擴散，從而有難以滯留於磊晶層形成後的半導體晶圓中的傾向。因此，僅僅藉由簇離子照射而使氫的析出區域為局部並且高濃度並不夠。為了抑制熱處理時的氫擴散，重要的是將簇離子16的射束電流值設為50 μA以上，將氫離子在較短時間內照射至半導體晶圓10的表面10A而增大表層部的損傷。藉由將射束電流值設為50 μA以上，而使損傷增大，即使在後續的磊晶層20形成之後，亦可使藉由SIMS分析而檢測出的氫濃度分佈的峰值存在於半導體晶圓10的磊晶層20側的表層部。反之，若射束電流值未達50 μA，則半導體晶圓10的表層部的損傷並不夠，氫會藉由磊晶層20形成時的熱處理而產生擴散。簇離子16的射束電流值例如可藉由變更離子源中的原料氣體的分解條件來進行調整。
在所述第1步驟之後，進行在半導體晶圓10的表面10A上形成磊晶層20的第2步驟。關於第2步驟中的磊晶層20，如上所述。
以如上所述的方式，可提供根據本發明的半導體磊晶晶圓200的製造方法。
再者，為了在磊晶層20形成後，亦使藉由SIMS分析而檢測出的氫濃度分佈的峰值更確實地存在於半導體晶圓10的表層部，較佳為將簇離子16的射束電流值設為100 μA以上，更佳為設為300 μA以上。
另一方面，若射束電流值過大，則有可能在磊晶層20過度產生磊晶缺陷，因此較佳為將射束電流值設為5000 μA以下。
以下，對本發明中的簇離子16的照射條件分別進行說明。首先，所照射的簇離子16的構成元素只要含有氫，則對其他構成元素並無特別限定，可舉出碳、硼、磷、砷等。然而，自獲得更高的除氣能力的角度考慮，較佳為簇離子16含有碳作為構成元素。其目的在於，形成碳經固溶而成的區域即改質層18。因與矽單晶相比晶格位置的碳原子的共價鍵半徑更小，故形成矽結晶晶格的收縮地點，從而成為吸引晶格間的雜質的除氣部位。
又，照射元素亦較佳為包含氫及碳以外的元素。特佳為，除了氫及碳以外，照射選自由硼、磷、砷及銻所組成的群中的1個或2個以上的摻雜劑元素。其原因在於，由於可有效率地除氣的金屬的種類因所固溶的元素的種類而不同，故而藉由使多個元素固溶，可應對更廣範圍的金屬污染。例如，在碳的情況下，可有效率地對鎳（Ni）進行除氣，在硼的情況下，可有效率地對銅（Cu）、鐵（Fe）進行除氣。
再者，對加以離子化的化合物並無特別限定，作為可離子化的碳源化合物，可使用乙烷、甲烷等，作為可離子化的硼源化合物，可使用乙硼烷（diborane）、癸硼烷（decaborane）（B10 H14 ）等。例如，當將由聯苄及癸硼烷混合而成的氣體設為材料氣體時，可生成碳、硼及氫所聚合而成的氫化物簇。又，若將環己烷（C6 H12 ）設為材料氣體，則可生成包含碳及氫的簇離子。作為碳源化合物，特佳為使用由芘（C16 H10 ）、聯苄（C14 H14 ）等生成的簇Cn Hm （3≦n≦16、3≦m≦10）。其原因在於，容易對小尺寸的簇離子束進行控制。
簇尺寸可適當設定為2個～100個，較佳為60個以下，更佳為50個以下。簇尺寸的調整可藉由對自噴嘴噴出的氣體的氣體壓力及真空容器的壓力、離子化時的對絲狀體（filament）施加的電壓等進行調整來進行。再者，簇尺寸可藉由利用四極高頻電場的質量分析或飛行時間（time of flight）質量分析而求出簇個數分佈，取得簇個數的平均值而求得。
再者，簇離子根據鍵結方式而存在多種簇，例如可利用如以下文獻中所記載的公知的方法而生成。作為氣體簇束的生成法，有（1）日本專利特開平9-41138號公報、（2）日本專利特開平4-354865號公報；作為離子束的生成法，有（1）荷電粒子束工學、石川順三、ISBN978-4-339-00734-3、庫萊納（Corona）公司，（2）電子束及離子束工學、電氣學會、ISBN4-88686-217-9、歐姆（Ohm）公司，（3）簇離子束基礎及應用、ISBN4-526-05765-7、日刊工業新聞公司。又，通常，為了產生正電荷的簇離子，是使用涅爾森（Nielsen）型離子源或考夫曼（Kauffmann）型離子源，為了產生負電荷的簇離子，是使用利用體積生成法的大電流負離子源。
簇離子的加速電壓與簇尺寸一併，對簇離子構成元素的厚度方向上的濃度分佈的峰值位置造成影響。為了使氫濃度分佈的峰值在磊晶層形成後亦存在於半導體晶圓10的磊晶層側的表層部，簇離子的加速電壓是設為大於0 keV/簇（Cluster）且未達200 keV/Cluster，較佳為設為100 keV/Cluster以下，更佳為設為80 keV/Cluster以下。再者，為了調整加速電壓，通常使用（1）靜電加速及（2）高頻加速這兩種方法。作為前者的方法，有等間隔地排列多個電極，對所述多個電極之間施加相等的電壓，在軸方向上形成等加速電場的方法。作為後者的方法，有一面使離子呈直線狀跑動，一面利用高頻進行加速的直線加速器（linac）法。
又，簇離子的劑量可藉由對離子照射時間進行控制來加以調整。在本實施形態中，可將氫的劑量設為1×1013 原子/cm2 ～1×1016 原子/cm2 ，較佳為設為5×1013 原子/cm2 以上。其原因在於，當未達1×1013 原子/cm2 時，有可能在磊晶層形成時氫發生擴散，當超過1×1016 原子/cm2 時，有可能對磊晶層20的表面造成大的損傷。
又，當照射含有碳作為構成元素的簇離子時，較佳為將碳的劑量設為1×1013 原子/cm2 ～1×1016 原子/cm2 ，更佳為設為5×1013 原子/cm2 以上。其原因在於，當未達1×1013 原子/cm2 時，除氣能力並不充分，當超過1×1016 a toms/cm2 時，有可能對磊晶層20的表面造成大的損傷。
再者，亦較佳為在第1步驟之後、第2步驟之前，對半導體晶圓10進行用以恢復結晶性的恢復熱處理。作為此時的恢復熱處理，例如只要在氮氣或氬氣等的環境下，在900℃以上且1100℃以下的溫度下，在10分鐘以上且60分鐘以下期間內保持半導體晶圓10即可。又，亦可利用快速熱退火（Rapid Thermal Annealing，RTA）或快速熱氧化（Rapid Thermal Oxidation，RTO）等獨立於磊晶裝置的迅速升降溫熱處理裝置等來進行恢復熱處理。
又，如上所述，可將半導體晶圓10設為矽晶圓。
至此，已說明如下的半導體磊晶晶圓200的製造方法的一實施形態：藉由照射含有氫的簇離子，而在磊晶層20形成後，亦在半導體晶圓10的形成有磊晶層20之側的表層部，存在藉由SIMS分析而檢測出的氫濃度分佈的峰值。然而，當然，亦可藉由其他製造方法來製造根據本發明的半導體磊晶晶圓。
（固態攝影元件的製造方法） 本發明的實施形態的固態攝影元件的製造方法的特徵在於：在磊晶層20上形成固態攝影元件，所述磊晶層20位於所述半導體磊晶晶圓或藉由所述製造方法而製造的半導體磊晶晶圓，即半導體磊晶晶圓100、半導體磊晶晶圓200的表面。藉由所述製造方法而獲得的固態攝影元件可與現有相比充分抑制白斑缺陷的產生。
以下，利用實施例對本發明進行進一步詳細說明，但本發明絲毫不限定於以下的實施例。 [實施例]
（參考實驗例） 首先，為了弄清根據簇離子的射束電流值的不同而產生的矽晶圓的表層部上的損傷狀態的不同，進行以下實驗。
（參考例1） 準備由CZ單晶獲得的p-型矽晶圓（直徑：300 mm，厚度：775 μm，摻雜劑種類：硼，電阻率：20 Ω･cm）。接著，利用簇離子發生裝置（日新離子機器公司製造，型號：克拉立斯（CLARIS）），將使環己烷（C6 H12 ）簇離子化而成的C3 H5 的簇離子，在加速電壓80 keV/Cluster（每個氫原子的加速電壓為1.95 keV/atom，每個碳原子的加速電壓為23.4 keV/atom，氫的射程距離為40 nm，碳的射程距離為80 nm）的照射條件下照射至矽晶圓的表面，製作參考例1的矽晶圓。再者，已照射簇離子時的劑量換算為氫原子數而設為1.6×1015 原子/cm2 ，換算為碳原子數而設為1.0×1015 原子/cm2 。並且，將簇離子的射束電流值設為800 μA。
（參考例2） 除了將簇離子的射束電流值變為30 μA以外，在與參考例1相同的條件下，製作參考例2的矽晶圓。
（矽晶圓的濃度分佈） 關於簇離子照射後的參考例1、參考例2的矽晶圓，進行磁場型SIMS測定，分別測定晶圓厚度方向上的氫濃度及碳濃度的分佈。作為代表例，將參考例1的濃度分佈示於圖5（A）。在僅改變射束電流值的參考例2中亦獲得與圖5（A）相同的濃度分佈。此處，圖5（A）的橫軸的深度是將矽晶圓的簇離子照射面側的表面設為零。
（TEM剖面圖） 利用穿透式電子顯微鏡（Transmission Electron Microscope，TEM）對參考例1、參考例2的矽晶圓的包含簇離子照射區域的矽晶圓表層部的剖面進行觀察。將參考例1、參考例2的矽晶圓的TEM剖面照片分別示於圖5（B）、圖5（C）。圖5（B）的包圍線部分中的可見黑色對比的位置是損傷特別大的區域。
如圖5（A）～圖5（C）所示，在射束電流值為800 μA的參考例1中，在矽晶圓表層部，形成有損傷特別大的區域，而在射束電流值為30 μA的參考例2中，並未形成損傷特別大的區域。參考例1、參考例2均因劑量的條件相同，故而氫及碳的濃度分佈顯示出相同的傾向，但由於射束電流值不同，故可認為在矽晶圓表層部，損傷區域的形成行為不同。再者，根據圖5（A）、圖5（B）可認為，在氫濃度的峰值位置與碳濃度的峰值位置之間的區域，形成有損傷特別大的區域。
（實驗例1） （實施例1-1） 在與參考例1相同的條件下，對矽晶圓照射C3 H5 的簇離子。其後，將矽晶圓搬運至單片式磊晶成長裝置（應用材料（Applied Materials）公司製造）內，在裝置內在1120℃的溫度下實施30秒的氫烘烤處理之後，將氫氣作為載氣，將三氯矽烷作為氣源，在1150℃下利用CVD法，在矽晶圓的表面上使矽的磊晶層（厚度：7.8 μm，摻雜劑種類：硼，電阻率：10 Ω･cm）磊晶成長，從而製作實施例1-1的磊晶晶圓。
（比較例1-1） 除了將簇離子的射束電流值變為30 μA以外，在與實施例1-1相同的條件下，製作比較例1-1的磊晶晶圓。
（現有例1-1） 除了未照射簇離子以外，在與實施例1-1相同的條件下，製作現有例1-1的磊晶晶圓。
（評估1-1：藉由SIMS的磊晶晶圓的濃度分佈評估） 對實施例1-1以及比較例1-1的矽晶圓，進行磁場型SIMS測定，分別測定晶圓厚度方向上的氫濃度及碳濃度的分佈。將實施例1-1的氫及碳的濃度分佈示於圖6（A）。又，將比較例1-1的氫濃度分佈示於圖6（B）。此處，圖6（A）、圖6（B）的橫軸的深度是將磊晶晶圓的磊晶層表面設為零。深度7.8 μm為止相當於磊晶層，深度7.8 μm以上的深度相當於矽晶圓。再者，當對磊晶晶圓進行SIMS測定時，磊晶層的厚度會產生±0.1 μm左右的不可避免的測定誤差，故而圖中的7.8 μm並不成為嚴格意義上的磊晶層與矽晶圓的分界值。
（評估1-2：藉由CL法的TO線強度評估） 對樣品自剖面方向實施CL法，分別取得磊晶層的厚度（深度）方向上的CL光譜，所述樣品是對實施例1-1、比較例1-1以及現有例1-1的磊晶晶圓進行傾斜研磨加工而成。作為測定條件，在33 K下以20 keV照射電子射線。將實施例1-1以及現有例1-1的厚度方向上的CL強度的測定結果示於圖7。再者，比較例1-1的測定結果與現有例1-1相同。
如以上利用圖5（A）所述，若是照射簇離子之後且磊晶層形成之前，則不依賴於射束電流值而在矽晶圓的表層部存在氫濃度的峰值（參照參考實驗的參考例1、參考例2）。此處，若參照射束電流值為800 μA的參考例1以及實施例1-1的結果，則可知磊晶層形成前的氫的峰值濃度約為7×1020 原子/cm3 ，磊晶層形成後的氫的峰值濃度降低至約2×1018 原子/cm3 （圖5（A）、圖6（A））。另一方面，當射束電流值為30 μA時，雖然在磊晶層形成前存在氫的峰值濃度，但在磊晶層形成後，氫濃度的峰值消失（圖6（B））。可認為其原因在於，若射束電流值為800 μA，則矽晶圓表層部的損傷大，因此即使藉由磊晶層形成時的熱處理，氫亦無法完全擴散而發生殘留。所述現象亦可認為是氫受困於圖5（B）所示的損傷區域。
又，如圖7所示，在實施例1-1中，在自磊晶層表面起深度約7 μm的位置存在TO線強度的峰值。另一方面，在現有例1-1的磊晶晶圓中，隨著自矽晶圓界面朝向磊晶層表面，TO線的強度遞減。再者，關於磊晶層表面（深度0 μm）上的值，由於是表面，故可推測受到表面位準的影響。
（實驗例2） （實施例2-1） 此外，對所製作的實施例1-1的磊晶晶圓，模擬器件形成，並實施溫度1100℃、30分鐘的熱處理。
（現有例2-1） 與實施例2-1相同，對所製作的現有例1-1的磊晶晶圓實施溫度1100℃、30分鐘的熱處理。
（評估2-1：藉由SIMS的磊晶晶圓的濃度分佈評估） 與評估1-1相同，對實施例2-1的矽晶圓進行磁場型SIMS測定，對晶圓厚度方向上的氫濃度及碳濃度的分佈進行測定。將實施例2-1的氫及碳的濃度分佈示於圖8。此處，與圖6（A）相同，橫軸的深度是將磊晶晶圓的磊晶層表面設為零。
（評估2-2：藉由CL法的TO線強度評估） 與評估1-2相同，分別獲取實施例2-1以及現有例2-1的磊晶晶圓的CL光譜。將結果示於圖9。
若對圖6（A）及圖8進行比較，則實施例1-1的氫的峰值濃度約為2×1018 原子/cm3 ，實施例2-1的氫的峰值濃度降低至約3×1017 原子/cm3 。又，由圖9可知，在實施例2-1中，一面使TO線強度的峰值保持於自磊晶層表面起深度約7 μm的位置（與圖7的峰值相同的位置），一面在其他區域內具有與現有例2-1相同程度的TO線強度。因此，可以說，滿足本發明條件的磊晶晶圓包含具備與現有相比總體上更高的結晶性的磊晶層。
作為如上所述的TO線強度的變化的理由，可推測為在磊晶成長後觀察到氫的磊晶晶圓中，氫使磊晶層內所含的點缺陷鈍化。另一方面，在將射束電流值設為30 μA的比較例1-1中，未觀察到氫濃度的峰值，因此可推測在比較例1-1中，未獲得藉由氫的鈍化效果。 [產業上之可利用性]
根據本發明，可提供一種包含具備更高的結晶性的磊晶層的半導體磊晶晶圓及其製造方法。形成有所述磊晶層的半導體磊晶晶圓可提高利用所述半導體磊晶晶圓而製作的半導體器件的器件特性。
10‧‧‧半導體晶圓
10A‧‧‧半導體晶圓的表面
16‧‧‧簇離子
18‧‧‧改質層
20‧‧‧磊晶層
100‧‧‧半導體磊晶晶圓
200‧‧‧半導體磊晶晶圓
圖1 是說明本發明的一實施形態的半導體磊晶晶圓100 的示意剖面圖。 圖2 是說明本發明的較佳實施形態的半導體磊晶晶圓200 的示意剖面圖。 圖3（A）～圖3（C） 是說明本發明的一實施形態的半導體磊晶晶圓200 的製造方法的示意剖面圖。 圖4（A）是說明照射簇離子時的照射機制的示意圖，圖4（B）是說明注入單體（monomer） 離子時的注入機制的示意圖。 圖5（A）是表示在參考例1中，照射簇離子後的矽晶圓的碳及氫的濃度分佈的曲線圖，圖5（B）是參考例1 的矽晶圓表層部的穿透式電子顯微鏡（transmission electron microscope，TEM）剖面圖， 圖5（C） 是參考例2 的矽晶圓表層部的TEM 剖面圖。 圖6（A）及圖6（B）是表示磊晶層形成後的濃度分佈的曲線圖，圖6（A）是實施例1-1 的磊晶矽晶圓的碳及氫的濃度分佈，圖6（B） 是比較例1-1 的磊晶矽晶圓的氫的濃度分佈。 圖7 是表示實施例1-1 及現有例1-1 的磊晶矽晶圓的TO 線強度的曲線圖。 圖8 是表示實施例2-1 的磊晶矽晶圓的碳及氫的濃度分佈的曲線圖。 圖9 是表示實施例2-1 及現有例2-1 的磊晶矽晶圓的TO 線強度的曲線圖。
10‧‧‧半導體晶圓
10A‧‧‧半導體晶圓的表面
20‧‧‧磊晶層
100‧‧‧半導體磊晶晶圓

Claims (10)

  1. 一種半導體磊晶晶圓，在半導體晶圓的表面上形成有磊晶層，所述半導體磊晶晶圓的特徵在於：在所述半導體晶圓的形成有所述磊晶層之側的表層部，存在藉由二次離子質譜法分析而檢測出的氫濃度分佈的峰值，其中所述氫濃度分佈的峰值位於自所述半導體晶圓的所述表面起至厚度方向上的深度150nm為止的範圍內。
  2. 如申請專利範圍第1項所述的半導體磊晶晶圓，其中所述氫濃度分佈的峰值濃度為1.0×1017原子/cm3以上。
  3. 如申請專利範圍第1項所述的半導體磊晶晶圓，其中所述半導體晶圓在所述表層部具有碳經固溶而成的改質層，所述改質層中所述半導體晶圓的厚度方向上的碳濃度分佈的峰值的半值寬為100nm以下。
  4. 如申請專利範圍第3項所述的半導體磊晶晶圓，其中所述碳濃度分佈的峰值位於自所述半導體晶圓的所述表面起至所述厚度方向上的深度150nm為止的範圍內。
  5. 如申請專利範圍第1項所述的半導體磊晶晶圓，其中所述半導體晶圓為矽晶圓。
  6. 一種半導體磊晶晶圓的製造方法，其是製造如申請專利範圍第1項所述的半導體磊晶晶圓的方法，所述半導體磊晶晶圓的製造方法的特徵在於包括：第1步驟，對半導體晶圓的表面照射含有氫作為構成元素的 簇離子；以及第2步驟，在所述第1步驟之後，在所述半導體晶圓的表面上形成磊晶層；且在所述第1步驟中，將所述簇離子的射束電流值設為50μA以上。
  7. 如申請專利範圍第6項所述的半導體磊晶晶圓的製造方法，其中在所述第1步驟中，將所述射束電流值設為5000μA以下。
  8. 如申請專利範圍第6項或第7項所述的半導體磊晶晶圓的製造方法，其中所述簇離子更包括碳作為構成元素。
  9. 如申請專利範圍第6項或第7項所述的半導體磊晶晶圓的製造方法，其中所述半導體晶圓為矽晶圓。
  10. 一種固態攝影元件，其特徵在於：在半導體磊晶晶圓的磊晶層上形成固態攝影元件，所述半導體磊晶晶圓是如申請專利範圍第1項至第5項中任一項所述的半導體磊晶晶圓。
TW104125317A 2014-08-28 2015-08-05 A semiconductor epitaxial wafer and a method for manufacturing the same, and a method for manufacturing the solid-state photographic element TWI567791B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014174330A JP6539959B2 (ja) 2014-08-28 2014-08-28 エピタキシャルシリコンウェーハおよびその製造方法、ならびに、固体撮像素子の製造方法

Publications (2)

Publication Number Publication Date
TW201620012A TW201620012A (zh) 2016-06-01
TWI567791B true TWI567791B (zh) 2017-01-21

Family

ID=55399233

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104125317A TWI567791B (zh) 2014-08-28 2015-08-05 A semiconductor epitaxial wafer and a method for manufacturing the same, and a method for manufacturing the solid-state photographic element

Country Status (7)

Country Link
US (1) US20170256668A1 (zh)
JP (1) JP6539959B2 (zh)
KR (1) KR101916931B1 (zh)
CN (2) CN107078029B (zh)
DE (1) DE112015003938T5 (zh)
TW (1) TWI567791B (zh)
WO (1) WO2016031328A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6716982B2 (ja) * 2016-03-15 2020-07-01 株式会社三洋物産 遊技機
JP6716983B2 (ja) * 2016-03-15 2020-07-01 株式会社三洋物産 遊技機
JP6750351B2 (ja) * 2016-07-05 2020-09-02 株式会社Sumco クラスターイオンビーム生成方法およびそれを用いたクラスターイオンビーム照射方法
JP6737066B2 (ja) 2016-08-22 2020-08-05 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、及び固体撮像素子の製造方法
JP6891655B2 (ja) * 2017-06-14 2021-06-18 株式会社Sumco 半導体ウェーハの製造方法および半導体ウェーハ
JP6787268B2 (ja) 2017-07-20 2020-11-18 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法、ならびに固体撮像素子の製造方法
JP6812962B2 (ja) * 2017-12-26 2021-01-13 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP6801682B2 (ja) * 2018-02-27 2020-12-16 株式会社Sumco 半導体エピタキシャルウェーハの製造方法及び半導体デバイスの製造方法
WO2019167901A1 (ja) * 2018-03-01 2019-09-06 株式会社Sumco エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
JP6852703B2 (ja) * 2018-03-16 2021-03-31 信越半導体株式会社 炭素濃度評価方法
JP7056608B2 (ja) * 2019-02-22 2022-04-19 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP6988843B2 (ja) * 2019-02-22 2022-01-05 株式会社Sumco 半導体エピタキシャルウェーハ及びその製造方法
JP7264012B2 (ja) * 2019-11-06 2023-04-25 株式会社Sumco エピタキシャルシリコンウェーハのパッシベーション効果評価方法
JP7259706B2 (ja) * 2019-11-06 2023-04-18 株式会社Sumco エピタキシャルシリコンウェーハのパッシベーション効果評価方法
JP7088239B2 (ja) * 2020-08-20 2022-06-21 株式会社Sumco エピタキシャル成長用の半導体ウェーハ、および半導体エピタキシャルウェーハの製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201030176A (en) * 2008-09-30 2010-08-16 Tokyo Electron Ltd Silicon nitride film and process for production thereof, computer-readable storage medium, and plasma cvd device
TW201137157A (en) * 2010-02-04 2011-11-01 Air Prod & Chem Methods to prepare silicon-containing films
TW201145360A (en) * 2010-02-22 2011-12-16 Corning Inc Semiconductor structure made using improved ion implantation process
JP2014099481A (ja) * 2012-11-13 2014-05-29 Sumco Corp エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
TW201426822A (zh) * 2012-11-13 2014-07-01 Sumco Corp 半導體磊晶晶圓的製造方法、半導體磊晶晶圓及固體攝影元件的製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256153A (ja) * 1997-03-17 1998-09-25 Nippon Telegr & Teleph Corp <Ntt> 非晶質Ｓｉ層の低温単結晶化法
KR100579217B1 (ko) 1999-10-26 2006-05-11 주식회사 실트론 낮은 에너지 이온 주입 방법을 이용한 피/피플러스 에피택셜 웨이퍼 제조방법
JP4259708B2 (ja) * 1999-12-27 2009-04-30 株式会社Ｓｕｍｃｏ Ｓｏｉ基板の製造方法
JP2004079912A (ja) * 2002-08-21 2004-03-11 Sharp Corp 半導体基板改質方法およびこの方法を用いた半導体装置
EP1484794A1 (en) * 2003-06-06 2004-12-08 S.O.I. Tec Silicon on Insulator Technologies S.A. A method for fabricating a carrier substrate
JP2005260070A (ja) * 2004-03-12 2005-09-22 Sharp Corp 半導体ウェハー、及びその製造方法
US7531851B1 (en) * 2007-02-28 2009-05-12 Hrl Laboratories, Llc Electronic device with reduced interface charge between epitaxially grown layers and a method for making the same
JP5155536B2 (ja) * 2006-07-28 2013-03-06 一般財団法人電力中央研究所 ＳｉＣ結晶の質を向上させる方法およびＳｉＣ半導体素子の製造方法
JP2008244435A (ja) * 2007-01-29 2008-10-09 Silicon Genesis Corp 選択された注入角度を用いて線形加速器工程を使用した材料の自立膜の製造方法および構造
JP2010287855A (ja) 2009-06-15 2010-12-24 Sumco Corp シリコンウェーハ及びその製造方法、並びに、半導体デバイスの製造方法
WO2011047455A1 (en) * 2009-10-23 2011-04-28 Arise Technologies Corporation Controlled low temperature growth of epitaxial silicon films for photovoltaic applications
JP5977947B2 (ja) * 2011-01-14 2016-08-24 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
US9496139B2 (en) * 2011-05-13 2016-11-15 Sumco Corporation Method of producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensing device
JP5938969B2 (ja) 2012-03-21 2016-06-22 信越半導体株式会社 エピタキシャルウエーハの製造方法および固体撮像素子の製造方法
JP5799936B2 (ja) * 2012-11-13 2015-10-28 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6516957B2 (ja) * 2013-09-04 2019-05-22 株式会社Sumco エピタキシャルウェーハの製造方法及び貼り合わせウェーハの製造方法
JP6065848B2 (ja) * 2014-01-07 2017-01-25 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201030176A (en) * 2008-09-30 2010-08-16 Tokyo Electron Ltd Silicon nitride film and process for production thereof, computer-readable storage medium, and plasma cvd device
TW201137157A (en) * 2010-02-04 2011-11-01 Air Prod & Chem Methods to prepare silicon-containing films
TW201145360A (en) * 2010-02-22 2011-12-16 Corning Inc Semiconductor structure made using improved ion implantation process
JP2014099481A (ja) * 2012-11-13 2014-05-29 Sumco Corp エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
TW201426822A (zh) * 2012-11-13 2014-07-01 Sumco Corp 半導體磊晶晶圓的製造方法、半導體磊晶晶圓及固體攝影元件的製造方法

Also Published As

Publication number Publication date
JP2016051729A (ja) 2016-04-11
CN107078029B (zh) 2021-05-11
US20170256668A1 (en) 2017-09-07
CN107078029A (zh) 2017-08-18
KR101916931B1 (ko) 2018-11-08
KR20170041229A (ko) 2017-04-14
TW201620012A (zh) 2016-06-01
DE112015003938T5 (de) 2017-05-11
WO2016031328A1 (ja) 2016-03-03
JP6539959B2 (ja) 2019-07-10
CN113284795A (zh) 2021-08-20

Similar Documents

Publication Publication Date Title
TWI567791B (zh) A semiconductor epitaxial wafer and a method for manufacturing the same, and a method for manufacturing the solid-state photographic element
JP5673811B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
CN107452603B (zh) 半导体外延晶片的制造方法、半导体外延晶片、以及固体摄像元件的制造方法
TWI648769B (zh) 半導體磊晶晶圓的製造方法以及固體攝像元件的製造方法
CN107134404B (zh) 半导体外延晶片和其制造方法以及固体摄像元件的制造方法
US11935745B2 (en) Semiconductor epitaxial wafer and method of producing semiconductor epitaxial wafer, and method of producing solid-state imaging device
TWI611482B (zh) 半導體磊晶晶圓的製造方法及固體攝像元件的製造方法
JP6535432B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6801682B2 (ja) 半導体エピタキシャルウェーハの製造方法及び半導体デバイスの製造方法
JP2015216296A (ja) 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
TW201937558A (zh) 半導體磊晶晶圓的製造方法
WO2020170875A1 (ja) 半導体エピタキシャルウェーハ及びその製造方法
JP2017175145A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法