JP2014099481A - エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法 - Google Patents

エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法 Download PDF

Info

Publication number
JP2014099481A
JP2014099481A JP2012249681A JP2012249681A JP2014099481A JP 2014099481 A JP2014099481 A JP 2014099481A JP 2012249681 A JP2012249681 A JP 2012249681A JP 2012249681 A JP2012249681 A JP 2012249681A JP 2014099481 A JP2014099481 A JP 2014099481A
Authority
JP
Japan
Prior art keywords
silicon wafer
epitaxial
epitaxial silicon
layer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012249681A
Other languages
English (en)
Other versions
JP6107068B2 (ja
Inventor
Takeshi Kadono
武 門野
Kazunari Kurita
一成 栗田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2012249681A priority Critical patent/JP6107068B2/ja
Publication of JP2014099481A publication Critical patent/JP2014099481A/ja
Application granted granted Critical
Publication of JP6107068B2 publication Critical patent/JP6107068B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Physical Vapour Deposition (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】本発明は、より高いゲッタリング能力を発揮することで、金属汚染を抑制することができ、かつ、エピタキシャル層の積層欠陥が低減したエピタキシャルシリコンウェーハを製造する方法を提供する。
【解決手段】本発明のエピタキシャルシリコンウェーハの製造方法は、酸素濃度が16×1017atoms/cm(ASTM F121−1979)以下のシリコンウェーハ10にクラスターイオン16を照射して、シリコンウェーハ10の表面10Aに、クラスターイオン16の構成元素が固溶してなる改質層18を形成する第1工程と、シリコンウェーハ10の改質層18上にエピタキシャルシリコン層20を形成する第2工程と、を有することを特徴とする。
【選択図】図1

Description

本発明は、エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法に関する。本発明は特に、より高いゲッタリング能力を発揮することで金属汚染を抑制でき、かつ、エピタキシャル層の積層欠陥が低減したエピタキシャルシリコンウェーハを製造する方法に関する。
半導体デバイスの特性を劣化させる要因として、金属汚染が挙げられる。例えば、裏面照射型固体撮像素子では、この素子の基板となるエピタキシャルシリコンウェーハに混入した金属は、固体撮像素子の暗電流を増加させる要因となり、白傷欠陥と呼ばれる欠陥を生じさせる。裏面照射型固体撮像素子は、配線層などをセンサー部よりも下層に配置することで、外からの光をセンサーに直接取り込み、暗所などでもより鮮明な画像や動画を撮影することができるため、近年、デジタルビデオカメラやスマートフォンなどの携帯電話に広く用いられている。そのため、白傷欠陥を極力減らすことが望まれている。
ウェーハへの金属の混入は、主にエピタキシャルシリコンウェーハの製造工程および固体撮像素子の製造工程(デバイス製造工程)において生じる。前者のエピタキシャルシリコンウェーハの製造工程における金属汚染は、エピタキシャル成長炉の構成材からの重金属パーティクルによるもの、あるいは、エピタキシャル成長時の炉内ガスとして塩素系ガスを用いるために、その配管材料が金属腐食して発生する重金属パーティクルによるものなどが考えられる。近年、これら金属汚染は、エピタキシャル成長炉の構成材を耐腐食性に優れた材料に交換するなどにより、ある程度は改善されてきているが、十分ではない。一方、後者の固体撮像素子の製造工程においては、イオン注入、拡散および酸化熱処理などの各処理中で、半導体基板の重金属汚染が懸念される。
そのため、従来は、エピタキシャルシリコンウェーハに金属を捕獲するためのゲッタリングシンクを形成するか、あるいは高濃度ボロン基板などの金属の捕獲能力(ゲッタリング能力)が高い基板を用いて、シリコンウェーハへの金属汚染を回避していた。
シリコンウェーハにゲッタリングシンクを形成する方法としては、シリコンウェーハの内部に結晶欠陥である酸素析出物(シリコン酸化物析出物の通称であり、BMD:Bulk Micro Defectともいう。)や転位を形成するイントリンシックゲッタリング(IG)法と、シリコンウェーハの裏面にゲッタリングシンクを形成するエクストリンシックゲッタリング(EG)法が一般的である。
ここで、重金属のゲッタリング法の一手法として、シリコンウェーハ中にモノマーイオン(シングルイオン)注入によりゲッタリングサイトを形成する技術がある。特許文献1には、シリコンウェーハの一面から炭素イオンを注入して、炭素イオン注入領域を形成した後、この表面にエピタキシャル層を形成し、エピタキシャルシリコンウェーハとする製造方法が記載されている。この技術では、炭素イオン注入領域がゲッタリングサイトとして機能する。
また、特許文献2には、シリコンウェーハに炭素イオンを注入して炭素注入層を形成し、その後、イオン注入により乱れたウェーハの結晶性を回復させるための熱処理(以下、「回復熱処理」という。)をRTA(Rapid Thermal Annealing)装置で行うことで、この回復熱処理工程を短縮させ、その後にエピタキシャル層を形成する技術が記載されている。
また、特許文献3には酸素濃度が7ppma(JEIDA)以上のシリコン単結晶基板を用い、該シリコン単結晶基板に対して、炭素イオン注入・結晶性回復熱処理・エピタキシャル層のエピタキシャル成長、のセットを2回以上行って2層以上の炭素イオン注入層を形成し、前記エピタキシャル層の最表面部の酸素濃度を5ppma(JEIDA)以下とするエピタキシャルシリコンウェーハの製造方法が記載されている。
特開平6−338507号公報 特開2008−294245号公報 特開2012−59849号公報
ところで、シリコンウェーハの酸素濃度が高い場合には、単結晶シリコンインゴットの育成過程において、サイズの大きな酸素析出物(BMD)が結晶内に形成されてしまうことがある。BMDは、イントリンシックゲッタリング(IG)として機能する点では有用である。しかしながら、このサイズの大きなBMDはエピタキシャル成長処理時の高温熱処理によって消失することはなく、シリコンウェーハ表層部に存在するBMDを起点に、エピタキシャル層において積層欠陥(SF:Staking Fault)が発生する原因となり、エピタキシャルシリコンウェーハの品質に悪影響を及ぼす。
また、特許文献1、特許文献2、および特許文献3に記載された技術は、いずれもエピタキシャル層形成前にモノマーイオンをシリコンウェーハに注入するものである。しかしながら、本発明者らの検討によれば、モノマーイオンの注入を施したエピタキシャルシリコンウェーハでは、ゲッタリング能力が不十分であることがわかった。特に基板となるシリコンウェーハの酸素濃度が低い場合、BMDによるイントリンシンクゲッタリング(IG)能力が不足するために、モノマーイオン注入ではエピタキシャルシリコンウェーハ全体としてのゲッタリング能力が不足し、より強力なゲッタリング能力が求められることがわかった。
そこで本発明は、上記課題に鑑み、より高いゲッタリング能力を有し、かつ、エピタキシャル層の積層欠陥が低減したエピタキシャルシリコンウェーハおよびその製造方法、並びに、このエピタキシャルシリコンウェーハから固体撮像素子を形成する固体撮像素子の製造方法を提供することを目的とする。
本発明者らの検討によれば、シリコンウェーハにクラスターイオンを照射することにより、モノマーイオンを注入する場合に比べて、以下の有利な点があることを知見した。すなわち、クラスターイオンを照射した場合、モノマーイオンと同等の加速電圧で照射しても、1原子または1分子あたりのエネルギーは、モノマーイオンの場合より小さくしてシリコンウェーハに衝突するため、一度に複数の原子を照射でき、照射した元素の深さ方向プロファイルのピーク濃度を高濃度とすることができ、ピーク位置をよりシリコンウェーハ表面に近い位置に位置させることができる。その結果、シリコンウェーハの酸素濃度が低濃度でイントリンシンクゲッタリングによるゲッタリング能力が不十分であっても、エピタキシャルシリコンウェーハのゲッタリング能力が十分に得られることを知見した。さらに、シリコンウェーハの酸素濃度が低濃度であるため、エピタキシャル層の積層欠陥を低減できることを見出した。
すなわち、本発明のエピタキシャルシリコンウェーハの製造方法は、酸素濃度が16×1017atoms/cm(ASTM F121−1979)以下のシリコンウェーハにクラスターイオンを照射して、前記シリコンウェーハの表面に、前記クラスターイオンの構成元素が固溶してなる改質層を形成する第1工程と、前記シリコンウェーハの改質層上にエピタキシャルシリコン層を形成する第2工程と、を有することを特徴とする。
ここで、前記シリコンウェーハの酸素濃度は、8×1017atoms/cm(ASTM F121−1979)以下とすることが好ましい。
本発明では、前記第1工程の後、前記シリコンウェーハに対して結晶性回復のための熱処理を行うことなく、前記シリコンウェーハをエピタキシャル成長装置に搬送して前記第2工程を行うことができる。ただし、前記第1工程の後、前記第2工程の前に、前記シリコンウェーハに対して結晶性回復のための熱処理を行うことも好ましい。
ここで、前記クラスターイオンが、構成元素として炭素を含むことが好ましく、構成元素として炭素を含む2種以上の元素を含むことがより好ましい。
さらに、前記クラスターイオンの照射条件は、炭素1原子あたり加速電圧が50keV/atom以下、クラスターサイズが100個以下、炭素のドーズ量が1.0×1016atoms/cm以下であることが好ましい。
次に、本発明のエピタキシャルシリコンウェーハは、シリコンウェーハと、該シリコンウェーハの表面に形成された、該シリコンウェーハ中に所定元素が固溶してなる改質層と、該改質層上のエピタキシャルシリコン層と、を有し、前記シリコンウェーハの酸素濃度は、前記改質層を除く領域では16×1017atoms/cm(ASTM F121−1979)以下であり、前記改質層における、前記所定元素の濃度プロファイルの半値幅が100nm以下であることを特徴とする。
また、前記シリコンウェーハの酸素濃度は、前記改質層を除く領域では8×1017atoms/cm(ASTM F121−1979)以下であることが好ましい。
また、前記シリコンウェーハの表面からの深さが150nm以下の範囲内に、前記改質層における前記濃度プロファイルのピークが位置することが好ましい。
さらに、前記改質層における前記濃度プロファイルのピーク濃度が、1.0×1015atoms/cm以上であることが好ましい。
ここで、前記所定元素が炭素を含むことが好ましく、炭素を含む2種以上の元素を含むことがより好ましい。
そして、本発明の固体撮像素子の製造方法は、上記いずれか1つの製造方法で製造されたエピタキシャルシリコンウェーハまたは上記いずれか1つのエピタキシャルシリコンウェーハの、表面に位置するエピタキシャルシリコン層に、固体撮像素子を形成することを特徴とする。
本発明によれば、酸素濃度が16×1017atoms/cm(ASTM F121−1979)以下のシリコンウェーハにクラスターイオンを照射して、このシリコンウェーハの表面に前記クラスターイオンの構成元素からなる改質層を形成したので、この改質層がより高いゲッタリング能力を発揮することで、金属汚染を抑制することができ、かつ、エピタキシャル層のエピタキシャル欠陥が低減したエピタキシャルシリコンウェーハを得ることができ、また、このエピタキシャルシリコンウェーハから高品質の固体撮像素子を形成することができる。
本発明の一実施形態によるエピタキシャルシリコンウェーハ100の製造方法を説明する摸式断面図である。 (A)はクラスターイオンを照射する場合の照射メカニズムを説明する模式図、(B)はモノマーイオンを注入する場合の注入メカニズムを説明する模式図である。 参考例1,2におけるSIMS測定で得られた炭素の濃度プロファイルである。 (A)は実施例1について、(B)は比較例2について、エピタキシャルシリコンウェーハの炭素濃度プロファイルと、ゲッタリング能力評価後のNi濃度プロファイルとを併せて示したグラフである。 (A)は実施例4および比較例6について、(B)は実施例5および比較例7について、エピタキシャルシリコンウェーハの酸素濃度プロファイルを示したグラフである。 実施例3および比較例7について、エピタキシャルシリコンウェーハのサーマルドナー準位密度を示したグラフである。
以下、図面を参照しつつ本発明の実施形態を詳細に説明する。なお、図1では説明の便宜上、実際の厚さの割合とは異なり、シリコンウェーハ10に対してエピタキシャルシリコン層20の厚さを誇張して示す。
(エピタキシャルシリコンウェーハの製造方法)
本発明の一実施形態によるエピタキシャルシリコンウェーハ100の製造方法を図1に示す。まず、酸素濃度が16×1017atoms/cm(ASTM F121−1979)以下のシリコンウェーハ10の表面10Aにクラスターイオン16を照射して、シリコンウェーハ10の表面10Aに、このクラスターイオン16の構成元素が固溶してなる改質層18を形成する第1工程(図1(A),(B))を行う。次に、シリコンウェーハ10の改質層18上に、エピタキシャルシリコン層20を形成する第2工程(図1(D))を行う。図1(D)は、この製造方法の結果得られたエピタキシャルシリコンウェーハ100の模式断面図である。なお、第1工程の後、基板となるシリコンウェーハ10中には、改質層18およびこの改質層18を除く領域19がある。
ここで、一実施形態で使用するシリコンウェーハ10の酸素濃度は、16×1017atoms/cm(ASTM F121−1979)以下とする。シリコンウェーハ10の酸素濃度が16×1017atoms/cm(ASTM F121−1979)以下であれば、BMDを起因としたエピタキシャルシリコン層20への積層欠陥の発生を抑制できる。一方、シリコンウェーハ10の酸素濃度が16×1017atoms/cm超であると、酸素濃度が高すぎるために、シリコンウェーハ10の表層部にまでサイズの大きなBMDが形成されてしまい、エピタキシャルシリコン層20において、BMDを起因とした積層欠陥が発生する恐れがある。
また、本実施形態では、酸素濃度が8×1017atoms/cm以下のシリコンウェーハ10を用いることがより好ましく、好適範囲は3×1017atoms/cm〜8×1017atoms/cmである。シリコンウェーハ10の酸素濃度が8×1017atoms/cm以下になると、シリコンウェーハ10内での酸素析出が殆ど発生しなくなるため、エピタキシャル層におけるBMD起因の積層欠陥の発生をほぼ確実に防止することができる。なお、シリコンウェーハ10の酸素濃度が8×1017atoms/cm以下であると、BMDによるイントリンシックゲッタリング(IG)能力が全く期待できないことになるが、本発明では、後述するクラスターイオン照射により、エピタキシャルシリコンウェーハ100は十分なゲッタリング能力を備えることができる。
酸素濃度が16×1017atoms/cm以下であるシリコンウェーハ10は、一般的なCZ法(Czochralski法:チョクラルスキ法)を用いて得たシリコン単結晶インゴッドをワイヤーソー等でスライスして作製することができる。一般的なCZ法により得られる低酸素単結晶シリコンインゴットの酸素濃度は3×1017atoms/cm以上であり、この濃度範囲のシリコンウェーハを作製できる。なお、酸素濃度の調整はシリコン単結晶インゴット育成時に設定するルツボ回転速度、チャンバー内の圧力やArガス流量などを調整することにより制御することができる。また、FZ法(Floating Zone法:浮遊帯域溶融法)により、酸素濃度が1×1017atoms/cm以下のシリコンウェーハを作製することもできる。
ここで、本発明の特徴的工程は、図1(A)に示すクラスターイオンを照射する第1工程である。この工程を採用することの技術的意義を、作用効果とともに説明する。クラスターイオン16を照射した結果形成される改質層18は、クラスターイオン16の構成元素がシリコンウェーハの表面の結晶の格子間位置または置換位置に固溶して局所的に存在する領域であり、ゲッタリングサイトとして働く。その理由は、以下のように推測される。すなわち、クラスターイオンの形態で照射された炭素やボロンなどの元素は、シリコン単結晶の置換位置・格子間位置に高密度で局在する。そして、シリコン単結晶の平衡濃度以上にまで炭素やボロンを固溶すると、重金属の固溶度(遷移金属の飽和溶解度)が極めて増加することが実験的に確認された。つまり、平衡濃度以上にまで固溶した炭素やボロンにより重金属の固溶度が増加し、これにより重金属に対する捕獲率が顕著に増加したものと考えられる。
ここで、本発明ではクラスターイオン16を照射するため、モノマーイオンを注入する場合に比べて、より高いゲッタリング能力を得ることができ、さらに回復熱処理も省略することができる。そのため、より高いゲッタリング能力を有するエピタキシャルシリコンウェーハ100を製造することが可能となり、本製法により得られるエピタキシャルシリコンウェーハ100から製造した裏面照射型固体撮像素子は、従来に比べ白傷欠陥発生の抑制が期待できる。
なお、本明細書において「クラスターイオン」とは、原子または分子が複数集合して塊となったクラスターに正電荷または負電荷を与え、イオン化したものを意味する。クラスターは、複数(通常2〜2000個程度)の原子または分子が互いに結合した塊状の集団である。
本発明者らは、クラスターイオンを照射することにより、高いゲッタリング能力が得られる作用を以下のように考えている。
シリコンウェーハに、例えば炭素のモノマーイオンを注入する場合、図2(B)に示すように、モノマーイオンは、シリコンウェーハを構成するシリコン原子を弾き飛ばし、シリコンウェーハ中の所定深さ位置に注入される。注入深さは、注入イオンの構成元素の種類およびイオンの加速電圧に依存する。この場合、シリコンウェーハの深さ方向における炭素の濃度プロファイルは、比較的ブロードになり、注入された炭素の存在領域は概ね0.5〜1μm程度となる。複数種のイオンを同一エネルギーで同時照射した場合には、軽い元素ほど深く注入され、すなわち、それぞれの元素の質量に応じた異なる位置に注入されるため、注入元素の濃度プロファイルはよりブロードになる。
さらに、モノマーイオンは一般的に150〜2000keV程度の加速電圧で注入するが、各イオンがそのエネルギーをもってシリコン原子と衝突するため、モノマーイオンが注入されたシリコンウェーハ表面部の結晶性が乱れ、その後にウェーハ表面上に成長させるエピタキシャル層の結晶性を乱す。また、加速電圧が大きいほど、結晶性が大きく乱れる。そのため、イオン注入後に乱れた結晶性を回復させるための熱処理(回復熱処理)を高温かつ長時間で行う必要がある。
一方、シリコンウェーハに、例えば炭素とボロンからなるクラスターイオンを照射する場合、図2(A)に示すように、クラスターイオン16は、シリコンウェーハに照射されるとそのエネルギーで瞬間的に1350〜1400℃程度の高温状態となり、シリコンが融解する。その後、シリコンは急速に冷却され、シリコンウェーハ中の表面近傍に炭素およびボロンが固溶する。すなわち、本明細書における「改質層」とは、照射するイオンの構成元素が半導体ウェーハ表面の結晶の格子間位置または置換位置に固溶した層を意味する。シリコンウェーハの深さ方向における炭素およびホウ素の濃度プロファイルは、クラスターイオンの加速電圧およびクラスターサイズに依存するが、モノマーイオンの場合に比べてシャープになり、照射された炭素およびホウ素が局所的に存在する領域(すなわち、改質層)の厚みは概ね500nm以下の領域(例えば50〜400nm程度)となる。なお、クラスターイオンの形態で照射された元素は、エピタキシャル層20の形成過程で多少の熱拡散は起こる。このため、エピタキシャル層20形成後の炭素およびホウ素の濃度プロファイルは、これらの元素が局所的に存在するピークの両側に、ブロードな拡散領域が形成される。しかし、改質層の厚みは大きく変化しない(後述の図4(A)参照)。その結果、モノマーイオンを注入する場合よりも高いゲッタリング能力を得ることができ、さらに一度のクラスターイオン照射で十分高いゲッタリング能力を得ることができるものと考えられる。なお、クラスターイオンの形態であれば、複数種のイオンを同時に照射に照射することができる。
また、クラスターイオン16は一般的に10〜100keV/Cluster程度の加速電圧で照射するが、クラスターは複数の原子または分子の集合体であるため、1原子または1分子あたりのエネルギーを小さくして打ち込むことができるため、シリコンウェーハの結晶へ与えるダメージは小さい。さらに、上記のような注入メカニズムの相違にも起因して、クラスターイオン照射の方がモノマーイオン注入よりもシリコンウェーハ10の結晶性を乱さない。そのため、第1工程の後、シリコンウェーハ10に対して回復熱処理を行うことなく、シリコンウェーハ10をエピタキシャル成長装置に搬送して第2工程を行うことができる(図1(C))。
なお、改質層18は、重金属を固溶するだけでなく、酸素も捕獲することができ、エピタキシャルシリコン層20への酸素拡散を抑制することができる。ここで、撮像素子(CCD、CIS)のデバイス動作に影響する要因の一つとして、Vth(しきい値電圧:Threshold Voltage)の変化が挙げられる。エピタキシャルシリコンウェーハのバルクの単結晶ウェーハ(シリコンウェーハ)中の酸素がエピタキシャル層に拡散すると、サーマルドナー(酸素ドナー)が発生してしまい、これがVthを変化させてしまう原因となる。この点、改質層18の上記酸素拡散抑制効果により、Vthの変動を抑制できる。
クラスターイオン16は結合様式によって多種のクラスターが存在し、例えば以下の文献に記載されるような公知の方法で生成することができる。ガスクラスタービームの生成法として、(1)特開平9−41138号公報、(2)特開平4−354865号公報、イオンビームの生成法として、(1)荷電粒子ビーム工学:石川順三:ISBN978−4−339−00734−3:コロナ社、(2)電子・イオンビーム工学:電気学会:ISBN4−88686−217−9:オーム社、(3)クラスターイオンビーム基礎と応用:ISBN4−526−05765−7:日刊工業新聞社。また、一般的に、正電荷のクラスターイオンの発生にはニールセン型イオン源あるいはカウフマン型イオン源が用いられ、負電荷のクラスターイオンの発生には体積生成法を用いた大電流負イオン源が用いられる。
以下で、クラスターイオンの照射条件について説明する。まず、照射する元素は特に限定されず、炭素、ボロン、リン、砒素などを挙げることができる。しかし、より高いゲッタリング能力を得る観点から、クラスターイオンが、構成元素として炭素を含むことが好ましい。格子位置の炭素原子は共有結合半径がシリコン単結晶と比較して小さいため、シリコン結晶格子の収縮場が形成されるため、格子間の不純物を引き付けるゲッタリング能力が高い。
また、構成元素として炭素を含む2種以上の元素を含むことがより好ましい。析出元素の種類により効率的にゲッタリング可能な金属の種類が異なるため、2種以上の元素を固溶させることにより、より幅広い金属汚染に対応できるからである。例えば、炭素の場合、ニッケルを効率的にゲッタリングすることができ、ボロンの場合、銅、鉄を効率的にゲッタリングすることができる。
イオン化させる化合物も特に限定されないが、イオン化が可能な炭素源化合物としては、エタン、メタン、二酸化炭素(CO)などを用いることができ、イオン化が可能なボロン源化合物としては、ジボラン、デカボラン(B1014)などを用いることができる。例えば、ジベンジルとデカボランを混合したガスを材料ガスとした場合、炭素、ボロンおよび水素が集合した水素化合物クラスターを生成することができる。また、シクロヘキサン(C12)を材料ガスとすれば、炭素および水素からなるクラスターイオンを生成することができる。炭素源化合物としては特に、ピレン(C1610)、ジベンジル(C1414)などより生成したクラスターC(3≦n≦16,3≦m≦10)を用いることが好ましい。小サイズのクラスターイオンビームを形成し易いためである。
イオン化させる化合物としては、炭素およびドーパント元素(ボロン、リン、砒素、アンチモンなど)の両方を含む化合物とすることも好ましい。このような化合物をクラスターイオンとして照射すれば、1回の照射で炭素およびドーパント元素の両方を固溶させることができるからである。
また、クラスターイオンの加速電圧およびクラスターサイズを制御することにより、改質層18における構成元素の深さ方向の濃度プロファイルのピークの位置を制御することができる。本明細書において「クラスターサイズ」とは、1つのクラスターを構成する原子または分子の個数を意味する。
本実施形態の第1工程では、高いゲッタリング能力を得る観点から、シリコンウェーハ10の表面10Aからの深さが150nm以下の範囲内に、改質層18における構成元素の深さ方向の濃度プロファイルのピークが位置するように、クラスターイオン16を照射する。なお、本明細書において、「構成元素の深さ方向の濃度プロファイル」は、構成元素が2種以上の元素を含む場合は、合計ではなく、それぞれ単独の元素についてのプロファイルを意味するものとする。
ピーク位置を当該深さの範囲に設定するために必要な条件として、クラスターイオンとしてC(3≦n≦16,3≦m≦10)を用いる場合、炭素1原子あたりの加速電圧は、0keV/atom超え50keV/atom以下とし、好ましくは、40keV/atom以下が望ましい。また、クラスターサイズは2〜100個、好ましくは60個以下、より好ましくは50個以下とする。
なお、加速電圧の調整には、(1)静電加速、(2)高周波加速の2方法が一般的に用いられる。前者の方法としては、複数の電極を等間隔に並べ、それらの間に等しい電圧を印加して、軸方向に等加速電界を作る方法がある。後者の方法としては、イオンを直線状に走らせながら高周波を用いて加速する線形ライナック法がある。また、クラスターサイズの調整は、ノズルから噴出されるガスのガス圧力および真空容器の圧力、イオン化する際のフィラメントへ印加する電圧などを調整することにより行うことができる。なお、クラスターサイズは、四重極高周波電界による質量分析またはタイムオブフライト質量分析によりクラスター個数分布を求め、クラスター個数の平均値をとることにより求めることができる。
また、クラスターイオンのドーズ量は、イオン照射時間を制御することにより調整することができる。本実施形態では、クラスターイオン16の炭素のドーズ量は1×1013〜1×1016atoms/cmとし、1×1014〜5×1015atoms/cmであることがより好ましい。1×1013atoms/cm未満の場合、ゲッタリング能力を十分に得ることができない可能性があり、1×1016atoms/cm超えの場合、エピタキシャル表面に大きなダメージを与えるおそれがあるからである。
本発明によれば、既述のとおり、RTAやRTOなどの、エピタキシャル装置とは別個の急速昇降温熱処理装置などを用いて回復熱処理を行う必要がない。それは、以下に述べるエピタキシャルシリコン層20を形成するためのエピタキシャル装置内で、エピタキシャル成長に先立ち行われる水素ベーク処理によって、シリコンウェーハ10の結晶性を十分回復させることができるからである。水素ベーク処理の一般的な条件は、エピタキシャル成長装置内を水素雰囲気とし、600℃以上900℃以下の炉内温度でシリコンウェーハ10を炉内に投入し、1℃/秒以上15℃/秒以下の昇温レートで1100℃以上1200℃以下の温度範囲にまで昇温させ、その温度で30秒以上1分以下の間保持するものである。この水素ベーク処理は、本来はエピタキシャル層成長前の洗浄処理によりウェーハ表面に形成された自然酸化膜を除去するためのものであるが、上記条件の水素ベークによりシリコンウェーハ10の結晶性を十分回復させることができる。
もちろん第1工程の後、第2工程の前に、エピタキシャル装置とは別個の熱処理装置を用いて回復熱処理を行ってもよい(図1(C))。この回復熱処理は、900℃以上1200℃以下で10秒以上1時間以下行えばよい。ここで、熱処理温度を900℃以上1200℃以下とするのは、900℃未満では、結晶性の回復効果が得られにくいためであり、一方、1200℃を超えると、高温での熱処理に起因するスリップが発生し、また、装置への熱負荷が大きくなるためである。また、熱処理時間を10秒以上1時間以下とするのは、10秒未満では回復効果が得られにくいためであり、一方、1時間超えでは、生産性の低下を招き、装置への熱負荷が大きくなるためである。
このような回復熱処理は、例えば、RTAやRTOなどの急速昇降温熱処理装置や、バッチ式熱処理装置(縦型熱処理装置、横型熱処理装置)を用いて行うことができる。前者は、ランプ照射加熱方式のため、装置構造的に長時間処理には適しておらず、15分以内の熱処理に適している。一方、後者は、所定温度までに温度上昇させるために時間がかかるものの、一度に多数枚のウェーハを同時に処理できる。また、抵抗加熱方式のため、長時間の熱処理が可能である。使用する熱処理装置は、クラスターイオン16の照射条件を考慮して適切なものを選択すればよい。
本実施形態の第2工程において、改質層18上に形成するエピタキシャルシリコン層20は、一般的な条件により形成することができる。例えば、水素をキャリアガスとして、ジクロロシラン、トリクロロシランなどのソースガスをチャンバー内に導入し、使用するソースガスによっても成長温度は異なるが、概ね1000〜1200℃の温度範囲の温度でCVD法によりシリコンウェーハ10上にエピタキシャル成長させることができる。エピタキシャルシリコン層20は、厚さが1〜15μmの範囲内とすることが好ましい。1μm未満の場合、シリコンウェーハ10からのドーパントの外方拡散によりエピタキシャルシリコン層20の抵抗率が変化してしまう可能性があり、また、15μm超えの場合、固体撮像素子の分光感度特性に影響が生じるおそれがあるからである。エピタキシャルシリコン層20は裏面照射型固体撮像素子を製造するためのデバイス層となる。
(エピタキシャルシリコンウェーハ)
次に、上記製造方法により得られるエピタキシャルシリコンウェーハ100について説明する。一実施形態によるエピタキシャルシリコンウェーハ100は、図1(D)に示すように、シリコンウェーハ10と、このシリコンウェーハ10の表面10Aに形成された、シリコンウェーハ10中に所定元素が固溶してなる改質層18と、改質層18上のエピタキシャルシリコン層20と、を有する。そして、シリコンウェーハ10の酸素濃度は、改質層18を除く領域19では16×1017atoms/cm(ASTM F121−1979)以下であり、かつ、改質層18における所定元素の深さ方向の濃度プロファイルの半値幅Wが100nm以下であることを特徴とする。
すなわち、本発明の製造方法によれば、モノマーイオン注入に比べて、クラスターイオンを構成する元素の析出領域を局所的かつ高濃度にすることができるため、上記半値幅Wを100nm以下とすることが可能となった。下限としては10nmと設定することができる。なお、本明細書における「深さ方向の濃度プロファイル」は、二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)にて測定した深さ方向の濃度分布を意味する。また、「改質層における所定元素の深さ方向の濃度プロファイルの半値幅」は、測定精度を考慮して、エピタキシャル層の厚さが1μm超の場合は、エピタキシャル層を1μmに薄膜化した状態で、SIMSにて所定元素の濃度プロファイルを測定したときの半値幅とする。
さらに、本発明の製造方法によれば、改質層18を除く領域19では、シリコンウェーハ10の酸素濃度が16×1017atoms/cm(ASTM F121−1979)以下と、低濃度であるにもかかわらず、上記改質層18のために、十分なゲッタリング能力を有することができる。また、改質層18を除く領域19の酸素濃度が低濃度であるため、エピタキシャル層における積層欠陥を低減することもできる。
なお、既述のとおり、エピタキシャルシリコンウェーハ100において、改質層18は重金属の捕獲に加えて、酸素を捕獲するため、改質層18内で酸素濃度のピークを形成する。そのため、改質層18と、改質層18を除く領域19とでは、酸素濃度が極端に異なる。そこで、エピタキシャルシリコンウェーハ100の、シリコンウェーハ10における酸素濃度を指す場合、改質層18を除いた領域19における酸素濃度の上限値を用いることとする。この改質層18は、エピタキシャルシリコン層20への酸素の拡散を抑制し、そのためエピタキシャルシリコン層20中の酸素濃度を低下することができ、したがってサーマルドナーの形成を低減することができる。このため、このエピタキシャルシリコンウェーハ100による固体撮像素子のVthの変動を抑制することができる。
また、シリコンウェーハ10の、改質層18を除く領域19における酸素濃度が8×1017atoms/cm以下であれば、エピタキシャル層でのBMD起因の積層欠陥の発生をほぼ確実に防止できることは既述のとおりである。
また、所定元素としては、シリコン以外の元素であれば特に限定されないが、炭素または炭素を含む2種以上の元素とすることが好ましいのは既述のとおりである。
より高いゲッタリング能力を得る観点から、エピタキシャルシリコンウェーハ100は、シリコンウェーハ10の表面からの深さが150nm以下の範囲内に、改質層18における濃度プロファイルのピークが位置することが好ましい。また、濃度プロファイルのピーク濃度が、1×1015〜1×1022atoms/cmが好ましく、1×1017〜1×1021atoms/cmの範囲内がより好ましい。
また、改質層18の深さ方向厚みは、概ね30〜400nmの範囲内とすることができる。
本実施形態のエピタキシャルシリコンウェーハ100によれば、従来に比べ高いゲッタリング能力を発揮することで、金属汚染をより抑制することができ、かつ、エピタキシャル層の積層欠陥を低減することができる。
(固体撮像素子の製造方法)
本発明の実施形態による固体撮像素子の製造方法は、上記の製造方法で製造されたエピタキシャルシリコンウェーハまたは上記のエピタキシャルシリコンウェーハ、すなわちエピタキシャルシリコンウェーハ100の表面に位置するエピタキシャルシリコン層20に、固体撮像素子を形成することを特徴とする。この製造方法により得られる固体撮像素子は、従来に比べ製造工程の各処理中で発生する重金属汚染の影響を低減でき、白傷欠陥の発生を十分に抑制することができる。また、この固体撮像素子は、エピタキシャル層での積層欠陥を低減できる。さらに、この固体撮像素子は、エピタキシャルシリコン層20の酸素拡散が抑制されているため、Vthの変化を抑制することもできる。
以上、本発明の代表的な実施形態を説明したが、本発明はこれらの実施形態に限定されるものではない。
(参考実験例)
まず、クラスターイオン照射とモノマーイオン注入の相違を明らかにするため、以下の実験を行った。
(参考例1)
CZ単結晶シリコンインゴットから得た、酸素濃度が6.5×1017atoms/cmであるn型シリコンウェーハ(直径:300mm、厚さ:725μm、結晶方位:<100>、ドーパント:リン、ドーパント濃度:4×1014atoms/cm)を用意した。次に、クラスターイオン発生装置(日新イオン機器社製、型番:CLARIS)を用いて、ジベンジル(C1414)より生成したCのクラスターイオンを、ドーズ量9.0×1013Clusters/cm(炭素のドーズ量4.5×1014atoms/cm)、炭素1原子あたりの加速電圧14.8keV/atomの条件で、シリコンウェーハに照射した。
(参考例2)
参考例1と同じシリコンウェーハに対して、クラスターイオン照射に替えて、COを材料ガスとして、炭素のモノマーイオンを生成し、ドーズ量9.0×1013atoms/cm、加速電圧300keV/atomの条件とした以外は、参考例1と同じ条件で、シリコンウェーハに照射した。
上記参考例1,2で作製したサンプルについて、SIMSにより測定を行い、図3に示す炭素の濃度プロファイルを得た。なお、横軸の深さはシリコンウェーハの表面をゼロとしている。この図3から明らかなように、クラスターイオン照射をした参考例1では、炭素濃度プロファイルがシャープであるが、モノマーイオン注入をした参考例2では、炭素濃度プロファイルがブロードである。また、参考例2に比べて参考例1では、炭素の濃度プロファイルのピーク濃度が高く、ピーク位置もよりシリコンウェーハ表面近傍に位置している。このことから、エピタキシャル層形成後も、炭素の濃度プロファイルの傾向は同様となることが推定される。
(実施例1)
CZ単結晶シリコンインゴットから得た、酸素濃度が6.5×1017atoms/cmであるn型シリコンウェーハ(直径:300mm、厚さ:725μm、結晶方位:<100>、ドーパント:リン、ドーパント濃度:4×1014atoms/cm)を用意した。次に、クラスターイオン発生装置(日新イオン機器社製、型番:CLARIS)を用いて、表1に記載の条件で、シリコンウェーハに照射した。その後、シリコンウェーハをHF洗浄処理した後、枚葉式エピタキシャル成長装置(アプライドマテリアルズ社製)内に搬送し、装置内で1120℃の温度で30秒の水素ベーク処理を施した後、水素をキャリアガス、トリクロロシランをソースガス、ホスフィン(PH)をドーパントガスとして1150℃でCVD法により、シリコンウェーハ上にシリコンのエピタキシャル層(厚さ:8μm、ドーパント種類:リン、ドーパント濃度:1×1015atoms/cm)をエピタキシャル成長させ、本発明に従うエピタキシャルシリコンウェーハを作製した。
(実施例2,3)
シリコンウェーハの酸素濃度を表1のとおりに変更した以外は、実施例1と同じ条件で、本発明に従うエピタキシャルシリコンウェーハを作製した。
(実施例4)
ドーズ量を9.0×1014Clusters/cmに変更した以外は、実施例1と同じ条件で、本発明に従うエピタキシャルシリコンウェーハを作製した。
(実施例5)
ドーズ量を9.0×1014Clusters/cmに変更した以外は、実施例3と同じ条件で、本発明に従うエピタキシャルシリコンウェーハを作製した。
(比較例1)
シリコンウェーハの酸素濃度を表1のとおりに変更した以外は、実施例1と同じ条件で、比較例にかかるエピタキシャルシリコンウェーハを作製した。
(比較例2〜5)
シリコンウェーハの酸素濃度を表1のとおりにして、さらに、クラスターイオン照射に替えて、表1に記載の条件で、炭素のモノマーイオンを注入した以外は、実施例1と同じ条件で、比較例にかかるシリコンエピタキシャルシリコンウェーハを作製した。
(比較例6)
クラスターイオンの照射を行わなかった以外は、実施例1と同じ条件で、比較例にかかるエピタキシャルシリコンウェーハを作製した。
(比較例7)
クラスターイオンの照射を行わなかった以外は、実施例3と同じ条件で、比較例にかかるエピタキシャルシリコンウェーハを作製した。
Figure 2014099481
(1)SIMS測定(炭素)
代表例として、実施例1および比較例2で作製した各サンプルについてSIMS測定を行い、図4(A),(B)に示す炭素の濃度プロファイルを得た。なお、横軸の深さはエピタキシャル層の表面をゼロとしている。さらに、実施例1〜3および比較例1〜5で作製した各サンプルについて、エピタキシャル層を1μmまで薄膜化した後にSIMS測定を行った。このとき得られた炭素の濃度プロファイルの半値幅、ピーク濃度、およびピーク位置(エピタキシャル層を除いたシリコンウェーハ表面からのピーク深さ)を表1に示す。
(2)ゲッタリング能力評価
実施例1〜3および比較例1〜5で作製した各サンプルのエピタキシャルシリコンウェーハ表面を、Ni汚染液(1.0×1012/cm)で、スピンコート汚染法を用いて故意に汚染し、引き続き900℃、30分の熱処理を施した。その後、SIMS測定を行った。代表例として、実施例1および比較例2についてのNi濃度プロファイルを、それぞれ炭素濃度プロファイルとともに示す(図4(A),(B))。他の実施例および比較例については、ゲッタリング能力評価の結果を表1に示す。Niの濃度プロファイルのピーク濃度を以下のようにそれぞれ分類して、評価基準とした。
◎:1×1017atoms/cm以上
○:7.5×1016atoms/cm以上〜1×1017atoms/cm未満
△:7.5×1016atoms/cm未満
(3)積層欠陥評価
実施例1〜3および比較例1〜5で作製した各サンプルのそれぞれについて、エピタキシャル層で観察されるBMD起因の積層欠陥の発生状況を調査した。まず、表面欠陥検査装置(KLA−Tencor社製:Surfscan SP−2)を用いて、DWOモード(Dark Field Wide Obliqueモード:暗視野・ワイド・斜め入射モード)でエピタキシャル層表面を観察する。次に、表面欠陥検査装置により検出されたLPD(Light Point Defect)部位を、走査型電子顕微鏡(SEM:Scanning Electron Microscope)を用いて観察評価して、積層欠陥(SF)か否かの判別を行う。SEM観察後、集束イオンビーム(FIB:Focused Ion Beam)加工により積層欠陥部位を含む断面観察用評価サンプルを作成し、この評価サンプルを透過型電子顕微鏡(TEM:Transmission Electron Microscope)を用いて観察評価して、BMD起因の積層欠陥か否かの確認を行った。積層欠陥の観察結果を、以下のように分類して、評価基準とした。評価結果を表1に示す。
○:10個/ウェーハ以下
△:10個/ウェーハ超
(4)SIMS測定(酸素)
作製した実施例4,5および比較例6,7で作製した各サンプルについてSIMS測定を行い、図5(A),(B)に示す酸素の濃度プロファイルを得た。なお、横軸の深さはエピタキシャル層の表面をゼロとしている。
(5)サーマルドナー発生量調査
実施例3および比較例7で作製した各サンプルについて、エピタキシャル層内で発生するサーマルドナーの発生量を調査した。この評価は、サンプルのエピタキシャルシリコンウェーハを大気雰囲気中で、450℃,4時間の熱処理を施した後、エピタキシャル層中央近傍でのサーマルドナー準位密度を、過渡容量分光法(DLTS:Deep Level Transient Spectroscopy)により測定したものである。なお、DLTS測定とは、バルク結晶の表面にショットキーダイオードを形成し、このダイオードに逆バイアスのパルスを印加した場合に得られるキャパシタンス変化の温度依存性に基づいて、バルク結晶に含まれる欠陥や重金属の種類およびその濃度を測定する方法である。具体的には、ショットキーダイオードに印加する逆バイアスを弱めることによってキャリアを深い準位に捕捉させた後、逆バイアスを強めることによって空乏層を広げ、これにより深い準位から放出されるキャリアの過渡応答を観測することにより測定を行う評価手法である。サーマルドナー発生量の結果を図6に示す。なお、横軸の深さはエピタキシャル層の表面をゼロとしている。
(評価結果の考察)
図4(A),(B)から、クラスターイオン照射により、実施例1では、モノマーイオン注入を施した比較例2と比べて、炭素が局所的かつ高濃度に固溶した改質層が形成されることがわかる。そして、表1に示すように、実施例1〜3は、炭素の濃度プロファイルの半値幅がいずれも100nm以下であるために、Niに対して、比較例2〜5よりも優れたゲッタリング能力を発揮していることがわかる。また、実施例1〜3のエピタキシャルシリコンウェーハは、シリコンウェーハの酸素濃度が16×1017atoms/cm以下であるため、いずれもBMD起因の積層欠陥が発生していない。なお、比較例1は、クラスターイオン照射により十分なゲッタリング能力を得ることができているが、シリコンウェーハの酸素濃度が高すぎるため、BMD起因の積層欠陥が観察された。
また、図5(A),(B)から、クラスターイオン照射により形成された改質層は、酸素を捕獲し、エピタキシャル層への酸素の拡散を抑制していることがわかった。さらに、図6から、クラスターイオンを照射することで、エピタキシャル層の中心近傍におけるサーマルドナーの準位密度が低減することがわかった。これらの結果から、クラスターイオンを照射することで形成した改質層は、エピタキシャル層への酸素拡散を抑制できることがわかる。
本発明によれば、より高いゲッタリング能力を発揮することで、金属汚染を抑制することができ、かつ、エピタキシャル層の積層欠陥が低減したエピタキシャルシリコンウェーハを得ることができ、また、このエピタキシャルシリコンウェーハから高品質の固体撮像素子を形成することができる。
10 シリコンウェーハ
10A シリコンウェーハの表面
16 クラスターイオン
18 改質層
19 改質層を除く領域
20 エピタキシャルシリコン層
100 エピタキシャルシリコンウェーハ

Claims (14)

  1. 酸素濃度が16×1017atoms/cm(ASTM F121−1979)以下のシリコンウェーハにクラスターイオンを照射して、前記シリコンウェーハの表面に、前記クラスターイオンの構成元素が固溶してなる改質層を形成する第1工程と、
    前記シリコンウェーハの改質層上にエピタキシャルシリコン層を形成する第2工程と、
    を有することを特徴とするエピタキシャルシリコンウェーハの製造方法。
  2. 前記シリコンウェーハの酸素濃度は、8×1017atoms/cm(ASTM F121−1979)以下である請求項1に記載のエピタキシャルシリコンウェーハの製造方法。
  3. 前記第1工程の後、前記シリコンウェーハに対して結晶性回復のための熱処理を行うことなく、前記シリコンウェーハをエピタキシャル成長装置に搬送して前記第2工程を行う請求項1または2に記載のエピタキシャルシリコンウェーハの製造方法。
  4. 前記第1工程の後、前記第2工程の前に、前記シリコンウェーハに対して結晶性回復のための熱処理を行う請求項1または2に記載のエピタキシャルシリコンウェーハの製造方法。
  5. 前記クラスターイオンが、構成元素として炭素を含む請求項1〜4のいずれか1項に記載のエピタキシャルシリコンウェーハの製造方法。
  6. 前記クラスターイオンが、構成元素として炭素を含む2種以上の元素を含む請求項5に記載のエピタキシャルシリコンウェーハの製造方法。
  7. 前記クラスターイオンの照射条件は、炭素1原子あたり加速電圧が50keV/atom以下、クラスターサイズが100個以下、炭素のドーズ量が1.0×1013atoms/cm以上である請求項5または6に記載のエピタキシャルシリコンウェーハの製造方法。
  8. シリコンウェーハと、該シリコンウェーハの表面に形成された、該シリコンウェーハ中に所定元素が固溶してなる改質層と、該改質層上のエピタキシャルシリコン層と、を有し、
    前記シリコンウェーハの酸素濃度は、前記改質層を除く領域では16×1017atoms/cm(ASTM F121−1979)以下であり、
    前記改質層における、前記所定元素の濃度プロファイルの半値幅が100nm以下であることを特徴とするエピタキシャルシリコンウェーハ。
  9. 前記シリコンウェーハの酸素濃度は、前記改質層を除く領域では8×1017atoms/cm(ASTM F121−1979)以下である請求項8に記載のエピタキシャルシリコンウェーハ。
  10. 前記シリコンウェーハの表面からの深さが150nm以下の範囲内に、前記改質層における前記濃度プロファイルのピークが位置する請求項8または9に記載のエピタキシャルシリコンウェーハ。
  11. 前記改質層における前記濃度プロファイルのピーク濃度が、1.0×1015atoms/cm以上である請求項8〜10のいずれか1項に記載のエピタキシャルシリコンウェーハ。
  12. 前記所定元素が炭素を含む請求項8〜11のいずれか1項に記載のエピタキシャルシリコンウェーハ。
  13. 前記所定元素が炭素を含む2種以上の元素を含む請求項12に記載のエピタキシャルシリコンウェーハ。
  14. 請求項1〜7のいずれか1項に記載の製造方法で製造されたエピタキシャルシリコンウェーハまたは請求項8〜13のいずれか1項に記載のエピタキシャルシリコンウェーハの、表面に位置するエピタキシャルシリコン層に、固体撮像素子を形成することを特徴とする固体撮像素子の製造方法。
JP2012249681A 2012-11-13 2012-11-13 エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法 Active JP6107068B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012249681A JP6107068B2 (ja) 2012-11-13 2012-11-13 エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012249681A JP6107068B2 (ja) 2012-11-13 2012-11-13 エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法

Publications (2)

Publication Number Publication Date
JP2014099481A true JP2014099481A (ja) 2014-05-29
JP6107068B2 JP6107068B2 (ja) 2017-04-05

Family

ID=50941267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012249681A Active JP6107068B2 (ja) 2012-11-13 2012-11-13 エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法

Country Status (1)

Country Link
JP (1) JP6107068B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016031328A1 (ja) * 2014-08-28 2016-03-03 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法、ならびに、固体撮像素子の製造方法
JP2018032666A (ja) * 2016-08-22 2018-03-01 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、及び固体撮像素子の製造方法
US9935235B2 (en) 2016-05-02 2018-04-03 Renesas Electronics Corporation Method for manufacturing a semiconductor device
CN108183113A (zh) * 2016-12-08 2018-06-19 佳能株式会社 光电转换设备、相机、制造半导体基板的方法以及制造光电转换设备的方法
KR20180126530A (ko) * 2016-04-11 2018-11-27 가부시키가이샤 사무코 실리콘 시료의 탄소 농도 측정 방법, 실리콘 단결정 잉곳의 제조 방법, 실리콘 단결정 잉곳 및 실리콘 웨이퍼
CN112582434A (zh) * 2019-09-30 2021-03-30 台湾积体电路制造股份有限公司 图像传感器和用于形成图像传感器的方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06338507A (ja) * 1993-03-30 1994-12-06 Sony Corp 半導体基板、固体撮像装置及びこれらの製造方法
JP2004221491A (ja) * 2003-01-17 2004-08-05 Nikon Corp 固体撮像装置,およびその製造方法
JP2007525838A (ja) * 2004-02-14 2007-09-06 エピオン コーポレーション ドープ済みおよび未ドープの歪み半導体の形成方法およびガスクラスタイオン照射による半導体薄膜の形成方法
JP2007317760A (ja) * 2006-05-24 2007-12-06 Sharp Corp 半導体装置及びその製造方法
JP2008311418A (ja) * 2007-06-14 2008-12-25 Shin Etsu Handotai Co Ltd エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
JP2009518869A (ja) * 2005-12-09 2009-05-07 セムイクウィップ・インコーポレーテッド 炭素クラスターの注入により半導体デバイスを製造するためのシステムおよび方法
JP2009540531A (ja) * 2006-06-13 2009-11-19 セムイクウィップ・インコーポレーテッド イオンビーム装置およびイオン注入方法
JP2010040864A (ja) * 2008-08-06 2010-02-18 Sumco Corp エピタキシャルシリコンウェーハ及びその製造方法
JP2010114409A (ja) * 2008-10-10 2010-05-20 Sony Corp Soi基板とその製造方法、固体撮像装置とその製造方法、および撮像装置
JP2011054821A (ja) * 2009-09-03 2011-03-17 Sumco Corp エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP2012059849A (ja) * 2010-09-08 2012-03-22 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハおよびシリコンエピタキシャルウェーハの製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06338507A (ja) * 1993-03-30 1994-12-06 Sony Corp 半導体基板、固体撮像装置及びこれらの製造方法
JP2004221491A (ja) * 2003-01-17 2004-08-05 Nikon Corp 固体撮像装置,およびその製造方法
JP2007525838A (ja) * 2004-02-14 2007-09-06 エピオン コーポレーション ドープ済みおよび未ドープの歪み半導体の形成方法およびガスクラスタイオン照射による半導体薄膜の形成方法
JP2009518869A (ja) * 2005-12-09 2009-05-07 セムイクウィップ・インコーポレーテッド 炭素クラスターの注入により半導体デバイスを製造するためのシステムおよび方法
JP2007317760A (ja) * 2006-05-24 2007-12-06 Sharp Corp 半導体装置及びその製造方法
JP2009540531A (ja) * 2006-06-13 2009-11-19 セムイクウィップ・インコーポレーテッド イオンビーム装置およびイオン注入方法
JP2008311418A (ja) * 2007-06-14 2008-12-25 Shin Etsu Handotai Co Ltd エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
JP2010040864A (ja) * 2008-08-06 2010-02-18 Sumco Corp エピタキシャルシリコンウェーハ及びその製造方法
JP2010114409A (ja) * 2008-10-10 2010-05-20 Sony Corp Soi基板とその製造方法、固体撮像装置とその製造方法、および撮像装置
JP2011054821A (ja) * 2009-09-03 2011-03-17 Sumco Corp エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP2012059849A (ja) * 2010-09-08 2012-03-22 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハおよびシリコンエピタキシャルウェーハの製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN7016001681; N.G.RUDAWSKI et al: 'Amorphaization and Solid-Phase Epitaxial Growth of C-Cluster Ion-Implanted Si' Journal of Electronic Materials Vol.38, NO.9, 2009, 20090625, pp.1926-1930, Journal of Electronic Materials *

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101916931B1 (ko) * 2014-08-28 2018-11-08 가부시키가이샤 사무코 반도체 에피택셜 웨이퍼 및 그 제조 방법, 및, 고체 촬상 소자의 제조 방법
JP2016051729A (ja) * 2014-08-28 2016-04-11 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法、ならびに、固体撮像素子の製造方法
TWI567791B (zh) * 2014-08-28 2017-01-21 Sumco Corp A semiconductor epitaxial wafer and a method for manufacturing the same, and a method for manufacturing the solid-state photographic element
KR20170041229A (ko) * 2014-08-28 2017-04-14 가부시키가이샤 사무코 반도체 에피택셜 웨이퍼 및 그 제조 방법, 및, 고체 촬상 소자의 제조 방법
WO2016031328A1 (ja) * 2014-08-28 2016-03-03 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法、ならびに、固体撮像素子の製造方法
KR102170149B1 (ko) 2016-04-11 2020-10-26 가부시키가이샤 사무코 실리콘 시료의 탄소 농도 측정 방법과 실리콘 단결정 잉곳의 제조 방법
KR20180126530A (ko) * 2016-04-11 2018-11-27 가부시키가이샤 사무코 실리콘 시료의 탄소 농도 측정 방법, 실리콘 단결정 잉곳의 제조 방법, 실리콘 단결정 잉곳 및 실리콘 웨이퍼
US9935235B2 (en) 2016-05-02 2018-04-03 Renesas Electronics Corporation Method for manufacturing a semiconductor device
WO2018037626A1 (ja) * 2016-08-22 2018-03-01 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、及び固体撮像素子の製造方法
KR20190017039A (ko) * 2016-08-22 2019-02-19 가부시키가이샤 사무코 에피택셜 실리콘 웨이퍼의 제조방법, 에피택셜 실리콘 웨이퍼, 및 고체 촬상 소자의 제조방법
CN109791890A (zh) * 2016-08-22 2019-05-21 胜高股份有限公司 外延硅晶片的制造方法、外延硅晶片及固体摄像元件的制造方法
TWI688002B (zh) * 2016-08-22 2020-03-11 日商Sumco股份有限公司 磊晶矽晶圓的製造方法、磊晶矽晶圓及固體攝像元件的製造方法
KR102156727B1 (ko) * 2016-08-22 2020-09-16 가부시키가이샤 사무코 에피택셜 실리콘 웨이퍼의 제조방법, 에피택셜 실리콘 웨이퍼, 및 고체 촬상 소자의 제조방법
JP2018032666A (ja) * 2016-08-22 2018-03-01 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、及び固体撮像素子の製造方法
US10872768B2 (en) 2016-08-22 2020-12-22 Sumco Corporation Method of manufacturing epitaxial silicon wafer, epitaxial silicon wafer, and method of manufacturing solid-state image sensing device
CN109791890B (zh) * 2016-08-22 2023-03-31 胜高股份有限公司 外延硅晶片的制造方法、外延硅晶片及固体摄像元件的制造方法
CN108183113A (zh) * 2016-12-08 2018-06-19 佳能株式会社 光电转换设备、相机、制造半导体基板的方法以及制造光电转换设备的方法
US10340400B2 (en) 2016-12-08 2019-07-02 Canon Kabushiki Kaisha Photoelectric conversion device, method of manufacturing the same, and camera
CN108183113B (zh) * 2016-12-08 2022-03-04 佳能株式会社 光电转换设备、相机、制造半导体基板的方法以及制造光电转换设备的方法
CN112582434A (zh) * 2019-09-30 2021-03-30 台湾积体电路制造股份有限公司 图像传感器和用于形成图像传感器的方法

Also Published As

Publication number Publication date
JP6107068B2 (ja) 2017-04-05

Similar Documents

Publication Publication Date Title
JP5673811B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6278591B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP5799936B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6065848B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP5799935B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6107068B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
TWI611482B (zh) 半導體磊晶晶圓的製造方法及固體攝像元件的製造方法
JP6427946B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6535432B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6280301B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6289805B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6278592B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017123477A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6361779B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP2017175145A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6318728B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2015220242A (ja) 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP2017175143A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017183736A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150811

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160628

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170220

R150 Certificate of patent or registration of utility model

Ref document number: 6107068

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250