JP2004221491A - 固体撮像装置，およびその製造方法 - Google Patents
固体撮像装置，およびその製造方法 Download PDFInfo
- Publication number
- JP2004221491A JP2004221491A JP2003009998A JP2003009998A JP2004221491A JP 2004221491 A JP2004221491 A JP 2004221491A JP 2003009998 A JP2003009998 A JP 2003009998A JP 2003009998 A JP2003009998 A JP 2003009998A JP 2004221491 A JP2004221491 A JP 2004221491A
- Authority
- JP
- Japan
- Prior art keywords
- solid
- state imaging
- semiconductor substrate
- imaging device
- oxygen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
【課題】本発明は、ＩＧ（イントリンシックゲッタリング）技術を適用した固体撮像装置において、歩留まりおよびゲッタリング能力の双方に相関する製造条件の選定と、これら製造条件の適正範囲を細かく提示することを目的とする。
【解決手段】本発明の固体撮像装置は、半導体基板と、半導体基板の主表面に存在する厚さ７．０μｍ以上２０．０μｍ以下の無欠陥層と、無欠陥層に形成されて入射光に応じた信号電荷を生成する複数の単位画素と、無欠陥層の下に酸素析出物が析出してなる領域とを備え、表面深さ２０〜１００μｍにおける酸素析出物の平均密度は単位立方センチメートル当たり１．０Ｅ１０個以上であることを特徴とする。
【選択図】 図１
【解決手段】本発明の固体撮像装置は、半導体基板と、半導体基板の主表面に存在する厚さ７．０μｍ以上２０．０μｍ以下の無欠陥層と、無欠陥層に形成されて入射光に応じた信号電荷を生成する複数の単位画素と、無欠陥層の下に酸素析出物が析出してなる領域とを備え、表面深さ２０〜１００μｍにおける酸素析出物の平均密度は単位立方センチメートル当たり１．０Ｅ１０個以上であることを特徴とする。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、固体撮像装置およびその製造方法に関する。
【０００２】
【従来の技術】
従来、固体撮像装置の半導体ウェハ内において、金属汚染によって暗電流が発生することが知られている。
特に、半導体ウェハにエピタキシャル層を形成した場合、エピタキシャル成長ガスに含まれる重金属や、プロセス装置（ガス配管など）の重金属に晒されることにより、比較的大量の金属に汚染される。
【０００３】
この種の金属汚染を除去するため、ウェハ内部に微小欠陥を設け、この微小欠陥に金属汚染を捕捉するイントリンシックゲッタリング（ＩＧ）技術が従来から知られている。
非特許文献１の第３６２頁右欄１行目によれば、安定したゲッタリング能力を得るため、この微小欠陥の密度は５Ｅ９ｃｍ−３以上を必要とする。
【０００４】
【非特許文献１】
電子通信学会編”ＬＳＩハンドブック”第１版第１刷，
３６１頁〜３６４頁，オーム社発行
【０００５】
【発明が解決しようとする課題】
上述した非特許文献１に示されるように、ＩＧ技術の欠陥密度（すなわち酸素析出物の密度）は５Ｅ９ｃｍ−３以上であることが一般に知られている。
しかしながら、この条件を満たすように固体撮像装置を製造した場合、歩留まりの向上に限界が生じる。
特に、近年に製造されるようになった高感度（高Ｓ／Ｎ）の固体撮像装置では、この歩留まりの低下が顕著である。これは、受光領域に残留する僅かな金属汚染から発生した暗電流が、出力画像信号の画像ノイズとして顕著に現れるからである。
【０００６】
そこで、本発明者は、ゲッタリング性能と歩留まりの双方に影響を及ぼす製造条件を新たに選別し、これら製造条件を実験を通して詳細に規定することにより、さらに歩留まりを高めることに成功した。
【０００７】
本発明は、このゲッタリング性能および歩留まりの双方に相関する製造条件の提示と、これら製造条件の適正範囲を詳細に提示することを目的とする。
【０００８】
【課題を解決するための手段】
以下、本発明について説明する。
【０００９】
《請求項１》
請求項１の固体撮像装置は、半導体基板と、半導体基板の主表面に存在する厚さ７．０μｍ以上２０．０μｍ以下の無欠陥層と、無欠陥層に形成されて入射光に応じた信号電荷を生成する複数の単位画素と、無欠陥層の下に酸素析出物が析出してなる領域とを備える。この酸素析出物の平均密度は、表面深さ２０〜１００μｍにおいて単位立方センチメートル当たり１．０Ｅ１０個以上であることを特徴とする。
【００１０】
《請求項２》
請求項２の固体撮像装置は、請求項１に記載の固体撮像装置において、主表面から深さ２０〜１００μｍにおける酸素析出物の平均密度は単位立方センチメートル当たり２．１Ｅ１０個未満であることを特徴とする。
【００１１】
《請求項３》
請求項３の固体撮像装置は、請求項１または請求項２に記載の固体撮像装置において、半導体基板の主表面とは反対の面（裏面）にポリシリコン膜が形成されることを特徴とする。
【００１２】
《請求項４》
請求項４の固体撮像装置は、請求項１ないし請求項３のいずれか１項に記載の固体撮像装置において、エピタキシャル層を半導体基板の主表面に形成する。このエピタキシャル層により、無欠陥層の厚さは、７．０μｍ以上２０．０μｍ以下に調整される。
【００１３】
《請求項５》
請求項５に記載の発明は、入射光に応じて信号電荷を生成する単位画素を半導体基板の主表面に複数有する固体撮像装置の製造方法であって、次の工程を含む。
・半導体基板の裏面にポリシリコン膜を形成する工程
・半導体基板の主表面側から、酸素、窒素、および炭素からなる群の少なくとも一種をイオン注入にて埋め込む工程
・半導体基板の表面近傍の酸素を熱により外拡散させて、酸素濃度が概略５Ｅ１７ｃｍ−３以下と低濃度な無酸素層を主表面に形成する工程
・半導体基板に熱処理を施して酸素析出物による微小欠陥を成長させて表面深さ２０〜１００μｍにおける酸素析出物の平均密度を単位立方センチメートル当たり１．０Ｅ１０個以上２．１Ｅ１０個未満にする工程
・半導体基板の主表面にエピタキシャル層を形成して無欠陥層の厚さを７．０μｍ以上２０．０μｍ以下に調整する工程
・エピタキシャル層に単位画素を形成する工程
【００１４】
【発明の実施の形態】
以下、図面に基づいて本発明にかかる実施形態を説明する。
【００１５】
《第１の実施形態》
図１は、第１の実施形態における固体撮像装置２１の断面図である。
図１において、半導体基板２０の主表面側には、エピタキシャル層２２ａおよび無酸素層２２ｂからなる無欠陥層２２が、７．０μｍ以上２０．０μｍ以下の厚さに形成される。
【００１６】
このエピタキシャル層２２ａには、固体撮像装置２１の回路素子領域（入射光に応じて信号電荷を生成する複数の単位画素２４など）が形成される。
この無酸素層２２ｂの下には、酸素析出物の微小欠陥を含む酸素析出物領域２３が存在する。主表面から深さ２０〜１００μｍの範囲において、この酸素析出物（すなわち微小欠陥）の平均密度は、単位立方センチメートル当たり１．０Ｅ１０個以上２．１Ｅ１０個未満である。
また、半導体基板２０の裏面には、厚さ１．０μｍ〜１．５μｍのポリシリコン層２５が形成される。
【００１７】
［第１の実施形態の製造工程］
上述した構成の固体撮像装置２１は、例えば、次の工程により製造することができる。
【００１８】
（１）半導体基板２０の裏面側にポリシリコン層２５を形成する。
（２）半導体基板２０を、１０００℃〜１２００℃で高温処理し、半導体基板２０の表面近傍に含まれる酸素を外拡散させ、無酸素層２２ｂを形成する。この無酸素層２２ｂの厚さは、高温処理の処理時間によって調整する。
（３）続いて、半導体基板２０を４００℃〜８００℃で低温処理し、酸素析出物領域２３となる領域に酸素を析出させる。この酸素析出物が微小欠陥の成長核となる。
（４）次に、半導体基板２０の主表面側に、エピタキシャル成長法を使用してエピタキシャル層２２ａを形成する。
（５）エピタキシャル層２２ａの成長温度あるいは別のアニール処理により、半導体基板２０を９００℃〜１１００℃で中温処理する。このとき、酸素析出物を成長核として微小欠陥が成長する。このとき、ポリシリコン層２５による弾性ひずみが微小欠陥に作用することにより、微小欠陥をより大きく成長させることができる。
この微小欠陥は、ゲッタリング中心として機能し、エピタキシャル層２２ａに含まれる金属汚染を有効に捕捉する。
（６）エピタキシャル層２２ａに、単位画素２４などの回路素子領域を形成し、固体撮像装置２１を完成する。
【００１９】
［本発明者によるＩＧ技術の不良解析］
従来、ＩＧ技術の歩留まり低下は、酸素析出物が半導体ウェハの機械的強度を低下させ、熱応力の影響を受けやすくなるためと考えられてきた。（例えば、津屋秀樹著『超ＬＳＩプロセス制御工学』第２１９頁〜第２２１頁）。
したがって、従来は半導体ウェハの機械的強度を保つ観点からＩＧ技術の歩留まり改善が検討され、機械的強度を余裕をもって保てる範囲に製造条件が最適化されてきた。
【００２０】
今回、本発明者は、図１に示す固体撮像装置２１について不良解析を鋭意行った。その結果、従来よりも直接的な不良原因を突き止めるに至った。
すなわち、不良品の殆どは、酸素析出物領域２３内の微小欠陥によって発生した転移網が、局所的に半導体表面に突き抜けていた。
【００２１】
この新しい不良原因の解明結果から、本発明者は、微小欠陥から発生した転移網が表面に突き抜けないよう、無欠陥層２２の厚さを最適にコントロールすることを考えた。その結果、従来の製造条件（すなわち機械的強度を最適にコントロールするもの）よりも一段と直接的に歩留まりを改善することに成功した。
以下、具体的な製造条件における数値の根拠について説明する。
【００２２】
［歩留まり改善の実験結果］
まず、本発明者は、『無欠陥層２２の厚さ』および『酸素析出物領域２３の酸素析出物密度』を変更しながら固体撮像装置２１の製造実験を行い、不良品の発生状況を調べた。
図２は、この実験結果を示す図である。なお、図２に示す酸素析出物密度（微小欠陥の個数）は、三井鉱山（株）製の測定器Ｍ０４０１を用いて試料の表面深さ１５０μｍまでの酸素析出物密度を測定し、これを無欠陥層２２の厚さによらない測定値とするため、表面深さ２０〜１００の平均密度に換算した値である。
【００２３】
この図２の実験結果から分かるように、無欠陥層２２の厚さ７μｍを境界値として、不良品の発生状況が劇的に変化した。すなわち、無欠陥層２２の厚さを７μｍ以上にすることによって、固体撮像装置２１の歩留まりが急激に改善されることが分かった。
【００２４】
これは、無欠陥層２２の厚さを７μｍ以上に確保することにより、転移網の突き抜けを抑止できるためと考えられる。（なお、一段と歩留まりを改善するには、無欠陥層２２の厚さを１１μｍ〜１５μｍの範囲内にすることが好ましい。）
【００２５】
さらに、図２の実験結果により、酸素析出物密度が２．１Ｅ１０ｃｍ−３以上になると、無欠陥層２２の厚さにかかわらずに歩留まりが低下することも分かった。この結果から、酸素析出物密度は２．１Ｅ１０ｃｍ−３未満（好ましくは、１．９Ｅ１０ｃｍ−３以下、更に好ましくは１．７Ｅ１０ｃｍ−３以下）にすることが好ましい。
【００２６】
ところで、無欠陥層２２を厚くするほど、転移網の突き抜けを抑止できるため、歩留まり改善の効果が確実になる。しかし、無欠陥層２２が極端に厚くなると、単位画素２４と酸素析出物領域２３との距離がかけ離れるため、ゲッタリング能力の低下が懸念される。
そこで、ゲッタリング能力を維持する観点から、無欠陥層２２の厚さ上限を規定すべきである。この場合の厚さ上限は、製造プロセスにおける熱処理温度と、金属汚染の拡散係数から、金属汚染の拡散距離を求めることによって計算することができる。一般に金属汚染の原因物質が主に鉄であることから、この厚さ上限は２０μｍとなる。
【００２７】
［ゲッタリング能力の実験結果］
続いて、本発明者は、無欠陥層２２の厚さを１５μｍにした状態で、酸素析出物密度を変更して製造実験を行い、ゲッタリング能力（固体撮像装置２１の暗電流出力）の変化を調べた。
図３は、この実験結果を示す図である。なお、図３に示す酸素析出物密度は、図２に示す酸素析出物密度と同様の方法で測定している。
【００２８】
この図３の実験結果からは、酸素析出物密度が１．０Ｅ１０ｃｍ−３以上になると、暗電流が劇的に低下することが分かる。
この結果から、上記のように無欠陥層２２を厚くした場合、十分なゲッタリング効果を得るために、酸素析出物密度を１．０Ｅ１０ｃｍ−３以上に引き上げる必要が生じる。
【００２９】
［ポリシリコン層２５による歩留まり改善効果］
従来、半導体基板の裏面にポリシリコンなどの膜形成を行うことにより、偏析ゲッタリング効果を生じることが知られている（例えば非特許文献１の第３６０頁）。
しかしながら、従来は、このポリシリコン層２５による歩留まり改善効果については知られていなかった。
【００３０】
本発明者は、上述した実験に際して、ポリシリコン層２５を裏面に形成した場合に歩留まりが改善することを突き止めた。具体的な理由については不明であるが、ポリシリコン層２５によって微小欠陥が大きくまとまって成長することにより、転移網の発生状況が変化し、局所的な表面突き抜けを抑止するものと想像される。
【００３１】
［無酸素層２２ｂによる歩留まり改善効果］
通常、無酸素層２２ｂを形成せずに、エピタキシャル層２２ａを形成した場合、半導体基板２０からエピタキシャル層２２ａへ酸素が移動し、エピタキシャル層２２ａ内に微小欠陥が発生してしまう。このような状態では、無欠陥層２２の厚さが実質的に薄くなり、上述した歩留まり改善効果が低下する。
【００３２】
しかしながら、本実施形態では、エピタキシャル層２２ａを形成する前に、半導体基板２０を高温処理して、無酸素層２２ｂを形成する。そのため、その後にエピタキシャル層２２ａを形成しても、エピタキシャル層２２ａへ放出される酸素が極めて少なく、エピタキシャル層２２ａをほぼ無欠陥に保つことが可能となる。
すなわち、本実施形態では、無酸素層２２ｂを形成することによって、歩留まり改善の効果が一段と確実になる。
次に、別の実施形態について説明する。
【００３３】
《第２の実施形態》
図４は、第２の実施形態における固体撮像装置２１ａの断面図である。
この固体撮像装置２１ａの構造上の特徴は、微小欠陥の分布密度にピークを有する酸素析出物層２３ａを無酸素層２２ｂの下に形成した点である。主表面から深さ２０〜１００μｍの範囲において、この酸素析出物（すなわち微小欠陥）の平均密度は、単位立方センチメートル当たり１．０Ｅ１０個以上２．１Ｅ１０個未満に調整される。
なお、その他の構造については、第１の実施形態（図１）と同様であるため、ここでの説明を省略する。
【００３４】
［第２の実施形態の製造工程］
図５および図６は、固体撮像装置２１ａの製造工程を示す図である。以下、図５および図６に沿って、固体撮像装置２１ａの製造工程を説明する。
【００３５】
（１）半導体基板２０の裏面側にポリシリコン層２５を形成する（図５Ａ参照）。
（２）半導体基板２０の主表面側から、酸素、窒素、および炭素からなる群の少なくとも一種を、酸素析出物領域２３ａとなる領域に、イオン注入法などを用いて埋め込む。これらの元素は、酸素析出を加速する効果を発揮する（図５Ｂ参照）。
（３） 半導体基板２０を、１０００℃〜１２００℃で高温処理し、半導体基板２０の表面近傍に含まれる酸素を外拡散させ、無酸素層２２ｂを形成する。この無酸素層２２ｂの厚さは、高温処理の処理時間によって調整する。
（４）続いて、半導体基板２０を４００℃〜８００℃で低温処理する。このとき、予め埋め込んであった元素（酸素、窒素、または炭素など）は酸素析出を加速し、酸素析出物が集中した酸素析出物領域２３ａが形成される。この酸素析出物は、微小欠陥の成長核となる（図５Ｃ参照）。
（５）次に、半導体基板２０の主表面側に、エピタキシャル成長法を使用してエピタキシャル層２２ａを形成する（図６Ｄ参照）。
（６）エピタキシャル層２２ａの成長温度あるいは別のアニール処理により、半導体基板２０を９００℃〜１１００℃で中温処理する。このとき、酸素析出物を成長核として微小欠陥が成長する。このとき、ポリシリコン層２５による弾性ひずみが微小欠陥に作用することにより、微小欠陥をより大きく成長させることができる。
この微小欠陥は、ゲッタリング中心として機能し、エピタキシャル層２２ａに含まれる金属汚染を有効に捕捉する。
（７）エピタキシャル層２２ａに、単位画素２４などの回路素子領域を形成し、固体撮像装置２１ａを完成する（図６Ｅ参照）。
【００３６】
［第２の実施形態の効果］
第２の実施形態においても、無欠陥層２２の厚さを７．０μｍ以上２０．０μｍ以下としているため、転移網の表面突き抜けを有効に防止し、固体撮像装置２１ａの歩留まりが確実に改善する。
【００３７】
さらに、単位画素２４と近い距離に、高密度の酸素析出物（微小欠陥）を集中分布させているため、単位画素２４の金属汚染に対して高いゲッタリング能力が発揮される。その結果、暗電流の極めて少ない高感度（つまり高Ｓ／Ｎ）の固体撮像装置２１ａが完成する。
【００３８】
特に、第２の実施形態では、高密度に酸素析出物が集中する領域２３ａを形成しながらも、無欠陥層２２の厚さを所定幅に安定して維持することが可能である。これは、無酸素層２２ｂおよびエピタキシャル層２２ａを段階的に形成することにより、無欠陥層２２中に微小欠陥が取り込まれにくいからである。
次に、別の実施形態について説明する。
【００３９】
《第３の実施形態》
図７は、第３の実施形態における固体撮像装置１１の断面図である。
この固体撮像装置１１の構造上の特徴は、無酸素層１２ａの厚さを７．０μｍ以上２０．０μｍ以下として、エピタキシャル層を省いた点である。このような無酸素層１２ａの厚さは、半導体基板２０の熱処理条件により調整することができる。
なお、その他の構造については、第１の実施形態（図１）と同様であるため、ここでの説明を省略する。
このような構造では、無酸素層１２ａの厚さにより、転移網の表面突き抜けを有効に防止し、固体撮像装置１１の歩留まりを改善することが可能になる。
【００４０】
【発明の効果】
本発明では、ＩＧ技術の不良原因が転移網の突き抜けであることを突き止め、『無欠陥層の厚さ』と『酸素析出物濃度』の両方を厳密に規定することにより、歩留まり改善と暗電流改善を両立できることを示した。
したがって、本発明で規定する構造に従って、固体撮像装置を構成することにより、高感度（つまり高Ｓ／Ｎ）の固体撮像装置を高い歩留まり率で製造することが可能になる。
【図面の簡単な説明】
【図１】第１の実施形態における固体撮像装置２１の断面図である。
【図２】『無欠陥層２２の厚さ』および『酸素析出物領域２３の酸素析出物密度』を変更しながら固体撮像装置２１の製造実験を行い、不良品の発生状況を調べた実験結果である。
【図３】酸素析出物密度と暗電流出力との関係を調べた実験結果である。
【図４】第２の実施形態における固体撮像装置２１ａの断面図である。
【図５】固体撮像装置２１ａの製造工程（１／２）を示す図である。
【図６】固体撮像装置２１ａの製造工程（２／２）を示す図である。
【図７】第３の実施形態における固体撮像装置１１の断面図である。
【符号の説明】
２０ 半導体基板
２１，２１ａ，１１ 固体撮像装置
２２ 無欠陥層
２２ａ エピタキシャル層
２２ｂ，１２ｂ 無酸素層
２３，２３ａ 酸素析出物領域
２５ ポリシリコン層
【発明の属する技術分野】
本発明は、固体撮像装置およびその製造方法に関する。
【０００２】
【従来の技術】
従来、固体撮像装置の半導体ウェハ内において、金属汚染によって暗電流が発生することが知られている。
特に、半導体ウェハにエピタキシャル層を形成した場合、エピタキシャル成長ガスに含まれる重金属や、プロセス装置（ガス配管など）の重金属に晒されることにより、比較的大量の金属に汚染される。
【０００３】
この種の金属汚染を除去するため、ウェハ内部に微小欠陥を設け、この微小欠陥に金属汚染を捕捉するイントリンシックゲッタリング（ＩＧ）技術が従来から知られている。
非特許文献１の第３６２頁右欄１行目によれば、安定したゲッタリング能力を得るため、この微小欠陥の密度は５Ｅ９ｃｍ−３以上を必要とする。
【０００４】
【非特許文献１】
電子通信学会編”ＬＳＩハンドブック”第１版第１刷，
３６１頁〜３６４頁，オーム社発行
【０００５】
【発明が解決しようとする課題】
上述した非特許文献１に示されるように、ＩＧ技術の欠陥密度（すなわち酸素析出物の密度）は５Ｅ９ｃｍ−３以上であることが一般に知られている。
しかしながら、この条件を満たすように固体撮像装置を製造した場合、歩留まりの向上に限界が生じる。
特に、近年に製造されるようになった高感度（高Ｓ／Ｎ）の固体撮像装置では、この歩留まりの低下が顕著である。これは、受光領域に残留する僅かな金属汚染から発生した暗電流が、出力画像信号の画像ノイズとして顕著に現れるからである。
【０００６】
そこで、本発明者は、ゲッタリング性能と歩留まりの双方に影響を及ぼす製造条件を新たに選別し、これら製造条件を実験を通して詳細に規定することにより、さらに歩留まりを高めることに成功した。
【０００７】
本発明は、このゲッタリング性能および歩留まりの双方に相関する製造条件の提示と、これら製造条件の適正範囲を詳細に提示することを目的とする。
【０００８】
【課題を解決するための手段】
以下、本発明について説明する。
【０００９】
《請求項１》
請求項１の固体撮像装置は、半導体基板と、半導体基板の主表面に存在する厚さ７．０μｍ以上２０．０μｍ以下の無欠陥層と、無欠陥層に形成されて入射光に応じた信号電荷を生成する複数の単位画素と、無欠陥層の下に酸素析出物が析出してなる領域とを備える。この酸素析出物の平均密度は、表面深さ２０〜１００μｍにおいて単位立方センチメートル当たり１．０Ｅ１０個以上であることを特徴とする。
【００１０】
《請求項２》
請求項２の固体撮像装置は、請求項１に記載の固体撮像装置において、主表面から深さ２０〜１００μｍにおける酸素析出物の平均密度は単位立方センチメートル当たり２．１Ｅ１０個未満であることを特徴とする。
【００１１】
《請求項３》
請求項３の固体撮像装置は、請求項１または請求項２に記載の固体撮像装置において、半導体基板の主表面とは反対の面（裏面）にポリシリコン膜が形成されることを特徴とする。
【００１２】
《請求項４》
請求項４の固体撮像装置は、請求項１ないし請求項３のいずれか１項に記載の固体撮像装置において、エピタキシャル層を半導体基板の主表面に形成する。このエピタキシャル層により、無欠陥層の厚さは、７．０μｍ以上２０．０μｍ以下に調整される。
【００１３】
《請求項５》
請求項５に記載の発明は、入射光に応じて信号電荷を生成する単位画素を半導体基板の主表面に複数有する固体撮像装置の製造方法であって、次の工程を含む。
・半導体基板の裏面にポリシリコン膜を形成する工程
・半導体基板の主表面側から、酸素、窒素、および炭素からなる群の少なくとも一種をイオン注入にて埋め込む工程
・半導体基板の表面近傍の酸素を熱により外拡散させて、酸素濃度が概略５Ｅ１７ｃｍ−３以下と低濃度な無酸素層を主表面に形成する工程
・半導体基板に熱処理を施して酸素析出物による微小欠陥を成長させて表面深さ２０〜１００μｍにおける酸素析出物の平均密度を単位立方センチメートル当たり１．０Ｅ１０個以上２．１Ｅ１０個未満にする工程
・半導体基板の主表面にエピタキシャル層を形成して無欠陥層の厚さを７．０μｍ以上２０．０μｍ以下に調整する工程
・エピタキシャル層に単位画素を形成する工程
【００１４】
【発明の実施の形態】
以下、図面に基づいて本発明にかかる実施形態を説明する。
【００１５】
《第１の実施形態》
図１は、第１の実施形態における固体撮像装置２１の断面図である。
図１において、半導体基板２０の主表面側には、エピタキシャル層２２ａおよび無酸素層２２ｂからなる無欠陥層２２が、７．０μｍ以上２０．０μｍ以下の厚さに形成される。
【００１６】
このエピタキシャル層２２ａには、固体撮像装置２１の回路素子領域（入射光に応じて信号電荷を生成する複数の単位画素２４など）が形成される。
この無酸素層２２ｂの下には、酸素析出物の微小欠陥を含む酸素析出物領域２３が存在する。主表面から深さ２０〜１００μｍの範囲において、この酸素析出物（すなわち微小欠陥）の平均密度は、単位立方センチメートル当たり１．０Ｅ１０個以上２．１Ｅ１０個未満である。
また、半導体基板２０の裏面には、厚さ１．０μｍ〜１．５μｍのポリシリコン層２５が形成される。
【００１７】
［第１の実施形態の製造工程］
上述した構成の固体撮像装置２１は、例えば、次の工程により製造することができる。
【００１８】
（１）半導体基板２０の裏面側にポリシリコン層２５を形成する。
（２）半導体基板２０を、１０００℃〜１２００℃で高温処理し、半導体基板２０の表面近傍に含まれる酸素を外拡散させ、無酸素層２２ｂを形成する。この無酸素層２２ｂの厚さは、高温処理の処理時間によって調整する。
（３）続いて、半導体基板２０を４００℃〜８００℃で低温処理し、酸素析出物領域２３となる領域に酸素を析出させる。この酸素析出物が微小欠陥の成長核となる。
（４）次に、半導体基板２０の主表面側に、エピタキシャル成長法を使用してエピタキシャル層２２ａを形成する。
（５）エピタキシャル層２２ａの成長温度あるいは別のアニール処理により、半導体基板２０を９００℃〜１１００℃で中温処理する。このとき、酸素析出物を成長核として微小欠陥が成長する。このとき、ポリシリコン層２５による弾性ひずみが微小欠陥に作用することにより、微小欠陥をより大きく成長させることができる。
この微小欠陥は、ゲッタリング中心として機能し、エピタキシャル層２２ａに含まれる金属汚染を有効に捕捉する。
（６）エピタキシャル層２２ａに、単位画素２４などの回路素子領域を形成し、固体撮像装置２１を完成する。
【００１９】
［本発明者によるＩＧ技術の不良解析］
従来、ＩＧ技術の歩留まり低下は、酸素析出物が半導体ウェハの機械的強度を低下させ、熱応力の影響を受けやすくなるためと考えられてきた。（例えば、津屋秀樹著『超ＬＳＩプロセス制御工学』第２１９頁〜第２２１頁）。
したがって、従来は半導体ウェハの機械的強度を保つ観点からＩＧ技術の歩留まり改善が検討され、機械的強度を余裕をもって保てる範囲に製造条件が最適化されてきた。
【００２０】
今回、本発明者は、図１に示す固体撮像装置２１について不良解析を鋭意行った。その結果、従来よりも直接的な不良原因を突き止めるに至った。
すなわち、不良品の殆どは、酸素析出物領域２３内の微小欠陥によって発生した転移網が、局所的に半導体表面に突き抜けていた。
【００２１】
この新しい不良原因の解明結果から、本発明者は、微小欠陥から発生した転移網が表面に突き抜けないよう、無欠陥層２２の厚さを最適にコントロールすることを考えた。その結果、従来の製造条件（すなわち機械的強度を最適にコントロールするもの）よりも一段と直接的に歩留まりを改善することに成功した。
以下、具体的な製造条件における数値の根拠について説明する。
【００２２】
［歩留まり改善の実験結果］
まず、本発明者は、『無欠陥層２２の厚さ』および『酸素析出物領域２３の酸素析出物密度』を変更しながら固体撮像装置２１の製造実験を行い、不良品の発生状況を調べた。
図２は、この実験結果を示す図である。なお、図２に示す酸素析出物密度（微小欠陥の個数）は、三井鉱山（株）製の測定器Ｍ０４０１を用いて試料の表面深さ１５０μｍまでの酸素析出物密度を測定し、これを無欠陥層２２の厚さによらない測定値とするため、表面深さ２０〜１００の平均密度に換算した値である。
【００２３】
この図２の実験結果から分かるように、無欠陥層２２の厚さ７μｍを境界値として、不良品の発生状況が劇的に変化した。すなわち、無欠陥層２２の厚さを７μｍ以上にすることによって、固体撮像装置２１の歩留まりが急激に改善されることが分かった。
【００２４】
これは、無欠陥層２２の厚さを７μｍ以上に確保することにより、転移網の突き抜けを抑止できるためと考えられる。（なお、一段と歩留まりを改善するには、無欠陥層２２の厚さを１１μｍ〜１５μｍの範囲内にすることが好ましい。）
【００２５】
さらに、図２の実験結果により、酸素析出物密度が２．１Ｅ１０ｃｍ−３以上になると、無欠陥層２２の厚さにかかわらずに歩留まりが低下することも分かった。この結果から、酸素析出物密度は２．１Ｅ１０ｃｍ−３未満（好ましくは、１．９Ｅ１０ｃｍ−３以下、更に好ましくは１．７Ｅ１０ｃｍ−３以下）にすることが好ましい。
【００２６】
ところで、無欠陥層２２を厚くするほど、転移網の突き抜けを抑止できるため、歩留まり改善の効果が確実になる。しかし、無欠陥層２２が極端に厚くなると、単位画素２４と酸素析出物領域２３との距離がかけ離れるため、ゲッタリング能力の低下が懸念される。
そこで、ゲッタリング能力を維持する観点から、無欠陥層２２の厚さ上限を規定すべきである。この場合の厚さ上限は、製造プロセスにおける熱処理温度と、金属汚染の拡散係数から、金属汚染の拡散距離を求めることによって計算することができる。一般に金属汚染の原因物質が主に鉄であることから、この厚さ上限は２０μｍとなる。
【００２７】
［ゲッタリング能力の実験結果］
続いて、本発明者は、無欠陥層２２の厚さを１５μｍにした状態で、酸素析出物密度を変更して製造実験を行い、ゲッタリング能力（固体撮像装置２１の暗電流出力）の変化を調べた。
図３は、この実験結果を示す図である。なお、図３に示す酸素析出物密度は、図２に示す酸素析出物密度と同様の方法で測定している。
【００２８】
この図３の実験結果からは、酸素析出物密度が１．０Ｅ１０ｃｍ−３以上になると、暗電流が劇的に低下することが分かる。
この結果から、上記のように無欠陥層２２を厚くした場合、十分なゲッタリング効果を得るために、酸素析出物密度を１．０Ｅ１０ｃｍ−３以上に引き上げる必要が生じる。
【００２９】
［ポリシリコン層２５による歩留まり改善効果］
従来、半導体基板の裏面にポリシリコンなどの膜形成を行うことにより、偏析ゲッタリング効果を生じることが知られている（例えば非特許文献１の第３６０頁）。
しかしながら、従来は、このポリシリコン層２５による歩留まり改善効果については知られていなかった。
【００３０】
本発明者は、上述した実験に際して、ポリシリコン層２５を裏面に形成した場合に歩留まりが改善することを突き止めた。具体的な理由については不明であるが、ポリシリコン層２５によって微小欠陥が大きくまとまって成長することにより、転移網の発生状況が変化し、局所的な表面突き抜けを抑止するものと想像される。
【００３１】
［無酸素層２２ｂによる歩留まり改善効果］
通常、無酸素層２２ｂを形成せずに、エピタキシャル層２２ａを形成した場合、半導体基板２０からエピタキシャル層２２ａへ酸素が移動し、エピタキシャル層２２ａ内に微小欠陥が発生してしまう。このような状態では、無欠陥層２２の厚さが実質的に薄くなり、上述した歩留まり改善効果が低下する。
【００３２】
しかしながら、本実施形態では、エピタキシャル層２２ａを形成する前に、半導体基板２０を高温処理して、無酸素層２２ｂを形成する。そのため、その後にエピタキシャル層２２ａを形成しても、エピタキシャル層２２ａへ放出される酸素が極めて少なく、エピタキシャル層２２ａをほぼ無欠陥に保つことが可能となる。
すなわち、本実施形態では、無酸素層２２ｂを形成することによって、歩留まり改善の効果が一段と確実になる。
次に、別の実施形態について説明する。
【００３３】
《第２の実施形態》
図４は、第２の実施形態における固体撮像装置２１ａの断面図である。
この固体撮像装置２１ａの構造上の特徴は、微小欠陥の分布密度にピークを有する酸素析出物層２３ａを無酸素層２２ｂの下に形成した点である。主表面から深さ２０〜１００μｍの範囲において、この酸素析出物（すなわち微小欠陥）の平均密度は、単位立方センチメートル当たり１．０Ｅ１０個以上２．１Ｅ１０個未満に調整される。
なお、その他の構造については、第１の実施形態（図１）と同様であるため、ここでの説明を省略する。
【００３４】
［第２の実施形態の製造工程］
図５および図６は、固体撮像装置２１ａの製造工程を示す図である。以下、図５および図６に沿って、固体撮像装置２１ａの製造工程を説明する。
【００３５】
（１）半導体基板２０の裏面側にポリシリコン層２５を形成する（図５Ａ参照）。
（２）半導体基板２０の主表面側から、酸素、窒素、および炭素からなる群の少なくとも一種を、酸素析出物領域２３ａとなる領域に、イオン注入法などを用いて埋め込む。これらの元素は、酸素析出を加速する効果を発揮する（図５Ｂ参照）。
（３） 半導体基板２０を、１０００℃〜１２００℃で高温処理し、半導体基板２０の表面近傍に含まれる酸素を外拡散させ、無酸素層２２ｂを形成する。この無酸素層２２ｂの厚さは、高温処理の処理時間によって調整する。
（４）続いて、半導体基板２０を４００℃〜８００℃で低温処理する。このとき、予め埋め込んであった元素（酸素、窒素、または炭素など）は酸素析出を加速し、酸素析出物が集中した酸素析出物領域２３ａが形成される。この酸素析出物は、微小欠陥の成長核となる（図５Ｃ参照）。
（５）次に、半導体基板２０の主表面側に、エピタキシャル成長法を使用してエピタキシャル層２２ａを形成する（図６Ｄ参照）。
（６）エピタキシャル層２２ａの成長温度あるいは別のアニール処理により、半導体基板２０を９００℃〜１１００℃で中温処理する。このとき、酸素析出物を成長核として微小欠陥が成長する。このとき、ポリシリコン層２５による弾性ひずみが微小欠陥に作用することにより、微小欠陥をより大きく成長させることができる。
この微小欠陥は、ゲッタリング中心として機能し、エピタキシャル層２２ａに含まれる金属汚染を有効に捕捉する。
（７）エピタキシャル層２２ａに、単位画素２４などの回路素子領域を形成し、固体撮像装置２１ａを完成する（図６Ｅ参照）。
【００３６】
［第２の実施形態の効果］
第２の実施形態においても、無欠陥層２２の厚さを７．０μｍ以上２０．０μｍ以下としているため、転移網の表面突き抜けを有効に防止し、固体撮像装置２１ａの歩留まりが確実に改善する。
【００３７】
さらに、単位画素２４と近い距離に、高密度の酸素析出物（微小欠陥）を集中分布させているため、単位画素２４の金属汚染に対して高いゲッタリング能力が発揮される。その結果、暗電流の極めて少ない高感度（つまり高Ｓ／Ｎ）の固体撮像装置２１ａが完成する。
【００３８】
特に、第２の実施形態では、高密度に酸素析出物が集中する領域２３ａを形成しながらも、無欠陥層２２の厚さを所定幅に安定して維持することが可能である。これは、無酸素層２２ｂおよびエピタキシャル層２２ａを段階的に形成することにより、無欠陥層２２中に微小欠陥が取り込まれにくいからである。
次に、別の実施形態について説明する。
【００３９】
《第３の実施形態》
図７は、第３の実施形態における固体撮像装置１１の断面図である。
この固体撮像装置１１の構造上の特徴は、無酸素層１２ａの厚さを７．０μｍ以上２０．０μｍ以下として、エピタキシャル層を省いた点である。このような無酸素層１２ａの厚さは、半導体基板２０の熱処理条件により調整することができる。
なお、その他の構造については、第１の実施形態（図１）と同様であるため、ここでの説明を省略する。
このような構造では、無酸素層１２ａの厚さにより、転移網の表面突き抜けを有効に防止し、固体撮像装置１１の歩留まりを改善することが可能になる。
【００４０】
【発明の効果】
本発明では、ＩＧ技術の不良原因が転移網の突き抜けであることを突き止め、『無欠陥層の厚さ』と『酸素析出物濃度』の両方を厳密に規定することにより、歩留まり改善と暗電流改善を両立できることを示した。
したがって、本発明で規定する構造に従って、固体撮像装置を構成することにより、高感度（つまり高Ｓ／Ｎ）の固体撮像装置を高い歩留まり率で製造することが可能になる。
【図面の簡単な説明】
【図１】第１の実施形態における固体撮像装置２１の断面図である。
【図２】『無欠陥層２２の厚さ』および『酸素析出物領域２３の酸素析出物密度』を変更しながら固体撮像装置２１の製造実験を行い、不良品の発生状況を調べた実験結果である。
【図３】酸素析出物密度と暗電流出力との関係を調べた実験結果である。
【図４】第２の実施形態における固体撮像装置２１ａの断面図である。
【図５】固体撮像装置２１ａの製造工程（１／２）を示す図である。
【図６】固体撮像装置２１ａの製造工程（２／２）を示す図である。
【図７】第３の実施形態における固体撮像装置１１の断面図である。
【符号の説明】
２０ 半導体基板
２１，２１ａ，１１ 固体撮像装置
２２ 無欠陥層
２２ａ エピタキシャル層
２２ｂ，１２ｂ 無酸素層
２３，２３ａ 酸素析出物領域
２５ ポリシリコン層
Claims (5)
- 半導体基板と、
前記半導体基板の主表面に存在する厚さ７．０μｍ以上２０．０μｍ以下の無欠陥層と、
前記無欠陥層に形成され、入射光に応じて信号電荷を生成する複数の単位画素と、
前記無欠陥層の下に酸素析出物が析出した領域とを備え、
表面深さ２０〜１００μｍにおける前記酸素析出物の平均密度は単位立方センチメートル当たり１．０Ｅ１０個以上である
ことを特徴とする固体撮像装置。 - 請求項１に記載の固体撮像装置において、
前記主表面から深さ２０〜１００μｍにおける前記酸素析出物の平均密度は単位立方センチメートル当たり２．１Ｅ１０個未満である
ことを特徴とする固体撮像装置。 - 請求項１または請求項２に記載の固体撮像装置において、
前記半導体基板の前記主表面とは反対の面（裏面）にポリシリコン膜が形成される
ことを特徴とする固体撮像装置。 - 請求項１ないし請求項３のいずれか１項に記載の固体撮像装置において、
エピタキシャル層を前記半導体基板の前記主表面に形成することにより、前記無欠陥層の厚さを７．０μｍ以上２０．０μｍ以下に調整した
ことを特徴とする固体撮像装置。 - 入射光に応じて信号電荷を生成する単位画素を半導体基板の主表面に複数有する固体撮像装置の製造方法であって、
前記半導体基板の裏面にポリシリコン膜を形成する工程と、
前記半導体基板の前記主表面側から、酸素、窒素、および炭素からなる群の少なくとも一種をイオン注入にて埋め込む工程と、
前記半導体基板の表面近傍の酸素を熱により外拡散させ、前記主表面に無酸素層を形成する工程と、
前記半導体基板に熱処理を施して酸素析出物による微小欠陥を成長させ、表面深さ２０〜１００μｍにおける前記酸素析出物の平均密度を単位立方センチメートル当たり１．０Ｅ１０個以上２．１Ｅ１０個未満にする工程と、
前記半導体基板の前記主表面にエピタキシャル層を形成して無欠陥層の厚さを７．０μｍ以上２０．０μｍ以下に調整する工程と、
前記エピタキシャル層に前記単位画素を形成する工程と
を有する固体撮像装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003009998A JP4288406B2 (ja) | 2003-01-17 | 2003-01-17 | 固体撮像装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003009998A JP4288406B2 (ja) | 2003-01-17 | 2003-01-17 | 固体撮像装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004221491A true JP2004221491A (ja) | 2004-08-05 |
| JP4288406B2 JP4288406B2 (ja) | 2009-07-01 |
Family
ID=32899329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003009998A Expired - Lifetime JP4288406B2 (ja) | 2003-01-17 | 2003-01-17 | 固体撮像装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4288406B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006073580A (ja) * | 2004-08-31 | 2006-03-16 | Sumco Corp | シリコンエピタキシャルウェーハ及びその製造方法 |
| EP1670061A2 (en) * | 2004-12-10 | 2006-06-14 | Canon Kabushiki Kaisha | Semiconductor substrate for solid-state image pickup device and producing method therefor |
| JP2007273959A (ja) * | 2006-03-06 | 2007-10-18 | Matsushita Electric Ind Co Ltd | 光検出素子及びその製造方法 |
| WO2013057887A1 (ja) * | 2011-10-20 | 2013-04-25 | 信越半導体株式会社 | エピタキシャルウエーハ及びその製造方法 |
| JP2014099481A (ja) * | 2012-11-13 | 2014-05-29 | Sumco Corp | エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法 |
-
2003
- 2003-01-17 JP JP2003009998A patent/JP4288406B2/ja not_active Expired - Lifetime
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006073580A (ja) * | 2004-08-31 | 2006-03-16 | Sumco Corp | シリコンエピタキシャルウェーハ及びその製造方法 |
| EP1670061A2 (en) * | 2004-12-10 | 2006-06-14 | Canon Kabushiki Kaisha | Semiconductor substrate for solid-state image pickup device and producing method therefor |
| JP2006165462A (ja) * | 2004-12-10 | 2006-06-22 | Canon Inc | 固体撮像装置用の半導体基板とその製造方法 |
| JP4667030B2 (ja) * | 2004-12-10 | 2011-04-06 | キヤノン株式会社 | 固体撮像装置用の半導体基板とその製造方法 |
| EP1670061A3 (en) * | 2004-12-10 | 2011-05-04 | Canon Kabushiki Kaisha | Semiconductor substrate for solid-state image pickup device and producing method therefor |
| JP2007273959A (ja) * | 2006-03-06 | 2007-10-18 | Matsushita Electric Ind Co Ltd | 光検出素子及びその製造方法 |
| WO2013057887A1 (ja) * | 2011-10-20 | 2013-04-25 | 信越半導体株式会社 | エピタキシャルウエーハ及びその製造方法 |
| JP2013089858A (ja) * | 2011-10-20 | 2013-05-13 | Shin Etsu Handotai Co Ltd | エピタキシャルウエーハ及びその製造方法 |
| US9425345B2 (en) | 2011-10-20 | 2016-08-23 | Shin-Etsu Handotai Co., Ltd. | Epitaxial wafer and manufacturing method thereof |
| JP2014099481A (ja) * | 2012-11-13 | 2014-05-29 | Sumco Corp | エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4288406B2 (ja) | 2009-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Kimerling et al. | The electrical properties of stacking faults and precipitates in heat‐treated dislocation‐free Czochralski silicon | |
| CN101713098B (zh) | 硅晶片及其制造方法 | |
| TWI567791B (zh) | A semiconductor epitaxial wafer and a method for manufacturing the same, and a method for manufacturing the solid-state photographic element | |
| JP4405082B2 (ja) | 内部ゲッタリング性の改良された熱アニーリングされたウエハ | |
| TW201107544A (en) | Anneal wafer, method for manufacturing anneal wafer, and method for manufacturing device | |
| JPS6031231A (ja) | 半導体基体の製造方法 | |
| CN103534792A (zh) | 制造半导体器件的方法和半导体器件 | |
| JP3381816B2 (ja) | 半導体基板の製造方法 | |
| Liu et al. | Interstitial iron concentrations across multicrystalline silicon wafers via photoluminescence imaging | |
| TWI276161B (en) | Ideal oxygen precipitating silicon wafers with nitrogen/carbon stabilized oxygen precipitate nucleation centers and process for making the same | |
| JP2007273959A (ja) | 光検出素子及びその製造方法 | |
| JP2004221491A (ja) | 固体撮像装置，およびその製造方法 | |
| JP2005340348A (ja) | Ｓｉｍｏｘ基板の製造方法及び該方法により得られるｓｉｍｏｘ基板 | |
| JPS6031232A (ja) | 半導体基体の製造方法 | |
| US8659023B2 (en) | Monocrystalline substrate including lattice matching atoms in a near surface region and a monocrystalline layer disposed on the substrate | |
| JP6801682B2 (ja) | 半導体エピタキシャルウェーハの製造方法及び半導体デバイスの製造方法 | |
| JP2011253978A (ja) | エピタキシャル基板およびその製造方法 | |
| JP2003188176A (ja) | シリコンウェーハおよびシリコンウェーハの製造方法 | |
| JP2019004034A (ja) | エピタキシャル成長用の半導体ウェーハの製造方法、エピタキシャル成長用の半導体ウェーハ、および半導体エピタキシャルウェーハの製造方法 | |
| JPH05235005A (ja) | 半導体基板及びその製造方法 | |
| JPS6120337A (ja) | 半導体装置の製造方法 | |
| JP2007173328A (ja) | 半導体基板、その製造方法、半導体デバイスおよびその製造方法 | |
| JP2006005125A (ja) | 半導体装置の製造方法 | |
| JPS60136218A (ja) | 半導体装置およびその製造方法 | |
| JPH023539B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050912 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080827 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080909 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081107 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081209 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090202 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090303 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090316 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4288406 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120410 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120410 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150410 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150410 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150410 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |