CN107078029A - 半导体外延晶片和其制造方法以及固体摄像元件的制造方法 - Google Patents

半导体外延晶片和其制造方法以及固体摄像元件的制造方法 Download PDF

Info

Publication number
CN107078029A
CN107078029A CN201580046544.4A CN201580046544A CN107078029A CN 107078029 A CN107078029 A CN 107078029A CN 201580046544 A CN201580046544 A CN 201580046544A CN 107078029 A CN107078029 A CN 107078029A
Authority
CN
China
Prior art keywords
semiconductor
wafer
epitaxial
manufacture method
hydrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580046544.4A
Other languages
English (en)
Other versions
CN107078029B (zh
Inventor
奥山亮辅
门野武
栗田成
栗田一成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to CN202110533773.6A priority Critical patent/CN113284795A/zh
Publication of CN107078029A publication Critical patent/CN107078029A/zh
Application granted granted Critical
Publication of CN107078029B publication Critical patent/CN107078029B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26566—Bombardment with radiation with high-energy radiation producing ion implantation of a cluster, e.g. using a gas cluster ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table
    • H01L31/0288—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1864—Annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明的目的在于提供外延层的结晶性优越的半导体外延晶片。本发明的半导体外延晶片是在半导体晶片10的表面10A上形成有外延层20的半导体外延晶片100，其特征在于，在半导体晶片10的形成有外延层20的一侧的表层部存在利用SIMS分析检测出的氢浓度分布的峰值。

Description

半导体外延晶片和其制造方法以及固体摄像元件的制造方法
技术领域
本发明涉及半导体外延晶片和其制造方法以及固体摄像元件的制造方法。
背景技术
在半导体晶片上形成有外延层的半导体外延晶片被用作MOSFET（Metal-Oxide-Semiconductor Field-Effect Transistor，金属氧化物半导体场效应晶体管）、DRAM（Dynamic Random Access Memory，动态随机存取存储器）存储器、功率晶体管和背面照射型固体摄像元件等各种半导体器件的器件基板。
例如，背面照射型固体摄像元件通过将布线层等配置在传感器部的下层来将来自外面的光直接取入到传感器中，即使在暗处等也能够拍摄更鲜明的图像或活动图像，因此，近年来，被广泛地用于数字视频摄像机（digital video camera）或智能电话等便携式电话。
在半导体器件的微细化或高性能化越来越发展的近年来，为了使器件特性高品质化，期望用作器件基板的半导体外延晶片的高品质化。为了器件特性的进一步的改善，开发了利用氧析出热处理的晶体品质改善技术或用于防止外延生长时的重金属污染的吸杂技术等。
例如，在专利文献1中，公开了如下的外延晶片的制造方法：在对硅基板实施氧析出热处理而之后形成外延层来制造外延晶片时，控制前述氧析出热处理的条件，制造在前述外延层的形成后的泄露电流的值为1.5E-10A以下的外延晶片。
此外，关于吸杂技术，本申请申请人在专利文献2中提出了硅晶片，所述硅晶片具备形成在从形成有器件的表面起1μm以上10μm以下的深度且将剂量为1×1013/cm2以上3×1014/cm2以下的非金属离子导入而成的污染保护层。
现有技术文献
专利文献
专利文献1：日本特开2013-197373号公报；
专利文献2：日本特开2010-287855号公报。
发明内容
发明要解决的课题
如专利文献1和专利文献2所记载那样，进行了各种使半导体外延晶片高品质化的尝试。但是，在此之前，针对外延层的表层部的表面坑（pit）等的结晶性尝试了各种改善，但是，关于外延层内部的结晶性，被识别为充分高的结晶性，丝毫未提出提高外延层内部的结晶性其本身的技术。只要能够更加提高外延层内部的结晶性，则能够期待器件特性的提高。
用于解决课题的方案
因此，本发明鉴于上述课题，其目的在于提供具有具备更高的结晶性的外延层的半导体外延晶片和其制造方法。
本发明者们为了解决上述课题而专心讨论，着眼于使氢浓度分布的峰值存在于半导体外延晶片中的半导体晶片的形成有外延层的一侧的表层部。在此，已知：即使向半导体晶片离子注入作为轻元素的氢，氢也由于外延层形成时的热处理而扩散。因此，在此之前并不认为氢有助于使用半导体外延晶片来制作的半导体器件的器件品质的提高。实际上，即使观察在通常的条件下对半导体晶片进行氢离子注入而接着在该半导体晶片的表面上形成了外延层的半导体外延晶片的氢浓度，所观察的氢浓度也为不足根据SIMS（SecondaryIon Mass Spectrometry，二次离子质谱分析法）的检测范围，其效果也未知。在此之前，不存在关于在半导体晶片的形成有外延层的一侧的表层部超过根据SIMS分析的检测范围而存在的氢浓度峰值和其行动的公知文献。可是，在半导体晶片的形成有外延层的一侧的表层部存在氢浓度分布的峰值的半导体外延晶片中明确地提高外延层的结晶性的情况通过本发明者们的实验结果而判明。因此，本发明者们认识到半导体晶片表层部的氢有助于外延层的结晶性提高，达到使本发明完成。此外，本发明者们开发了优选制造这样的半导体外延晶片的方法。
即，本发明的主旨结构如以下那样。
本发明的半导体外延晶片是，一种半导体外延晶片，在半导体晶片的表面上形成有外延层，其特征在于，在所述半导体晶片的形成有所述外延层的一侧的表层部存在利用SIMS分析检测出的氢浓度分布的峰值。
在此，优选的是，所述氢浓度分布的峰值位于从所述半导体晶片的所述表面到厚度方向的深度150nm的范围内。此外，优选的是，所述氢浓度分布的峰值浓度为1.0×1017原子/cm3以上。
在此，优选的是，所述半导体晶片在所述表层部具有碳固溶后的改性层，该改性层中的所述半导体晶片的厚度方向的碳浓度分布的峰值的半高宽为100nm以下。
在该情况下，所述碳浓度分布的峰值位于从所述半导体晶片的所述表面到所述厚度方向的深度150nm的范围内是更优选的。
此外，优选的是，所述半导体晶片为硅晶片。
此外，上述半导体外延晶片的制造方法的特征在于，具有：第一工序，向半导体晶片的表面照射作为结构元素而包含氢的蔟离子；以及第二工序，在所述第一工序之后，在所述半导体晶片的表面上形成外延层，在所述第一工序中，使所述蔟离子的束电流值为50μA以上。
在此，优选的是，在所述第一工序中，使所述束电流值为5000μA以下。
此外，优选的是，所述蔟离子还包含碳来作为结构元素。
在此，优选的是，所述半导体晶片为硅晶片。
此外，本发明的固体摄像元件的制造方法的特征在于，在上述任一个半导体外延晶片或者由上述任一个制造方法制造的半导体外延晶片的外延层形成固体摄像元件。
发明效果
根据本发明，能够提供由于在半导体晶片的形成有外延层的一侧的表层部存在利用SIMS分析检测出的氢浓度分布的峰值所以具有具备更高的结晶性的外延层的半导体外延晶片。此外，本发明能够提供具有具备更高的结晶性的外延层的半导体外延晶片的制造方法。
附图说明
图1是对本发明的一个实施方式的半导体外延晶片100进行说明的示意剖面图。
图2是对本发明的优选实施方式的半导体外延晶片200进行说明的示意剖面图。
图3是对本发明的一个实施方式的半导体外延晶片200的制造方法进行说明的示意剖面图。
图4（A）是对照射簇离子的情况下的照射机理（mechanism）进行说明的示意图，（B）是对注入单体离子（monomer ion）的情况下的注入机理进行说明的示意图。
图5（A）是示出在参考例1中照射簇离子之后的硅晶片的碳和氢的浓度分布（profile）的图表，（B）是参考例1所涉及的硅晶片表层部的TEM剖面图，（C）是参考例2所涉及的硅晶片表层部的TEM剖面图。
图6是示出外延层形成后的浓度分布的图表，（A）是实施例1-1所涉及的外延硅晶片的碳和氢的浓度分布，（B）是比较例1-1所涉及的外延硅晶片的氢的浓度分布。
图7是示出实施例1-1和以往例1-1所涉及的外延硅晶片TO线强度的图表。
图8是示出实施例2-1所涉及的外延硅晶片的碳和氢的浓度分布的图表。
图9是示出实施例2-1和以往例2-1所涉及的外延硅晶片的TO线强度的图表。
具体实施方式
以下，参照附图并详细地说明本发明的实施方式。再有，作为原则，对同一结构要素标注同一参照号码，并省略说明。此外，在图1~3中，为了附图的简化，与实际的厚度的比例不同地夸张地示出半导体晶片10、改性层18和外延层20的厚度。
（半导体外延晶片）
按照本发明的一个实施方式的半导体外延晶片100是如图1（A）所示那样在半导体晶片10的表面10A上形成有外延层20的半导体外延晶片，其特征在于，在半导体晶片10的形成有外延层20的一侧的表层部存在利用SIMS分析检测出的氢浓度分布的峰值。此外，外延层20为用于制造背面照射型固体摄像元件等半导体元件的器件层。以下，依次说明各结构的细节。
作为半导体晶片10，可举出由例如硅、化合物半导体（GaAs、GaN、SiC）构成且在其表面10A不具有外延层的块状的单晶体晶片（bulk single crystal wafer）。在用于背面照射型固体摄像元件的制造的情况下，通常使用块状的单晶体硅晶片。作为硅晶片，能够使用通过线锯等对利用直拉法（czochralski process）（CZ法）或悬浮区熔法（FZ法）培养的单晶体硅锭（ingot）进行切片后的晶片。再有，为了得到吸杂（gettering）能力，也可以使用添加有碳和/或氮的半导体晶片10。进而，也能够使用添加有规定浓度的任意的掺杂、所谓的n+型或p+型或者n-型或p-型基板的半导体晶片10。
作为外延层20，可举出硅外延层，能够通过通常的条件形成。例如，将氢作为运载气体来将二氯甲硅烷（dichlorosilane）、三氯甲硅烷（ trichlorosilane ）等源气体导入到腔室内，虽然生长温度根据所使用的源气体也不同，但是，能够在大体上1000~1200℃的范围的温度下通过CVD法在半导体晶片10上外延生长。再有，关于外延层20，优选的是使厚度为1~15μm的范围内。这是因为，在厚度不足1μm的情况下，存在外延层20的电阻率由于来自半导体晶片10的掺杂的向外扩散而发生变化的可能性，此外，在超过15μm的情况下，存在对固体摄像元件的光谱灵敏度特性产生影响的可能性。
在此，在半导体晶片10的形成有外延层20的一侧的表层部存在利用SIMS分析检测出的氢浓度分布的峰值为按照本发明的半导体外延晶片100的特别地成为特征的结构。在此，鉴于现状的利用SIMS的检测技术，在本说明书中，将7.0×1016原子/cm3作为利用SIMS的氢浓度的检测下限。以包含作用效果的方式在以下说明采用这样的结构的技术的意义。
以往，即使在半导体外延晶片中进行氢离子注入而使氢高浓度地局限在半导体晶片中，也不认为有助于半导体器件特性的提高。这是因为，在向半导体晶片的通常的氢离子的注入条件下氢为轻元素，因此，由于外延层形成时的加热而在外延层形成后氢向外扩散，在半导体晶片中几乎不残存氢。实际上，即使对经过通常的氢离子的注入条件的半导体外延晶片的氢浓度分布进行SIMS分析，在外延层形成后，氢浓度也为不足检测范围。根据本发明者们的实验结果（在实施例中后述实验条件的细节），满足规定条件，由此，能够在半导体晶片的形成有外延层的一侧的表层部形成氢的高浓度区域，在本发明者们着眼于该情况下的氢的行动时，以下的事实在实验上变得明显。
虽然在实施例中后述细节，但是，本发明者们通过CL（Cathode Luminescence：阴极发光）法观察了存在氢浓度分布的峰值的半导体外延晶片100与现有技术的不存在氢浓度分布的峰值的半导体外延晶片的外延层的结晶性的不同。再有，CL法是指通过向样品照射电子束而检测出从导带（conduction band）的底附近向价带（valence band）的顶点附近的跃迁时的激发光而对晶体缺陷进行测定的方法。图7是示出按照本发明的半导体外延晶片100与现有技术的半导体外延晶片的厚度方向的TO线强度的图表，深度0μm相当于外延层的表面，深度7.8μm相当于外延层与半导体晶片的界面。再有，TO线是指通过CL法观察的相当于Si的带隙的Si元素特有的谱，TO线的强度越强，意味着Si的结晶性越高。
如后述细节的图7所示那样，在按照本发明的半导体外延晶片100中，在外延层20的接近半导体晶片10的一侧存在TO线强度的峰值。另一方面，在现有技术的半导体外延晶片中，随着从半导体晶片与外延层的界面朝向外延层的表面，TO线的强度处于递减的趋势。再有，关于外延层表面（深度0μm）处的值，由于为最外侧表面，所以被推测为由于表面态的影响造成的异常值。接着，本发明者们设想使用半导体外延晶片100来进行器件形成的情况，观察了对半导体外延晶片100实施模拟了器件形成的热处理的情况下的TO线强度。如后述细节的图9所示那样，按照本发明的半导体外延晶片100的外延层20保持TO线强度的峰值并且在峰值以外的区域中也具有与以往的半导体外延晶片的外延层相同程度的TO线强度的情况在实验上变得明显。即，判明了：在按照本发明的存在氢浓度分布的峰值的半导体外延晶片100中具有外延层20，所述外延层20具备与以往相比综合性高的结晶性。
该现象的理论上的背景尚未明显，此外，本发明并未被理论束缚，但是，本发明者们如以下那样认为。虽然后述细节，但是，图6示出外延层形成稍后的半导体外延晶片100的氢浓度分布，图8是示出进一步实施模拟了器件形成的热处理之后的半导体外延晶片100的氢浓度分布的图表。当比较图6和图8的氢浓度的峰值时，通过实施模拟了器件形成的热处理，从而氢的峰值浓度减少。当考虑该模拟热处理前后的氢浓度和TO线强度的变动趋势时，通过实施模拟了器件形成工序的热处理，从而在半导体晶片10的表层部高浓度地存在的氢被推测是对外延层20中的点缺陷进行钝化来提高外延层20的结晶性的元素。
如以上那样，本实施方式的半导体外延晶片100具有具备更高的结晶性的外延层20。形成有这样的外延层20的半导体外延晶片100能够谋求使用其来制作的半导体器件的器件特性的提高。
再有，为了得到前述的作用效果，只要在从半导体晶片10的表面10A到厚度方向的深度150nm的范围内存在氢浓度分布的峰值，则得到上述作用效果。因此，能够将上述范围内定义为本说明书中的半导体晶片的表层部。而且，只要在从半导体晶片10的表面10A到厚度方向的深度100nm的范围内存在氢浓度分布的峰值，则更可靠地得到上述作用效果。再有，使氢浓度分布的峰值位置存在于晶片的最外侧表面（深度0nm）在物理上是办不到的，因此，存在于至少5nm以上的深度位置。
此外，在可靠地得到上述作用效果的观点下，关于氢浓度分布的峰值浓度，更优选的是为1.0×1017原子/cm3以上，特别优选的是为1.0×1018原子/cm3以上。虽然未意图限定，但是，当考虑半导体外延晶片100的工业上的生产时，能够使氢的峰值浓度的上限为1.0×1022原子/cm3。
在此，在按照本发明的优选的半导体外延晶片200中，如图2所示那样，半导体晶片10在其表层部具有碳固溶后的改性层18，该改性层18中的半导体晶片10的厚度方向的碳浓度分布的峰值的半高宽（half width）为100nm以下是优选的。这是因为，这样的改性层18为碳固溶于半导体晶片的表层部的晶体的晶格间位置或替换位置而局部地存在的区域，作为强大的吸杂场所工作。此外，从得到高的吸杂能力的观点出发，更优选的是，使半高宽为85nm以下，作为下限，能够设定为10nm。再有，本说明书中的“厚度方向的碳浓度分布”意味着使用SIMS测定的厚度方向的浓度分布。
此外，从得到更高的吸杂能力的观点出发，除了已经叙述的氢和碳之外，半导体晶片的主材料（在硅晶片的情况下为硅）以外的元素进一步固溶到改性层18中也是优选的。
进而，从得到更高的吸杂能力的观点出发，在半导体外延晶片200中，碳浓度分布的峰值位于从半导体晶片10的表面10A到厚度方向的深度150nm的范围内是优选的。此外，碳浓度分布的峰值浓度优选的是为1×1015原子/cm3以上，更优选1×1017~1×1022原子/cm3的范围内，进而优选1×1019~1×1021原子/cm3的范围内。
再有，改性层18的厚度被定义为上述浓度分布之中检测出比背景（background）高的浓度的区域，例如，能够为30~400nm的范围内。
（半导体外延晶片的制造方法）
接着，对制造在此之前说明的本发明的半导体外延晶片200的方法的一个实施方式进行说明。本发明的一个实施方式的半导体外延晶片200的制造方法的特征在于，如图3所示那样具有向半导体晶片10的表面10A照射作为结构元素而包含氢的簇离子16的第一工序（图3（A）、（B））、以及在第一工序之后在半导体晶片10的表面10A上形成外延层20的第二工序（图3（C）），在第一工序中，使簇离子16的束电流值（beam current value）为50μA以上。图3（C）是通过该制造方法得到的半导体外延晶片200的示意剖面图。以下，依次说明各工序的细节。
首先，准备半导体晶片10。接着，进行如图3（A）、（B）所示那样向半导体晶片10的表面10A照射作为结构元素而包含氢的簇离子16的第一工序。在此，为了使利用SIMS分析检测出的氢浓度分布的峰值存在在半导体晶片10的外延层20侧的表层部，在该第一工序中使簇离子16的束电流值为50μA以上是重要的。在上述电流值条件下照射包含氢的簇离子16的结果是，簇离子的结构元素所包含的氢在半导体晶片10的表面10A（即照射面）侧的表层部超过平衡浓度而局部地固溶。
再有，在本说明书中，“簇离子”意味着对原子或分子集合多个而成为块的簇赋予正电荷或负电荷而离子化后的簇离子。簇是多个（通常2~2000个左右）原子或分子彼此结合后的块状的集团。
如以下那样说明向半导体晶片10进行簇离子照射的情况与进行单体离子注入的情况的固溶行动的不同。即，例如，在向作为半导体晶片的硅晶片注入由规定元素构成的单体离子的情况下，如图4（B）所示那样，单体离子弹溅（sputter）构成硅晶片的硅原子而注入到硅晶片中的规定深度位置。注入深度依赖于注入离子的结构元素的种类和离子的加速电压。在该情况下，硅晶片的深度方向上的规定元素的浓度分布变得比较宽（broad），注入的规定元素的存在区域为大体上0.5~1μm左右。在以相同能量同时照射多种离子的情况下，越轻的元素，注入得越深，即，被注入到与各个元素的质量对应的不同的位置，因此，注入元素的浓度分布变得更宽。此外，在离子注入后形成外延层的过程中，注入元素由于热而扩散也为浓度分布变宽的原因。
再有，单体离子通常以150~2000keV左右的加速电压进行注入，但是，各离子以该能量与硅原子碰撞，因此，处于被注入单体离子的硅晶片表层部的结晶性混乱而扰乱之后在晶片表面上生长的外延层的结晶性的趋势。此外，加速电压越大，结晶性处于混乱越大的趋势。
另一方面，在对硅晶片注入簇离子的情况下，如图4（A）所示那样，簇离子16当被注入到硅晶片时由于其能量而瞬间地变为1350~1400℃左右的高温状态而硅进行熔解。之后，硅被急速地冷却而蔟离子16的结构元素固溶于硅晶片中的表面附近。硅晶片的深度方向上的结构元素的浓度分布依赖于簇离子的加速电压和簇尺寸，但是，与单体离子的情况相比，变得尖锐（sharp），所照射的结构元素的存在区域为大体上500nm以下的区域（例如50~400nm左右）。此外，与单体离子比较，所照射的离子形成蔟，因此，没有对晶体晶格进行开槽（channelling）的情况，抑制结构元素的热扩散也为浓度分布变得尖锐的原因。其结果是，能够使蔟离子16的结构元素的析出区域为局部且高浓度。
在此，如已经叙述那样，氢离子为轻元素，因此，由于外延层20形成时等的热处理而容易扩散，处于难以停留在外延层形成后的半导体晶片中的趋势。因此，光利用簇离子照射来使氢的析出区域为局部且高浓度是不充分的。使簇离子16的束电流值为50μA以上并且在比较短时间内将氢离子向半导体晶片10的表面10A照射而使表层部的损伤大为重要的，以便抑制热处理时的氢扩散。通过使束电流值为50μA以上，从而损伤变大，即使在后续的外延层20形成后，也能够使利用SIMS分析检测出的氢浓度分布的峰值存在在半导体晶片10的外延层20侧的表层部。相反地，当束电流值为不足50μA时，半导体晶片10的表层部的损伤不充分，氢由于外延层20形成时的热处理而扩散。簇离子16的束电流值例如能够通过变更离子源中的原料气体的分解条件来调整。
在上述第一工序之后，进行在半导体晶片10的表面10A上形成外延层20的第二工序。关于第二工序中的外延层20，如前述那样。
如以上那样做，能够提供按照本发明的半导体外延晶片200的制造方法。
再有，为了即使在外延层20形成后也使利用SIMS分析检测出的氢浓度分布的峰值更可靠地存在在半导体晶片10的表层部，优选的是使簇离子16的束电流值为100μA以上，更优选的是为300μA以上。
另一方面，当束电流值变得过大时，存在在外延层20中过剩地产生外延缺陷的可能性，因此，优选的是使束电流值为5000μA以下。
以下，对本发明中的簇离子16的照射条件分别进行说明。首先，只要所照射的簇离子16的结构元素包含氢，则关于其他的结构元素，并未被特别限定，能够举出碳、硼、磷、砷等。但是，从得到更高的吸杂能力的观点出发，优选的是，簇离子16包含碳来作为结构元素。这是因为形成作为碳固溶后的区域的改性层18。晶格位置的碳原子的共价半径比硅单晶体小，因此，形成硅晶体晶格的收缩场，成为吸引晶格间的杂质的吸杂场所。
此外，照射元素包含氢和碳以外的元素也是优选的。特别地，除了氢和碳之外，照射从由硼、磷、砷和锑构成的组选择的1个或2个以上的掺杂元素是优选的。这是因为，可高效地吸杂的金属的种类根据固溶的元素的种类而不同，因此，通过使多种元素固溶，从而能够应付更广泛的金属污染。例如，在碳的情况下，能够高效地对镍（Ni）进行吸杂，在硼的情况下，能够高效地对铜（Cu）、铁（Fe）进行吸杂。
再有，离子化的化合物并未被特别限定，但是，作为可离子化的碳源化合物，能够使用乙烷、甲烷等，作为可离子化的硼源化合物，能够使用乙硼烷（diborane）、癸硼烷（decaborane）（B10H14）等。例如，在将混合了乙硼烷和癸硼烷的气体作为材料气体的情况下，能够生成集合了碳、硼和氢的氢化合物簇。此外，只要将环己烷（cyclohexane）（C6H12）作为材料气体，则能够生成由碳和氢构成的簇离子。作为碳源化合物，特别地优选的是使用由芘（pyrene）（C16H10）、联苄（dibenzyl）（C14H14）等生成的簇CnHm（3≤n≤16、3≤m≤10）。这是因为容易控制小尺寸的簇离子束。
关于簇尺寸，能够以2~100个、优选的是60个以下、更优选的是50个以下适当设定。簇尺寸的调整能够通过对从喷嘴喷出的气体的气体压力和真空容器的压力、离子化时的向丝（filament）施加的电压等进行调整来进行。再有，簇尺寸能够通过以下来求取：利用根据四极高频电场的质谱分析或飞行时间（time of flight）质谱分析来求取簇个数分布并取得簇个数的平均值。
再有，关于簇离子，根据结合样式而存在多种簇，例如，能够使用以下的文献所记载的那样的公知的方法来生成。作为气体簇束（gas cluster beam）的生成法，为（1）特开平9-41138号公报、（2）特开平4-354865号公报，作为离子束的生成法，为（1）荷電粒子ビーム工学：石川順三：ISBN978-4-339-00734-3：コロナ社、（2）電子·イオンビーム工学：電気学会：ISBN4-88686-217-9：オーム社、（3）クラスターイオンビーム基礎と応用：ISBN4-526-05765-7：日刊工業新聞社。此外，通常，在正电荷的簇离子的产生中，使用Nielsen型离子源或者Kaufman型离子源，在负电荷的簇离子的产生中使用使用了批量生产（volumeproduction）法的大电流负离子源。
簇离子的加速电压与蔟尺寸一起对簇离子的结构元素的厚度方向的浓度分布的峰值位置赋予影响。为了在外延层形成后也使氢浓度分布的峰值存在于半导体晶片10的外延层侧的表层部，簇离子的加速电压为超过0keV/蔟而不足200keV/蔟，优选为100keV/蔟以下，进而优选为80keV/蔟以下。再有，在加速电压的调整中，通常使用（1）静电加速、（2）高频加速这2个方法。作为前者的方法，存在如下方法：将多个电极等间隔地排列，对它们之间施加相等的电压，在轴向上制作等加速电场。作为后者的方法，存在一边使离子呈直线状地掠过一边使用高频来对离子进行加速的线性直线加速器（linac）法。
此外，簇离子的剂量能够通过控制离子照射时间来调整。在本实施方式中，能够使氢的剂量为1×1013~1×1016原子/cm2，优选为5×1013原子/cm2以上。这是因为，在不足1×1013原子/cm2的情况下，存在在外延层形成时氢扩散的可能性，在超过1×1016原子/cm2的情况下，存在对外延层20的表面赋予较大的损伤的可能性。
此外，在照射作为结构元素而包含碳的簇离子的情况下，使碳的剂量为1×1013~1×1016原子/cm2是优选的，更优选为5×1013原子/cm2以上。这是因为，在不足1×1013原子/cm2的情况下，吸杂能力不充分，在超过1×1016原子/cm2的情况下，存在对外延层20的表面赋予较大的损伤的可能性。
再有，在第一工序之后第二工序以前对半导体晶片10进行结晶性恢复用的恢复热处理也是优选的。作为该情况下的恢复热处理，只要在例如氮气或氩气等环境下以900℃以上1100℃以下的温度在10分以上60分以下的期间保持半导体晶片10即可。此外，也能够使用RTA（Rapid Thermal Annealing，快速热退火）或RTO（Rapid Thermal Oxidation，快速热氧化）等的与外延装置另行的急速升降温热处理装置等来进行恢复热处理。
此外，能够使半导体晶片10为硅晶片如已经叙述那样。
在此之前，说明了半导体外延晶片200的制造方法的一个实施方式，在所述半导体外延晶片200中，利用包含氢的簇离子照射而在外延层20形成后也在半导体晶片10的、形成有外延层20的一侧的表层部存在利用SIMS分析检测出的氢浓度分布的峰值。但是，当然也可以通过其他的制造方法来制造按照本发明的半导体外延晶片。
（固体摄像元件的制造方法）
本发明的实施方式的固体摄像元件的制造方法的特征在于，将固体摄像元件形成于上述的半导体外延晶片或者通过上述的制造方法制造的半导体外延晶片即半导体外延晶片100、200的位于表面的外延层20。利用该制造方法得到的固体摄像元件与以往相比能够充分地抑制白色损伤缺陷的产生。
以下，使用实施例进一步详细地说明本发明，但是，本发明丝毫未被以下的实施例限定。
实施例
（参考实验例）
首先，为了使由于簇离子的束电流值的不同造成的硅晶片的表层部中的损伤状态的不同明显，进行了以下的实验。
（参考例1）
准备了根据CZ单晶体得到的p-型硅晶片（直径：300mm、厚度：775μm、掺杂种类：硼、电阻率：20Ω·cm）。接着，将使用簇离子产生装置（日新离子机器公司制，型号：CLARIS）来使环己烷（C6H12）蔟离子化后的C3H5的簇离子在加速电压80keV/簇（为每1氢原子的加速电压1.95keV/原子，每1碳原子的加速电压23.4keV/原子，氢的射程距离（range distance）为40nm，碳的射程距离为80nm）的照射条件下向硅晶片的表面照射，制作了参考例1所涉及的硅晶片。再有，照射蔟离子时的剂量换算为氢原子数目为1.6×1015原子/cm2，换算为碳原子数目为1.0×1015原子/cm2。而且，使蔟离子的束电流值为800μA。
（参考例2）
除了将蔟离子的束电流值改变为30μA以外，在与参考例1相同的条件下，制作了参考例2所涉及的硅晶片。
（硅晶片的浓度分布）
对蔟离子照射后的参考例1、2所涉及的硅晶片进行磁场型SIMS测定，分别测定了晶片厚度方向上的氢浓度和碳浓度的分布。作为代表例，在图5（A）中示出参考例1的浓度分布。在仅改变束电流值的参考例2中也得到了与图5（A）同样的浓度分布。在此，关于图5（A）的横轴的深度，将硅晶片的蔟离子照射面侧的表面设为零。
（TEM剖面图）
通过TEM（Transmission Electron Microscope：透射型电子显微镜）观察了参考例1、2所涉及的硅晶片的包含蔟离子照射区域的硅晶片表层部的剖面。在图5（B）、（C）中分别示出参考例1、2所涉及的硅晶片的TEM剖面照片。图5（B）中的包围线部分中的黑色的对比（contrast）出现的位置为损伤特别大的区域。
如图5（A）~（C）所示那样，在束电流值为800μA的参考例1中，在硅晶片表层部形成有损伤特别大的区域，但是，在束电流值为30μA的参考例2中，未形成有损伤特别大的区域。参考例1、2都被认为是如下的例子：虽然由于剂量的条件相同所以氢和碳的浓度分布示出同样的趋势，但是由于束电流值的不同而在硅晶片表层部中损伤区域的形成行动不同。再有，根据图5（A）、（B），认为在氢浓度的峰值位置与碳浓度的峰值位置之间的区域中形成有损伤特别大的区域。
（实验例1）
（实施例1-1）
在与参考例1相同的条件下，向硅晶片照射了C3H5的蔟离子。之后，将硅晶片输送到单晶片处理式（single wafer processing）外延生长装置（Applied Materials公司制）内，在装置内在1120℃的温度下实施30秒的氢烘焙（hydrogen bake）处理之后，使氢为运载气体，使三氯甲硅烷为源气体而在1150℃下通过CVD法使硅的外延层（厚度：7.8μm、掺杂种类：硼、电阻率：10Ω·cm）在硅晶片的表面上进行外延生长，制作了实施例1-1所涉及的外延晶片。
（比较例1-1）
除了将蔟离子的束电流值改变为30μA以外，在与实施例1-1相同的条件下，制作了比较例1-1所涉及的外延晶片。
（以往例1-1）
除了未照射蔟离子以外，在与实施例1-1相同的条件下，制作了以往例1-1所涉及的外延晶片。
（评价1-1：利用SIMS的外延晶片的浓度分布评价）
对实施例1-1和比较例1-1所涉及的硅晶片进行磁场型SIMS测定，分别测定了晶片厚度方向上的氢浓度和碳浓度的分布。在图6（A）中示出实施例1-1的氢和碳的浓度分布。此外，在图6（B）中示出比较例1-1的氢浓度分布。在此，关于图6（A）、（B）的横轴的深度，将外延晶片的外延层表面设为零。在深度7.8μm之前相当于外延层，深度7.8μm以上的深度相当于硅晶片。再有，在对外延晶片进行SIMS测定时，在外延层的厚度产生±0.1μm左右的不可避免的测定误差，因此，图中的7.8μm无法成为严格的意思上的外延层与硅晶片的边界值。
（评价1-2：利用CL法的TO线强度评价）
从剖面方向对磨角加工了实施例1-1、比较例1-1和以往例1-1所涉及的外延晶片后的样品进行CL法，分别取得了外延层的厚度（深度）方向的CL光谱（spectra）。作为测定条件，在33K下以20keV照射了电子束。在图7中示出实施例1-1和比较例1-1的厚度方向的CL强度的测定结果。再有，比较例1-1的测定结果与以往例1-1相同。
如使用图5（A）已经叙述那样，只要在蔟离子照射后外延层形成前，则在不依赖于束电流值的情况下在硅晶片的表层部存在氢浓度的峰值（参照参考实验的参考例1、2）。在此，当参照束电流值为800μA的参考例1和实施例1-1的结果时，已知：外延层形成前的氢的峰值浓度为约7×1020原子/cm3，外延层形成后的氢的峰值浓度降低为约2×1018原子/cm3（图5（A）、图6（A））。另一方面，虽然在束电流值为30μA的情况下在外延层形成前存在氢的峰值浓度，但是在外延层形成后氢浓度的峰值消失（图6（B））。认为这是因为：只要束电流值为800μA，则硅晶片表层部的损伤大，因此，氢即使通过外延层形成时的热处理也不会扩散完而残存。该现象也被认为是在图5（B）所示的损伤区域中捕集（trap）氢。
此外，如图7所示那样，在实施例1-1中，在从外延层表面起深度约7μm的位置存在TO线强度的峰值。另一方面，在以往例1-1所涉及的外延晶片中，随着从硅晶片界面朝向外延层表面，TO线的强度递减。再有，关于外延层表面（深度0μm）处的值，由于为表面，所以推测出表面态的影响。
（实验例2）
（实施例2-1）
进而，对制作的实施例1-1所涉及的外延晶片模拟器件形成，实施了温度1100℃、30分钟的热处理。
（以往例2-1）
与实施例2-1同样地对制作的以往例1-1所涉及的外延晶片实施了温度1100℃、30分钟的热处理。
（评价2-1：利用SIMS的外延晶片的浓度分布评价）
与评价1-1同样地，对实施例2-1所涉及的硅晶片进行磁场型SIMS测定，测定了晶片厚度方向上的氢浓度和碳浓度的分布。在图8中示出实施例2-1的氢和碳的浓度分布。在此，与图6（A）同样地，关于横轴的深度，将外延晶片的外延层表面设为零。
（评价2-2：利用CL法的TO线强度评价）
与评价1-2同样地，分别取得了实施例2-1和以往例2-1所涉及的外延晶片的CL光谱。在图9中示出结果。
当比较图6（A）和图8时，实施例1-1的氢的峰值浓度为约2×1018原子/cm3，实施例2-1的氢的峰值浓度降低为约3×1017原子/cm3。此外，根据图9已知：在实施例2-1中，在从外延层表面起深度约7μm的位置（为与图7的峰值相同的位置）保持TO线强度的峰值并在其他的区域中具有与以往例2-1相同程度的TO线强度。因此，满足本发明条件的外延晶片可以说具有具备与以往相比综合性高的结晶性的外延层。
作为这样的TO线强度的变化的理由，推测不是因为如下原因吗：在外延生长后观察氢的外延晶片中，氢对外延层内所包含的点缺陷进行钝化。另一方面，在使束电流值为30μA的比较例1-1中，未观察到氢浓度的峰值，因此，在比较例1-1中，推测不会得到利用氢的钝化效果。
产业上的可利用性
根据本发明，能够提供具有具备更高的结晶性的外延层的半导体外延晶片和其制造方法。这样的形成有外延层的半导体外延晶片能够提高使用其制作的半导体器件的器件特性。
附图标记的说明
10 半导体晶片
10A 半导体晶片的表面
16 蔟离子
18 改性层
20 外延层
100 半导体外延晶片
200 半导体外延晶片。

Claims (11)

1.一种半导体外延晶片，在半导体晶片的表面上形成有外延层，其特征在于，
在所述半导体晶片的形成有所述外延层的一侧的表层部存在利用SIMS分析检测出的氢浓度分布的峰值。
2.根据权利要求1所述的半导体外延晶片，其中，所述氢浓度分布的峰值位于从所述半导体晶片的所述表面到厚度方向的深度150nm的范围内。
3.根据权利要求1或2所述的半导体外延晶片，其中，所述氢浓度分布的峰值浓度为1.0×1017原子/cm3以上。
4.根据权利要求1~3的任一项所述的半导体外延晶片，其中，所述半导体晶片在所述表层部具有碳固溶后的改性层，该改性层中的所述半导体晶片的厚度方向的碳浓度分布的峰值的半高宽为100nm以下。
5.根据权利要求4所述的半导体外延晶片，其中，所述碳浓度分布的峰值位于从所述半导体晶片的所述表面到所述厚度方向的深度150nm的范围内。
6.根据权利要求1~5的任一项所述的半导体外延晶片，其中，所述半导体晶片为硅晶片。
7.一种半导体外延晶片的制造方法，所述制造方法是根据权利要求1所述的半导体外延晶片的制造方法，所述制造方法的特征在于，具有：
第一工序，向半导体晶片的表面照射作为结构元素而包含氢的蔟离子；以及
第二工序，在所述第一工序之后，在所述半导体晶片的表面上形成外延层，
在所述第一工序中，使所述蔟离子的束电流值为50μA以上。
8.根据权利要求7所述的半导体外延晶片的制造方法，其中，在所述第一工序中，使所述束电流值为5000μA以下。
9.根据权利要求7或8所述的半导体外延晶片的制造方法，其中，所述蔟离子还包含碳来作为结构元素。
10.根据权利要求7~9的任一项所述的半导体外延晶片的制造方法，其中，所述半导体晶片为硅晶片。
11.一种固体摄像元件的制造方法，其特征在于，在根据权利要求1~6的任一项所述的半导体外延晶片或者由根据权利要求7~10的任一项所述的制造方法制造的半导体外延晶片的外延层形成固体摄像元件。
CN201580046544.4A 2014-08-28 2015-05-21 半导体外延晶片和其制造方法以及固体摄像元件的制造方法 Active CN107078029B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110533773.6A CN113284795A (zh) 2014-08-28 2015-05-21 半导体外延晶片和其制造方法以及固体摄像元件的制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014-174330 2014-08-28
JP2014174330A JP6539959B2 (ja) 2014-08-28 2014-08-28 エピタキシャルシリコンウェーハおよびその製造方法、ならびに、固体撮像素子の製造方法
PCT/JP2015/065324 WO2016031328A1 (ja) 2014-08-28 2015-05-21 半導体エピタキシャルウェーハおよびその製造方法、ならびに、固体撮像素子の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202110533773.6A Division CN113284795A (zh) 2014-08-28 2015-05-21 半导体外延晶片和其制造方法以及固体摄像元件的制造方法

Publications (2)

Publication Number Publication Date
CN107078029A true CN107078029A (zh) 2017-08-18
CN107078029B CN107078029B (zh) 2021-05-11

Family

ID=55399233

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201580046544.4A Active CN107078029B (zh) 2014-08-28 2015-05-21 半导体外延晶片和其制造方法以及固体摄像元件的制造方法
CN202110533773.6A Pending CN113284795A (zh) 2014-08-28 2015-05-21 半导体外延晶片和其制造方法以及固体摄像元件的制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202110533773.6A Pending CN113284795A (zh) 2014-08-28 2015-05-21 半导体外延晶片和其制造方法以及固体摄像元件的制造方法

Country Status (7)

Country Link
US (1) US20170256668A1 (zh)
JP (1) JP6539959B2 (zh)
KR (1) KR101916931B1 (zh)
CN (2) CN107078029B (zh)
DE (1) DE112015003938T5 (zh)
TW (1) TWI567791B (zh)
WO (1) WO2016031328A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI726628B (zh) * 2019-02-22 2021-05-01 日商Ｓｕｍｃｏ股份有限公司 半導體磊晶晶圓及其製造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6716982B2 (ja) * 2016-03-15 2020-07-01 株式会社三洋物産 遊技機
JP6716983B2 (ja) * 2016-03-15 2020-07-01 株式会社三洋物産 遊技機
JP6750351B2 (ja) * 2016-07-05 2020-09-02 株式会社Sumco クラスターイオンビーム生成方法およびそれを用いたクラスターイオンビーム照射方法
JP6737066B2 (ja) 2016-08-22 2020-08-05 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、及び固体撮像素子の製造方法
JP6891655B2 (ja) * 2017-06-14 2021-06-18 株式会社Sumco 半導体ウェーハの製造方法および半導体ウェーハ
JP6787268B2 (ja) 2017-07-20 2020-11-18 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法、ならびに固体撮像素子の製造方法
JP6812962B2 (ja) * 2017-12-26 2021-01-13 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP6801682B2 (ja) * 2018-02-27 2020-12-16 株式会社Sumco 半導体エピタキシャルウェーハの製造方法及び半導体デバイスの製造方法
WO2019167901A1 (ja) * 2018-03-01 2019-09-06 株式会社Sumco エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
JP6852703B2 (ja) * 2018-03-16 2021-03-31 信越半導体株式会社 炭素濃度評価方法
JP7056608B2 (ja) * 2019-02-22 2022-04-19 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP7264012B2 (ja) * 2019-11-06 2023-04-25 株式会社Sumco エピタキシャルシリコンウェーハのパッシベーション効果評価方法
JP7259706B2 (ja) * 2019-11-06 2023-04-18 株式会社Sumco エピタキシャルシリコンウェーハのパッシベーション効果評価方法
JP7088239B2 (ja) * 2020-08-20 2022-06-21 株式会社Sumco エピタキシャル成長用の半導体ウェーハ、および半導体エピタキシャルウェーハの製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101114593A (zh) * 2006-07-28 2008-01-30 财团法人电力中央研究所 提高SiC晶体质量的方法和SiC半导体器件
US7531851B1 (en) * 2007-02-28 2009-05-12 Hrl Laboratories, Llc Electronic device with reduced interface charge between epitaxially grown layers and a method for making the same
WO2011047455A1 (en) * 2009-10-23 2011-04-28 Arise Technologies Corporation Controlled low temperature growth of epitaxial silicon films for photovoltaic applications
US20120184085A1 (en) * 2011-01-14 2012-07-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
WO2012157162A1 (ja) * 2011-05-13 2012-11-22 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2014099482A (ja) * 2012-11-13 2014-05-29 Sumco Corp 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256153A (ja) * 1997-03-17 1998-09-25 Nippon Telegr & Teleph Corp <Ntt> 非晶質Ｓｉ層の低温単結晶化法
KR100579217B1 (ko) 1999-10-26 2006-05-11 주식회사 실트론 낮은 에너지 이온 주입 방법을 이용한 피/피플러스 에피택셜 웨이퍼 제조방법
JP4259708B2 (ja) * 1999-12-27 2009-04-30 株式会社Ｓｕｍｃｏ Ｓｏｉ基板の製造方法
JP2004079912A (ja) * 2002-08-21 2004-03-11 Sharp Corp 半導体基板改質方法およびこの方法を用いた半導体装置
EP1484794A1 (en) * 2003-06-06 2004-12-08 S.O.I. Tec Silicon on Insulator Technologies S.A. A method for fabricating a carrier substrate
JP2005260070A (ja) * 2004-03-12 2005-09-22 Sharp Corp 半導体ウェハー、及びその製造方法
JP2008244435A (ja) * 2007-01-29 2008-10-09 Silicon Genesis Corp 選択された注入角度を用いて線形加速器工程を使用した材料の自立膜の製造方法および構造
WO2010038885A1 (ja) * 2008-09-30 2010-04-08 東京エレクトロン株式会社 窒化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
JP2010287855A (ja) 2009-06-15 2010-12-24 Sumco Corp シリコンウェーハ及びその製造方法、並びに、半導体デバイスの製造方法
TWI431147B (zh) * 2010-02-04 2014-03-21 Air Prod & Chem 製備含矽膜的方法
US20110207306A1 (en) * 2010-02-22 2011-08-25 Sarko Cherekdjian Semiconductor structure made using improved ion implantation process
JP5938969B2 (ja) 2012-03-21 2016-06-22 信越半導体株式会社 エピタキシャルウエーハの製造方法および固体撮像素子の製造方法
JP5799935B2 (ja) * 2012-11-13 2015-10-28 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6107068B2 (ja) * 2012-11-13 2017-04-05 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6516957B2 (ja) * 2013-09-04 2019-05-22 株式会社Sumco エピタキシャルウェーハの製造方法及び貼り合わせウェーハの製造方法
JP6065848B2 (ja) * 2014-01-07 2017-01-25 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101114593A (zh) * 2006-07-28 2008-01-30 财团法人电力中央研究所 提高SiC晶体质量的方法和SiC半导体器件
US7531851B1 (en) * 2007-02-28 2009-05-12 Hrl Laboratories, Llc Electronic device with reduced interface charge between epitaxially grown layers and a method for making the same
WO2011047455A1 (en) * 2009-10-23 2011-04-28 Arise Technologies Corporation Controlled low temperature growth of epitaxial silicon films for photovoltaic applications
US20120184085A1 (en) * 2011-01-14 2012-07-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
WO2012157162A1 (ja) * 2011-05-13 2012-11-22 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2014099482A (ja) * 2012-11-13 2014-05-29 Sumco Corp 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI726628B (zh) * 2019-02-22 2021-05-01 日商Ｓｕｍｃｏ股份有限公司 半導體磊晶晶圓及其製造方法
CN113454756A (zh) * 2019-02-22 2021-09-28 胜高股份有限公司 半导体外延晶片及其制造方法
US11626492B2 (en) 2019-02-22 2023-04-11 Sumco Corporation Semiconductor epitaxial wafer and method of producing the same
CN113454756B (zh) * 2019-02-22 2024-03-15 胜高股份有限公司 半导体外延晶片及其制造方法

Also Published As

Publication number Publication date
TWI567791B (zh) 2017-01-21
JP2016051729A (ja) 2016-04-11
CN107078029B (zh) 2021-05-11
US20170256668A1 (en) 2017-09-07
KR101916931B1 (ko) 2018-11-08
KR20170041229A (ko) 2017-04-14
TW201620012A (zh) 2016-06-01
DE112015003938T5 (de) 2017-05-11
WO2016031328A1 (ja) 2016-03-03
JP6539959B2 (ja) 2019-07-10
CN113284795A (zh) 2021-08-20

Similar Documents

Publication Publication Date Title
CN107078029A (zh) 半导体外延晶片和其制造方法以及固体摄像元件的制造方法
CN107452603B (zh) 半导体外延晶片的制造方法、半导体外延晶片、以及固体摄像元件的制造方法
CN104781919B (zh) 半导体外延晶片的制造方法、半导体外延晶片以及固体摄像元件的制造方法
TWI648769B (zh) 半導體磊晶晶圓的製造方法以及固體攝像元件的製造方法
TWI652737B (zh) 半導體磊晶晶圓及其製造方法以及固體攝像元件的製造方法
TWI611482B (zh) 半導體磊晶晶圓的製造方法及固體攝像元件的製造方法
JP6787268B2 (ja) 半導体エピタキシャルウェーハおよびその製造方法、ならびに固体撮像素子の製造方法
CN110223907A (zh) 半导体外延晶片的制造方法
JP6278592B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
KR102507836B1 (ko) 반도체 에피택셜 웨이퍼 및 그 제조 방법
JP7059871B2 (ja) 半導体エピタキシャルウェーハの製造方法及び半導体デバイスの製造方法
KR20230044229A (ko) 에피택셜 실리콘 웨이퍼 및 그 제조 방법, 그리고 반도체 디바이스의 제조 방법
JP2017175143A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant