CN104781919B - 半导体外延晶片的制造方法、半导体外延晶片以及固体摄像元件的制造方法 - Google Patents

半导体外延晶片的制造方法、半导体外延晶片以及固体摄像元件的制造方法 Download PDF

Info

Publication number
CN104781919B
CN104781919B CN201380059278.XA CN201380059278A CN104781919B CN 104781919 B CN104781919 B CN 104781919B CN 201380059278 A CN201380059278 A CN 201380059278A CN 104781919 B CN104781919 B CN 104781919B
Authority
CN
China
Prior art keywords
wafer
semiconductor
doped chemical
epitaxial
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380059278.XA
Other languages
English (en)
Other versions
CN104781919A (zh
Inventor
门野武
栗田成
栗田一成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of CN104781919A publication Critical patent/CN104781919A/zh
Application granted granted Critical
Publication of CN104781919B publication Critical patent/CN104781919B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/48—Ion implantation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26566—Bombardment with radiation with high-energy radiation producing ion implantation of a cluster, e.g. using a gas cluster ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System further characterised by the doping material

Abstract

本发明提供制造能够通过发挥更高的吸杂能力来抑制金属污染的半导体外延晶片的方法。本发明的半导体外延晶片的制造方法的特征在于，具有：第一工序，在其中，对半导体晶片10的表面10A照射簇离子16，在半导体晶片的表面10A形成作为簇离子16的构成元素的碳和掺杂元素固溶后的改性层18；以及第二工序，在其中，在半导体晶片的改性层18上形成掺杂元素的浓度比该改性层18中的掺杂元素的峰值浓度低的外延层20。

Description

半导体外延晶片的制造方法、半导体外延晶片以及固体摄像 元件的制造方法
技术领域
本发明涉及半导体外延晶片的制造方法、半导体外延晶片以及固体摄像元件的制造方法。本发明特别涉及制造能够通过发挥更高的吸杂（gettering）能力来抑制金属污染的半导体外延晶片的方法。
背景技术
作为使半导体器件的特性劣化的主要原因，可举出金属污染。例如，在背面照射型固体摄像元件中，混入到作为该元件的基板的半导体外延晶片的金属成为使固体摄像元件的暗电流增加的主要原因，使被称为白色损伤缺陷的缺陷产生。背面照射型固体摄像元件通过将布线层等配置在比传感器部下层，从而将来自外部的光直接导入到传感器，即使在暗处等也能够拍摄更鲜明的图像、活动图，因此，近年来，被广泛地用于数字视频摄像机、智能电话等便携式电话。因此，期望极力减少白色损伤缺陷。
向晶片的金属的混入主要在半导体外延晶片的制造工序和固体摄像元件的制造工序（器件制造工序）中产生。关于前者的半导体外延晶片的制造工序中的金属污染，可考虑由来自外延生长炉的构成材料的重金属微粒所造成的金属污染、或者由于将氯类气体用作外延生长时的炉内气体而使其配管材料发生金属腐蚀而产生的重金属微粒所造成的金属污染等。近年来，这些金属污染通过将外延生长炉的构成材料更换为耐腐蚀性优秀的材料等而某种程度能够改善，但是，并不充分。另一方面，在后者的固体摄像元件的制造工序中，在离子注入、扩散和氧化热处理等各处理中，担忧半导体基板的重金属污染。
因此，历来，在半导体外延晶片形成用于捕获金属的吸杂槽或者使用高浓度硼基板等金属的捕获能力（吸杂能力）高的基板来避免向半导体晶片的金属污染。
作为在半导体晶片形成吸杂槽的方法，在半导体晶片的内部形成作为晶体缺陷的氧沉淀物（为硅氧化物沉淀物的通称，也称为BMD：Bulk Micro Defect，体微缺陷）、位错的本征吸杂（IG；Intrinsic Gettering）法、在半导体晶片的背面形成吸杂槽的非本征吸杂（EG；Extrinsic Gettering）法是一般的。
在此，作为重金属的吸杂法的一种手法，有在半导体晶片中通过单体离子（单个离子）注入来形成吸杂处的技术。在专利文献1中，记载了在从硅晶片的一面注入碳离子而形成碳离子注入区域之后在该表面形成硅外延层而做成硅外延晶片的制造方法。在该技术中，碳离子注入区域作为吸杂处起作用。
此外，在专利文献2中，记载了特征在于包括如下阶段的外延半导体基板的制造方法：在半导体基板内形成非载子性掺杂层（碳等）和在内部包括所述非载子性掺杂层的载子性掺杂层（作为硼族元素为硼、作为氮族元素为砷（As）等）的阶段、以及在所述基板上表面形成外延层的阶段。
进而，在专利文献3中，记载了特征在于如下的外延晶片的制造方法：对硅单晶体基板在剂量5×1014~1×1016原子/cm2的范围内离子注入硼、碳、铝、砷、锑中的至少一种，之后，在不对进行了该离子注入的所述硅单晶体基板进行恢复热处理的情况下进行洗净之后，使用枚叶式外延装置在1100℃以上的温度下形成外延层。
现有技术文献
专利文献
专利文献1：日本特开平6-338507号公报
专利文献2：日本特开2007-36250号公报
专利文献3：日本特开2010-177233号公报。
发明内容
发明要解决的课题
专利文献1、专利文献2以及专利文献3所记载的技术均是在外延层形成前将1个或多个单体离子（单个离子）注入到半导体晶片的技术。然而，根据本发明人们的研究，可知，在施行了单体离子注入的半导体外延晶片中，吸杂能力不充分，要求更强力的吸杂能力。
于是本发明鉴于上述课题，其目的在于，提供能够通过具有更高的吸杂能力来抑制金属污染的半导体外延晶片及其制造方法、以及从该半导体外延晶片形成固体摄像元件的固体摄像元件的制造方法。
用于解决课题的方案
根据本发明人们的研究，发现了，通过对半导体晶片照射簇离子，从而与注入单体离子的情况相比，有以下的有利点。即，在照射簇离子的情况下，即使以与单体离子同等的加速电压进行照射，构成簇离子的碳和/或掺杂元素的每1原子的能量也比作为单体离子而分别注入碳和掺杂元素的情况小地碰撞于半导体晶片。因此，能够使照射的碳和掺杂元素的深度方向的浓度分布的峰值浓度急峻地位于更靠近半导体晶片表面的位置，并且能够一次照射多个原子，因此，能够做成高浓度。其结果是，发现了吸杂能力提高。
本发明人们基于上述发现而实现了完成本发明。
即，本发明的半导体外延晶片的制造方法的特征在于，具有：第一工序，在其中，对半导体晶片的表面照射簇离子，在该半导体晶片表面形成作为所述簇离子的构成元素的碳和掺杂元素固溶后的改性层；以及第二工序，在其中，在所述半导体晶片的改性层上形成掺杂元素浓度比该改性层中的所述掺杂元素的峰值浓度低的外延层。
在此，所述簇离子优选为使包括所述碳和所述掺杂元素双方的化合物离子化而成。
此外，能够使所述掺杂元素为从由硼、磷、砷和锑构成的组中选择的1种或2种以上的元素。
在此，能够使所述半导体晶片为硅晶片。
此外，也可以使所述半导体晶片为在硅晶片的表面形成有硅外延层的外延硅晶片，在该情况下，在所述第一工序中，所述改性层被形成于所述硅外延层的表面。
接着，本发明的半导体外延晶片的特征在于，具有：半导体晶片；形成在该半导体晶片的表面并且在该半导体晶片中碳和掺杂元素固溶而成改性层；以及该改性层上的外延层，所述改性层中的所述碳的浓度分布的半宽度和所述掺杂元素的浓度分布的半宽度均为100nm以下，所述外延层中的掺杂元素的浓度比所述改性层中的所述掺杂元素的峰值浓度低。
在此，能够使所述掺杂元素为从由硼、磷、砷和锑构成的组中选择的1种或2种以上的元素。
在此，能够使所述半导体晶片为硅晶片。
此外，可以使所述半导体晶片为在硅晶片的表面形成有硅外延层的外延硅晶片，在该情况下，所述改性层位于所述硅外延层的表面。
进而，所述改性层中的所述碳和所述掺杂元素的浓度分布的峰值优选为位于从所述半导体晶片的表面起的深度为150nm以下的范围内，碳的峰值浓度优选为1×1015原子/cm3以上，掺杂元素的峰值浓度也优选为1×1015原子/cm3以上。
而且，本发明的固体摄像元件的制造方法的特征在于，将固体摄像元件形成于通过上述任一项的制造方法而制造的外延晶片或者上述任一项的外延晶片的位于表面的外延层。
发明效果
根据本发明，由于对半导体晶片照射簇离子，在该半导体晶片的表面形成将作为所述簇离子的构成元素的碳和掺杂元素固溶后的改性层，所以能够得到能够通过该改性层发挥更高的吸杂能力来抑制金属污染的半导体外延晶片，此外，能够从该半导体外延晶片形成高品质的固体摄像元件。
附图说明
图1是说明本发明的一个实施方式的半导体外延晶片100的制造方法的示意截面图。
图2是说明本发明的另一实施方式的半导体外延晶片200的制造方法的示意截面图。
图3（A）是说明照射簇离子的情况下的照射机制的示意图，（B）是说明注入单体离子的情况下的注入机制的示意图。
图4是照射了簇离子的参考例1、2中的通过SIMS测定而得到的构成元素的浓度分布，（A）示出参考例1，（B）示出参考例2。
图5是照射了单体离子的参考例3、4中的通过SIMS测定而得到的构成元素的浓度分布，（A）示出参考例3，（B）示出参考例4。
图6是照射了簇离子的实施例1、2中的通过SIMS测定而得到的构成元素的浓度分布，（A）示出实施例1，（B）示出实施例2。
图7是照射了单体离子的比较例1~3中的通过SIMS测定而得到的构成元素的浓度分布，（A）示出比较例1，（B）示出比较例2，（C）示出比较例3。
具体实施方式
以下，参照附图并详细地说明本发明的实施方式。再有，作为原则，对同一构成要素标注同一附图标记，省略说明。此外，在图1和图2中，为了说明的方便，与实际的厚度的比例不同，相对于半导体晶片10而夸张地示出了第一和第二外延层14、20的厚度。
（半导体外延晶片的制造方法）
在图1中示出了本发明的第一实施方式的半导体硅晶片100的制造方法。首先，进行第一工序（图1（A）、（B）），在其中，对半导体晶片10的表面10A照射簇离子16，在半导体晶片10的表面10A形成作为该簇离子16的构成元素的碳和掺杂元素固溶后的改性层18。接着，进行第二工序（图1（D）），在其中，在用SC-1洗净或HF洗净等公知的洗净方法洗净了半导体晶片10之后，在半导体晶片10的改性层18上形成掺杂元素浓度比改性层18中的掺杂元素的峰值浓度低的外延层20。图1（D）是该制造方法的结果所得的半导体外延晶片100的示意截面图。
作为半导体晶片10，可举出例如由硅、化合物半导体（GaAs、GaN、SiC）构成并且在表面不具有外延层的块状的单晶体晶片。在制造背面照射型固体摄像元件的情况下，一般使用块状的单晶体硅晶片。此外，关于半导体晶片10，能够使用通过线锯等对利用提拉法（CZ法）或悬浮区熔法（FZ法）而培养的单晶体硅铸锭进行切片后的晶片。此外，为了得到更高的吸杂能力，也可以添加碳和/或氮。此外，也可以添加任意的杂质来做成n型或p型。图1所示的第一实施方式为将在表面不具有外延层的块状半导体晶片12用作半导体晶片10的例子。
此外，作为半导体晶片10，还能够举出如图2（A）所示在块状半导体晶片12表面形成半导体外延层（第一外延层）14的外延半导体晶片。例如为在块状的单晶体硅晶片的表面形成硅外延层的外延硅晶片。硅外延层能够通过CVD（Chemical Vapor Deposition：化学气相沉积）法在一般的条件下形成。关于第一外延层14，优选的是，厚度为0.1~10μm的范围内，更优选的是，为0.2~5μm的范围内。
作为该例子，关于本发明的第二实施方式的半导体外延晶片200的制造方法，如图2所示，首先进行第一工序（图2（A）~（C），在其中，对在块状半导体晶片12的表面（至少单面）形成有第一外延层14的半导体晶片10的表面10A照射簇离子16，在半导体晶片的表面10A（在本实施方式中为第一外延层14的表面）形成作为簇离子16的构成元素的碳和掺杂元素固溶后的改性层18。进而，进行第二工序（图2（E）），在其中，在用任意的方法洗净了半导体晶片10之后，在半导体晶片10的改性层18上形成掺杂元素浓度比改性层18中的掺杂元素的峰值浓度低的外延层20。图2（E）是该制造方法的结果所得的半导体外延晶片200的示意截面图。
在此，本发明的特征工序为如图1（A）和图2（B）所示对半导体晶片的表面10A照射簇离子16来形成作为簇离子16的构成元素的碳和掺杂元素固溶后的改性层18的工序。
在一个实施方式中，在第一工序中，能够分别另外地照射使包括碳的化合物离子化而形成的簇离子和使包括掺杂元素的化合物离子化而形成的簇离子来形成碳和掺杂元素固溶后的改性层18。该情况在能够容易地控制每一种簇离子的照射能量和/或剂量的方面是优选的。如后述的那样，各元素的浓度分布的峰值位置的控制也比较容易。
此外，作为其他的实施方式，在第一工序中，也能够照射使包括碳和掺杂元素双方的化合物离子化而成的簇离子16来形成碳和掺杂元素固溶后的改性层18。如果将这样的化合物作为簇离子来照射，则能够通过一次的照射而使碳和掺杂元素双方同时在硅晶片表面近旁局部地固溶，从而也能够提高制造效率。
对采用上述第一工序的技术性意义与作用效果一起进行说明。照射了簇离子16的结果形成的改性层18是簇离子16的构成元素（碳和掺杂元素）在半导体晶片的表面的晶体的格子间位置或者置换位置固溶而局部地存在的区域，作为吸杂处而工作。其理由如以下那样推测。即，以簇离子的方式照射的碳和掺杂元素高密度地局部存在于硅单晶体的置换位置/格子间位置。而且，实验性地确认了，当将碳和掺杂元素固溶到硅单晶体的平衡浓度以上时，重金属的固体溶解度（迁移金属的饱和溶解度）极大地增加。也就是说，考虑由于固溶到平衡浓度以上的碳和掺杂元素而使重金属的固体溶解度增加，由此，对重金属的捕获率显著地增加的情况。此外，也考虑由碳造成的吸杂作用和由掺杂元素造成的吸杂作用的相乘效果而造成的情况。
在此，在本发明中，由于照射簇离子16，所以与注入单体离子的情况相比，能够得到更高的吸杂能力，进而还能够省略恢复热处理。因此，能够制造具有更高的吸杂能力的半导体外延晶片100、200，关于从利用本制法得到的半导体外延晶片100、200制造的背面照射型固体摄像元件，与以往相比，能够期待白色损伤缺陷产生的抑制。
再有，在本说明书中“簇离子”意味着对原子或分子多个集合而成为块的簇施加正电荷或负电荷而离子化后的簇。簇是多个（通常2~2000个左右）的原子或分子彼此结合后的块状的集团。
本发明人们如以下那样考虑通过照射簇离子来得到高的吸杂能力的作用。
在对硅晶片注入例如碳的单体离子的情况下，如图3（B）所示，单体离子弹溅构成硅晶片的硅原子而注入到硅晶片中的规定深度位置。在此，注入深度依赖于注入离子的构成元素的种类和离子的加速电压。在该情况下，硅晶片的深度方向上的碳的浓度分布变得比较宽。在以相同能量同时照射多种离子的情况下，越轻的元素，注入得越深，即，被注入到与每一种元素的质量对应的不同的位置，因此，注入元素的浓度分布变得更宽。此外，即使在碳的单体离子注入之后以重叠于碳的浓度分布的峰值位置的方式注入掺杂元素的单体离子的情况下，由于为了离子注入而需要比较大的加速电压，所以与碳的浓度分布同样，注入的掺杂元素的浓度分布比较宽。
进而，单体离子一般以150~2000keV左右的加速电压注入，但是各离子以该能量与硅原子碰撞，因此，单体离子注入的硅晶片表面部的结晶性变乱而扰乱之后在晶片表面上生长的外延层的结晶性。此外，加速电压越大，结晶性乱得越严重。因此，需要以高温且长时间进行用于使离子注入后变乱的结晶性恢复的热处理（恢复热处理）。
另一方面，在对硅晶片照射例如由碳和作为掺杂元素例如硼构成的簇离子的情况下，如图3（A）所示，簇离子16当被照射到硅晶片时，因该能量而瞬间地成为1350~1400℃左右的高温状态而使硅熔解。之后，硅急速地冷却，碳和硼固溶在硅晶片中的表面近旁。即，本说明书中的“改性层”意味着照射的离子的构成元素固溶在半导体晶片表面的晶体的格子间位置或置换位置后的层。硅晶片的深度方向的碳和硼的浓度分布依赖于簇离子的加速电压和簇尺寸，但是与单体离子的情况相比，变得尖锐（sharp），所照射的碳和硼局部地存在的区域（即，改性层）的厚度大概为500nm以下的区域（例如，50~400nm左右）。再有，以簇离子的方式照射的元素在外延层20的形成过程中引起稍微的热扩散。因此，关于外延层20形成后的碳和硼的浓度分布，在这些元素局部地存在的峰值的两侧，形成宽的扩散区域。但是，改性层的厚度变化不大（参照后述的图6（A）、（B））。其结果是，能够使碳和硼的沉淀区域为局部且高浓度。此外，由于在硅晶片的表面近旁形成改性层18，所以能够进行更接近吸杂。其结果是，考虑能够得到比注入单体离子的情况高的吸杂能力。再有，如果是簇离子的方式，则与单体离子注入的情况不同，能够同时照射多种离子。
此外，簇离子16一般以10~100keV/簇左右的加速电压进行照射，但是由于簇为多个原子或分子的集合体，所以能够使每1原子或每1分子的能量变小来打入。因此，向硅晶片的晶体施加的破坏小。进而，也起因于上述那样的注入机制的不同，与单体离子注入相比，簇离子照射不扰乱硅晶片10的结晶性。因此，能够在第一工序之后不对硅晶片10进行恢复热处理的情况下，将硅晶片10搬送到外延生长装置来进行第二工序（图1（C）、图2（D））。
关于簇离子16，根据结合样式而存在多种簇，例如，能够用如以下的文献所记载的那样的公知的方法来生成。作为气体簇束的生成法，（1）特开平9-41138号公报、（2）特开平4-354865号公报，作为离子束的生成法，（1）荷電粒子ビーム工学：石川 順三：ISBN978-4-339-00734-3：コロナ社、（2）電子·イオンビーム工学：電気学会：ISBN4-88686-217-9：オーム社、（3）クラスターイオンビーム基礎と応用：ISBN4-526-05765-7：日刊工業新聞社。此外，一般，在正电荷的簇离子的产生中使用Nielsen型离子源或者Kaufman型离子源，在负电荷的簇离子的产生中使用了使用批量生产法的大电流负离子源。
在以下，关于簇离子的照射条件进行说明。如已经叙述的那样，照射的元素为碳和掺杂元素。关于碳，由于与硅单晶体相比较，格子位置的碳原子的共有结合半径较小，所以形成硅晶格的收缩场，因此，吸引格子间的杂质的吸杂能力高。此外，碳能够高效地对镍、铜进行吸杂。
作为照射元素的掺杂元素，为从由硼、磷、砷和锑构成的组中选择的1种或者2种以上的元素是优选的。除了碳之外还使掺杂元素固溶，由此，进一步提高吸杂能力。此外，例如，在掺杂元素为硼的情况下，能够对Fe、Cu、Cr等进行吸杂等能够高效地吸杂的金属的种类根据固溶的掺杂元素的种类而不同，因此，能够应对于更广泛的金属污染。
关于离子化的化合物，不特别限定，作为能够离子化的碳源化合物，能够使用乙烷、甲烷、丙烷、二氧化碳（CO2）、联苄（C14H14）、环己烷（C6H12）等，作为能够离子化的硼源化合物，能够使用乙硼烷、癸硼烷（B10H14）等。例如，在将混合了苄基气体和癸硼烷气体的气体作为材料气体的情况下，能够生成碳、硼和氢集合了的氢化合物簇。
此外，在以下例示了能够使包括碳和掺杂元素双方的化合物离子化来用作簇离子的化合物，但是不限定于此。作为包括碳和硼双方的化合物，能够使用三甲基硼（C3H9B）、三乙基硼（（CH3CH2）3B）、碳硼烷（C2B10H）、碳化硼（CBn）（1≤n≤4）等。作为包括碳和磷双方的化合物，能够使用磷杂茂（C4H5P）、三甲基膦（C3H9P）、三苯基膦（C18H15P）等。
此外，通过控制簇离子的加速电压和簇尺寸，从而能够控制改性层18中的构成元素的深度方向的浓度分布的峰值的位置。在本说明书中，“簇尺寸”意味着构成一个簇的原子或分子的个数。
在本实施方式的第一工序中，从得到高的吸杂能力的观点出发，以改性层18中的构成元素的深度方向的浓度分布的峰值位于从半导体晶片10的表面10A起的深度为150nm以下的范围内的方式来照射簇离子16。再有，在本说明书中，“构成元素的深度方向的浓度分布”意味着不是关于构成元素的合计而是关于每一种单独的元素的分布。
作为为了将峰值位置设定为该深度的范围而需要的条件，每1碳原子的加速电压超过0keV/原子且为50keV/原子以下，优选为40keV/原子以下。此外，每1掺杂元素原子的加速电压超过0keV/原子且为50keV/原子以下，优选的是，期望为40keV/原子以下。此外，簇尺寸为2~100个，优选为60个以下，更优选为50个以下。
再有，在加速电压的调整中，一般使用（1）静电加速、（2）高频加速两种方法。作为前者的方法，有如下方法：将多个电极等间隔地排列，对其之间施加相等的电压，在轴方向上制作等加速电场。作为后者的方法，有线性直线加速器法：一边使离子呈直线状地行进一边使用高频来加速。此外，簇尺寸的调整能够通过调整从喷嘴喷出的气体的气体压力和真空容器的压力、离子化时的向丝极（filament）施加的电压等来进行。再有，簇尺寸能够通过利用四极高频电场的质量分析或飞行时间质量分析来求取簇个数分布、取得簇个数的平均值而求取。
此外，簇离子的剂量能够通过控制离子照射时间来调整。在本实施方式中，为了得到吸杂能力，碳和掺杂元素的剂量分别优选为1×1013~1×1016原子/cm2，更优选为1×1014~5×1015原子/cm2。这是因为，在不足1×1013原子/cm2的情况下，有不能充分地得到吸杂能力的可能性，在超过1×1016原子/cm2的情况下，有对外延表面施加大的破坏的担忧。
根据本发明，如已经叙述的，不需要使用RTA（Rapid Thermal Annealing：快速热退火）或RTO（Rapid Thermal Oxidation：快速热氧化）等的、与外延装置分开的急速升降温热处理装置等来进行恢复热处理。这是因为，能够在用于形成在以下叙述的外延硅层20的外延装置内，通过在外延生长之前进行的氢烘焙（hydrogen baking）处理来使硅晶片10的结晶性充分恢复。氢烘焙处理的一般条件是，使外延生长装置内为氢环境，在600℃以上900℃以下的炉内温度下将硅晶片10投入到炉内，以1℃/秒以上15℃/秒以下的升温速率升温到1100℃以上1200℃以下的温度范围，在该温度下保持30秒以上1分钟以下的期间。关于该氢烘焙处理，本来是用于通过外延层生长前的洗净处理来除去形成在晶片表面的自然氧化膜的处理，但是，能够通过上述条件的氢烘焙使硅晶片10的结晶性充分恢复。
当然，也可以在第一工序之后在第二工序之前，使用与外延装置分开的热处理装置来进行恢复热处理（图1（C）、图2（D））。只要在900℃以上1200℃以下进行该恢复热处理10秒以上1小时以下即可。在此，使热处理温度为900℃以上1200℃以下是因为，在不足900℃下，难以得到结晶性的恢复效果，另一方面是因为，当超过1200℃时，发生起因于高温下的热处理的崩料（slip），此外，向装置的热负荷变大。此外，使热处理时间为10秒以上1小时以下是因为，在不足10秒的情况下，难以得到恢复效果，另一方面是因为，在超过1小时的情况下，招致生产性的降低，向装置的热负荷变大。
这样的恢复热处理例如能够使用RTA或RTO等急速升降温热处理装置、批式热处理装置（纵型热处理装置、横型热处理装置）来进行。前者由于是灯泡照射加热方式，所以在装置构造上不适于长时间处理而适于15分钟以内的热处理。另一方面，后者虽然为了使温度上升至规定温度要花费时间，但是能够一次同时处理多个晶片。此外，由于是电阻加热方式，所以能够进行长时间的热处理。关于使用的热处理装置，只要考虑簇离子16的照射条件来选择适当的热处理装置即可。
在本实施方式的第二工序中，作为形成在改性层18上的第二外延层20，能举出硅外延层，在此包括的掺杂元素的浓度比固溶于改性层18的掺杂元素的峰值浓度低。第二外延层例如能够利用以下的条件来形成。将氢作为载气，将二氯甲硅烷、三氯甲硅烷等源气导入到腔内，生长温度也根据使用的源气而不同，但是能够在大概1000~1200℃的范围的温度下利用CVD法在半导体晶片10上外延生长。第二外延层中的掺杂浓度能够通过外延生长中的掺杂气体的导入量来调整。作为掺杂气体，例如在硼掺杂的情况下能够使用乙硼烷气体（B2H6），在磷掺杂的情况下能够使用三氢化磷（PH3）。优选的是，第二外延层20的厚度为1~15μm的范围内。这是因为，在不足1μm的情况下，有由于来自半导体晶片10的掺杂的外方扩散而使第二外延层20的电阻率变化的可能性，此外，在超过15μm的情况下，有对固体摄像元件的光谱灵敏度特性产生影响的担忧。第二外延层20为用于制造背面照射型固体摄像元件的器件层。
不特别限定半导体晶片10/改性层18/第二外延层20的导电型的组合，而可以为p/n/p构造、n/p/n构造、p/p/p构造、n/n/n构造、n/n/p构造、p/p/n构造、p/n/n构造、n/p/p构造的任何。
再有，在图2所示的第二实施方式中，不是在块状半导体晶片12而是在第一外延层14进行簇离子照射也是特征之一。块状半导体晶片与外延层相比，氧浓度高2个数量级左右。因此，在块状半导体晶片中形成的改性层与在外延层形成的改性层相比，更多的氧被扩散而捕获更多的氧。被捕获的氧在器件工序中从捕获处再放出，扩散到器件的活性区域，形成点缺陷，因此，对器件的电特性施加坏影响。因而，对固溶氧浓度低的外延层照射簇离子而在能够基本上忽视氧的扩散的影响的外延层形成吸杂层的情况在器件工序中为重要的设计条件。
在此，在固体摄像元件制造工序中，有通过研磨或蚀刻处理等除去外延晶片背面侧的块状半导体晶片部分的情况，但是，通过簇离子照射而固溶的掺杂高浓度层也作为器件工序中薄膜化时的研磨停止层、蚀刻停止层起作用。掺杂元素的峰值位置（射程距离）能够通过改变簇离子的照射能量（加速电压）条件来控制。当照射使包括多种元素的化合物离子化而成的簇离子时，各元素受到的照射能量大致相同，因此，在想要使每一种的元素峰值位置意图地变化的情况下，例如能够通过调整使用的各元素尺寸来控制各元素的峰值位置。具体而言，使用的元素尺寸越大，浓度峰值越位于表面侧，元素尺寸越小，能够使浓度峰值位于比表面侧深的位置。再有，由元素尺寸的调整造成的峰值位置的控制幅度比较窄，因此，不是照射使包括多种元素的化合物离子化而成的簇离子，而是以分别不同的照射能量对各元素个别地进行簇离子照射，由此，能够扩展各元素的峰值位置的控制幅度。
（半导体外延晶片）
接着，对通过上述制造方法得到的半导体外延晶片100、200进行说明。如图1（D）和图2（E）所示，第一实施方式的半导体外延晶片100和第二实施方式的半导体外延晶片200具有：半导体晶片10、形成在该半导体晶片10的表面并且碳和掺杂元素固溶在半导体晶片10中而成的改性层18、以及该改性层18上的外延层20。而且，无论在哪个中，特征都在于，改性层18中的碳的浓度分布的半宽度W1和掺杂元素的浓度分布的半宽度W2均为100nm以下，并且外延层20中的掺杂元素的浓度比改性层18中的掺杂元素的峰值浓度低。
即，根据本发明的制造方法，与单体离子注入相比，能够使构成簇离子的元素的沉淀区域为局部且高浓度，因此，能够使上述半宽度W1、W2都为100nm以下。作为下限，能够设定为10nm。再有，在本说明书中，“碳的浓度分布”和“掺杂元素的浓度分布”均意味着用二次离子质谱分析法（SIMS：Secondary Ion Mass Spectrometry）测定的深度方向的各元素的浓度分布。此外，“浓度分布的半宽度”为在考虑测定精度而在外延层的厚度超过1μm的情况下使外延层薄膜化为1μm的状态下用SIMS测定规定元素的浓度分布时的半宽度。
半导体外延晶片100、200均为改性层18中的掺杂元素的峰值浓度比第二外延层20的掺杂元素的浓度高，因此，能够在改性层18中对第二外延层20中的杂质元素进行吸杂（被吸杂到浓度高的地方）。此外，由于在半导体外延晶片200存在低氧浓度且无缺陷的第一外延层14，所以，能够抑制向第二外延层20的氧扩散。因此，在第二外延层20中，能够抑制COP等晶体起因的外延缺陷的产生。
作为固溶的掺杂元素，优选为从由硼、磷、砷和锑构成的组中选择的1种或2种以上的元素，这如已经叙述的那样。
从得到更高的吸杂能力的观点出发，优选的是，半导体外延晶片100、200均为改性层18中的碳和掺杂元素的浓度分布的峰值位于从半导体晶片10的表面起的深度为150nm以下的范围内。碳的浓度分布的峰值浓度优选为1×1015原子/cm3以上，更优选为1×1017~1×1022原子/cm3的范围内，进一步优选为1×1019~1×1021原子/cm3的范围内。此外，在将硼或磷用作掺杂元素的情况下，浓度分布的峰值浓度优选为1×1015原子/cm3以上，更优选为1×1017~1×1022原子/cm3的范围内，进一步优选为1×1019~1×1021原子/cm3的范围内。
此外，改性层18的深度方向厚度能够为大概30~400nm的范围内。
外延层20中的掺杂元素的浓度优选为1.0×1015~1.0×1022原子/cm3，更优选为1.0×1017~1.0×1021原子/cm3。
根据本实施方式的半导体外延晶片100、200，能够通过发挥比以往高的吸杂能力来进一步抑制金属污染。
（固体摄像元件的制造方法）
本发明的实施方式的固体摄像元件的制造方法的特征在于，将固体摄像元件形成于通过上述的制造方法制造的外延晶片或者上述的外延晶片即半导体外延晶片100、200的位于表面的外延层20。与以往相比，利用该制造方法得到的固体摄像元件能够降低在制造工序的各处理中产生的重金属污染的影响，从而能够充分地抑制白色损伤缺陷的产生。
实施例
（参考实验例）
首先，为了使簇离子照射和单体离子注入的不同变得显而易见，进行以下的实验。
（参考例1）
准备从CZ单晶体硅铸锭得到的n型硅晶片（直径：300mm、厚度：725μm、掺杂：磷、掺杂浓度：5×1014原子/cm3）。接着，使用簇离子发生装置（日新离子机器公司制，型号：CLARIS）来使三甲基膦（C3H9P）离子化，在碳的剂量5.0×1014原子/cm2、磷的剂量1.7×1014原子/cm2、每1碳原子的加速电压12.8keV/原子、每1磷原子的加速电压32keV/原子的条件下，对硅晶片进行照射。
（参考例2）
对与参考例1相同的硅晶片，代替三甲基膦而将三甲基硼（C3H9B）作为材料气体，生成簇离子，硼的剂量为1.7×1014原子/cm2，每1硼原子的加速电压为14.5keV/原子，除此以外，在与参考例1相同的条件下，对硅晶片进行照射。
（参考例3）
对与参考例1相同的硅晶片，代替簇离子照射而将CO2作为材料气体，生成碳的单体离子，在剂量5.0×1014原子/cm2、加速电压80keV/原子的条件下，对硅晶片进行注入。之后，将三氢化磷（PH3）作为材料气体，生成磷的单体离子，在剂量1.7×1014原子/cm2、加速电压80keV/原子的条件下，对硅晶片进行注入。
（参考例4）
对与参考例1相同的硅晶片，代替簇离子照射而将CO2作为材料气体，生成碳的单体离子，在剂量5.0×1014原子/cm2、加速电压80keV/原子的条件下，对硅晶片进行注入。之后，将BF2作为材料气体，生成硼的单体离子，在剂量1.7×1014原子/cm2、加速电压80keV/原子的条件下，对硅晶片进行注入。
（SIMS测定结果）
对在上述参考例1~4中制作的样本，通过二次离子质谱分析（SIMS）进行测定，得到图4（A）、（B）和图5（A）、（B）所示的碳和掺杂元素的浓度分布。再有，横轴的深度将硅晶片的表面作为零。如根据图4（A）、（B）和图5（A）、（B）而显而易见的那样，在进行了簇离子照射的参考例1、2中，碳浓度分布和掺杂元素（磷、硼）浓度分布均为尖锐的，而在进行了单体离子注入的参考例3、4中，碳浓度分布和掺杂元素浓度分布较宽。此外，与参考例3、4相比，在参考例1、2中，碳和掺杂元素的浓度分布的峰值浓度均较高，峰值位置也更位于半导体晶片表面近旁。由此，估计在外延层形成后各元素的浓度分布的倾向也是同样的。
（实验例）
（实施例1）
准备从CZ单晶体硅铸锭得到的n型硅晶片（厚度：725μm、掺杂种类：磷、掺杂浓度：1×1015原子/cm3）。接着，使用簇离子发生装置（日新离子机器公司制，型号：CLARIS）来生成三甲基膦（C3H9P）的簇离子，在碳的剂量5.0×1014原子/cm2、磷的剂量1.7×1014原子/cm2、每1碳原子12.8keV/原子、每1硼原子12.8keV/原子的照射条件下，对硅晶片进行照射。之后，在对硅晶片进行HF洗净处理之后，搬送到枚叶式外延生长装置（Applied Materials公司制）内，在装置内在1120℃的温度下施行30秒的氢烘焙处理之后，将氢作为载气、三氯甲硅烷作为源气、三氢化磷（PH3）作为掺杂气体在1000~1150℃下通过CVD法使硅的外延层（厚度：6μm、掺杂种类：磷、掺杂浓度：5×1015原子/cm3）在硅晶片上进行外延生长，制作了根据本发明的硅外延晶片。
（实施例2）
对与参考例1相同的硅晶片，代替三甲基膦而将三甲基硼（C3H9B）作为材料气体，生成簇离子，使硼的剂量为1.7×1014原子/cm2、每1硼原子的加速电压为14.5keV/原子、进而为外延层（掺杂种类：硼、掺杂浓度：5×1015原子/cm3），除此以外，在与实施例1相同的条件下，制作了根据本发明的硅外延晶片。
（比较例1）
对与实施例1相同的硅晶片，代替簇离子照射而将CO2作为材料气体，生成碳的单体离子，在剂量5.0×1014原子/cm2、加速电压80keV/原子的条件下，对硅晶片进行注入。之后，将三氢化磷（PH3）作为材料气体，生成磷的单体离子，在剂量1.7×1014原子/cm2、加速电压80keV/原子的条件下，对硅晶片进行注入，除此以外，在与实施例1相同的条件下，制作了比较例的硅外延晶片。
（比较例2）
对与实施例1相同的硅晶片，代替簇离子照射而将CO2作为材料气体，生成碳的单体离子，在剂量5.0×1014原子/cm2、加速电压80keV/原子的条件下，对硅晶片进行注入。之后，将BF2作为材料气体，生成硼的单体离子，在剂量1.7×1014原子/cm2、加速电压80keV/原子的条件下，对硅晶片进行注入，除此以外，在与实施例1相同的条件下，制作了比较例的硅外延晶片。
（比较例3）
对与实施例1相同的硅晶片，代替簇离子照射而将CO2作为材料气体，生成碳的单体离子，在剂量5.0×1014原子/cm2、加速电压80keV/原子的条件下，对硅晶片进行注入，除此以外，在与实施例1相同的条件下，制作了比较例的硅外延晶片。
（评价方法和评价结果）
（1）SIMS测定
对制作的各样本进行SIMS测定，得到了图6（A）、（B）和图7（A）、（B）、（C）所示的碳和掺杂元素的浓度分布。但是，关于图7（C），由于未注入掺杂元素，所以仅为碳的浓度分布。再有，横轴的深度将外延层的表面作为零。此外，对制作的各样本，在将外延层薄膜化到1μm之后进行SIMS测定。分别用以下的评价基准来对此时得到的碳和掺杂元素的浓度分布的半宽度、峰值浓度和峰值位置（从外延层除外的硅晶片表面起的峰值深度）进行分类，并在表1中示出。
半宽度
◎：100nm以下
○：超过100nm~125nm以下
△：超过125nm
峰值位置
◎：125nm以下
○：超过125nm~150nm以下
△：超过150nm
峰值浓度
◎：5.0×1019原子/cm3以上
○：2.0×1019原子/cm3以上~不足5.0×1019原子/cm3
△：不足2.0×1019原子/cm3。
（2）吸杂能力评价
将制作的各样本的外延层表面用Ni污染液（1.0×1014/cm2）和Cu污染液（1.0×1014/cm2）使用旋涂污染法故意地污染，接着施行1000℃、1小时的扩散热处理。之后，进行SIMS测定，由此，评价吸杂性能。如以下那样分别对Ni和Cu的捕获量（SIMS分布的积分值）进行分类来作为评价基准。在表1中示出了评价结果。
◎：7.5×1013原子/cm2以上~不足1×1014原子/cm2
○：5.0×1013原子/cm2以上~不足7.5×1013原子/cm2
△：不足5.0×1013原子/cm2。
[表1]
（评价结果的考察）
当比较图6（A）、（B）和图7（A）、（B）、（C）时，可知，通过簇离子照射，在实施例1、2中，形成了碳和掺杂元素局部且高浓度地固溶后的改性层。然后，如表1所示，实施例1、2的碳和掺杂元素的浓度分布的半宽度均为100nm以下，因此，可知，对Ni和Cu双方发挥了比比较例1~3优秀的吸杂能力。
如根据图6（A）、（B）和图7（A）、（B）显而易见的那样，均在改性层内观察到比外延层的掺杂浓度（实施例1和比较例1为磷，实施例2和比较例2为硼）高的峰值浓度。
产业上的可利用性
根据本发明，能够得到能够通过发挥更高的吸杂能力来抑制金属污染的半导体外延晶片，此外，能够从该半导体外延晶片形成高品质的固体摄像元件。
附图标记的说明
10 半导体晶片
10A 半导体晶片的表面
12 块状半导体晶片
14 第一外延层
16簇离子
18 改性层
20 （第二）外延层
100 半导体外延晶片
200 半导体外延晶片。

Claims (14)

1.一种半导体外延晶片的制造方法，其特征在于，具有：
第一工序，在其中，对半导体晶片的表面照射簇离子，在该半导体晶片表面形成作为所述簇离子的构成元素的碳和掺杂元素固溶后的改性层；以及
第二工序，在其中，在所述半导体晶片的改性层上形成掺杂元素的浓度比该改性层中的所述掺杂元素的峰值浓度低的外延层，
得到半导体外延晶片，其中，该第二工序后的改性层中的所述碳的浓度分布的半宽度和所述掺杂元素的浓度分布的半宽度均为100nm以下。
2.根据权利要求1所述的半导体外延晶片的制造方法，其中，所述簇离子为使包括所述碳和所述掺杂元素双方的化合物离子化而成。
3.根据权利要求1或2所述的半导体外延晶片的制造方法，其中，所述掺杂元素为从由硼、磷、砷和锑构成的组中选择的1种或2种以上的元素。
4.根据权利要求1或2所述的半导体外延晶片的制造方法，其中，所述半导体晶片为硅晶片。
5.根据权利要求1或2所述的半导体外延晶片的制造方法，其中，所述半导体晶片为在硅晶片的表面形成有硅外延层的外延硅晶片，在所述第一工序中，所述改性层被形成于所述硅外延层的表面。
6.根据权利要求1或2所述的半导体外延晶片的制造方法，其中，还具有：在所述第一工序之后、所述第二工序之前，对所述半导体晶片进行结晶性恢复用的热处理的工序。
7.一种半导体外延晶片，其特征在于，具有：
半导体晶片；
形成在该半导体晶片的表面并且在该半导体晶片中碳和掺杂元素固溶而成改性层；以及
该改性层上的外延层，
所述改性层中的所述碳的浓度分布的半宽度和所述掺杂元素的浓度分布的半宽度均为100nm以下，
所述外延层中的掺杂元素的浓度比所述改性层中的所述掺杂元素的峰值浓度低。
8.根据权利要求7所述的半导体外延晶片，其中，所述掺杂元素为从由硼、磷、砷和锑构成的组中选择的1种或2种以上的元素。
9.根据权利要求7或8所述的半导体外延晶片，其中，所述半导体晶片为硅晶片。
10.根据权利要求7或8所述的半导体外延晶片，其中，所述半导体晶片为在硅晶片的表面形成有硅外延层的外延硅晶片，所述改性层位于所述硅外延层的表面。
11.根据权利要求7或8所述的半导体外延晶片，其中，所述改性层中的所述碳和所述掺杂元素的浓度分布的峰值位于从所述半导体晶片的表面起的深度为150nm以下的范围内。
12.根据权利要求7或8所述的半导体外延晶片，其中，所述改性层中的所述碳的浓度分布的峰值浓度为1×1015原子/cm3以上。
13.根据权利要求7或8所述的半导体外延晶片，其中，所述改性层中的所述掺杂元素的浓度分布的峰值浓度为1×1015原子/cm3以上。
14.一种固体摄像元件的制造方法，其特征在于，将固体摄像元件形成于通过权利要求1~6中的任一项所述的制造方法而制造的外延晶片或者权利要求7~13中的任一项所述的外延晶片的位于表面的外延层。
CN201380059278.XA 2012-11-13 2013-11-11 半导体外延晶片的制造方法、半导体外延晶片以及固体摄像元件的制造方法 Active CN104781919B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012249731A JP5799936B2 (ja) 2012-11-13 2012-11-13 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2012-249731 2012-11-13
PCT/JP2013/006610 WO2014076921A1 (ja) 2012-11-13 2013-11-11 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Publications (2)

Publication Number Publication Date
CN104781919A CN104781919A (zh) 2015-07-15
CN104781919B true CN104781919B (zh) 2018-03-27

Family

ID=50730855

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380059278.XA Active CN104781919B (zh) 2012-11-13 2013-11-11 半导体外延晶片的制造方法、半导体外延晶片以及固体摄像元件的制造方法

Country Status (7)

Country Link
US (2) US20160181311A1 (zh)
JP (1) JP5799936B2 (zh)
KR (1) KR101669603B1 (zh)
CN (1) CN104781919B (zh)
DE (1) DE112013005401T5 (zh)
TW (1) TWI514558B (zh)
WO (1) WO2014076921A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6119637B2 (ja) * 2014-02-26 2017-04-26 信越半導体株式会社 アニール基板の製造方法、及び半導体装置の製造方法
JP6539959B2 (ja) * 2014-08-28 2019-07-10 株式会社Sumco エピタキシャルシリコンウェーハおよびその製造方法、ならびに、固体撮像素子の製造方法
JP6137165B2 (ja) * 2014-12-25 2017-05-31 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6354993B2 (ja) * 2015-04-03 2018-07-11 信越半導体株式会社 シリコンウェーハ及びシリコンウェーハの製造方法
US10026843B2 (en) * 2015-11-30 2018-07-17 Taiwan Semiconductor Manufacturing Co., Ltd. Fin structure of semiconductor device, manufacturing method thereof, and manufacturing method of active region of semiconductor device
JP6459948B2 (ja) * 2015-12-15 2019-01-30 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6759626B2 (ja) * 2016-02-25 2020-09-23 株式会社Sumco エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP2017201647A (ja) 2016-05-02 2017-11-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6737066B2 (ja) * 2016-08-22 2020-08-05 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、及び固体撮像素子の製造方法
JP6327393B1 (ja) * 2017-02-28 2018-05-23 株式会社Sumco エピタキシャルシリコンウェーハの不純物ゲッタリング能力の評価方法及びエピタキシャルシリコンウェーハ
JP6787268B2 (ja) * 2017-07-20 2020-11-18 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法、ならびに固体撮像素子の製造方法
JP2019080008A (ja) * 2017-10-26 2019-05-23 信越半導体株式会社 基板の熱処理方法
JP6801682B2 (ja) 2018-02-27 2020-12-16 株式会社Sumco 半導体エピタキシャルウェーハの製造方法及び半導体デバイスの製造方法
JP6930459B2 (ja) * 2018-03-01 2021-09-01 株式会社Sumco 半導体エピタキシャルウェーハの製造方法
KR102261633B1 (ko) * 2019-02-01 2021-06-04 에스케이실트론 주식회사 에피택셜웨이퍼의 금속오염분석방법
JP6988843B2 (ja) * 2019-02-22 2022-01-05 株式会社Sumco 半導体エピタキシャルウェーハ及びその製造方法
JP7259791B2 (ja) * 2020-03-25 2023-04-18 株式会社Sumco シリコンウェーハへのクラスターイオン注入による白傷欠陥低減効果の評価方法及びエピタキシャルシリコンウェーハの製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3384506B2 (ja) * 1993-03-30 2003-03-10 ソニー株式会社 半導体基板の製造方法
JP4016371B2 (ja) * 1999-11-10 2007-12-05 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP2006193800A (ja) 2005-01-14 2006-07-27 Canon Inc 硬質炭素膜の成膜方法及び成膜装置
KR100654354B1 (ko) 2005-07-25 2006-12-08 삼성전자주식회사 게더링 기능을 가지는 저결함 에피택셜 반도체 기판, 이를이용한 이미지 센서 및 이의 제조 방법
JP5583344B2 (ja) * 2005-12-09 2014-09-03 セムイクウィップ・インコーポレーテッド 炭素クラスターの注入により半導体デバイスを製造するためのシステムおよび方法
KR20090029209A (ko) * 2006-06-13 2009-03-20 세미이큅, 인코포레이티드 이온 주입을 위한 이온 빔 장치 및 방법
JP2008311418A (ja) * 2007-06-14 2008-12-25 Shin Etsu Handotai Co Ltd エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
JP2010040864A (ja) * 2008-08-06 2010-02-18 Sumco Corp エピタキシャルシリコンウェーハ及びその製造方法
JP5099023B2 (ja) 2009-01-27 2012-12-12 信越半導体株式会社 エピタキシャルウエーハの製造方法及び固体撮像素子の製造方法
JP2011151318A (ja) * 2010-01-25 2011-08-04 Renesas Electronics Corp 半導体装置およびその製造方法
FR2961013B1 (fr) * 2010-06-03 2013-05-17 Commissariat Energie Atomique Procede pour eliminer des impuretes residuelles extrinseques dans un substrat en zno ou en znmgo de type n, et pour realiser un dopage de type p de ce substrat.
JP2011253983A (ja) * 2010-06-03 2011-12-15 Disco Abrasive Syst Ltd シリコンウェーハへのゲッタリング層付与方法
JP2012059849A (ja) * 2010-09-08 2012-03-22 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハおよびシリコンエピタキシャルウェーハの製造方法
US9263271B2 (en) * 2012-10-25 2016-02-16 Infineon Technologies Ag Method for processing a semiconductor carrier, a semiconductor chip arrangement and a method for manufacturing a semiconductor device

Also Published As

Publication number Publication date
US20160181311A1 (en) 2016-06-23
DE112013005401T5 (de) 2015-07-30
WO2014076921A1 (ja) 2014-05-22
TWI514558B (zh) 2015-12-21
JP5799936B2 (ja) 2015-10-28
JP2014099482A (ja) 2014-05-29
TW201423969A (zh) 2014-06-16
CN104781919A (zh) 2015-07-15
KR101669603B1 (ko) 2016-10-26
KR20150066597A (ko) 2015-06-16
US20200127043A1 (en) 2020-04-23

Similar Documents

Publication Publication Date Title
CN104781919B (zh) 半导体外延晶片的制造方法、半导体外延晶片以及固体摄像元件的制造方法
CN104823269B (zh) 半导体外延晶片的制造方法、半导体外延晶片以及固体摄像元件的制造方法
CN104781918B (zh) 半导体外延晶片的制造方法、半导体外延晶片以及固体摄像元件的制造方法
CN107452603B (zh) 半导体外延晶片的制造方法、半导体外延晶片、以及固体摄像元件的制造方法
KR101991882B1 (ko) 반도체 에피택셜 웨이퍼의 제조 방법, 반도체 에피택셜 웨이퍼, 및 고체 촬상 소자의 제조 방법
CN111508819A (zh) 硅晶片及其制造方法
CN107078029A (zh) 半导体外延晶片和其制造方法以及固体摄像元件的制造方法
CN107134404A (zh) 半导体外延晶片和其制造方法以及固体摄像元件的制造方法
TWI611482B (zh) 半導體磊晶晶圓的製造方法及固體攝像元件的製造方法
JP2014099481A (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
KR20190017039A (ko) 에피택셜 실리콘 웨이퍼의 제조방법, 에피택셜 실리콘 웨이퍼, 및 고체 촬상 소자의 제조방법
JP6280301B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
KR20190104856A (ko) 반도체 에피택셜 웨이퍼의 제조 방법
JP2017123477A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6361779B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant