JP5583344B2 - 炭素クラスターの注入により半導体デバイスを製造するためのシステムおよび方法 - Google Patents
炭素クラスターの注入により半導体デバイスを製造するためのシステムおよび方法 Download PDFInfo
- Publication number
- JP5583344B2 JP5583344B2 JP2008544499A JP2008544499A JP5583344B2 JP 5583344 B2 JP5583344 B2 JP 5583344B2 JP 2008544499 A JP2008544499 A JP 2008544499A JP 2008544499 A JP2008544499 A JP 2008544499A JP 5583344 B2 JP5583344 B2 JP 5583344B2
- Authority
- JP
- Japan
- Prior art keywords
- ions
- boron
- phosphorus
- substrate
- arsenic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 134
- 239000004065 semiconductor Substances 0.000 title claims description 97
- 238000004519 manufacturing process Methods 0.000 title claims description 43
- 238000002513 implantation Methods 0.000 title claims description 42
- 150000001721 carbon Chemical class 0.000 title description 18
- 150000002500 ions Chemical class 0.000 claims description 158
- 239000007943 implant Substances 0.000 claims description 147
- 229910052796 boron Inorganic materials 0.000 claims description 118
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 116
- 239000000758 substrate Substances 0.000 claims description 111
- 229910052799 carbon Inorganic materials 0.000 claims description 108
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical group [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 101
- 239000002019 doping agent Substances 0.000 claims description 58
- 229910052698 phosphorus Inorganic materials 0.000 claims description 48
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 45
- 229910052785 arsenic Inorganic materials 0.000 claims description 45
- 239000011574 phosphorus Substances 0.000 claims description 45
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 44
- 230000005684 electric field Effects 0.000 claims description 23
- 238000010884 ion-beam technique Methods 0.000 claims description 22
- GVEPBJHOBDJJJI-UHFFFAOYSA-N fluoranthene Chemical compound C1=CC(C2=CC=CC=C22)=C3C2=CC=CC3=C1 GVEPBJHOBDJJJI-UHFFFAOYSA-N 0.000 claims description 19
- 238000002955 isolation Methods 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 17
- QWUWMCYKGHVNAV-UHFFFAOYSA-N 1,2-dihydrostilbene Chemical group C=1C=CC=CC=1CCC1=CC=CC=C1 QWUWMCYKGHVNAV-UHFFFAOYSA-N 0.000 claims description 10
- 238000010438 heat treatment Methods 0.000 claims description 10
- 125000006850 spacer group Chemical group 0.000 claims description 9
- 239000000956 alloy Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 229910045601 alloy Inorganic materials 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 3
- 229910044991 metal oxide Inorganic materials 0.000 claims 2
- 150000004706 metal oxides Chemical class 0.000 claims 2
- 230000008569 process Effects 0.000 description 57
- 238000000137 annealing Methods 0.000 description 48
- 238000009792 diffusion process Methods 0.000 description 48
- 229910052710 silicon Inorganic materials 0.000 description 47
- 239000010703 silicon Substances 0.000 description 47
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 46
- 230000015572 biosynthetic process Effects 0.000 description 38
- 239000010410 layer Substances 0.000 description 34
- 125000004429 atom Chemical group 0.000 description 30
- 238000005516 engineering process Methods 0.000 description 28
- 238000005468 ion implantation Methods 0.000 description 20
- 230000008901 benefit Effects 0.000 description 15
- 235000012431 wafers Nutrition 0.000 description 15
- 230000002829 reductive effect Effects 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 238000001994 activation Methods 0.000 description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 230000005465 channeling Effects 0.000 description 11
- 230000004913 activation Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 9
- 238000000605 extraction Methods 0.000 description 8
- 238000001819 mass spectrum Methods 0.000 description 8
- 238000013459 approach Methods 0.000 description 7
- 230000007547 defect Effects 0.000 description 7
- 239000000178 monomer Substances 0.000 description 7
- 238000006467 substitution reaction Methods 0.000 description 7
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000005247 gettering Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 238000010348 incorporation Methods 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- -1 BF 3 Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 238000005280 amorphization Methods 0.000 description 5
- 150000001638 boron Chemical class 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 229930195733 hydrocarbon Natural products 0.000 description 4
- 150000002430 hydrocarbons Chemical class 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- 239000004215 Carbon black (E152) Substances 0.000 description 3
- 150000001768 cations Chemical class 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- 238000001069 Raman spectroscopy Methods 0.000 description 2
- 238000001237 Raman spectrum Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 150000004678 hydrides Chemical class 0.000 description 2
- 238000007654 immersion Methods 0.000 description 2
- 230000005764 inhibitory process Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 238000001953 recrystallisation Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- IYDMICQAKLQHLA-UHFFFAOYSA-N 1-phenylnaphthalene Chemical compound C1=CC=CC=C1C1=CC=CC2=CC=CC=C12 IYDMICQAKLQHLA-UHFFFAOYSA-N 0.000 description 1
- GWLLTEXUIOFAFE-UHFFFAOYSA-N 2,6-diisopropylnaphthalene Chemical compound C1=C(C(C)C)C=CC2=CC(C(C)C)=CC=C21 GWLLTEXUIOFAFE-UHFFFAOYSA-N 0.000 description 1
- 229910015900 BF3 Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 101000878457 Macrocallista nimbosa FMRFamide Proteins 0.000 description 1
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 150000001450 anions Chemical class 0.000 description 1
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- 238000010923 batch production Methods 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000010891 electric arc Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000011031 large-scale manufacturing process Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004949 mass spectrometry Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000007725 thermal activation Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 238000009834 vaporization Methods 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
- 239000006200 vaporizer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/42—Bombardment with radiation
- H01L21/423—Bombardment with radiation with high-energy radiation
- H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26566—Bombardment with radiation with high-energy radiation producing ion implantation of a cluster, e.g. using a gas cluster ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
- H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Description
本出願は、本明細書中で参考として援用する2005年12月9日提出の米国仮特許出願第60/748797号に関連し、その利益を主張するものである。
1.発明の分野
本発明は、半導体製造の方法、より詳細には、集積回路中のPMOSトランジスタ構造の製造において基板にホウ素、ヒ素およびリンをドープする場合に、ストレスエンジニアリング(stress engineering)および拡散制御のために炭素含有クラスターを基板中に注入して、トランジスタの接合特性を改善するための方法に関する。
イオン注入プロセス
半導体デバイスの作製は、部分的に、イオン注入によりシリコン基板中にトランジスタ構造を形成することを包含する。米国特許第5497006号でSferlazzo et.al.により開示されているように、イオン注入装置は、望ましいドーパント種を含有するイオン流を作り出すイオン源、引出電極によりイオン源からイオンを引き出して加速し、該イオン流を特定のエネルギーまたは速度を有するイオンビームにしてこれに集中させるビームライン、イオンビーム中にはさまざまなイオン種が存在しうるので、関心のあるイオンを選択するイオン濾過システム、ならびに、イオンビームを衝突させるシリコン基板を格納するプロセスチャンバーを包含する;これに関し、イオンビームは特定の距離で基板中に侵入する。トランジスタ構造は、基板表面上に直接形成されたマスクにイオンビームを通すことにより作り出され、該マスクは、基板の離散した部分のみがイオンビームに暴露されるように設計されている。ドーパントイオンがシリコン基板中に侵入すると、基板の電気特性は局所的に改変され、電気キャリヤ、例えば、ホウ素またはインジウムなどのp型ドーパントによる正孔およびリンまたはヒ素などのn型ドーパントによる電子などの導入により、ソース、ドレインおよびゲート構造が作り出される。
従来、Bernas型イオン源がイオン注入装置に用いられてきた。そのようなイオン源は、ドーパントを含んだ供給ガス、例えばBF3、AsH3またはPH3などをそれらの原子またはモノマー構成要素に分解して、以下のイオンを大量にもたらすことが公知である:B+、As+およびP+。Bernas型イオン源はホットプラズマまたはアーク放電源として知られ、典型的にはフィラメントがむきだしの陰極(naked filament cathode)または傍熱陰極のいずれかの電子エミッタが組み込まれている。このタイプのイオン源は、磁界により限定されているプラズマを発生させる。最近、クラスター注入イオン源が装置市場に導入されている。これらのイオン源は、“クラスター”、すなわち分子の形態にあるドーパント原子の集塊、例えば、ASn +、Pn +、またはBnHm +[式中、nおよびmは整数であり、2≦n≦18である]の形態のイオンを生じるように設計されている点で、Bernas型源と異なっている。そのようなイオン化されたクラスターは、それらのモノマー(n=1)対応物と比べ、シリコン基板のはるかに表面近くにより高いドーズ量で注入することができ、したがって、極浅p−nトランジスタ接合を例えば65nm、45nmまたは32nm世代のトランジスタデバイスに形成するのに非常に興味深い。これらのクラスター源は、イオン源に導入される供給ガスおよび蒸気の親分子を保持する。これらのうちもっとも有効なものでは電子衝撃イオン化が用いられており、緻密なプラズマは生じず、むしろ、従来のBernas源により生じるものより少なくとも100倍小さい低いイオン密度がもたらされる。例えば、クラスター注入法およびクラスターイオン源は、本明細書中で参考として援用する米国特許第6452338号および米国特許第6686595号においてHorsky et al.により記載されている。PMOSデバイスの作成においてB18Hx +のイオン注入のための注入材料としてB18H22を使用することが、米国特許出願公開第US2004/0002202 A1号として公開されている係属中の米国特許出願第10/251491号においてHorsky et al.により開示されており、これを本明細書中で参考として援用する。
デバイス技術はすべての寸法においてスケール(scale)し続けているため、PMOSトランジスタの適切な形成に必要なp型の極浅接合すなわちUSJを形成することが次第に難しくなってきている。PMOSトランジスタのもっとも厄介な特徴はソース/ドレインエクステンションすなわちSDEであり、これは、効果的であるためにはトランジスタにおいてもっとも浅い接合でなければならないる。65nmノード技術(国際半導体技術ロードマップすなわちITRSで定義されているとおりである)の場合、PMOSのSDEは深さ約15〜25nmであることが必要であるが、45nm技術では8〜20nmのPMOSのSDEの接合深さが必要である。接合深さを制御する主要な手段は二つある:(1)ホウ素ドーパントの初期配置の制御、および(2)それに続く活性化中のそれらの移動の制御。ドーパントは、インプラントアニールおよび活性化プロセス中のような高温を経るとかならず移動する。ドーパントの初期配置は、ドーパントイオンのインプラントエネルギーにより決定される。これまで、これらの手段の両方が、技術がより小さなゲート長さにスケールするにつれてPMOSのSDEの垂直寸法をスケールするのに用いられてきた。最近の世代においてPMOSのSDEの接合深さを低減する主要な手段は、活性化段階中のアニーリング時間を短縮することによるものであり、これはドーパントの拡散を低減し、それにより、より浅い接合の形成をもたらす。インプラントエネルギーも、ドーパントの初期配置をより浅くする、すなわちシリコンのより表面近くにするために低減されてきたが、インプラントビーム電流がより低いビームエネルギーに低減され、sub−90nm形状のためのホウ素注入に必要なsub−keVのホウ素エネルギーでも実質的に低減されるので、これはインプラント手段の生産性(ウエハ処理量)を著しく低下させ、したがって接合深さを低減するための魅力的な手段ではない。
拡散は、注入したホウ素を活性化する必要性の当然の結果である、すなわち、注入されたウエハは、注入したホウ素がシリコン中で電気的に活性になるように高温でアニールしなければならない。ホウ素を含有するシリコンを高温に暴露すると、ホウ素は高濃度の領域からより低濃度の領域へかならず移動すなわち拡散する。このホウ素の移動は、非常に浅い接合の形成にとって問題となる。アニールの開発における主な傾向は、正味の拡散を管理するアニール時間の短縮である。最新のウエハ処理では、急速に高温(1000〜1100℃)まで上昇させ再び降温する“スパイク”アニールが組み込まれている。この技術は、拡散を低減してプロセスの解決に値する生産を提供するのに非常に効果的である。しかしながら、sub−90nmノード技術の場合、より少ないホウ素の拡散が求められる;スパイクアニーリングシステムのランプ速度(ramp rate)限界(最高150℃/sec)に達してしまっている。熱量を下げる次の段階において、この傾向は、“フラッシュアニーリング”またはレーザー熱処理のいずれかの“ミリ秒”技術を使用することになると思われる。これらの技術はともにまだ未完成であり、解決に値する生産を提供するのに重要な課題に直面する。また、熱量はこれら超高速アニーリングのアプローチにより非常に小さな値に低減するので、活性化プロセス自体が影響を受ける。例えば、より高いシート抵抗が達成され、シート抵抗すなわちRsの空間的不均一性は、スパイクアニールにより達成される場合より高くなる。
アニーリング時間の継続的短縮の代替案の一つは、ホウ素の拡散を妨害することが知られ同じ熱量においてより浅い接合をもたらす可能性がある他の不純物の導入である。例えば、Fは、従来BF2 +注入段階中に導入されており、ホウ素の拡散を低減することができることが周知である。したがって、同じアニーリングプロセスを用いる場合、通常、BF2 +インプラントにより形成される接合は、B+インプラントによる相当物より浅い。しかしながら、Fはホウ素と同じ注入プロセスで、すなわち分子種BF3の一部として導入されるので、BF2 +インプラントに起因する注入されたFの深さプロファイルは、Bの拡散の低減に関し最適化されていない;このことは、接合深さが低減されるほどBF2注入の魅力を低下させる。
シリコンの処理におけるより新しい傾向の一つはストレスエンジニアリングとよばれ、これにより、格子不整合に起因する機械的応力下に活性構造を意図的に置く構造が作り出される。そのような試みの主要目的は、MOSトランジスタのチャネル領域を応力下に置いてキャリヤ移動度を高めることである。PMOSトランジスタでは圧縮応力が有利に働き、NMOSトランジスタでは引張応力が有利に働く。圧縮応力を作り出すための主要プロセスは、Geをシリコンの格子中に組み込み、SiGe合金を形成することである。Geはケイ素より大きな原子であり、Geを組み込むと格子が余儀なく膨張し、これにより隣接領域が応力下に配置されるので、Geはこの役割に有用である。この概念をもっとも一般的に使用しているのはIntel 90nm技術である。この技術において、PMOSのソース/ドレイン領域はエピタキシャル成長させたSiGe合金構造であり、該合金構造によりチャネル領域が圧縮応力中に配置され、これによりPMOSトランジスタおよび回路全体の性能が向上する。
65nm技術ノードでは、適切なトランジスタ構造を得るためにSDEの接合深さをさらに低減することが必要である。このノードで開始すると、PMOSのSDEはプロセス制御および予想生産性の両方から非常に課題の多いものになる。ホウ素インプラントのエネルギーを500eV以下のホウ素エネルギーに低減しなければならず、この場合生産性は著しく低下する。また、アニーリング要件は、高度な低熱量スパイクアニールを必要とするような要件であり、さらに新しい他のアニーリング技術を検討しなければならない。これらのプロセスは目的の達成が難しいため、他のプロセスを検討しなければならない。ストレスエンジニアリングを導入してより高性能のトランジスタを生産すると、速度および駆動電力を高めるためにゲート長さを低減する当面の必要性を軽減することができる。その概念は、活性チャネルが恒久的に応力下にあるトランジスタを生産すると、より高性能のトランジスタの形成が可能になるというものである。この進歩のメカニズムは、応力によりキャリヤ移動度が改変され、これによりトランジスタの駆動電力ひいては回路の速度が直接改善されるというものである。NMOSトランジスタの性能は引張応力に伴い改善される一方、PMOSトランジスタの性能は圧縮応力に伴い改善されるので、必要なストレスエンジニアリングは単純ではない。例えば、Intelは、PMOSチャネルを圧縮応力下に配置し、それによりPMOSの性能を改善するSiGeソース/ドレイン技術を導入し、NMOSトランジスタを引張応力中に配置してNMOSの性能を向上させる選択的窒化ケイ素上層を使用することにより、90nmノードでストレスエンジニアリングを統合している。これらのストレスエンジニアリング技術を組み合わせると、回路全体に著しい性能向上がもたらされる。識者の中には、これらのプロセスに対抗するためには、65nmノードで開始するすべての高性能製品にストレスエンジニアリングが必要になると考える者もいる。
アニーリング時間短縮の利点を最大限にするための最新の傾向は、アニーリングプロセスの時間(熱量)を継続的に削減し、これによりホウ素の拡散を低減することである。ドーパント原子の高い活性化を達成するために、ピーク温度は高いまま(典型的には1000℃より高温)にする。最新の生産プロセスでは、温度まで昇温し、最高温度でゼロ時間の後、もとの室温まで降温することを包含する“スパイクアニール”が使用されている。典型的なランプ速度の値は100℃/s〜1000℃/sであり、昇温速度は加熱技術の選択により決定される。冷却速度は一般に、能動的冷却を採用しない限り400℃/s未満に制限される。ランプ速度を上昇させ、それにより高温における合計時間を削減する新規システムが絶え間なく開発されている。
炭素注入は、かねて欠陥または汚染物をゲッタリングする方法として用いられてきた。例えば、Stolk et alおよびUeda et alの上記参考文献参照。欠陥はシリコン中のBおよびPの拡散を一時的に増大させることが示されているので、格子間欠陥の捕捉は拡散を制限するための方法の候補であると考えられてきた。従来のプロセスでは、CO2またはCOガス源のいずれかが従来のプラズマイオン源に用いられている。C+のビームを発生させ、注入を工業的イオン注入システムで実施することができる。CO2またはCOガスを使用すると、従来のプラズマ源の有効寿命は短くなる。これは、酸化作用および該源に見いだされる絶縁体の炭素トラッキングが原因である。
簡潔に述べると、本発明は、集積回路中のPMOSトランジスタ構造の製造において基板にホウ素、ヒ素およびリンをドープする場合に、炭素クラスターを基板中に注入してトランジスタの接合特性を改善することを包含するプロセスに関する。この新規アプローチに由来するプロセスは二つある:(1)USJ形成のための拡散制御;および(2)ストレスエンジニアリングのための高ドーズ量炭素注入。USJ形成のための拡散制御を、PMOS中のソース/ドレイン構造のホウ素または浅いホウ素クラスターインプラントと併せて説明する。より詳細には、C16Hx +のようなクラスター炭素イオンを、これに続くホウ素インプラントとほぼ同じドーズ量でソース/ドレイン領域中に注入し;その後、好ましくはB18Hx +またはB10Hx +のようなホウ化水素クラスターを用いて浅いホウ素インプラントを行って、ソース/ドレインエクステンションを形成する。これに続くアニーリングおよび活性化において、炭素原子による格子間欠陥のゲッタリングによりホウ素の拡散は低減する。Stolk et al.およびRobertson et alの上記参考文献では、一時的に増大したホウ素の拡散はシリコン格子中の格子間欠陥によりもたらされると主張されている。
・PMOSのUSJ形成に先立ちシリコンが非晶質化する;
・後に続くホウ素またはホウ素クラスターインプラントにおいてチャネリングテールが排除されて、注入された状態でのプロファイルがもっとも浅くなる;
・アニーリング段階中のホウ素拡散が劇的に低減する;
・予備非晶質化インプラント、すなわち損傷インプラントが排除される;
・アニーリングプロセスにおける熱量要件が緩和されて、スパイクアニールでのUSJ形成が可能になる。
これまでの論考は、PMOSトランジスタの形成に炭素を使用してホウ素インプラントの拡散を抑制することに焦点を当てていた。同様に、同論考は、リンをドーパント原子として用いる場合、NMOSトランジスタの形成に当てはまる。従来、NMOSのSDE構造を形成するためにはヒ素インプラントが用いられており、ヒ素はシリコン中でゆるやかな拡散を示すので、適切な構造を形成するための追加的手段は不要である。しかしながら、先端技術のSDEにヒ素を使用することを妨げうる問題がある。これらの場合、リンが実行可能な代替物になる可能性があるが、リンはシリコン中で迅速な拡散を示すので、炭素による拡散抑制が興味深いプロセスになる。炭素がリンのインプラントでの拡散制御に有用であることを示す結果の例は、A.Vanderpool,A.BudrevichおよびM.Taylor,“Control of Phosphorus Transient Enhanced Diffusion using Co−Implantation,Proceedings of the 16th International Conference on Ion Implantation Technology,2006年6月,p41である。
・2,6ジイソプロピルナフタレン(C16H20)
・N−オクタデン(N-octadene)(C18H38)
・P−テルフェニル(C18H14)
・ビベンジル(C14H14)
・1−フェニルナフタレン(C16H12)
・フルオランテン(C16H10)
フルオランテンは、本開示に包含されるデータの多くを得るのに用いた材料である。一般に、形態CnHy[式中、n≧4およびy≧0]の化学式を有するあらゆる炭化水素が、上記特徴および利点を提供する。これは、すなわち、シリコン中への炭素の実効ドーズ率が上昇することと、さまざまな程度の非晶質化が提供されることであり、すべての場合においてモノマー炭素インプラントより有利である。
1970年代中頃に開始した半導体製造のための商業的イオン注入システムの導入以来、炭素注入は実質的に利用可能であった。利用可能な注入技術では、用いる供給材料にかかわらず、1回に原子1個のインプラントが実施される。これは、従来のイオン源技術では材料をイオン化するのに強いプラズマが用いられ、該プラズマが分子をその構成原子に分解するため起こる。ほとんどの用途でこれは当てはまる。従来技術に伴う問題は、浅いインプラントを提供するためにイオンのエネルギーが低くなければならない場合(例えば1または2keV)、単一原子による注入は非常に非効率的になるという点である。従来のシステムは低い引出エネルギーにおいて高い電流を生じることができないので、注入プロセスは非常に生産性が低い。これは低エネルギーのホウ素注入でまさしく問題であり、物理的現象は低エネルギーの炭素インプラントに関しても同様である。本明細書中に記載する発明により、低エネルギーでの炭素クラスターの注入が非常に高い生産性で可能になる。個々の原子の代わりに炭素含有分子を注入することにより、低エネルギー注入の物理的現象は著しく改変される。分子は各炭素原子についてプロセスエネルギーを必要とし、これにより引出システムが効率的に機能して高いビーム電流を作り出すことが可能になるので、引出エネルギーははるかに高い。
半導体のドーピングのためのビームラインイオン注入に対する他のアプローチは、いわゆる“プラズマイマージョン”である。この技術は、半導体産業においていくつかの他の名称、例えばPLAD(プラズマドーピング(PLAsma Doping))、PPLAD(パルス化プラズマドーピング(Pulsed PLAsma Doping))、およびPI3(プラズマイマージョンイオン注入(Plasma Immersion Ion Implantation))で知られている。プラズマドーピングは当分野で周知である。例えば、A.RenauおよびJ.T.Scheuer,“Comparison of Plasma Doping and Beamline Technologies for Low energy Ion Implantaion”,IEEE Proceedings of the 2002 14th International Conference on Ion Implantation Technology,Taos,NM,USA,2002年9月22〜27日,pp.151−156;R.B.Liebert,S.R.Walther,S.B.Felch,Z.Fang,B.Pedersen,D.Hacker,“Plasma Doping System for 200mm and 300mm Wafers”,Proceedings,13th Int.Conf.Ion Implant. Tech.,IEEE,2000年,pp.472−475,ならびに米国特許第5354381号;第5558718号;および第6207005号参照。これらすべてを本明細書中で参考として援用する。
接合要件が浅くなるにつれ、ホウ素インプラントエネルギーを小さくしなければならない。同様に、効果的に拡散を低減するのに要する炭素インプラントエネルギーも小さくしなければならない。炭素のクラスターまたは分子を使用すると、先端技術に必要な非常に低いエネルギーでの非常に高い生産性が可能になる。炭素インプラントプロセスをより低いエネルギーに至らせる他の重要な懸念は、漏れ電流の制御である。接合領域における高濃度の炭素は、少ない漏れでの動作を危うくすることが知られている。ほとんどの活性接合はソース/ドレインエクステンションの接合より深いので、より高いエネルギーの炭素は、まさにもっとも漏れリスクの高い領域に配置される。この問題を処理するアプローチの一つは、炭素クラスターをできるだけ浅く維持し、ドーズ量を最小限に抑えることである。このようにして、接合漏れ電流のあらゆる増大を最低限に抑える。
拡散制御にクラスターでの炭素注入を用いることを後押しするさらに他の利点は、予備非晶質化である。ホウ素インプラントのプロファイルをできるだけ浅くするためには、イオンチャネリングを回避しなければならない。トランジスタ形成の幾何学はインプラントを法線入射で実施することを必要とするので、傾斜インプラントを用いてイオンチャネリングを防ぐことはできない。従来のアプローチは、ホウ素インプラントを実施する前に他のインプラントを用いてシリコンの格子構造を破壊するものであり、これは一般に“PAI”すなわち予備非晶質化インプラントとよばれる。インプラントは一般にGe+イオンを用いて実施される。これは、それらが高い質量を有し(そして、それにより比較的低いドーズ量で非晶質シリコン層を作り出す)、Geはデバイスの電気的性質に大きな影響を及ぼすことなくシリコン中に組み込まれるためである。しかしながら、Geインプラントは難しく高価であり、接合漏れを作り出すリスクのある他の損傷ネットワーク(damage network)を作り出す。提案した技術において、炭素クラスターインプラントは、クラスターの質量が大きいためPAIの利点を提供する。最大の効果を得るためには炭素インプラントをホウ素インプラントの前に実施しなければならず、その結果クラスターの使用はPAIの機能も果たす。注入したホウ素の深さプロファイルの著しい低減は、本発明の重要な観点に従ったこの炭素クラスターの使用によりもたらされる。
拡散制御においてもっとも効果的であるためには、炭素インプラントをホウ素インプラントの前に実施しなければならないことを示す情報が文献中にある。これは、炭素インプラントを、ゲートスタックの形成およびパターニングの後、ホウ素SDEインプラントの前に行うことを意味する。必要なマスキング操作はホウ素インプラントと同一なので、追加的または改変されたリソグラフィーは必要ない。実際、炭素クラスターおよびホウ素またはClusterBoronのインプラントは、ウエハをイオン注入装置から取り出すことなく連鎖的に実施することができる;これはバッチ式手段の重要な経済的利点である。
上記参考文献Ang,et alで議論されているように、シリコン中のトランジスタのソース/ドレイン領域中に組み込まれる炭素はSixCy材料を形成することができ、該材料は、純粋なシリコンに格子不整合をもたらし、したがって、トランジスタチャネルに機械的に応力を加え、キャリヤ移動度を増大させることが示されている。SixCy材料はシリコンより小さな格子を有するので、この材料は、NMOSトランジスタの移動度を改善するのに有用な引張応力をチャネルに作り出す。したがって、本発明の重要な観点に従って、NMOSトランジスタのソース/ドレイン領域中でシリコンをSixCyに選択的に転化する手段として、例えばC16H10 +での炭素クラスター注入を用いて高ドーズ量インパクトを実施する。所定のイオン電流においてC16H10のようなクラスターを使用すると炭素のドーズ量が16倍になり、高ドーズ量での極浅インプラントが可能になる。
ストレスエンジニアリングを施したデバイスを作り出すために、本発明は、ホウ素またはホウ素クラスターのS/DインプラントまたはSDEインプラント)を実施する前に、P型の深いソース/ドレイン領域中へのかなり深い炭素インプラントを、例えば炭素1個あたり約10keV、1E15/cm2〜5E15/cm2という高ドーズ量で実施することを含む。これは、モノマー炭素インプラントまたはクラスター炭素インプラントのいずれかであることができる。好ましい態様はクラスター炭素インプラントを含む。炭素クラスターがポリシリコンゲート構造中に注入されるのを回避するために、ゲートポリ(gate poly)上面上に窒化物キャップを付着させてもよい。炭素をP型ソース/ドレイン(S/D)領域中に注入した後、低温アニールを用いると、Si格子の置換部位を炭素に占有させることができる。約600℃〜900℃のスパイクアニール、例えば5 sec RTA処理で、所望の結果が得られる可能性がある。約80kVの引出においてC7Hx +注入を用いた10keV実効Cインプラントの後、700℃、900℃および1100℃ RTAアニールを用いて、裸のSiウエハ上でわれわれが得たデータを、図10に示す。最低温度でのアニールが最良の結果、すなわち歪みの最高値をもたらした。このアニールの後、図12〜17に要点をまとめたCMOS構造を実施して、ストレスエンジニアリングを施した完成デバイスを作成することができる。窒化物キャップまたは他のマスクバリヤを炭素注入に先立ちポリゲート上に付着させた場合、バリヤを除去してからS/D構造に注入する。
本発明のこれらおよび他の利点は、以下の詳述および添付図面を参照して容易に理解されるであろう。
本方法の重要な施用は、CMOS作製手順の一部としてN型およびP型の浅接合を形成するためにクラスターイオン注入を使用することである。CMOSは現行の使用において主要なデジタル集積回路技術であり、その名称は同一チップ上にN−チャネルおよびP−チャネルの両方のMOSトランジスタ(相補的(Complementay)MOS:NおよびPの両方)を形成することを意味する。CMOSの成功は、回路の設計者が反対のトランジスタの相補的性質を利用してより良い回路、具体的には、代替技術に比べ少ない有効電力を生じるものを作り出すことができる点である。NおよびPという専門用語は負(Negative)および正(Positive)に基づいており(N型半導体は負の多数キャリヤを有し、逆の場合も同様である)、N−チャネルおよびP−チャネルトランジスタは、各領域のタイプ(極性)が反転している互いの複製物であることを指摘しておく。同一基板上に両方のタイプのトランジスタを作製するには、他のタイプのデバイスをフォトレジストのシールド層で保護しつつ、N型不純物および次にP型不純物を順次注入することが必要である。各トランジスタのタイプは正確に動作するために両方の極性の領域を必要とするが、浅接合を形成するインプラントはトランジスタと同じタイプのもの、すなわち、N−チャネルトランジスタにはN型の浅いインプラント、P−チャネルトランジスタにはP型の浅いインプラントであることを指摘しておく。このプロセスの例を図12および13に示す。
Claims (16)
- トランジスタの接合特性を改善するための半導体基板へのイオンの注入方法であって、集積回路の製造において前記基板がホウ素、ヒ素、リン、又はホウ化水素クラスターのイオンでドープされるときに、
(a)形態CnHx[式中、nおよびxは整数であり、2≦nおよびx≧0である]の材料の気相分子を大量に製造する段階;
(b)CnHx分子をイオン化してCnHy +またはCnHy −[式中、yはy>0であるような整数である]を形成する段階;
(c)イオン化した分子を電界により前記半導体基板へ加速する段階;および
(d)続いて、ホウ素、ヒ素、リン、又はホウ化水素クラスターのイオンのドーズ量を前記半導体基板へ注入する段階
を含み、
段階(a)が、フルオランテン、C 16 H 10 の気相分子を大量に製造することを含む、方法。 - トランジスタの接合特性を改善するための半導体基板へのイオンの注入方法であって、集積回路の製造において前記基板がホウ素、ヒ素、リン、又はホウ化水素クラスターのイオンでドープされるときに、
(a)形態CnHx[式中、nおよびxは整数であり、2≦nおよびx≧0である]の材料の気相分子を大量に製造する段階;
(b)CnHx分子をイオン化してCnHy +またはCnHy −[式中、yはy>0であるような整数である]を形成する段階;
(c)イオン化した分子を電界により前記半導体基板へ加速する段階;および
(d)続いて、ホウ素、ヒ素、リン、又はホウ化水素クラスターのイオンのドーズ量を前記半導体基板へ注入する段階
を含み、
段階(a)が、ビベンジル、C 14 H 14 の気相分子を大量に製造することを含み、段階(b)がC 7 H y イオンのイオンビームを製造する、方法。 - 基板を有する金属酸化物半導体(MOS)デバイスの形成方法であって、該方法が、
(a)前記基板の第1領域にウェルおよび対峙するトレンチアイソレーションを形成する段階;
(b)前記基板の暴露部分を定義する前記対峙するトレンチアイソレーションの間の前記基板上にゲートスタックを形成する段階;前記形成は、
i)ゲート誘電体を付着または成長させる段階;
ii)ポリシリコンゲート電極を付着させる段階、および
iii)パターニングしてゲートスタックを形成する段階
を含む;
(c)前記基板の前記暴露部分上および前記ゲートスタックの上面上にパッド酸化物を付着させる段階;
(d)CnHx +イオンを注入して、ソースおよびドレイン領域中にSiC合金を形成する段階;
(e)P+またはリンクラスターイオンを注入して、前記ゲートスタックと前記対峙するトレンチアイソレーションの間にドレインエクステンションを形成する段階;
(f)前記ゲートスタックに隣接するスペーサーを形成する段階;
(g)続いて、N型クラスターイオンを注入してソースおよびドレイン領域を形成する段階;
(h)熱処理を提供して前記ドーピング段階により注入した材料を活性化し、炭素をソースおよびドレイン中の格子構造中に組み込み、これによりN型金属酸化物半導体(MOS)デバイス(NMOS)を形成する段階、
を含み、
前記クラスター炭素(C n H x + )インプラントが、約70keV〜約100keVの注入エネルギーにおける1E15〜5E15のドーズ量のC 7 H x + インプラントからなる、方法。 - さらに、
(a)前記基板上の第1および第2領域を分離する段階;
(b)前記NMOSデバイスを第1領域に形成する段階;および
(c)PMOSデバイスを第2領域に形成する段階、
を包含する、請求項3に記載の方法。 - トランジスタの接合特性を改善するための半導体基板へのイオンの注入方法であって、集積回路の製造において前記基板がホウ素、ヒ素、リン、又はホウ化水素クラスターのイオンでドープされるときに、
(a)形態CnHx[式中、nおよびxは整数であり、2≦nおよびx≧0である]の材料の気相分子を大量に製造する段階;
(b)CnHx分子をイオン化してCnHy +またはCnHy −[式中、yはy>0であるような整数である]を形成する段階;
(c)イオン化した分子を電界により前記半導体基板へ加速する段階;および
(d)続いて、ホウ素、ヒ素、リン、又はホウ化水素クラスターのイオンのドーズ量を前記半導体基板へ注入する段階
を含み、
段階(a)が、フルオランテン、C16H10の気相分子を大量に製造することを含む、方法。 - トランジスタの接合特性を改善するための半導体基板へのイオンの注入方法であって、集積回路の製造において前記基板がホウ素、ヒ素、リン、又はホウ化水素クラスターのイオンでドープされるときに、
(a)ビベンジル、C14H14分子の気相分子を大量に製造する段階;
(b)C14H14分子をイオン化してC7Hyイオンのイオンビームを生成する段階;
(c)C7Hyイオンを電界により前記半導体基板へ加速する段階;および
(d)続いて、ホウ素、ヒ素、リン、又はホウ化水素クラスターのイオンのドーズ量を前記半導体基板へ注入する段階
を含む前記方法。 - トランジスタの接合特性を改善するための半導体基板へのイオンの注入方法であって、集積回路の製造において前記基板がホウ素、ヒ素、リン、又はホウ化水素クラスターのイオンでドープされるときに、
(a)形態C14H14の材料の気相分子を大量に製造する段階;
(b)C14H14分子をイオン化してC7Hx +イオンを形成する段階;
(c)C7Hx +イオンを電界により前記半導体基板へ加速する段階;および
(d)続いて、ホウ素、ヒ素、リン、又はホウ化水素クラスターのイオンのドーズ量を前記半導体基板へ注入する段階
を含む前記方法。 - トランジスタの接合特性を改善するための半導体基板へのイオンの注入方法であって、集積回路の製造において前記基板がホウ素、ヒ素、リン、又はホウ化水素クラスターのイオンでドープされるときに、
(a)形態C14H14の材料の気相分子を大量に製造する段階;
(b)C14H14分子をイオン化してCnHx +イオン及びCn-1Hx +イオン[式中、nは整数であり、3<n<8である]を形成する段階;
(c)イオン化された分子を電界により前記半導体基板へ加速する段階;および
(d)続いて、ホウ素、ヒ素、リン、又はホウ化水素クラスターのイオンのドーズ量を前記半導体基板へ注入する段階
を含む前記方法。 - トランジスタの接合特性を改善するための半導体基板をドープする方法であって、集積回路の製造において前記基板がホウ素、ヒ素、リン、又はホウ化水素のドーパントイオンでドープされるときに、
(a)形態CnHx +イオン[式中、nおよびxは整数であり、2≦nおよび0≦xである]のイオンを生成する段階;
(b)CnHx +イオンを電界により前記半導体へ加速する段階;
(c)ホウ素、ヒ素、リン、又はホウ化水素のドーパントイオンを生成する段階;
(d)前記ドーパントイオンを前記半導体基板に注入する段階;
を含み、
工程(a)及び(b)が、
(a)形態C 2 H x + イオンのイオンを生成する段階;
(b)C 2 H x + イオンを電界により半導体へ加速する段階、
を含む、方法。 - トランジスタの接合特性を改善するための半導体基板をドープする方法であって、集積回路の製造において前記基板がホウ素、ヒ素、リン、又はホウ化水素のドーパントイオンでドープされるときに、
(a)形態CnHx +イオン[式中、nおよびxは整数であり、2≦nおよび0≦xである]のイオンを生成する段階;
(b)CnHx +イオンを電界により前記半導体へ加速する段階;
(c)ホウ素、ヒ素、リン、又はホウ化水素のドーパントイオンを生成する段階;
(d)前記ドーパントイオンを前記半導体基板に注入する段階;
を含み、
工程(a)及び(b)が、
(a)形態C 3 H x + イオンのイオンを生成する段階;
(b)C 3 H x + イオンを電界により半導体へ加速する段階、
を含む、方法。 - トランジスタの接合特性を改善するための半導体基板をドープする方法であって、集積回路の製造において前記基板がホウ素、ヒ素、リン、又はホウ化水素のドーパントイオンでドープされるときに、
(a)形態CnHx +イオン[式中、nおよびxは整数であり、2≦nおよび0≦xである]のイオンを生成する段階;
(b)CnHx +イオンを電界により前記半導体へ加速する段階;
(c)ホウ素、ヒ素、リン、又はホウ化水素のドーパントイオンを生成する段階;
(d)前記ドーパントイオンを前記半導体基板に注入する段階;
を含み、
工程(a)及び(b)が、
(a)形態C 4 H x + イオンのイオンを生成する段階;
(b)C 4 H x + イオンを電界により半導体へ加速する段階、
を含む、方法。 - トランジスタの接合特性を改善するための半導体基板をドープする方法であって、集積回路の製造において前記基板がホウ素、ヒ素、リン、又はホウ化水素のドーパントイオンでドープされるときに、
(a)形態CnHx +イオン[式中、nおよびxは整数であり、2≦nおよび0≦xである]のイオンを生成する段階;
(b)CnHx +イオンを電界により前記半導体へ加速する段階;
(c)ホウ素、ヒ素、リン、又はホウ化水素のドーパントイオンを生成する段階;
(d)前記ドーパントイオンを前記半導体基板に注入する段階;
を含み、
工程(a)及び(b)が、
(a)形態C 5 H x + イオンのイオンを生成する段階;
(b)C 5 H x + イオンを電界により半導体へ加速する段階、
を含む、方法。 - トランジスタの接合特性を改善するための半導体基板をドープする方法であって、集積回路の製造において前記基板がホウ素、ヒ素、リン、又はホウ化水素のドーパントイオンでドープされるときに、
(a)形態CnHx +イオン[式中、nおよびxは整数であり、2≦nおよび0≦xである]のイオンを生成する段階;
(b)CnHx +イオンを電界により前記半導体へ加速する段階;
(c)ホウ素、ヒ素、リン、又はホウ化水素のドーパントイオンを生成する段階;
(d)前記ドーパントイオンを前記半導体基板に注入する段階;
を含み、
工程(a)及び(b)が、
(a)形態C 7 H x + イオンのイオンを生成する段階;
(b)C 7 H x + イオンを電界により半導体へ加速する段階、
を含む、方法。 - トランジスタの接合特性を改善するための半導体基板をドープする方法であって、集積回路の製造において前記基板がホウ素、ヒ素、リン、又はホウ化水素のドーパントイオンでドープされるときに、
(a)形態CnHx +イオン[式中、nおよびxは整数であり、2≦nおよび0≦xである]のイオンを生成する段階;
(b)CnHx +イオンを電界により前記半導体へ加速する段階;
(c)ホウ素、ヒ素、リン、又はホウ化水素のドーパントイオンを生成する段階;
(d)前記ドーパントイオンを前記半導体基板に注入する段階;
を含み、
工程(a)及び(b)が、
(a)形態C 8 H x + イオンのイオンを生成する段階;
(b)C 8 H x + イオンを電界により半導体へ加速する段階、
を含む、方法。 - トランジスタの接合特性を改善するための半導体基板をドープする方法であって、集積回路の製造において前記基板がホウ素、ヒ素、リン、又はホウ化水素のドーパントイオンでドープされるときに、
(a)形態CnHx +イオン[式中、nおよびxは整数であり、2≦nおよび0≦xである]のイオンを生成する段階;
(b)CnHx +イオンを電界により前記半導体へ加速する段階;
(c)ホウ素、ヒ素、リン、又はホウ化水素のドーパントイオンを生成する段階;
(d)前記ドーパントイオンを前記半導体基板に注入する段階;
を含み、
工程(a)及び(b)が、
(a)形態C 14 H x + イオンのイオンを生成する段階;
(b)C 14 H x + イオンを電界により半導体へ加速する段階、
を含む、方法。 - トランジスタの接合特性を改善するための半導体基板をドープする方法であって、集積回路の製造において前記基板がホウ素、ヒ素、リン、又はホウ化水素のドーパントイオンでドープされるときに、
(a)形態CnHx +イオン[式中、nおよびxは整数であり、2≦nおよび0≦xである]のイオンを生成する段階;
(b)CnHx +イオンを電界により前記半導体へ加速する段階;
(c)ホウ素、ヒ素、リン、又はホウ化水素のドーパントイオンを生成する段階;
(d)前記ドーパントイオンを前記半導体基板に注入する段階;
を含み、
工程(a)及び(b)が、
(a)形態C 16 H x + イオンのイオンを生成する段階;
(b)C 16 H x + イオンを電界により半導体へ加速する段階、
を含む、方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US74879705P | 2005-12-09 | 2005-12-09 | |
US60/748,797 | 2005-12-09 | ||
PCT/US2006/046651 WO2007070321A2 (en) | 2005-12-09 | 2006-12-06 | System and method for the manufacture of semiconductor devices by the implantation of carbon clusters |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014088858A Division JP5911528B2 (ja) | 2005-12-09 | 2014-04-23 | 炭素クラスターの注入により半導体デバイスを製造するためのシステムおよび方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009518869A JP2009518869A (ja) | 2009-05-07 |
JP2009518869A5 JP2009518869A5 (ja) | 2011-12-01 |
JP5583344B2 true JP5583344B2 (ja) | 2014-09-03 |
Family
ID=38163408
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008544499A Expired - Fee Related JP5583344B2 (ja) | 2005-12-09 | 2006-12-06 | 炭素クラスターの注入により半導体デバイスを製造するためのシステムおよび方法 |
JP2014088858A Active JP5911528B2 (ja) | 2005-12-09 | 2014-04-23 | 炭素クラスターの注入により半導体デバイスを製造するためのシステムおよび方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014088858A Active JP5911528B2 (ja) | 2005-12-09 | 2014-04-23 | 炭素クラスターの注入により半導体デバイスを製造するためのシステムおよび方法 |
Country Status (7)
Country | Link |
---|---|
US (3) | US7666771B2 (ja) |
EP (2) | EP2469584A1 (ja) |
JP (2) | JP5583344B2 (ja) |
KR (2) | KR101455404B1 (ja) |
CN (1) | CN101313395B (ja) |
TW (1) | TWI424477B (ja) |
WO (1) | WO2007070321A2 (ja) |
Families Citing this family (147)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6686595B2 (en) | 2002-06-26 | 2004-02-03 | Semequip Inc. | Electron impact ion source |
KR100864048B1 (ko) * | 2002-06-26 | 2008-10-17 | 세미이큅, 인코포레이티드 | 이온 소스 |
DE102004061438B3 (de) * | 2004-12-17 | 2006-04-06 | Sgl Carbon Ag | Kalibrierkörper, Lehre oder Messeinrichtung, vorzugsweise Gewindemesseinrichtung und Verfahren zur Herstellung derselben |
JP5114829B2 (ja) * | 2005-05-13 | 2013-01-09 | ソニー株式会社 | 半導体装置およびその製造方法 |
US20100112795A1 (en) * | 2005-08-30 | 2010-05-06 | Advanced Technology Materials, Inc. | Method of forming ultra-shallow junctions for semiconductor devices |
US7943204B2 (en) | 2005-08-30 | 2011-05-17 | Advanced Technology Materials, Inc. | Boron ion implantation using alternative fluorinated boron precursors, and formation of large boron hydrides for implantation |
KR101455404B1 (ko) | 2005-12-09 | 2014-10-27 | 세미이큅, 인코포레이티드 | 탄소 클러스터의 주입에 의한 반도체 디바이스의 제조를위한 시스템 및 방법 |
US20070178678A1 (en) * | 2006-01-28 | 2007-08-02 | Varian Semiconductor Equipment Associates, Inc. | Methods of implanting ions and ion sources used for same |
US7795101B2 (en) * | 2006-04-03 | 2010-09-14 | United Microelectronics Corp. | Method of forming a MOS transistor |
US20080258178A1 (en) * | 2006-04-03 | 2008-10-23 | Hsiang-Ying Wang | Method of forming a MOS transistor |
US7396717B2 (en) * | 2006-04-03 | 2008-07-08 | United Microelectronics Corp. | Method of forming a MOS transistor |
DE102006019935B4 (de) * | 2006-04-28 | 2011-01-13 | Advanced Micro Devices, Inc., Sunnyvale | SOI-Transistor mit reduziertem Körperpotential und ein Verfahren zur Herstellung |
US7919402B2 (en) | 2006-12-06 | 2011-04-05 | Semequip, Inc. | Cluster ion implantation for defect engineering |
US8124511B2 (en) * | 2006-12-18 | 2012-02-28 | Texas Instruments Incorporated | Method of manufacturing a semiconductor device having reduced N/P or P/N junction crystal disorder |
US7714358B2 (en) * | 2007-02-08 | 2010-05-11 | International Business Machines Corporation | Semiconductor structure and method of forming the structure |
WO2008128039A2 (en) * | 2007-04-11 | 2008-10-23 | Semequip, Inc. | Cluster ion implantation for defect engineering |
JP2009027027A (ja) * | 2007-07-20 | 2009-02-05 | Toshiba Corp | 半導体装置の製造方法 |
US7807555B2 (en) * | 2007-07-31 | 2010-10-05 | Intersil Americas, Inc. | Method of forming the NDMOS device body with the reduced number of masks |
US7678637B2 (en) * | 2007-09-21 | 2010-03-16 | Texas Instruments Incorporated | CMOS fabrication process |
US7981483B2 (en) * | 2007-09-27 | 2011-07-19 | Tel Epion Inc. | Method to improve electrical leakage performance and to minimize electromigration in semiconductor devices |
US8192805B2 (en) * | 2007-09-27 | 2012-06-05 | Tel Epion Inc. | Method to improve electrical leakage performance and to minimize electromigration in semiconductor devices |
GB2455054B (en) * | 2007-09-27 | 2011-12-07 | Nxp Bv | Method of manufacturing a finfet |
US7897496B2 (en) * | 2007-11-16 | 2011-03-01 | Texas Instruments Incorporated | Semiconductor doping with reduced gate edge diode leakage |
JP2009152391A (ja) * | 2007-12-20 | 2009-07-09 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法及び半導体装置 |
US8003957B2 (en) * | 2008-02-11 | 2011-08-23 | Varian Semiconductor Equipment Associates, Inc. | Ethane implantation with a dilution gas |
US20090200494A1 (en) * | 2008-02-11 | 2009-08-13 | Varian Semiconductor Equipment Associates, Inc. | Techniques for cold implantation of carbon-containing species |
SG188150A1 (en) | 2008-02-11 | 2013-03-28 | Advanced Tech Materials | Ion source cleaning in semiconductor processing systems |
JP2010062529A (ja) * | 2008-08-04 | 2010-03-18 | Toshiba Corp | 半導体装置の製造方法 |
US20100075499A1 (en) * | 2008-09-19 | 2010-03-25 | Olsen Christopher S | Method and apparatus for metal silicide formation |
US7807961B2 (en) * | 2008-10-08 | 2010-10-05 | Varian Semiconductor Equipment Associates, Inc. | Techniques for ion implantation of molecular ions |
JP5350815B2 (ja) * | 2009-01-22 | 2013-11-27 | 株式会社東芝 | 半導体装置 |
US8206569B2 (en) * | 2009-02-04 | 2012-06-26 | Applied Materials, Inc. | Porous three dimensional copper, tin, copper-tin, copper-tin-cobalt, and copper-tin-cobalt-titanium electrodes for batteries and ultra capacitors |
US20100203391A1 (en) * | 2009-02-09 | 2010-08-12 | Applied Materials, Inc. | Mesoporous carbon material for energy storage |
US20100279479A1 (en) * | 2009-05-01 | 2010-11-04 | Varian Semiconductor Equipment Associates, Inc. | Formation Of Raised Source/Drain On A Strained Thin Film Implanted With Cold And/Or Molecular Carbon |
US20110021011A1 (en) * | 2009-07-23 | 2011-01-27 | Advanced Technology Materials, Inc. | Carbon materials for carbon implantation |
US8273617B2 (en) | 2009-09-30 | 2012-09-25 | Suvolta, Inc. | Electronic devices and systems, and methods for making and using the same |
US8421162B2 (en) | 2009-09-30 | 2013-04-16 | Suvolta, Inc. | Advanced transistors with punch through suppression |
US8211784B2 (en) * | 2009-10-26 | 2012-07-03 | Advanced Ion Beam Technology, Inc. | Method for manufacturing a semiconductor device with less leakage current induced by carbon implant |
US8598022B2 (en) | 2009-10-27 | 2013-12-03 | Advanced Technology Materials, Inc. | Isotopically-enriched boron-containing compounds, and methods of making and using same |
CN105702547B (zh) | 2009-10-27 | 2021-10-29 | 恩特格里斯公司 | 离子注入系统及方法 |
US20110108058A1 (en) * | 2009-11-11 | 2011-05-12 | Axcelis Technologies, Inc. | Method and apparatus for cleaning residue from an ion source component |
US8350236B2 (en) * | 2010-01-12 | 2013-01-08 | Axcelis Technologies, Inc. | Aromatic molecular carbon implantation processes |
US9383064B2 (en) | 2010-01-14 | 2016-07-05 | Entegris, Inc. | Ventilation gas management systems and processes |
TWI585042B (zh) | 2010-02-26 | 2017-06-01 | 恩特葛瑞斯股份有限公司 | 用以增進離子植入系統中之離子源的壽命及性能之方法與設備 |
US8779383B2 (en) | 2010-02-26 | 2014-07-15 | Advanced Technology Materials, Inc. | Enriched silicon precursor compositions and apparatus and processes for utilizing same |
JP2011187491A (ja) * | 2010-03-04 | 2011-09-22 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
US8343860B1 (en) | 2010-03-23 | 2013-01-01 | L'air Liquide Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude | High C content molecules for C implant |
US8530286B2 (en) | 2010-04-12 | 2013-09-10 | Suvolta, Inc. | Low power semiconductor transistor structure and method of fabrication thereof |
US9024273B2 (en) | 2010-04-20 | 2015-05-05 | Varian Semiconductor Equipment Associates, Inc. | Method to generate molecular ions from ions with a smaller atomic mass |
CN101834141B (zh) * | 2010-04-28 | 2015-03-04 | 复旦大学 | 一种不对称型源漏场效应晶体管的制备方法 |
US8569128B2 (en) | 2010-06-21 | 2013-10-29 | Suvolta, Inc. | Semiconductor structure and method of fabrication thereof with mixed metal types |
US8759872B2 (en) | 2010-06-22 | 2014-06-24 | Suvolta, Inc. | Transistor with threshold voltage set notch and method of fabrication thereof |
US8551845B2 (en) * | 2010-09-21 | 2013-10-08 | International Business Machines Corporation | Structure and method for increasing strain in a device |
CN102468178B (zh) * | 2010-11-19 | 2014-06-04 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的制作方法 |
WO2012073583A1 (en) * | 2010-12-03 | 2012-06-07 | Kabushiki Kaisha Toshiba | Method of forming an inpurity implantation layer |
US8404551B2 (en) | 2010-12-03 | 2013-03-26 | Suvolta, Inc. | Source/drain extension control for advanced transistors |
US8564063B2 (en) | 2010-12-07 | 2013-10-22 | United Microelectronics Corp. | Semiconductor device having metal gate and manufacturing method thereof |
US8742373B2 (en) | 2010-12-10 | 2014-06-03 | Varian Semiconductor Equipment Associates, Inc. | Method of ionization |
US8343825B2 (en) | 2011-01-19 | 2013-01-01 | International Business Machines Corporation | Reducing dislocation formation in semiconductor devices through targeted carbon implantation |
US8877602B2 (en) * | 2011-01-25 | 2014-11-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms of doping oxide for forming shallow trench isolation |
US8461875B1 (en) | 2011-02-18 | 2013-06-11 | Suvolta, Inc. | Digital circuits having improved transistors, and methods therefor |
WO2012117711A1 (ja) * | 2011-02-28 | 2012-09-07 | パナソニック株式会社 | 赤外発光素子の製造方法 |
US8525271B2 (en) | 2011-03-03 | 2013-09-03 | Suvolta, Inc. | Semiconductor structure with improved channel stack and method for fabrication thereof |
KR20120107762A (ko) | 2011-03-22 | 2012-10-04 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
JP5975418B2 (ja) * | 2011-03-25 | 2016-08-23 | 日新イオン機器株式会社 | イオン注入方法 |
US8748270B1 (en) | 2011-03-30 | 2014-06-10 | Suvolta, Inc. | Process for manufacturing an improved analog transistor |
TWI455248B (zh) | 2011-05-06 | 2014-10-01 | Inotera Memories Inc | 具有摻質停止層的動態隨機存取記憶體及其製作方法 |
US8471249B2 (en) | 2011-05-10 | 2013-06-25 | International Business Machines Corporation | Carbon field effect transistors having charged monolayers to reduce parasitic resistance |
US8796048B1 (en) | 2011-05-11 | 2014-08-05 | Suvolta, Inc. | Monitoring and measurement of thin film layers |
US8999861B1 (en) | 2011-05-11 | 2015-04-07 | Suvolta, Inc. | Semiconductor structure with substitutional boron and method for fabrication thereof |
WO2012157162A1 (ja) | 2011-05-13 | 2012-11-22 | 株式会社Sumco | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 |
US8811068B1 (en) | 2011-05-13 | 2014-08-19 | Suvolta, Inc. | Integrated circuit devices and methods |
US8569156B1 (en) | 2011-05-16 | 2013-10-29 | Suvolta, Inc. | Reducing or eliminating pre-amorphization in transistor manufacture |
US8735987B1 (en) | 2011-06-06 | 2014-05-27 | Suvolta, Inc. | CMOS gate stack structures and processes |
CN102820253B (zh) * | 2011-06-08 | 2014-04-16 | 中国科学院上海微系统与信息技术研究所 | 一种基于soi衬底的高迁移率双沟道材料的制备方法 |
US8995204B2 (en) | 2011-06-23 | 2015-03-31 | Suvolta, Inc. | Circuit devices and methods having adjustable transistor body bias |
US8629016B1 (en) | 2011-07-26 | 2014-01-14 | Suvolta, Inc. | Multiple transistor types formed in a common epitaxial layer by differential out-diffusion from a doped underlayer |
US8586440B2 (en) * | 2011-07-27 | 2013-11-19 | GlobalFoundries, Inc. | Methods for fabricating integrated circuits using non-oxidizing resist removal |
US8748986B1 (en) | 2011-08-05 | 2014-06-10 | Suvolta, Inc. | Electronic device with controlled threshold voltage |
WO2013022753A2 (en) | 2011-08-05 | 2013-02-14 | Suvolta, Inc. | Semiconductor devices having fin structures and fabrication methods thereof |
US8645878B1 (en) | 2011-08-23 | 2014-02-04 | Suvolta, Inc. | Porting a circuit design from a first semiconductor process to a second semiconductor process |
US8614128B1 (en) | 2011-08-23 | 2013-12-24 | Suvolta, Inc. | CMOS structures and processes based on selective thinning |
US8647951B2 (en) * | 2011-08-24 | 2014-02-11 | Globalfoundries Inc. | Implantation of hydrogen to improve gate insulation layer-substrate interface |
JP2013055213A (ja) * | 2011-09-05 | 2013-03-21 | Elpida Memory Inc | 半導体装置及びその製造方法 |
US8713511B1 (en) | 2011-09-16 | 2014-04-29 | Suvolta, Inc. | Tools and methods for yield-aware semiconductor manufacturing process target generation |
US8729637B2 (en) * | 2011-10-05 | 2014-05-20 | International Business Machines Corporation | Work function adjustment by carbon implant in semiconductor devices including gate structure |
US9236466B1 (en) | 2011-10-07 | 2016-01-12 | Mie Fujitsu Semiconductor Limited | Analog circuits having improved insulated gate transistors, and methods therefor |
US8895327B1 (en) | 2011-12-09 | 2014-11-25 | Suvolta, Inc. | Tipless transistors, short-tip transistors, and methods and circuits therefor |
US8819603B1 (en) | 2011-12-15 | 2014-08-26 | Suvolta, Inc. | Memory circuits and methods of making and designing the same |
US8883600B1 (en) | 2011-12-22 | 2014-11-11 | Suvolta, Inc. | Transistor having reduced junction leakage and methods of forming thereof |
US8599623B1 (en) | 2011-12-23 | 2013-12-03 | Suvolta, Inc. | Circuits and methods for measuring circuit elements in an integrated circuit device |
US8445356B1 (en) | 2012-01-05 | 2013-05-21 | International Business Machines Corporation | Integrated circuit having back gating, improved isolation and reduced well resistance and method to fabricate same |
US8970289B1 (en) | 2012-01-23 | 2015-03-03 | Suvolta, Inc. | Circuits and devices for generating bi-directional body bias voltages, and methods therefor |
US8877619B1 (en) | 2012-01-23 | 2014-11-04 | Suvolta, Inc. | Process for manufacture of integrated circuits with different channel doping transistor architectures and devices therefrom |
JP5848142B2 (ja) * | 2012-01-25 | 2016-01-27 | ルネサスエレクトロニクス株式会社 | 縦型プレーナパワーmosfetの製造方法 |
US9093550B1 (en) | 2012-01-31 | 2015-07-28 | Mie Fujitsu Semiconductor Limited | Integrated circuits having a plurality of high-K metal gate FETs with various combinations of channel foundation structure and gate stack structure and methods of making same |
KR20220025123A (ko) | 2012-02-14 | 2022-03-03 | 엔테그리스, 아이엔씨. | 주입 빔 및 소스 수명 성능 개선을 위한 탄소 도판트 기체 및 동축류 |
KR101982903B1 (ko) | 2012-02-14 | 2019-05-27 | 엔테그리스, 아이엔씨. | 주입 용품에서 인 축적을 최소화하기 위한 대체 물질 및 혼합물 |
CN103295950B (zh) * | 2012-02-27 | 2015-05-20 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的制作方法 |
US9406567B1 (en) | 2012-02-28 | 2016-08-02 | Mie Fujitsu Semiconductor Limited | Method for fabricating multiple transistor devices on a substrate with varying threshold voltages |
US8863064B1 (en) | 2012-03-23 | 2014-10-14 | Suvolta, Inc. | SRAM cell layout structure and devices therefrom |
JP5985269B2 (ja) * | 2012-06-26 | 2016-09-06 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US9299698B2 (en) | 2012-06-27 | 2016-03-29 | Mie Fujitsu Semiconductor Limited | Semiconductor structure with multiple transistors having various threshold voltages |
US8637955B1 (en) | 2012-08-31 | 2014-01-28 | Suvolta, Inc. | Semiconductor structure with reduced junction leakage and method of fabrication thereof |
US9112057B1 (en) | 2012-09-18 | 2015-08-18 | Mie Fujitsu Semiconductor Limited | Semiconductor devices with dopant migration suppression and method of fabrication thereof |
US9041126B2 (en) | 2012-09-21 | 2015-05-26 | Mie Fujitsu Semiconductor Limited | Deeply depleted MOS transistors having a screening layer and methods thereof |
JP2016500927A (ja) | 2012-10-31 | 2016-01-14 | 三重富士通セミコンダクター株式会社 | 低変動トランジスタ・ペリフェラル回路を備えるdram型デバイス、及び関連する方法 |
US8816754B1 (en) | 2012-11-02 | 2014-08-26 | Suvolta, Inc. | Body bias circuits and methods |
JP6278591B2 (ja) * | 2012-11-13 | 2018-02-14 | 株式会社Sumco | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 |
JP6535432B2 (ja) * | 2012-11-13 | 2019-06-26 | 株式会社Sumco | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 |
JP5799935B2 (ja) * | 2012-11-13 | 2015-10-28 | 株式会社Sumco | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 |
JP5776669B2 (ja) * | 2012-11-13 | 2015-09-09 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法 |
JP6280301B2 (ja) * | 2012-11-13 | 2018-02-14 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法 |
JP6107068B2 (ja) * | 2012-11-13 | 2017-04-05 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法 |
JP6278592B2 (ja) * | 2012-11-13 | 2018-02-14 | 株式会社Sumco | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 |
JP5799936B2 (ja) * | 2012-11-13 | 2015-10-28 | 株式会社Sumco | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 |
JP6289805B2 (ja) * | 2012-11-13 | 2018-03-07 | 株式会社Sumco | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 |
JP5776670B2 (ja) * | 2012-11-13 | 2015-09-09 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法 |
US9093997B1 (en) | 2012-11-15 | 2015-07-28 | Mie Fujitsu Semiconductor Limited | Slew based process and bias monitors and related methods |
US9070477B1 (en) | 2012-12-12 | 2015-06-30 | Mie Fujitsu Semiconductor Limited | Bit interleaved low voltage static random access memory (SRAM) and related methods |
US9112484B1 (en) | 2012-12-20 | 2015-08-18 | Mie Fujitsu Semiconductor Limited | Integrated circuit process and bias monitors and related methods |
US9268885B1 (en) | 2013-02-28 | 2016-02-23 | Mie Fujitsu Semiconductor Limited | Integrated circuit device methods and models with predicted device metric variations |
US9299801B1 (en) | 2013-03-14 | 2016-03-29 | Mie Fujitsu Semiconductor Limited | Method for fabricating a transistor device with a tuned dopant profile |
US9478571B1 (en) | 2013-05-24 | 2016-10-25 | Mie Fujitsu Semiconductor Limited | Buried channel deeply depleted channel transistor |
JP6303321B2 (ja) * | 2013-08-08 | 2018-04-04 | 株式会社Sumco | 貼り合わせウェーハの製造方法および貼り合わせウェーハ |
SG10201801299YA (en) | 2013-08-16 | 2018-03-28 | Entegris Inc | Silicon implantation in substrates and provision of silicon precursor compositions therefor |
JP6065848B2 (ja) * | 2014-01-07 | 2017-01-25 | 株式会社Sumco | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 |
JP6427894B2 (ja) * | 2014-02-21 | 2018-11-28 | 株式会社Sumco | エピタキシャルウェーハの製造方法 |
JP6318728B2 (ja) * | 2014-03-13 | 2018-05-09 | 株式会社Sumco | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 |
JP2015220242A (ja) * | 2014-05-14 | 2015-12-07 | 株式会社Sumco | 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法 |
US9710006B2 (en) | 2014-07-25 | 2017-07-18 | Mie Fujitsu Semiconductor Limited | Power up body bias circuits and methods |
US9319013B2 (en) | 2014-08-19 | 2016-04-19 | Mie Fujitsu Semiconductor Limited | Operational amplifier input offset correction with transistor threshold voltage adjustment |
JP6459948B2 (ja) * | 2015-12-15 | 2019-01-30 | 株式会社Sumco | 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法 |
JP6750351B2 (ja) * | 2016-07-05 | 2020-09-02 | 株式会社Sumco | クラスターイオンビーム生成方法およびそれを用いたクラスターイオンビーム照射方法 |
US10276663B2 (en) * | 2016-07-18 | 2019-04-30 | United Microelectronics Corp. | Tunneling transistor and method of fabricating the same |
JP6737066B2 (ja) * | 2016-08-22 | 2020-08-05 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、及び固体撮像素子の製造方法 |
JP2017123477A (ja) * | 2017-02-28 | 2017-07-13 | 株式会社Sumco | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 |
JP6265291B2 (ja) * | 2017-03-28 | 2018-01-24 | 株式会社Sumco | 貼り合わせウェーハの製造方法および貼り合わせウェーハ |
JP2017175143A (ja) * | 2017-05-01 | 2017-09-28 | 株式会社Sumco | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 |
JP6361779B2 (ja) * | 2017-05-01 | 2018-07-25 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法 |
JP2017175145A (ja) * | 2017-05-01 | 2017-09-28 | 株式会社Sumco | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 |
JP2017183736A (ja) * | 2017-05-11 | 2017-10-05 | 株式会社Sumco | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 |
WO2019082235A1 (ja) * | 2017-10-23 | 2019-05-02 | ウルトラメモリ株式会社 | 半導体装置及び半導体装置の製造方法 |
JP6874718B2 (ja) * | 2018-03-01 | 2021-05-19 | 株式会社Sumco | 半導体エピタキシャルウェーハの製造方法 |
JP2020035789A (ja) * | 2018-08-27 | 2020-03-05 | キオクシア株式会社 | 半導体装置 |
JP2020047670A (ja) | 2018-09-14 | 2020-03-26 | キオクシア株式会社 | 半導体装置及び半導体記憶装置 |
US11961896B2 (en) * | 2021-09-14 | 2024-04-16 | Honeywell Federal Manufacturing & Technologies, Llc | Diamond-like carbon coating for passive and active electronics |
Family Cites Families (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE219243T1 (de) | 1985-10-11 | 1987-09-24 | Monolithic Memories, Inc., Santa Clara, Calif., Us | Verfahren zur herstellung eines bipolaren transistors. |
GB8908509D0 (en) * | 1989-04-14 | 1989-06-01 | Secr Defence | Substitutional carbon in silicon |
US5107538A (en) * | 1991-06-06 | 1992-04-21 | At&T Bell Laboratories | Optical waveguide system comprising a rare-earth Si-based optical device |
JPH05190849A (ja) * | 1992-01-14 | 1993-07-30 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
US5354381A (en) * | 1993-05-07 | 1994-10-11 | Varian Associates, Inc. | Plasma immersion ion implantation (PI3) apparatus |
US5558718A (en) * | 1994-04-08 | 1996-09-24 | The Regents, University Of California | Pulsed source ion implantation apparatus and method |
US5457760A (en) | 1994-05-06 | 1995-10-10 | At&T Ipm Corp. | Wavelength division optical multiplexing elements |
DE4440072C1 (de) | 1994-11-10 | 1996-02-22 | Inst Halbleiterphysik Gmbh | Verfahren zur Herstellung einer vergrabenen monokristallinen Siliziumcarbidschicht |
US5497006A (en) * | 1994-11-15 | 1996-03-05 | Eaton Corporation | Ion generating source for use in an ion implanter |
EP0717435A1 (en) * | 1994-12-01 | 1996-06-19 | AT&T Corp. | Process for controlling dopant diffusion in a semiconductor layer and semiconductor layer formed thereby |
US6153920A (en) * | 1994-12-01 | 2000-11-28 | Lucent Technologies Inc. | Process for controlling dopant diffusion in a semiconductor layer and semiconductor device formed thereby |
US5756391A (en) * | 1995-03-24 | 1998-05-26 | Kabushiki Kaisha Toshiba | Anti-oxidation layer formation by carbon incorporation |
JPH0941138A (ja) * | 1995-07-31 | 1997-02-10 | Res Dev Corp Of Japan | ガスクラスターイオンビームによるイオン注入法 |
JPH0950970A (ja) * | 1995-08-10 | 1997-02-18 | Sony Corp | 半導体装置の製造方法 |
JPH10125916A (ja) * | 1996-10-24 | 1998-05-15 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP4096373B2 (ja) * | 1997-03-25 | 2008-06-04 | 住友電気工業株式会社 | 硬質被膜とその製造方法 |
AU8675798A (en) | 1997-07-29 | 1999-02-22 | Silicon Genesis Corporation | Cluster tool method and apparatus using plasma immersion ion implantation |
US7154153B1 (en) * | 1997-07-29 | 2006-12-26 | Micron Technology, Inc. | Memory device |
JPH11260752A (ja) * | 1998-03-11 | 1999-09-24 | Seiko Epson Corp | 半導体装置の製造方法 |
WO1999065070A2 (en) | 1998-06-11 | 1999-12-16 | Koninklijke Philips Electronics N.V. | Method of manufacturing a semiconductor device comprising a mos transistor |
US6329704B1 (en) | 1999-12-09 | 2001-12-11 | International Business Machines Corporation | Ultra-shallow junction dopant layer having a peak concentration within a dielectric layer |
US6452338B1 (en) * | 1999-12-13 | 2002-09-17 | Semequip, Inc. | Electron beam ion source with integral low-temperature vaporizer |
EP2426693A3 (en) * | 1999-12-13 | 2013-01-16 | Semequip, Inc. | Ion source |
EP1307919A4 (en) | 2000-07-12 | 2009-04-15 | California Inst Of Techn | ELECTRICAL PASSIVATION OF SILIC-SIZED SURFACES USING ORGANIC LAYERS |
US6893907B2 (en) * | 2002-06-05 | 2005-05-17 | Applied Materials, Inc. | Fabrication of silicon-on-insulator structure using plasma immersion ion implantation |
JP3824058B2 (ja) * | 2001-05-23 | 2006-09-20 | 独立行政法人産業技術総合研究所 | カルボランスーパークラスターおよびその製造方法 |
KR100864048B1 (ko) * | 2002-06-26 | 2008-10-17 | 세미이큅, 인코포레이티드 | 이온 소스 |
US6686595B2 (en) | 2002-06-26 | 2004-02-03 | Semequip Inc. | Electron impact ion source |
CN101908473B (zh) * | 2002-06-26 | 2013-03-13 | 山米奎普公司 | 通过植入n-及p-型簇离子及负离子制造cmos器件的方法 |
US20040002202A1 (en) * | 2002-06-26 | 2004-01-01 | Horsky Thomas Neil | Method of manufacturing CMOS devices by the implantation of N- and P-type cluster ions |
JP4134315B2 (ja) * | 2003-01-14 | 2008-08-20 | 独立行政法人産業技術総合研究所 | 炭素薄膜及びその製造方法 |
DE10318284A1 (de) * | 2003-04-22 | 2004-11-25 | Forschungszentrum Jülich GmbH | Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur |
US6936505B2 (en) * | 2003-05-20 | 2005-08-30 | Intel Corporation | Method of forming a shallow junction |
JP2007525838A (ja) * | 2004-02-14 | 2007-09-06 | エピオン コーポレーション | ドープ済みおよび未ドープの歪み半導体の形成方法およびガスクラスタイオン照射による半導体薄膜の形成方法 |
US7015108B2 (en) * | 2004-02-26 | 2006-03-21 | Intel Corporation | Implanting carbon to form P-type drain extensions |
KR101455404B1 (ko) | 2005-12-09 | 2014-10-27 | 세미이큅, 인코포레이티드 | 탄소 클러스터의 주입에 의한 반도체 디바이스의 제조를위한 시스템 및 방법 |
US20070178678A1 (en) * | 2006-01-28 | 2007-08-02 | Varian Semiconductor Equipment Associates, Inc. | Methods of implanting ions and ion sources used for same |
JP2009540533A (ja) | 2006-06-12 | 2009-11-19 | セムイクウィップ・インコーポレーテッド | 蒸発装置 |
WO2008058049A2 (en) | 2006-11-06 | 2008-05-15 | Semequip, Inc. | Ion implantation device and method of semiconductor manufacturing by the implantation of molecular ions containing phosphorus and arsenic |
US7919402B2 (en) * | 2006-12-06 | 2011-04-05 | Semequip, Inc. | Cluster ion implantation for defect engineering |
-
2006
- 2006-12-06 KR KR1020087011092A patent/KR101455404B1/ko active IP Right Grant
- 2006-12-06 KR KR1020137030984A patent/KR101455564B1/ko active IP Right Grant
- 2006-12-06 WO PCT/US2006/046651 patent/WO2007070321A2/en active Application Filing
- 2006-12-06 EP EP11010255A patent/EP2469584A1/en not_active Withdrawn
- 2006-12-06 US US11/634,565 patent/US7666771B2/en not_active Expired - Fee Related
- 2006-12-06 JP JP2008544499A patent/JP5583344B2/ja not_active Expired - Fee Related
- 2006-12-06 EP EP06844937.0A patent/EP1958245B1/en not_active Not-in-force
- 2006-12-06 CN CN2006800436955A patent/CN101313395B/zh not_active Expired - Fee Related
- 2006-12-08 TW TW095146027A patent/TWI424477B/zh not_active IP Right Cessation
-
2009
- 2009-07-24 US US12/508,800 patent/US8097529B2/en not_active Expired - Fee Related
-
2011
- 2011-06-27 US US13/169,341 patent/US8530343B2/en not_active Expired - Fee Related
-
2014
- 2014-04-23 JP JP2014088858A patent/JP5911528B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
US20110306193A1 (en) | 2011-12-15 |
TW200731360A (en) | 2007-08-16 |
JP2009518869A (ja) | 2009-05-07 |
US7666771B2 (en) | 2010-02-23 |
KR101455564B1 (ko) | 2014-10-27 |
EP1958245B1 (en) | 2013-10-16 |
JP2014160856A (ja) | 2014-09-04 |
WO2007070321A3 (en) | 2007-11-29 |
US8097529B2 (en) | 2012-01-17 |
EP1958245A2 (en) | 2008-08-20 |
JP5911528B2 (ja) | 2016-04-27 |
EP2469584A1 (en) | 2012-06-27 |
US20070148888A1 (en) | 2007-06-28 |
US20090286367A1 (en) | 2009-11-19 |
TWI424477B (zh) | 2014-01-21 |
EP1958245A4 (en) | 2009-11-18 |
CN101313395A (zh) | 2008-11-26 |
WO2007070321A2 (en) | 2007-06-21 |
KR20080077354A (ko) | 2008-08-22 |
CN101313395B (zh) | 2013-03-27 |
US8530343B2 (en) | 2013-09-10 |
KR101455404B1 (ko) | 2014-10-27 |
KR20130133913A (ko) | 2013-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5583344B2 (ja) | 炭素クラスターの注入により半導体デバイスを製造するためのシステムおよび方法 | |
US7642150B2 (en) | Techniques for forming shallow junctions | |
US8586459B2 (en) | Ion implantation with molecular ions containing phosphorus and arsenic | |
US20080305598A1 (en) | Ion implantation device and a method of semiconductor manufacturing by the implantation of ions derived from carborane molecular species | |
US8598025B2 (en) | Doping of planar or three-dimensional structures at elevated temperatures | |
US20080242066A1 (en) | Method Of Manufacturing Semiconductor | |
US20020187614A1 (en) | Methods for forming ultrashallow junctions with low sheet resistance | |
US7875125B2 (en) | Method for extending equipment uptime in ion implantation | |
US20110034014A1 (en) | Cold implant for optimized silicide formation | |
US20100015788A1 (en) | Method for manufacturing semiconductor device | |
Goto et al. | Decaborane (B/sub 10/H/sub 14/) ion implantation technology for sub-0.1-/spl mu/m PMOSFET's | |
KR100212010B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
Chang et al. | High Mass Molecular Ion Implantation | |
KR100272173B1 (ko) | 이온주입 손상이 제거된 반도체 소자의 셸로우정션 형성방법 | |
Rubin et al. | Molecular implants for advanced devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080903 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080903 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111007 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120308 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120313 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120613 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120620 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120912 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130402 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130628 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130705 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130731 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130807 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130830 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130906 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131002 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131225 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140423 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140604 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140626 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140716 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5583344 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |