JP6427894B2 - エピタキシャルウェーハの製造方法 - Google Patents

エピタキシャルウェーハの製造方法 Download PDF

Info

Publication number
JP6427894B2
JP6427894B2 JP2014031386A JP2014031386A JP6427894B2 JP 6427894 B2 JP6427894 B2 JP 6427894B2 JP 2014031386 A JP2014031386 A JP 2014031386A JP 2014031386 A JP2014031386 A JP 2014031386A JP 6427894 B2 JP6427894 B2 JP 6427894B2
Authority
JP
Japan
Prior art keywords
epitaxial
wafer
silicon wafer
heat treatment
cluster
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014031386A
Other languages
English (en)
Other versions
JP2015156455A (ja
Inventor
亮輔 奥山
亮輔 奥山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2014031386A priority Critical patent/JP6427894B2/ja
Publication of JP2015156455A publication Critical patent/JP2015156455A/ja
Application granted granted Critical
Publication of JP6427894B2 publication Critical patent/JP6427894B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、エピタキシャルウェーハの製造方法、特に、クラスターイオンを高ドーズ量で照射してゲッタリング能力の向上を図った場合にもエピタキシャル欠陥の形成を抑制することができるエピタキシャルウェーハの製造方法に関するものである。
近年、シリコンデバイスの微細化が益々進行し、デバイス形成領域において、リーク電流の増大やキャリアのライフタイム短縮の原因となる結晶欠陥が存在しないことが要求されている。この要求に応えるために、シリコンウェーハ上にエピタキシャル層を成長させたエピタキシャルウェーハを作製し、表面のエピタキシャル層をデバイス形成領域として使用している。
さて、シリコンデバイスの製造プロセスにおける問題点の1つとして、ウェーハ中への重金属の混入が挙げられる。例えば、コバルト、銅やニッケルといった重金属がウェーハ中に混入した場合、ポーズタイム不良、リテンション不良、接合リーク不良、及び酸化膜の絶縁破壊といったデバイス特性に著しい悪影響をもたらす。そこで、デバイス形成領域に重金属が拡散するのを抑制するために、ゲッタリング法を採用するのが通例である。
このゲッタリング法としては、ウェーハ内部に酸素を析出させ、形成された酸素析出物をゲッタリングサイトとして利用するイントリンシック・ゲッタリング法(IG法;Intrinsic Gettering method)と、ウェーハの裏面に、サンドブラスト法等を用いて機械的歪みを与えたり、多結晶シリコン膜等を形成してゲッタリングサイトとする、エクストリンシック・ゲッタリング法(EG法;Extrinsic Gettering method)がある。
しかし、デバイス形成プロセスの低温化およびシリコンウェーハの大口径化により、シリコンウェーハ、ひいてはエピタキシャルウェーハに対してゲッタリング能力を十分に付与できない問題が生じている。すなわち、形成プロセス温度の低温化により、ウェーハ内部に酸素析出物を形成させることが困難となっている。また、300mm以上の口径を有するシリコンウェーハに対しては、その主面ばかりでなく裏面に対しても鏡面研磨処理を施すのが通例であり、ウェーハの裏面に機械的歪みを与えたり、多結晶シリコン膜等を形成したりできない状況にある。
このように、現在、ウェーハに対してゲッタリング能力を付与するのが困難な状況にある。
エピタキシャルウェーハにゲッタリング能力を付与する方法として、特許文献1には、炭素イオンをシリコンウェーハ表面に注入し、シリコンウェーハの表面部に高濃度の炭素を含む領域(以下、「高濃度炭素領域」と称する)からなるゲッタリング層を形成したシリコンウェーハを作製した後、このシリコンウェーハの表面上にエピタキシャル層を形成することにより、優れたゲッタリング能力を有するエピタキシャルウェーハを作製する技術が提案されている。
しかし、シリコンウェーハ上にエピタキシャル層を形成する際、あるいはデバイス形成領域上にデバイス素子を形成する際に、汚染金属がウェーハ表面に付着すると、上記したデバイス形成プロセスの低温化によりデバイス形成領域から離れることができず、ウェーハ表面から深い位置に存在するゲッタリングサイトに捕獲されない懸念がある。
また、ウェーハ表面から深い位置に炭素イオンを高濃度で注入してゲッタリング層を形成するためには、炭素イオンの加速電圧を高める必要があり、その結果、ウェーハ表面の結晶性が悪化して、その上に成長させるエピタキシャル層に欠陥を発生させる問題もある。
こうした問題を解決する方法として、特許文献2には、原子または分子が複数集合して塊となったクラスターのイオンをシリコンウェーハ表面近傍のごく浅い位置に注入して、高濃度素領域からなるゲッタリング層としての改質層を形成することにより、ウェーハ表面の結晶性の乱れの問題を解決し、かつより優れたゲッタリング能力を有するエピタキシャルウェーハを製造する技術について記載されている。
特開平5−152304号公報 国際公開第2012/17162号パンフレット
特許文献2に記載されたクラスターイオン照射により形成された改質層は、特許文献1に記載されたイオン注入法により得られたゲッタリング層に比べて高いゲッタリング能力を有している。しかし、上述のように、デバイスの微細化が益々進行していることから、金属汚染対策への要求も厳しさを増しており、ゲッタリング能力の更なる向上が望まれている。
特許文献2に記載されたクラスターイオン照射技術において、エピタキシャルウェーハのゲッタリング能力を向上させるためには、照射するクラスターイオンのドーズ量を増加させればよい。しかしながら、本発明者が、ゲッタリング能力を向上させるべく、ドーズ量を増加させると、1×1015atoms/cm以上のドーズ量の場合には、エピタキシャル層に形成される結晶欠陥(すなわち、エピタキシャル欠陥)が増加することが判明した。
そこで本発明の目的は、クラスターイオンを高ドーズ量で照射してゲッタリング能力の向上を図った場合にも、エピタキシャル欠陥の形成を抑制してエピタキシャルウェーハを製造できる方法を提案することにある。
本発明者は、上記課題を解決する方途について鋭意検討した結果、エピタキシャルウェーハの基板として、COP(Crystal Originated Particle)および転位クラスターのないシリコンウェーハの使用を想到した。すなわち、エピタキシャル欠陥が形成される一因として、基板表面のCOPおよび転位クラスターを挙げることができる。そこで、本発明者は、エピタキシャルウェーハの基板として、表面にCOPおよび転位クラスターのないシリコンウェーハを用いることにより、クラスターイオンを高ドーズ量で照射した場合にエピタキシャル欠陥の形成を抑制できるのではないかと考えた。
しかし、基板として表面にCOPおよび転位クラスターのないシリコンウェーハを用いてクラスターイオンを高ドーズ量で照射し、次いで非酸化性雰囲気中で通常の900℃以上の温度で結晶性を回復させるための回復熱処理を施した後、エピタキシャル層を形成してエピタキシャルウェーハを作製したところ、エピタキシャル欠陥の数は、基板としてCOPを含むシリコンウェーハを用いた場合に比べて、むしろ増加してしまうことが判明した。
本発明者は、この原因を詳細に調査する中で、基板として表面にCOPおよび転位クラスターのないシリコンウェーハを用いた場合、エピタキシャル欠陥の数は、回復熱処理の温度に大きく依存することを見出した。そして、クラスターイオンを高ドーズ量で照射した場合にもエピタキシャル欠陥の形成を抑制する方途について鋭意検討した結果、回復熱処理を450℃以上800℃以下の温度で行うことにより、900℃以上で行う場合に比べて、エピタキシャル欠陥の数を著しく低減でき、しかもCOPを含むシリコンウェーハを用いて従来の900℃以上の高温で回復熱処理を行った場合に対しても、エピタキシャル欠陥の数を大きく低減できることを見出し、本発明を完成させるに至った。
すなわち、本発明の要旨構成は以下のとおりである。
(1)チョクラルスキー法により育成された単結晶シリコンインゴットから切り出し加工された、COPおよび転位クラスターを含まないシリコンウェーハの表面に1.0×1015/cm以上のドーズ量でゲッタリングに寄与する構成元素を含むクラスターイオンを照射して、前記シリコンウェーハの表面部に、前記クラスターイオンの構成元素が固溶してなる改質層を形成するクラスターイオン照射工程と、非酸化性雰囲気において450℃以上800℃以下の温度で300秒以上120分以下にて前記シリコンウェーハの改質層の結晶性を回復させる熱処理を行う回復熱処理工程と、前記熱処理が施されたシリコンウェーハの改質層上にエピタキシャル層を形成するエピタキシャル層形成工程とを有することを特徴とするエピタキシャルウェーハの製造方法。
(2)前記回復熱処理工程を500℃以上700℃以下の温度にて行う、前記(1)に記載のエピタキシャルウェーハの製造方法。
(3)前記クラスターイオンが構成元素として炭素を含む、前記(1)または(2)に記載のエピタキシャルウェーハの製造方法。
(4)前記クラスターイオンが構成元素として炭素を含む2種以上の元素を含む、前記(1)〜(3)のいずれか一項に記載のエピタキシャルウェーハの製造方法。
(5)前記クラスターイオンに含まれる炭素の数が16個以下である、前記(3)または(4)に記載のエピタキシャルウェーハの製造方法。
本発明によれば、基板としてCOPおよび転位クラスターのないシリコンウェーハを使用し、クラスターイオンを照射した後に、450℃以上800℃以下の従来よりも低い温度で結晶性を回復する熱処理を施すため、クラスターイオンを高ドーズ量で照射してゲッタリング能力の向上を図った場合にもエピタキシャル欠陥の形成を抑制してエピタキシャルウェーハを製造することができる。
本発明によるエピタキシャルウェーハの製造方法を説明する摸式断面図である。 固液界面における温度勾配に対する引き上げ速度の比と単結晶シリコンインゴットを構成する結晶領域との関係を示す図である。 回復熱処理の温度とエピタキシャル欠陥の数との関係を示す図である。
以下、図面を参照しつつ本発明の実施形態を詳細に説明する。なお、同一の構成要素には原則として同一の参照番号を付して、説明を省略する。また、図1では説明の便宜上、実際の厚さの割合とは異なり、シリコンウェーハ10に対してエピタキシャル層20の厚さを誇張して示す。
本発明のエピタキシャルウェーハの製造方法は、図1に示すように、COPおよび転位クラスターを含まないシリコンウェーハ10の表面10Aにシリコンウェーハ10に1.0×1015/cm以上のドーズ量でクラスターイオン16を照射して(図1(A),(B))、シリコンウェーハ10の表面部に、クラスターイオン16の構成元素が固溶してなる改質層18を形成するクラスターイオン照射工程(図1(C))と、非酸化性雰囲気において450℃以上800℃以下の温度にてシリコンウェーハ10の改質層18の結晶性を回復させる熱処理を行う回復熱処理工程と(図1(D))、熱処理が施されたシリコンウェーハ10の改質層18上にエピタキシャル層20を形成するエピタキシャル層形成工程とを有することを特徴とする(図1(E))。図1(E)は、この製造方法の結果得られたエピタキシャルウェーハ100の模式断面図である。以下、各工程について説明する。
まず、図1(A)に示すように、COPおよび転位クラスターを含まないシリコンウェーハ10を用意する。シリコンウェーハの素材である単結晶シリコンインゴットの製造方法として代表的なものの1つとして、CZ(Czochralski)法を挙げることができる。このCZ法による単結晶シリコンインゴットの製造では、石英ルツボ内に供給されたシリコン融液に種結晶を浸漬し、石英ルツボおよび種結晶を回転させながら種結晶を引き上げることにより、種結晶の下方に単結晶シリコンインゴットが育成される。
こうして育成された単結晶シリコンインゴットには、デバイス作製工程で問題となる様々の種類のGrown−in欠陥が生じることが知られている。その代表的なものは、低速な引き上げ条件での育成により格子間シリコンが優勢な領域(以下、「I領域」ともいう)に発生する転位クラスター、および高速な引き上げ条件での育成により空孔が優勢な領域(以下、「V領域」ともいう)に発生するCOPである。また、I領域とV領域との境界付近には酸化誘起積層欠陥(OSF:Oxidation induced Stacking Fault)と呼ばれるリング状に分布する欠陥が存在する。
育成された単結晶シリコンインゴットにおけるこれらの欠陥の分布は、2つの要因、すなわち、結晶の引き上げ速度Vと固液界面の温度勾配Gに依存することが知られている。図2は、固液界面における温度勾配Gに対する引き上げ速度Vの比V/Gと単結晶シリコンインゴットを構成する結晶領域との関係を示す図である。この図に示すように、単結晶シリコンインゴットは、V/Gが大きい場合には、COPが検出される結晶領域であるCOP発生領域41に支配され、V/Gが小さくなると、特定の酸化熱処理を施すとリング状のOSF領域として顕在化するOSF潜在核領域42が形成され、このOSF領域42にはCOPは検出されない。また、高速引き上げ条件で育成した単結晶シリコンインゴットから採取されたシリコンウェーハは、ウェーハの多くをCOP発生領域41が占めるため、結晶径方向のほぼ全域に亘ってCOPが発生することになる。
また、OSF潜在核領域42の内側には、酸素の析出が起きやすくCOPが検出されない結晶領域である酸素析出促進領域(以下、「Pv(1)領域」ともいう)43が形成される。
V/Gを小さくしていくと、OSF潜在核領域42の外側には、酸素析出物が存在しCOPが検出されない結晶領域である酸素析出促進領域(以下、「Pv(2)領域」ともいう)44が形成される。
引き続き、V/Gを小さくしていくと、酸素の析出が起きにくくCOPが検出されない結晶領域である酸素析出抑制領域(以下、「Pi領域」ともいう)45が形成され、転位クラスターが検出される結晶領域である転位クラスター領域46が形成される。
引き上げ速度に応じてこのような欠陥分布を示す単結晶シリコンインゴットから採取されるシリコンウェーハにおいて、COP発生領域41および転位クラスター領域46以外の結晶領域からなる単結晶シリコンインゴットから採取されるシリコンウェーハ、すなわち、OSF潜在核領域42、Pv(1)領域43、Pv(2)領域44、およびPi領域45の結晶領域のいずれか、あるいはそれらの組み合わせからなる単結晶シリコンインゴットから採取されるシリコンウェーハは、COPおよび転位クラスターのないシリコンウェーハとなる。
しかし、本発明において基板として使用するシリコンウェーハ10は、ウェーハ全体に亘ってCOPおよび転位クラスターが存在しないウェーハを用いる必要は無く、クラスターイオン16が照射されるウェーハ表面近傍の領域にCOPおよび転位クラスターが存在しなければよく、表面から1μmの深さ範囲までの領域にCOPおよび転位クラスターが存在しなければ十分である。そこで、本発明においてエピタキシャルウェーハの基板としては、上記したCOP発生領域41以外の結晶領域からなる単結晶シリコンインゴットから採取されるシリコンウェーハはもちろんのこと、COP発生領域41の結晶領域からなる単結晶シリコンインゴットから採取されるシリコンウェーハ上にエピタキシャル層を成長させて得られたエピタキシャルウェーハや、COP発生領域41の結晶領域からなる単結晶シリコンインゴットから採取されるシリコンウェーハに対してアルゴンアニール処理を施すことにより、表面近傍領域のCOPを消滅させたシリコンウェーハを用いることもできる。
ここで、本発明における「COPを含まないシリコンウェーハ」とは、以下に説明する観察評価により、COPが検出されないシリコンウェーハを意味するものとする。すなわち、まず、CZ法により育成された単結晶シリコンインゴットから切り出し加工されたシリコンウェーハに対して、SC−1洗浄(すなわち、アンモニア水と過酸化水素水と超純水とを1:1:15で混合した混合液による洗浄)を行い、洗浄後のシリコンウェーハ表面を、表面欠陥検査装置としてKLA−Tencor社製:Surfscan SP−2を用いて観察評価し、表面ピットと推定される輝点欠陥(LPD:Light Point Defect)を特定する。その際、観察モードはObliqueモード(斜め入射モード)とし、表面ピットの推定は、Wide Narrowチャンネルの検出サイズ比に基づいて行うものとする。こうして特定されたLPDに対して、原子間力顕微鏡(AFM:Atomic Force Microscope)を用いて、COPか否かを評価する。この観察評価により、COPが観察されないシリコンウェーハを「COPを含まないシリコンウェーハ」とする。
なお、上記SP−2のメーカー保証検出限界サイズは37nmであるため、この検出限界サイズよりも小さなCOPの存在は否定されない。しかし、後述する実施例から明らかとなるように、上記観察評価によりCOPが検出されなければ、このシリコンウェーハを用いて製造されたエピタキシャルウェーハにエピタキシャル欠陥は観察されなかった。従って、エピタキシャル欠陥の形成を防止する点からは、SP−2およびAFMによりCOPが検出されなければ、それらが実質的に存在しないものと考えて差し支えなく、よって、本明細書においては、上記定義により特定されるシリコンウェーハを「COPを含まないシリコンウェーハ」とする。
また、転位クラスターを含むシリコンウェーハか否かは、公知の検査手法によって検出すればよく、例えば、ウェーハ表面をセコ(Secco)液等で選択エッチングを行い、ピットとして観察された部位をAFMで評価する方法や、ウェーハ表面に銅デコレーションを施した後、ウェーハ表面をエッチングして、表面ピットとして観察された部位をAFMで評価する方法等によって転位クラスターの有無を検出することができる。
こうして用意したシリコンウェーハ10の極性はn型またはp型としてもよい。また、後述するクラスターイオンの照射に加えて、結晶内に炭素および/または窒素が添加されたシリコンウェーハを使用して、ゲッタリング能力をさらに高めるようにしてもよい。
次いで、図1(B)に示すように、COPおよび転位クラスターを含まないシリコンウェーハ10の表面10Aに1.0×1015/cm以上のドーズ量でクラスターイオンを照射する。これにより、図1(C)に示すように、シリコンウェーハ10の表面部に、クラスターイオン16の構成元素が固溶してなる改質層18が形成される。
クラスターイオン16の照射は、モノマーイオンよりも低いエネルギーでクラスターイオン16の構成元素をシリコンウェーハ10の表面部に導入できるため、モノマーイオンを注入する場合に比べて、クラスターイオン16の構成元素の最大濃度の位置をより表面10Aに近く位置させることができる。また、クラスターイオン16の構成元素が分布するウェーハ深さ方向の範囲を狭めることができるため、クラスターイオン16の構成元素の最大濃度を高めることもできる。さらに、クラスターイオン16を低エネルギーで照射するため、シリコンウェーハ10の表面の結晶性の乱れを抑制することもできる。
なお、本明細書において「クラスターイオン」とは、原子または分子が複数集合して塊となったクラスターに正電荷または負電荷を与え、イオン化したものを意味する。クラスターは、複数(通常2〜2000個程度)の原子または分子が互いに結合した塊状の集団である。
本発明において、クラスターイオン16のドーズ量は、1.0×1015atoms/cm以上とする。前述したように、ゲッタリング能力の更なる向上が望まれており、この要求に応えるために、ドーズ量は1.0×1015atoms/cm以上とする。好ましくは、1.0×1015atoms/cm以上1.0×1016atoms/cm以下である。
照射する元素は特に限定されず、炭素、ホウ素、リン、砒素などを挙げることができる。より高いゲッタリング能力を得る観点からは、クラスターイオンが、構成元素として炭素を含むことが好ましい。格子位置の炭素原子は共有結合半径が単結晶シリコンインゴットと比較して小さいため、シリコン結晶格子の収縮場が形成されるため、格子間の不純物を引き付けるゲッタリング能力が高い。
ここで、クラスターイオンの炭素源として、エタン、メタン、プロパン、ジベンジル(C1414)、二酸化炭素(CO)等を使用することができる。また、小サイズのクラスターイオンビームを形成しやすいため、ピレン(C1610)、ジベンジル(C1414)などより生成したクラスターC(2≦n≦16,3≦m≦10)を用いることが好ましい。
また、構成元素として炭素を含む2種以上の元素、すなわち、炭素以外に1種以上の元素を含むことが好ましい。これは、析出元素の種類により効率的にゲッタリング可能な金属の種類が異なるが、2種以上の元素を固溶させることにより、より幅広い金属汚染に対応できるからである。具体的には、炭素以外に、水素、やリン、ホウ素等を含むことができ、例えば、炭素の場合には、ニッケルや銅を効率的にゲッタリングできるのに対して、ホウ素の場合には、銅や鉄を効率的にゲッタリングすることができる。
イオン化させる化合物も特に限定されないが、イオン化に適した化合物を列挙すると、炭素源としては、エタン、メタン、プロパン、ジベンジル(C1414)、二酸化炭素(CO)などが挙げられ、ホウ素源としては、ジボラン、デカボラン(B1014)などを挙げることができる。例えば、ジベンジルとデカボランを混合したガスを材料ガスとした場合、炭素、ホウ素および水素が集合した水素化合物クラスターを生成することができる。また、シクロヘキサン(C12)を材料ガスとすれば、炭素および水素からなるクラスターイオンを生成することができる。また、炭素源化合物としては、特に、ピレン(C1610)、ジベンジル(C1414)などより生成したクラスターC(2≦n≦16,3≦m≦10)を用いることが好ましい。これは、小サイズのクラスターイオンビームを形成しやすいためである。
クラスターイオン16は、結合様式によって多種のクラスターが存在し、例えば以下の文献に記載されるような公知の方法で生成することができる。ガスクラスタービームの生成法として、(1)特開平9−41138号公報、(2)特開平4−354865号公報、イオンビームの生成法として、(1)荷電粒子ビーム工学:石川 順三:ISBN978-4-339-00734-3 :コロナ社、(2)電子・イオンビーム工学:電気学会:ISBN4-88686-217-9 :オーム社、(3)クラスターイオンビーム基礎と応用:ISBN4-526-05765-7:日刊工業新聞社。また、一般的に、正電荷のクラスターイオンの発生にはニールセン型イオン源あるいはカウフマン型イオン源が用いられ、負電荷のクラスターイオンの発生には体積生成法を用いた大電流負イオン源が用いられる。
クラスターイオンを照射する場合、ゲッタリング層としての改質層18の深さ位置は、クラスターイオン16の加速電圧とクラスターサイズに依存する。また、クラスターイオン16の加速電圧およびクラスターサイズを制御することにより、改質層18における構成元素の深さ方向の濃度プロファイルのピークの位置を制御することができる。改質層18をシリコンウェーハ10の表面部に形成するために、クラスターイオン16の加速電圧は、0keV/atom超え50keV/atom以下とする。好ましくは、40keV/atom以下である。また、クラスターサイズは2個以上とし、好ましくは50個以下とする。
ここで、「構成元素の深さ方向の濃度プロファイル」は、構成元素が2種以上の元素を含む場合は、合計ではなく、それぞれ単独の元素についてのプロファイルを意味するものとする。また、「クラスターサイズ」とは、1つのクラスターを構成する原子または分子の個数を意味する。
こうして、シリコンウェーハ10の表面部に高濃度炭素領域からなるゲッタリング層としての改質層18を形成し、優れたゲッタリング能力を有するシリコンウェーハ10を得ることができる。
続いて、図1(D)に示すように、非酸化性雰囲気において450℃以上800℃以下の温度にてシリコンウェーハ10の改質層18の結晶性を回復させる熱処理を行う。上述のように、本発明者は、当初、エピタキシャルウェーハ100の基板としてCOPのないシリコンウェーハ10を用いることにより、エピタキシャル欠陥の形成を抑制できると考えた。ところが、従来技術のように、900℃以上の温度でクラスターイオン照射によるダメージを回復させる熱処理を行ったところ、COPを含むシリコンウェーハを用いてエピタキシャルウェーハを作製した場合に比べて、エピタキシャル欠陥の数がむしろ増加したのである。本発明者は、その原因について鋭意検討した。その中で、COPを含まないシリコンウェーハ10を用いた場合には、エピタキシャル欠陥の数は、結晶回復熱処理における温度に依存することが判明した。
すなわち、従来、COPを含むシリコンウェーハを用いて1×1015atoms/cm以上のドーズ量でクラスターイオンを照射してエピタキシャルウェーハを作製した場合、熱処理温度に関わらず、30〜40個程度のエピタキシャル欠陥が形成される。これに対して、COPを含まないウェーハを用いる場合には、回復熱処理を450℃以上800℃以下の温度で行うことにより、900℃以上で行う場合に比べて、エピタキシャル欠陥の数を著しく低減できることを見出したのである。しかも、COPを含むシリコンウェーハを用いて従来の900℃以上の高温で回復熱処理を行った場合よりもエピタキシャル欠陥の数を大きく低減することができ、1ウェーハ当たり10個以下とすることができることが分かった。特に、500℃以上700℃以下の温度で回復熱処理を行うことにより、1ウェーハ当たり2個以下とすることができることも分かった。
この理由は必ずしも明らかではないが、本発明者は以下のように推察している。すなわち、1×1015atoms/cm以上の高ドーズ量でクラスターイオンを照射すると、シリコンウェーハ10の表面部がアモルファス化するが、アモルファスシリコンの固相エピタキシャル成長(Solid Phase Epitaxy,SPE)により再結晶化が始まって結晶化する温度域が500℃〜600℃程度であることから、従来のような900℃以上の高温での熱処理ではなく、本発明のように450℃以上800℃以下の低温での熱処理の方がアモルファスシリコンの再結晶化がスムーズに起きて結晶性が回復したためと考えられる。また、従来の高温での熱処理では、アモルファスシリコンの再結晶化時に、シリコンウェーハ内において部分的に表層まで転位が進展していると考えられ、これも、900℃以上の高温ではエピタキシャル欠陥の形成を十分に抑制できない原因と考えられる。
上記回復熱処理の時間は、300秒以上120分以下とする。これは、300秒未満の場合には、300秒未満では回復効果が得られにくいためであり、一方、120分超えでは、生産性の低下を招き、装置への熱負荷が大きくなるためである。好ましくは、600秒以上60分以下である。
このような回復熱処理は、例えば、RTAやRTOなどの急速昇降温熱処理装置や、バッチ式熱処理装置(縦型熱処理装置、横型熱処理装置)を用いて行うことができる。前者は、ランプ照射加熱方式のため、装置構造的に長時間処理には適しておらず、15分以内の熱処理に適している。一方、後者は、所定温度までに温度上昇させるために時間がかかるものの、一度に多数枚のウェーハを同時に処理できる。また、抵抗加熱方式のため、長時間の熱処理が可能である。使用する熱処理装置は、クラスターイオン16の照射条件を考慮して適切なものを選択すればよい。
また、回復熱処理の際の非酸化性雰囲気は、具体的には、窒素(N)やアルゴン(Ar)、水素(H)等の雰囲気とすることができる。
なお、クラスターイオン照射工程の後かつ回復熱処理工程前に、SC−1洗浄による洗浄を行うことができる。これにより、クラスターイオン照射工程前後で増加したパーティクルを除去できる。
続いて、図1(E)に示すように、シリコンウェーハ10の表面10A上にエピタキシャル層20を形成する。ここで、エピタキシャル層20は、具体的にはシリコンエピタキシャル層である。エピタキシャル層20の厚みは、設計に従って任意に設定することができるが、好ましくは1μm以上15μm以下である。
このエピタキシャル層20は、周知の一般的な方法により形成することができる。例えば、水素をキャリアガスとして、ジクロロシラン、トリクロロシランなどのソースガスをチャンバー内に導入し、1000〜1150℃程度で化学気相成長(CVD;Chemical Vapor Deposition)法により、シリコンウェーハ10上にエピタキシャル成長させることができる。
こうして、クラスターイオンを高ドーズ量で照射してゲッタリング能力の向上を図った場合にもエピタキシャル欠陥の形成を抑制してエピタキシャルウェーハを製造することができる。
<シリコンウェーハの作製>
単結晶製造装置を用いて、エピタキシャルウェーハの基板として用いる、COPのないシリコンウェーハを作製した。すなわち、製造装置のチャンバー内を減圧下のArガス雰囲気に維持した状態で、ルツボ内に充填した多結晶シリコンなどの固形原料をヒーターの加熱により溶融させ、原料融液を形成した。その後、種結晶を原料融液に浸漬し、ルツボおよび種結晶を所定の方向に回転させながら、種結晶を上方に引き上げ、種結晶の下方にインゴットを育成した。
その際、引き上げ速度:0.5〜1.0mm/分とし、直胴部長さ方向に結晶領域分布が異なるようにして単結晶インゴットを育成した。育成した単結晶シリコンインゴットは、結晶方位:<100>、直胴部直径:310mm、ドーパント:リン(P)(1.0×1015atoms/cm〜1.0×1017atoms/cm)したn型の単結晶シリコンインゴットである。
育成された単結晶シリコンインゴットに対して、公知の外周研削、スライス、ラッピング、エッチング、鏡面研磨の加工工程を施して、厚さ775μmのシリコンウェーハを作製した。作製したシリコンウェーハにCOPが含まれるか否かをSC−1洗浄を行った後に、KLA−Tencor社製:Surfscan SP−2を用いて観察評価し、表面ピットと推定されるLPDを特定し、特定されたLPDに対して、AFMを用いて、シリコンウェーハの表面を確認したが、COPの存在は確認されなかった。
(発明例1〜3)
上述のように作製されたCOPを含まないシリコンウェーハを用い、クラスターイオン発生装置(日新イオン機器社製、型番:CLARIS)を用いて、クラスターイオンとしてCクラスターを生成し、ドーズ量2.0×1015atoms/cm、クラスター当たりの加速電圧80keV、Tilt0°、Twist0°の条件で、シリコンウェーハの表面に照射した。各クラスターは、3の炭素原子(原子量12)および5の水素原子(原子量1)からなる。そのため、炭素原子1つが受けるエネルギーは、80×{12/(12×3+1×5)}≒23.4keVとなる。
次いで、表面にクラスターイオンを照射したシリコンウェーハを縦型熱処理装置に導入し、100体積%窒素(N)の雰囲気中で改質層の結晶性を回復する回復熱処理を行った。その際、雰囲気の温度を500℃(発明例1)、600℃(発明例2)および700℃(発明例3)としてそれぞれ行い、また熱処理時間はそれぞれ30分とした。その後、シリコンウェーハをHF洗浄した後、枚葉式エピタキシャル成長装置(アプライドマテリアルズ社製)内に搬送し、装置内で1120℃の温度で30秒の水素ベーク処理を施した後、水素をキャリアガス、トリクロロシランをソースガスとして1150℃でCVD法により、シリコンウェーハ上にシリコンのエピタキシャル層(厚さ:8μm、ドーパント種類:リン、ドーパント濃度:1.0×1015atoms/cm)をエピタキシャル成長させ、エピタキシャルウェーハを作製した。
(比較例1)
発明例1と同様に、エピタキシャルウェーハを作製した。ただし、クラスターイオンを照射した後に回復熱処理を行わずにエピタキシャル層を成長させた。その他の条件は、発明例1と全て同じである。
(比較例2および3)
発明例1と同様に、エピタキシャルウェーハを作製した。ただし、回復熱処理の温度を400℃(比較例2)、900℃(比較例3)とした。その他の条件は、発明例1と全て同じである。
(発明例4)
発明例1と同様に、エピタキシャルウェーハを作製した。ただし、エピタキシャルウェーハの基板として、COPが観察されたシリコンウェーハ表面上にエピタキシャル層(厚さ:2μm、ドーパント種類:リン、ドーパント濃度:1.0×1015atoms/cm)をエピタキシャル成長して作製されたエピタキシャルウェーハを用いた。その他の条件は、発明例1と全て同じである。
(発明例5)
発明例1と同様に、エピタキシャルウェーハを作製した。ただし、エピタキシャルウェーハの基板として、縦型熱処理を用いてCOPが観察されたシリコンウェーハをアルゴン雰囲気中で熱処理されたシリコンウェーハを用いた。ここで、アルゴン雰囲気中の熱処理条件は、1200℃×1時間である。その他の条件は、発明例1と全て同じである。
(比較例4)
発明例1と同様に、エピタキシャルウェーハを作製した。ただし、エピタキシャルウェーハの基板として、COPを含むシリコンウェーハを用いた。具体的には、COPの最大サイズが0.3μmでCOP密度が5×10個/cm観察されたシリコンウェーハである。その他の条件は、発明例1と全て同じである。
<エピタキシャル欠陥の評価>
本発明例および比較例で作製した各サンプルのエピタキシャルウェーハの表面を、KLA−Tencor社製:Surfscan SP−2を用いて観察評価し、LPDの発生状況を調べた。その際、観察モードはObliqueモード(斜め入射モード)とし、表面ピットの推定は、Wide Narrowチャンネルの検出サイズ比に基づいて行った。続いて、走査型電子顕微鏡(SEM:Scanning Electron Microscope)を用いて、LPDの発生部位を観察評価して、LPDが積層欠陥(SF:Stacking Fault)であるか否かを評価した。つまり、エピタキシャル欠陥の数は、SFの数として評価した。その後、収束イオンビーム(FIB:Focused Ion Beam)加工により、SFの発生部位を含む断面観察用評価サンプルを作製した。最後に、この評価サンプルを透過型電子顕微鏡(TEM:Transmission Electron Microscope)を用いて観察評価して、COP起因のSFであるか否かを評価した。SFの個数を表1に示す。
Figure 0006427894
まず、エピタキシャル欠陥の数と、回復熱処理の有無および熱処理の温度域(900℃以上の高温あるいは450℃以上800℃以下の低温)との関係を調べた。ここで、回復熱処理を行わなかった比較例1、600℃で回復熱処理を行った発明例2、および900℃で回復熱処理を行った比較例3について、エピタキシャル欠陥の数を比較すると、比較例1では211個であるのに対して、発明例2では0個、比較例3では77個であることから、温度域にかかわらず、回復熱処理を行うことによりエピタキシャル欠陥の数を低減できることが分かる。また、発明例2と比較例3との比較から、COPを含まないシリコンウェーハを基板として用いた場合には、低温で回復熱処理を行うことが極めて有効であり、エピタキシャル欠陥の形成を著しく抑制できることが分かる。
次に、エピタキシャル欠陥の数の回復熱処理温度に対する依存性を調べた。図3は、回復熱処理温度とエピタキシャル欠陥の個数との関係を示している。この図から明らかなように、回復熱処理を450℃以上800℃以下の低温域で行うことにより、エピタキシャル欠陥の数を10個以下まで低減でき、特に、500℃以上700℃以下では、2個以下にまで低減できることが分かる。一方、熱処理の温度が450℃を下回ると、エピタキシャル欠陥の数は急激に増加して400℃では270個となり、回復熱処理を行わなかった場合よりもむしろ増えることが分かった。これは、400℃の回復熱処理では高ドーズ量でクラスターイオンを照射することによりウェーハ表層部に形成されたアモルファスの再結晶化が不十分であることが推察される。おそらく、エピタキシャル成長時の昇温過程においてもアモルファスの再結晶化は起きるが、400℃の回復熱処理では不十分な再結晶化であったために不均一にアモルファス層が残り、エピタキシャル成長時の再結晶化が回復熱処理を行わなかった場合と比較して、不均一となりエピタキシャル欠陥の起点となる領域が増加したためであると考えられる。一方、800℃を超えてもエピタキシャル欠陥の数が急激に増加し、900℃では77個となった。
さらに、エピタキシャル欠陥数の基板依存性について調べた。ここで、COPを含まないシリコンウェーハを基板とした発明例2と、エピタキシャルウェーハを基板とした発明例4と、アルゴンアニール処理が施されたシリコンウェーハを基板とした発明例5と、COPを含むシリコンウェーハを基板とした比較例4とを比較すると、発明例2および4では、エピタキシャル欠陥の数が0であり、発明例5では6個であるのに対して、比較例4では35個であった。このように、基板の表面近傍のCOPおよび転位クラスターの有無が、エピタキシャル欠陥の形成に影響しており、基板の表面近傍にCOPおよび転位クラスターが存在しなければ、エピタキシャル欠陥の形成を著しく抑制できることが分かる。
本発明によれば、基板としてCOPおよび転位クラスターのないシリコンウェーハを使用し、クラスターイオンを照射した後に、450℃以上800℃以下の従来よりも低い温度で結晶性を回復する熱処理を施して、クラスターイオンを高ドーズ量で照射してゲッタリング能力の向上を図った場合にもエピタキシャル欠陥の形成を抑制してエピタキシャルウェーハを製造することができるため、半導体ウェーハ製造業において有用である。
100 エピタキシャルウェーハ
10 シリコンウェーハ
10A シリコンウェーハの表面
16 クラスターイオン
18 改質層
20 エピタキシャル層
41 COP発生領域
42 OSF潜在核領域
43 酸素析出促進領域(Pv(1)領域)
44 酸素析出促進領域(Pv(2)領域)
45 酸素析出抑制領域(Pi領域)
46 転位クラスター領域

Claims (5)

  1. チョクラルスキー法により育成された単結晶シリコンインゴットから切り出し加工された、COPおよび転位クラスターを含まないシリコンウェーハの表面に1.0×1015/cm以上のドーズ量でゲッタリングに寄与する構成元素を含むクラスターイオンを照射して、前記シリコンウェーハの表面部に、前記クラスターイオンの構成元素が固溶してなる改質層を形成するクラスターイオン照射工程と、
    非酸化性雰囲気において450℃以上800℃以下の温度で300秒以上120分以下にて前記シリコンウェーハの改質層の結晶性を回復させる熱処理を行う回復熱処理工程と、
    前記熱処理が施されたシリコンウェーハの改質層上にエピタキシャル層を形成するエピタキシャル層形成工程と、
    を有することを特徴とするエピタキシャルウェーハの製造方法。
  2. 前記回復熱処理工程を500℃以上700℃以下の温度にて行う、請求項1に記載のエピタキシャルウェーハの製造方法。
  3. 前記クラスターイオンが構成元素として炭素を含む、請求項1または2に記載のエピタキシャルウェーハの製造方法。
  4. 前記クラスターイオンが構成元素として炭素を含む2種以上の元素を含む、請求項1〜3のいずれか一項に記載のエピタキシャルウェーハの製造方法。
  5. 前記クラスターイオンに含まれる炭素の数が16個以下である、請求項3または4に記載のエピタキシャルウェーハの製造方法。
JP2014031386A 2014-02-21 2014-02-21 エピタキシャルウェーハの製造方法 Active JP6427894B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014031386A JP6427894B2 (ja) 2014-02-21 2014-02-21 エピタキシャルウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014031386A JP6427894B2 (ja) 2014-02-21 2014-02-21 エピタキシャルウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2015156455A JP2015156455A (ja) 2015-08-27
JP6427894B2 true JP6427894B2 (ja) 2018-11-28

Family

ID=54775599

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014031386A Active JP6427894B2 (ja) 2014-02-21 2014-02-21 エピタキシャルウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP6427894B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6432879B2 (ja) * 2015-11-13 2018-12-05 信越半導体株式会社 エピタキシャルウェーハの製造方法
JP6686419B2 (ja) * 2015-12-18 2020-04-22 株式会社Sumco シリコンゲルマニウムエピタキシャルウェーハの製造方法およびシリコンゲルマニウムエピタキシャルウェーハ
JP6772966B2 (ja) * 2017-06-14 2020-10-21 株式会社Sumco エピタキシャル成長用の半導体ウェーハの製造方法及び半導体エピタキシャルウェーハの製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101455404B1 (ko) * 2005-12-09 2014-10-27 세미이큅, 인코포레이티드 탄소 클러스터의 주입에 의한 반도체 디바이스의 제조를위한 시스템 및 방법
JP2008294245A (ja) * 2007-05-25 2008-12-04 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP2009038124A (ja) * 2007-07-31 2009-02-19 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP2010040864A (ja) * 2008-08-06 2010-02-18 Sumco Corp エピタキシャルシリコンウェーハ及びその製造方法
JP5515406B2 (ja) * 2009-05-15 2014-06-11 株式会社Sumco シリコンウェーハおよびその製造方法
JP2011151318A (ja) * 2010-01-25 2011-08-04 Renesas Electronics Corp 半導体装置およびその製造方法
JP2012059849A (ja) * 2010-09-08 2012-03-22 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハおよびシリコンエピタキシャルウェーハの製造方法
WO2012157162A1 (ja) * 2011-05-13 2012-11-22 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Also Published As

Publication number Publication date
JP2015156455A (ja) 2015-08-27

Similar Documents

Publication Publication Date Title
JP5776669B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6278591B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6065848B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
USRE49657E1 (en) Epitaxial wafer manufacturing method and epitaxial wafer
JP5776670B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6107068B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6427946B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6137165B2 (ja) 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6427894B2 (ja) エピタキシャルウェーハの製造方法
JP6614066B2 (ja) シリコン接合ウェーハの製造方法
JP6913729B2 (ja) pn接合シリコンウェーハ
JP6673183B2 (ja) pn接合シリコンウェーハの製造方法
JP2017123477A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6318728B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2015220242A (ja) 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP2018101746A (ja) pn接合シリコンウェーハの製造方法およびpn接合シリコンウェーハ
JP2017175143A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181002

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181015

R150 Certificate of patent or registration of utility model

Ref document number: 6427894

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250