JP2018101746A - ｐｎ接合シリコンウェーハの製造方法およびｐｎ接合シリコンウェーハ - Google Patents
ｐｎ接合シリコンウェーハの製造方法およびｐｎ接合シリコンウェーハ Download PDFInfo
- Publication number
- JP2018101746A JP2018101746A JP2016248388A JP2016248388A JP2018101746A JP 2018101746 A JP2018101746 A JP 2018101746A JP 2016248388 A JP2016248388 A JP 2016248388A JP 2016248388 A JP2016248388 A JP 2016248388A JP 2018101746 A JP2018101746 A JP 2018101746A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- type single
- silicon substrate
- crystal silicon
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 191
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 189
- 239000010703 silicon Substances 0.000 title claims abstract description 189
- 238000000034 method Methods 0.000 title claims abstract description 62
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 206
- 239000000758 substrate Substances 0.000 claims abstract description 202
- 239000001257 hydrogen Substances 0.000 claims abstract description 55
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 55
- -1 hydrogen ions Chemical class 0.000 claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 claims abstract description 36
- 235000012431 wafers Nutrition 0.000 claims description 154
- 230000008569 process Effects 0.000 claims description 29
- 239000002019 doping agent Substances 0.000 claims description 25
- 238000001994 activation Methods 0.000 claims description 23
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 22
- 230000004913 activation Effects 0.000 claims description 13
- 230000001678 irradiating effect Effects 0.000 abstract description 6
- 230000013011 mating Effects 0.000 abstract description 2
- 125000004429 atom Chemical group 0.000 description 35
- 230000007547 defect Effects 0.000 description 23
- 238000010438 heat treatment Methods 0.000 description 23
- 239000013078 crystal Substances 0.000 description 22
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 17
- 239000001301 oxygen Substances 0.000 description 17
- 229910052760 oxygen Inorganic materials 0.000 description 17
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 16
- 239000002244 precipitate Substances 0.000 description 13
- 229910052786 argon Inorganic materials 0.000 description 12
- 230000000052 comparative effect Effects 0.000 description 12
- 238000000227 grinding Methods 0.000 description 9
- 238000005498 polishing Methods 0.000 description 9
- 238000001556 precipitation Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 239000007789 gas Substances 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 7
- 238000005259 measurement Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 239000012298 atmosphere Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000002149 energy-dispersive X-ray emission spectroscopy Methods 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 230000001629 suppression Effects 0.000 description 3
- 230000008646 thermal stress Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000001737 promoting effect Effects 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006664 bond formation reaction Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000005034 decoration Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000921 elemental analysis Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- QOSATHPSBFQAML-UHFFFAOYSA-N hydrogen peroxide;hydrate Chemical compound O.OO QOSATHPSBFQAML-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910021642 ultra pure water Inorganic materials 0.000 description 1
- 239000012498 ultrapure water Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- 238000004857 zone melting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
- H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66136—PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
Abstract
【課題】縦型デバイスにおいてリーク電流を抑制することができるｐｎ接合シリコンウェーハの製造方法およびｐｎ接合シリコンウェーハを提供する。【解決手段】本発明は、ｐ型単結晶シリコン基板１０の片面とｎ型単結晶シリコン基板２０の片面に、真空常温下で水素イオンを照射して、前記両方の片面を活性化面１０Ａ，２０Ａとした後に、引き続き真空常温下で両方の活性化面１０Ａ，２０Ａを接触させることで、両方の活性化面１０Ａ，２０Ａを貼合せ面としてｐ型単結晶シリコン基板１０とｎ型単結晶シリコン基板２０とを一体化させて、ｐｎ接合シリコンウェーハ１００を得る工程を有することを特徴とするｐｎ接合シリコンウェーハの製造方法である。【選択図】図１
Description
本発明は、ｐｎ接合シリコンウェーハの製造方法およびｐｎ接合シリコンウェーハに関する。
縦型デバイスは、ｐｎ接合シリコンウェーハをデバイスプロセスに供することによって作製される。特許文献１には、縦型デバイスに用いるｐｎ接合シリコンウェーハの製造方法として、エピタキシャル成長法が記載されている。具体的には、支持基板の上に、支持基板とは反対の導電型を有するエピタキシャル層を化学蒸着法等によりエピタキシャル成長させて、ｐｎ接合シリコンウェーハを得る。ここで、縦型デバイスにおいて高耐圧動作を実現するためには、１００μｍ以上のエピタキシャル層をエピタキシャル成長させる必要がある。
特許文献２には、シリコンウェーハ同士を真空常温下で貼り合わせる方法（以下、「真空常温接合法」と称する）として、以下の技術が記載されている。まず、真空常温下で、２枚のシリコンウェーハのそれぞれの片面に対して、アルゴン高速原子ビームを照射する活性化処理を施すことにより、上記両方の片面を活性化面とする。引き続き、真空常温下で、上記両方の活性化面を接触させることで、上記両方の活性化面を貼合せ面として２枚のシリコンウェーハを貼り合わせる。
しかしながら、特許文献１に記載のエピタキシャル成長法では、１００μｍ以上の層厚のエピタキシャル層を形成するのに長時間かかってしまう。そのため、エピタキシャル成長中にウェーハが熱応力に耐えることができず、スリップや転位が発生したり、支持基板中のドーパントがエピタキシャル層へ拡散するという問題が生じることがわかった。
そこで、本発明者らは、エピタキシャル成長法に代わる方法として、特許文献２に記載の真空常温接合法を用いてｐｎ接合シリコンウェーハを作製することを考えた。真空常温接合法では、特許文献２に記載の技術のように、アルゴンを照射することにより活性化処理を行うのが一般的である。そこで、本発明者らは、以下の方法によりｐｎ接合シリコンウェーハを作製した。まず、真空常温下でｐ型単結晶シリコン基板の片面とｎ型単結晶シリコン基板の片面にアルゴンをプラズマ雰囲気でイオン化して生成したアルゴンイオンを照射することにより、上記両方の片面を活性化面とした。引き続き、真空常温下で上記両方の活性化面を接触させることで、上記両方の活性化面を貼合せ面として、ｐ型単結晶シリコン基板とｎ型単結晶シリコン基板とを貼り合わせて、ｐｎ接合シリコンウェーハを得た。
しかしながら、このようにして得たｐｎ接合シリコンウェーハを用いて作製した縦型デバイスに電圧を印加した場合、リーク電流を抑制しきれず、デバイス特性の観点から改善の余地があることがわかった。
本発明は、上記課題に鑑み、縦型デバイスにおいてリーク電流を抑制することができるｐｎ接合シリコンウェーハの製造方法およびｐｎ接合シリコンウェーハを提供することを目的とする。
本発明者らは、上記課題を解決すべく縦型デバイスを構成するｐｎ接合シリコンウェーハの貼合せ面近傍に着目し、これについて分析を行った。その結果、貼合せ面近傍には、デバイスプロセスに含まれる熱処理によって、照射したアルゴンイオンが集合してなる塊状の析出物が複数存在しており、これらの析出物がリーク電流の発生源となっていることがわかった。
そこで、本発明者らは、照射イオンに起因する析出物の発生を抑制することができる真空常温接合法について検討した。その結果、水素イオンは活性化作用を有し、しかも、水素イオンが基板中の電子と結合してなる水素（原子）は軽元素であるので、デバイスプロセスに含まれる熱処理によってｐｎ接合シリコンウェーハから外方拡散するという着想を得た。この着想に基づいて、照射イオンをアルゴンイオンに代えて水素イオンとすることにより、縦型デバイスにおいて照射イオンに起因する析出物の発生を抑制することができることを見出した。そして、縦型デバイスにおいてリーク電流を顕著に抑制できることを確認した。
本発明は、上記知見に基づいて完成されたものであり、その要旨構成は以下のとおりである。
（１）ｐ型単結晶シリコン基板の片面と、ｎ型単結晶シリコン基板の片面に、真空常温下で水素イオンを照射する活性化処理を施して、前記両方の片面を活性化面とした後に、引き続き真空常温下で前記両方の活性化面を接触させることで、前記両方の活性化面を貼合せ面として前記ｐ型単結晶シリコン基板と前記ｎ型単結晶シリコン基板とを一体化させて、ｐｎ接合シリコンウェーハを得る工程を有することを特徴とするｐｎ接合シリコンウェーハの製造方法。
（１）ｐ型単結晶シリコン基板の片面と、ｎ型単結晶シリコン基板の片面に、真空常温下で水素イオンを照射する活性化処理を施して、前記両方の片面を活性化面とした後に、引き続き真空常温下で前記両方の活性化面を接触させることで、前記両方の活性化面を貼合せ面として前記ｐ型単結晶シリコン基板と前記ｎ型単結晶シリコン基板とを一体化させて、ｐｎ接合シリコンウェーハを得る工程を有することを特徴とするｐｎ接合シリコンウェーハの製造方法。
（２）前記活性化処理に先立ち、前記ｐ型単結晶シリコン基板の片面に、前記ｎ型単結晶シリコン基板のドーパント濃度よりも高いドーパント濃度をもつ、厚さ５０μｍ以下のｎ型シリコンエピタキシャル層を形成する工程を有し、
前記活性化処理では、前記ｐ型単結晶シリコン基板の片面に代えて、前記ｎ型シリコンエピタキシャル層の表面に、真空常温下で水素イオンを照射して、該表面を活性化面とする、上記（１）に記載のｐｎ接合シリコンウェーハの製造方法。
前記活性化処理では、前記ｐ型単結晶シリコン基板の片面に代えて、前記ｎ型シリコンエピタキシャル層の表面に、真空常温下で水素イオンを照射して、該表面を活性化面とする、上記（１）に記載のｐｎ接合シリコンウェーハの製造方法。
（３）前記活性化処理に先立ち、前記ｎ型単結晶シリコン基板の片面に、前記ｐ型単結晶シリコン基板のドーパント濃度よりも高いドーパント濃度をもつ、厚さ５０μｍ以下のｐ型シリコンエピタキシャル層を形成する工程を有し、
前記活性化処理では、前記ｎ型単結晶シリコン基板の片面に代えて、前記ｐ型シリコンエピタキシャル層の表面に、真空常温下で水素イオンを照射して、該表面を活性化面とする、上記（１）に記載のｐｎ接合シリコンウェーハの製造方法。
前記活性化処理では、前記ｎ型単結晶シリコン基板の片面に代えて、前記ｐ型シリコンエピタキシャル層の表面に、真空常温下で水素イオンを照射して、該表面を活性化面とする、上記（１）に記載のｐｎ接合シリコンウェーハの製造方法。
（４）前記水素イオンのドーズ量が、１×１０１５ａｔｏｍｓ／ｃｍ２以上５×１０１７ａｔｏｍｓ／ｃｍ２以下である、上記（１）〜（３）のいずれか１つに記載のｐｎ接合シリコンウェーハの製造方法。
（５）前記ｐｎ接合シリコンウェーハを得た後であって、デバイスプロセスの前に、前記ｐｎ接合シリコンウェーハに熱処理を施さない、上記（１）〜（４）のいずれか１つに記載のｐｎ接合シリコンウェーハの製造方法。
（６）前記貼合せ面における水素の濃度が、１．０×１０１８ａｔｏｍｓ／ｃｍ３以上１．０×１０２３ａｔｏｍｓ／ｃｍ３以下である、上記（１）〜（５）のいずれか１つに記載のｐｎ接合シリコンウェーハの製造方法。
（７）前記ｐ型単結晶シリコン基板および前記ｎ型単結晶シリコン基板が転位クラスターおよびＣＯＰを含まないシリコンウェーハである、上記（１）〜（６）のいずれか１つに記載のｐｎ接合シリコンウェーハの製造方法。
（８）前記ｐ型単結晶シリコン基板および前記ｎ型単結晶シリコン基板の面方位が同じである、上記（１）〜（７）のいずれか１つに記載のｐｎ接合シリコンウェーハの製造方法。
（９）前記ｐｎ接合シリコンウェーハを得た後であって、前記デバイスプロセスの前に、前記ｐｎ接合シリコンウェーハを構成する前記ｐ型単結晶シリコン基板および前記ｎ型単結晶シリコン基板の少なくとも一方を研削および研磨する工程をさらに有する、上記（１）〜（８）のいずれか１つに記載のｐｎ接合シリコンウェーハの製造方法。
（１０）ｐ型単結晶シリコン基板と、
前記ｐ型単結晶シリコン基板と接するｎ型単結晶シリコン基板と、
を有するｐｎ接合シリコンウェーハであって、
前記ｐ型単結晶シリコン基板と前記ｎ型単結晶シリコン基板との界面における水素の濃度が、１．０×１０１８ａｔｏｍｓ／ｃｍ３以上１．０×１０２３ａｔｏｍｓ／ｃｍ３以下であることを特徴とするｐｎ接合シリコンウェーハ。
前記ｐ型単結晶シリコン基板と接するｎ型単結晶シリコン基板と、
を有するｐｎ接合シリコンウェーハであって、
前記ｐ型単結晶シリコン基板と前記ｎ型単結晶シリコン基板との界面における水素の濃度が、１．０×１０１８ａｔｏｍｓ／ｃｍ３以上１．０×１０２３ａｔｏｍｓ／ｃｍ３以下であることを特徴とするｐｎ接合シリコンウェーハ。
（１１）前記ｐ型単結晶シリコン基板と前記ｎ型単結晶シリコン基板との間に、前記ｎ型単結晶シリコン基板のドーパント濃度よりも高いドーパント濃度をもつ、厚さ５０μｍ以下のｎ型シリコンエピタキシャル層をさらに有し、
前記ｐ型単結晶シリコン基板と前記ｎ型単結晶シリコン基板との前記界面に代えて、前記ｎ型単結晶シリコン基板と前記ｎ型シリコンエピタキシャル層との界面における水素の濃度が、１．０×１０１８ａｔｏｍｓ／ｃｍ３以上１．０×１０２３ａｔｏｍｓ／ｃｍ３以下である、上記（１０）に記載のｐｎ接合シリコンウェーハ。
前記ｐ型単結晶シリコン基板と前記ｎ型単結晶シリコン基板との前記界面に代えて、前記ｎ型単結晶シリコン基板と前記ｎ型シリコンエピタキシャル層との界面における水素の濃度が、１．０×１０１８ａｔｏｍｓ／ｃｍ３以上１．０×１０２３ａｔｏｍｓ／ｃｍ３以下である、上記（１０）に記載のｐｎ接合シリコンウェーハ。
（１２）前記ｐ型単結晶シリコン基板と前記ｎ型単結晶シリコン基板との間に、前記ｐ型単結晶シリコン基板のドーパント濃度よりも高いドーパント濃度をもつ、厚さ５０μｍ以下のｐ型シリコンエピタキシャル層をさらに有し、
前記ｐ型単結晶シリコン基板と前記ｎ型単結晶シリコン基板との前記界面に代えて、前記ｐ型単結晶シリコン基板と前記ｐ型シリコンエピタキシャル層との界面における水素の濃度が、１．０×１０１８ａｔｏｍｓ／ｃｍ３以上１．０×１０２３ａｔｏｍｓ／ｃｍ３以下である、上記（１０）に記載のｐｎ接合シリコンウェーハ。
前記ｐ型単結晶シリコン基板と前記ｎ型単結晶シリコン基板との前記界面に代えて、前記ｐ型単結晶シリコン基板と前記ｐ型シリコンエピタキシャル層との界面における水素の濃度が、１．０×１０１８ａｔｏｍｓ／ｃｍ３以上１．０×１０２３ａｔｏｍｓ／ｃｍ３以下である、上記（１０）に記載のｐｎ接合シリコンウェーハ。
（１３）前記ｐ型単結晶シリコン基板および前記ｎ型単結晶シリコン基板が転位クラスターおよびＣＯＰを含まないシリコンウェーハである、上記（１０）〜（１２）のいずれか１つに記載のｐｎ接合シリコンウェーハ。
（１４）前記ｐ型単結晶シリコン基板および前記ｎ型単結晶シリコン基板の面方位が同じである、上記（１０）〜（１３）のいずれか１つに記載のｐｎ接合シリコンウェーハ。
本発明によれば、縦型デバイスにおいてリーク電流を抑制することができるｐｎ接合シリコンウェーハを製造することができる。
以下、図面を参照しつつ本発明の実施形態を詳細に説明する。なお、同一の構成要素には原則として同一の参照番号を付して、再度の説明を省略する。
（ｐｎ接合シリコンウェーハの製造方法）
本発明のｐｎ接合シリコンウェーハの製造方法の第１の実施形態を図１に、第２の実施形態を図２に示す。
本発明のｐｎ接合シリコンウェーハの製造方法の第１の実施形態を図１に、第２の実施形態を図２に示す。
（第１の実施形態）
図１を参照して、本発明のｐｎ接合シリコンウェーハの製造方法の第１の実施形態を説明する。
図１を参照して、本発明のｐｎ接合シリコンウェーハの製造方法の第１の実施形態を説明する。
まず、図１を参照して、ｐ型単結晶シリコン基板１０の片面とｎ型単結晶シリコン基板２０の片面に、真空常温下で水素イオンを照射する。水素イオンの活性化作用により上記両方の片面が活性化面１０Ａ，２０Ａとなる。これらの活性化面１０Ａ，２０Ａにはシリコンが本来有するダングリングボンド（結合の手）が現れる。本発明の特徴的部分は、照射イオンとして水素イオンを用いることであり、その技術的意義については後述する。
次に、図１を参照して、上記活性化処理に引き続き、真空常温下で前記両方の活性化面１０Ａ，２０Ａを接触させる。これにより、上記両方の活性化面１０Ａ，２０Ａに対して瞬時に接合力が働き、上記両方の活性化面１０Ａ，２０Ａを貼合せ面としてｐ型単結晶シリコン基板１０とｎ型単結晶シリコン基板２０とが強固に接合されて一体化し、ｐｎ接合シリコンウェーハが得られる。このように真空常温接合法では、両基板の接合が常温下で瞬時かつ強固に行われる。そのため、ｐ型単結晶シリコン基板１０中のドーパントがｎ型単結晶シリコン基板２０側に拡散したり、ｎ型単結晶シリコン基板２０中のドーパントがｐ型単結晶シリコン基板１０側に拡散したりすることが抑制される。また、支持基板上にエピタキシャル層を長時間かけて成長させてｐｎ接合シリコンウェーハを作製する従来技術と異なり、瞬時かつ強固に両基板を接合することができるので、スリップおよび転位の発生を防止することができる。
以下では、図３を参照して、上記工程を実現する装置の一形態を説明する。真空常温接合装置３０は、プラズマチャンバー３１と、ガス導入口３２と、真空ポンプ３３と、パルス電圧印加装置３４と、ウェーハ固定台３５Ａ，３５Ｂと、を有する。
まず、プラズマチャンバー３１内のウェーハ固定台３５Ａ，３５Ｂにそれぞれｐ型単結晶シリコン基板１０およびｎ型単結晶シリコン基板２０を載置および固定する。次に、真空ポンプ３３によりプラズマチャンバー３１内を減圧し、ついで、ガス導入口３２からプラズマチャンバー３１内に原料ガスである水素を導入する。
続いて、パルス電圧印加装置３４によりウェーハ固定台３５Ａ，３５Ｂ（およびｐ型単結晶シリコン基板１０，ｎ型単結晶シリコン基板２０）に負電圧をパルス状に印加する。これにより、原料ガスが分解してプラズマが生成するとともに、生成したプラズマに含まれる水素イオン（Ｈ＋）がｐ型単結晶シリコン基板１０およびｎ型単結晶シリコン基板２０に向けて加速および照射される。
以下では、チャンバー圧力、パルス電圧、及び基板温度の条件について、それぞれ詳細に説明する。
プラズマチャンバー３１内のチャンバー圧力は１×１０−５Ｐａ以下とすることが好ましい。１×１０−５Ｐａ以下とすることで、ｐ型単結晶シリコン基板１０およびｎ型単結晶シリコン基板２０から弾き出されたシリコン等の元素が、ｐ型単結晶シリコン基板１０の表面およびｎ型単結晶シリコン基板２０の表面に再付着し、ダングリングボンドの形成率が低下するのを防ぐことができるからである。
ｐ型単結晶シリコン基板１０およびｎ型単結晶シリコン基板２０に印加するパルス電圧は、各基板の表面に対する水素イオン（Ｈ＋）の加速エネルギーが５０ｅＶ以上３ｋｅＶ以下となるように設定する。５０ｅＶ以上であれば、各基板の表面のシリコン原子をスパッタでき、３ｋｅＶ以下であれば、各基板表面から内部へ水素が注入されるのを防止できるからである。
照射する水素イオンのドーズ量は、１×１０１５ａｔｏｍｓ／ｃｍ２以上５×１０１７ａｔｏｍｓ／ｃｍ２以下とすることが好ましい。１×１０１５ａｔｏｍｓ／ｃｍ２以上であれば、各基板表面へダングリングボンドを均一に形成でき、５×１０１７ａｔｏｍｓ／ｃｍ２以下であればデバイスプロセスにおける熱処理だけで後述する変質層の結晶性を回復させることができるからである。
パルス電圧の周波数は、１０Ｈｚ以上１０ｋＨｚ以下とすることが好ましい。１０Ｈｚ以上であれば、水素イオンの照射ばらつきを吸収できるので、イオン照射量が安定し、１０ｋＨｚ以下であれば、グロー放電によるプラズマ形成が安定するからである。
パルス電圧のパルス幅は、１μ秒以上１０ｍ秒以下とすることが好ましい。１μ秒以上であれば、安定して水素イオンを各基板の表面に照射でき、１０ｍ秒以下であれば、グロー放電によるプラズマ形成が安定するからである。
ｐ型単結晶シリコン基板１０およびｎ型単結晶シリコン基板２０は加熱されず、その温度は常温（通常、３０℃〜９０℃）となる。
このようにチャンバー圧力、パルス電圧、及び基板温度の条件を適宜設定することで上記活性化処理を実現することができる。その後、ウェーハ固定台３５Ａ，３５Ｂ同士を近づけることにより、上記両方の活性化面が接触する。これにより、ｐ型単結晶シリコン基板１０とｎ型単結晶シリコン基板２０とが一体化し、ｐｎ接合シリコンウェーハが得られる。
（ｐｎ接合シリコンウェーハの研削および研磨）
ｐｎ接合シリコンウェーハを得た後に、このｐｎ接合シリコンウェーハを構成するｐ型単結晶シリコン基板１０およびｎ型単結晶シリコン基板２０の少なくとも一方を研削および研磨する工程をさらに有してもよい。これにより、所望の厚さのｐｎ接合シリコンウェーハ１００を得ることができる。なお、上記研削および研磨する工程では、公知または任意の研削および研磨法を好適に用いることができ、具体的には平面研削および鏡面研磨法が挙げられる。
ｐｎ接合シリコンウェーハを得た後に、このｐｎ接合シリコンウェーハを構成するｐ型単結晶シリコン基板１０およびｎ型単結晶シリコン基板２０の少なくとも一方を研削および研磨する工程をさらに有してもよい。これにより、所望の厚さのｐｎ接合シリコンウェーハ１００を得ることができる。なお、上記研削および研磨する工程では、公知または任意の研削および研磨法を好適に用いることができ、具体的には平面研削および鏡面研磨法が挙げられる。
このようにして得られたｐｎ接合シリコンウェーハ１００は、６００℃以上の熱処理を含むデバイスプロセスに供され、縦型デバイスとなる。ここで、本実施形態では、ｐｎ接合シリコンウェーハを得た後であって、デバイスプロセスの前に熱処理を行わない。従って、デバイスプロセスに供する前のｐｎ接合シリコンウェーハの上記貼合せ面における水素の濃度は、１．０×１０１８ａｔｏｍｓ／ｃｍ３以上１．０×１０２３ａｔｏｍｓ／ｃｍ３以下となる。なお、本明細書における「デバイスプロセス」とは、例えばｐｎ接合シリコンウェーハにソース／ドレイン領域を形成する等の半導体デバイスの製造プロセスを意味し、この製造プロセスには６００℃以上の熱処理が含まれる。
本発明の特徴的部分は、照射イオンを水素イオンとすることである。以下では、この技術的意義を作用効果とともに説明する。
一般に、真空常温接合法では、アルゴンイオンの活性化作用により、ｐ型単結晶シリコン基板およびｎ型単結晶シリコン基板のそれぞれの片面が活性化される。これにより、ｐ型単結晶シリコン基板およびｎ型単結晶シリコン基板の各片面にはダングリングボンドが形成される。ここで、照射したアルゴンイオンは、デバイスプロセスに含まれる熱処理によって集合し、縦型デバイスを構成するｐｎ接合シリコンウェーハの貼合せ面近傍において塊状の析出物を形成して、リーク電流の発生源となってしまう。
これに対して、本発明者らは、アルゴンイオンに代えて水素イオンを照射すると、縦型デバイスにおいてリーク電流が顕著に抑制されることを見出した。本発明者らは、その作用効果を以下のように考えている。
ｐ型単結晶シリコン基板の片面とｎ型単結晶シリコン基板の片面に水素イオンを照射する場合であっても、照射した水素イオンは、基板中の電子と結合して水素（原子）となる。そして、ｐｎ接合シリコンウェーハをデバイスプロセスに供する前は、この水素は、ｐｎ接合シリコンウェーハの貼合せ面近傍に残存している。
しかしながら、水素は、アルゴンと異なり軽元素であるので熱処理により外方拡散するという性質を有する。この性質は、熱処理により集合して塊状の析出物を形成するアルゴンとは逆の性質である。ここで、本発明によるｐｎ接合シリコンウェーハは、６００℃以上の熱処理を含むデバイスプロセスに供される。このデバイスプロセスにおける熱処理が、水素を外方拡散させるための熱処理としても機能し、貼合せ面近傍に残存した水素は、ｐｎ接合シリコンウェーハから雰囲気中に放出される。従って、最終的に得られる縦型デバイスでは水素の残存量が抑制されており、析出物の発生を抑制することができる。その結果、縦型デバイスにおいてリーク電流を顕著に抑制することができる。
しかも、上記の作用効果に加えて、以下の作用効果も付加的に得られる。ｐｎ接合シリコンウェーハの貼合せ面近傍には活性化処理に起因してｐ型単結晶シリコン基板１０およびｎ型単結晶シリコン基板２０が本来有する結晶性が乱れた変質層が生じている。縦型デバイスにおいてこの変質層が存在しているとリーク電流が発生してしまう。しかしながら、水素は軽元素であるため、イオン照射に伴う変質層の結晶性の乱れがアルゴンイオンを照射する場合に比べて少ない。そのため、変質層の乱れた結晶性は、デバイスプロセスに含まれる６００℃以上の熱処理によって簡単に本来の結晶性に回復し、縦型デバイスでは変質層に起因するリーク電流が抑制される。しかも、本実施形態では、ｐｎ接合シリコンウェーハを得た後であって、デバイスプロセスの前に、再結晶化のための追加の熱処理を行わずに変質層に起因するリーク電流を抑制できるので、製造コストを低減することができる。
（第２の実施形態）
図２を参照して、本発明のｐｎ接合シリコンウェーハの製造方法の第２の実施形態を説明する。
図２を参照して、本発明のｐｎ接合シリコンウェーハの製造方法の第２の実施形態を説明する。
（ｎ型シリコンエピタキシャル層の形成）
図２を参照して、まず、ｐ型単結晶シリコン基板１０の片面に、ｎ型単結晶シリコン基板２０のドーパント濃度よりも高いドーパント濃度をもつ、厚さ５０μｍ以下のｎ型シリコンエピタキシャル層１２を形成する。ｎ型シリコンエピタキシャル層１２の厚さが５０μｍを超えると、エピタキシャル成長に長時間かかってしまう。そのため、ウェーハが熱応力に耐えることができず、スリップや転位が発生したり、ｐ型単結晶シリコン基板１０中のドーパントがｎ型シリコンエピタキシャル層１２へ拡散するという問題が生じる。
図２を参照して、まず、ｐ型単結晶シリコン基板１０の片面に、ｎ型単結晶シリコン基板２０のドーパント濃度よりも高いドーパント濃度をもつ、厚さ５０μｍ以下のｎ型シリコンエピタキシャル層１２を形成する。ｎ型シリコンエピタキシャル層１２の厚さが５０μｍを超えると、エピタキシャル成長に長時間かかってしまう。そのため、ウェーハが熱応力に耐えることができず、スリップや転位が発生したり、ｐ型単結晶シリコン基板１０中のドーパントがｎ型シリコンエピタキシャル層１２へ拡散するという問題が生じる。
ｎ型単結晶シリコン基板２０のドーパント濃度は、８．４×１０１２ａｔｏｍｓ／ｃｍ３以上９．０×１０１４ａｔｏｍｓ／ｃｍ３以下とすることが好ましく、ｎ型シリコンエピタキシャル層１２のドーパント濃度は、ｎ型単結晶シリコン基板２０のドーパント濃度の１０倍以上１０００倍以下とすることが好ましい。１０倍以上とすることで、後述する空乏層領域の縦方向の広がりを抑制することができる。また、１０００倍以下とすることで、デバイス特性に影響を及ぼす電界集中を抑制することができる。
なお、ｎ型シリコンエピタキシャル層１２の形成には、公知または任意の方法を好適に用いることができ、例えば枚葉式エピタキシャル成長装置を用いることができる。
次に、図２を参照して、ｎ型シリコンエピタキシャル層１２の表面とｎ型単結晶シリコン基板２０の片面に、真空常温下で水素イオンを照射する。水素イオンの活性化作用によりｎ型シリコンエピタキシャル層１２の表面が活性化面１２Ａとなり、ｎ型単結晶シリコン基板２０の片面が活性化面２０Ａとなる。これらの活性化面１２Ａ，２０Ａにはシリコンが本来有するダングリングボンド（結合の手）が現れる。
次に、図２を参照して、上記活性化処理に引き続き、真空常温下で上記両方の活性化面１２Ａ，２０Ａを接触させる。これにより、上記両方の活性化面１２Ａ，２０Ａに対して瞬時に接合力が働き、上記両方の活性化面１２Ａ，２０Ａを貼合せ面としてｐ型単結晶シリコン基板１０とｎ型単結晶シリコン基板２０とが強固に接合されて一体化し、ｐｎ接合シリコンウェーハが得られる。
ここで、ｐｎ接合シリコンウェーハの貼合せ面近傍には、上記活性化処理に起因してｎ型単結晶シリコン基板２０及びｎ型単結晶シリコンエピタキシャル層１２が本来有する結晶性が乱れた変質層が生じている。これらの変質層も、第１の実施形態と同様にデバイスプロセスにおける熱処理により再結晶化される。従って、第２の実施形態でも、これらの変質層に起因するリーク電流は、縦型デバイスにおいて抑制される。
（ｐｎ接合シリコンウェーハの研削および研磨）
ｐｎ接合シリコンウェーハを得た後に、このｐｎ接合シリコンウェーハを構成するｐ型単結晶シリコン基板１０およびｎ型単結晶シリコン基板２０の少なくとも一方を研削および研磨する工程をさらに有してもよい。これにより、所望の厚さのｐｎ接合シリコンウェーハ２００を得ることができる。なお、上記研削および研磨する工程では、第１の実施形態にて説明した方法と同様の方法を用いることができる。
ｐｎ接合シリコンウェーハを得た後に、このｐｎ接合シリコンウェーハを構成するｐ型単結晶シリコン基板１０およびｎ型単結晶シリコン基板２０の少なくとも一方を研削および研磨する工程をさらに有してもよい。これにより、所望の厚さのｐｎ接合シリコンウェーハ２００を得ることができる。なお、上記研削および研磨する工程では、第１の実施形態にて説明した方法と同様の方法を用いることができる。
以上、図２を参照して、第２の実施形態について説明したが、第２の実施形態において水素イオンを照射することにより得られる作用効果については、第１の実施形態の説明を援用する。以下では、第２の実施形態により付加的に得られる作用効果について詳細に説明する。
図２を参照して、第２の実施形態では、水素イオンを照射する活性化処理に先立ち、ｐ型単結晶シリコン基板１０の片面にｎ型シリコンエピタキシャル層１２を形成しておくことで、ｐｎ接合面と貼合せ面とをずらすことができる。このようにｐｎ接合面と貼合せ面とをずらし、さらにｎ型シリコンエピタキシャル層１２のドーパント濃度をｎ型単結晶シリコン基板２０のドーパント濃度よりも高濃度とする技術的意義を以下では作用効果とともに説明する。
縦型デバイスは、ｐｎ接合シリコンウェーハ２００を作製した後、デバイスプロセスを経て作製される。このデバイスプロセスには、窒素または酸素雰囲気中で、６００℃以上１３００℃以下、１０分以上２０時間以下の熱処理が含まれる。また、デバイス作動時、縦型デバイスを構成するｐｎ接合シリコンウェーハには、５００Ｖ以上１５００Ｖ以下の高電圧がかかる。
ここで、ｐｎ接合面には、キャリアがほとんど存在しない空乏層と呼ばれる領域が存在する。この空乏層領域は、電圧がかかると縦型デバイスの縦方向に広がる性質を有する。また、ｐｎ接合シリコンウェーハ２００の貼合せ面には、ｐｎ接合シリコンウェーハを作製した直後には顕在化していないが、上記デバイスプロセスにおける熱処理によって顕在化する微小欠陥が存在する。このような微小欠陥が存在する領域と空乏層領域とが重複すると、逆リーク電流が生じ、結果として、ダイオードのスイッチング特性等のデバイス特性に影響を及ぼす。
そこで、ｐｎ接合面と貼合せ面とをずらすことにより、微小欠陥が存在する領域と空乏層領域との重複を抑制することができる。さらに、ｎ型シリコンエピタキシャル層１２のドーパント濃度をｎ型単結晶シリコン基板２０のドーパント濃度よりも高濃度とすることにより、デバイス作動時に高電圧がかかっても、空乏層領域の縦方向の広がりを抑制することができる。そのため、微小欠陥が存在する領域と空乏層領域との重複を抑制することができ、逆リーク電流が抑制されるため、ダイオードのスイッチング特性等のデバイス特性がより向上する。
（第３の実施形態）
次に、本発明の第３の実施形態を説明する。本実施形態では、ｐ型単結晶シリコン基板はそのままとし、ｎ型単結晶シリコン基板の片面に、ｐ型単結晶シリコン基板のドーパント濃度よりも高いドーパント濃度をもつｐ型シリコンエピタキシャル層を形成する以外は、第２の実施形態と同様である。
次に、本発明の第３の実施形態を説明する。本実施形態では、ｐ型単結晶シリコン基板はそのままとし、ｎ型単結晶シリコン基板の片面に、ｐ型単結晶シリコン基板のドーパント濃度よりも高いドーパント濃度をもつｐ型シリコンエピタキシャル層を形成する以外は、第２の実施形態と同様である。
（ｐ型単結晶シリコン基板及びｎ型単結晶シリコン基板）
以下では、本発明の第１〜第３の実施形態において用いることのできるｐ型単結晶シリコン基板１０およびｎ型単結晶シリコン基板２０について説明する。
以下では、本発明の第１〜第３の実施形態において用いることのできるｐ型単結晶シリコン基板１０およびｎ型単結晶シリコン基板２０について説明する。
ｐ型単結晶シリコン基板１０およびｎ型単結晶シリコン基板２０としては、シリコン単結晶からなる単結晶シリコンウェーハを用いることができる。単結晶シリコンウェーハは、チョクラルスキー法（ＣＺ法）や浮遊帯域溶融法（ＦＺ法）により育成された単結晶シリコンインゴットをワイヤーソー等でスライスしたものを使用することができる。ここで、所望の厚さのｐｎ接合シリコンウェーハ１００，２００を縦型デバイスに用いる場合、デバイス形成領域の縦方向のいずれかの領域において欠陥が存在していると、この欠陥を介してｐｎ接合間でリーク電流が発生してしまうので、デバイス特性に影響を及ぼす。従って、より良好なデバイス特性を得る観点からは、ｐ型単結晶シリコン基板１０およびｎ型単結晶シリコン基板２０を転位クラスターおよび空孔凝集欠陥（ＣＯＰ：Crystal Originated Particle）を含まないシリコンウェーハとすることが好ましい。以下では、図４を参照して、転位クラスターおよびＣＯＰを含まないシリコンウェーハの製造方法を説明する。
シリコンウェーハの素材である単結晶シリコンインゴットの製造方法として代表的なものの１つとして、ＣＺ法を挙げることができる。このＣＺ法による単結晶シリコンインゴットの製造では、石英ルツボ内に供給されたシリコン融液に種結晶を浸漬し、石英ルツボおよび種結晶を回転させながら種結晶を引き上げることにより、種結晶の下方に単結晶シリコンインゴットが育成される。
こうして育成された単結晶シリコンインゴットには、デバイスプロセスで問題となる様々の種類のＧｒｏｗｎ−ｉｎ欠陥が生じることが知られている。その代表的なものは、低速な引き上げ条件での育成により格子間シリコンが優勢な領域（以下、「Ｉ領域」ともいう）に発生する転位クラスター、および高速な引き上げ条件での育成により空孔が優勢な領域（以下、「Ｖ領域」ともいう）に発生するＣＯＰである。また、Ｉ領域とＶ領域との境界付近には酸化誘起積層欠陥（ＯＳＦ：Oxidation induced Stacking Fault）と呼ばれるリング状に分布する欠陥が存在する。
育成された単結晶シリコンインゴットにおけるこれらの欠陥の分布は、２つの要因、すなわち、結晶の引き上げ速度Ｖと固液界面の温度勾配Ｇに依存することが知られている。図４は、固液界面における温度勾配Ｇに対する引き上げ速度Ｖの比Ｖ／Ｇと単結晶シリコンインゴットを構成する結晶領域との関係を示す図である。図４に示すように、単結晶シリコンインゴットは、Ｖ／Ｇが大きい場合には、ＣＯＰが検出される結晶領域であるＣＯＰ発生領域４１に支配され、Ｖ／Ｇが小さくなると、特定の酸化熱処理を施すとリング状のＯＳＦ領域として顕在化するＯＳＦ潜在核領域４２が形成され、このＯＳＦ領域４２ではＣＯＰは検出されない。また、高速引き上げ条件で育成した単結晶シリコンインゴットから採取されたシリコンウェーハは、ウェーハの多くをＣＯＰ発生領域４１が占めるため、結晶径方向のほぼ全域に亘ってＣＯＰが発生することになる。
また、ＯＳＦ潜在核領域４２の内側には、酸素の析出が起きやすくＣＯＰが検出されない結晶領域である酸素析出促進領域（以下、「Ｐｖ（１）領域」ともいう）４３が形成される。
Ｖ／Ｇを小さくしていくと、ＯＳＦ潜在核領域４２の外側には、酸素析出物が存在しＣＯＰが検出されない結晶領域である酸素析出促進領域（以下、「Ｐｖ（２）領域」ともいう）４４が形成される。
引き続き、Ｖ／Ｇを小さくしていくと、酸素の析出が起きにくくＣＯＰが検出されない結晶領域である酸素析出抑制領域（以下、「Ｐｉ領域」ともいう）４５が形成され、転位クラスターが検出される結晶領域である転位クラスター領域４６が形成される。
引き上げ速度に応じてこのような欠陥分布を示す単結晶シリコンインゴットから採取されるシリコンウェーハにおいて、ＣＯＰ発生領域４１および転位クラスター領域４６以外の結晶領域は、一般的には欠陥のない無欠陥領域と見なされる結晶領域であり、これらの結晶領域からなる単結晶シリコンインゴットから採取されるシリコンウェーハは、転位クラスターおよびＣＯＰを含まないシリコンウェーハとなる。そこで、本発明においては、ＣＯＰ発生領域４１および転位クラスター領域４６以外の結晶領域、すなわち、ＯＳＦ潜在核領域４２、Ｐｖ（１）領域４３、Ｐｖ（２）領域４４、および酸素析出抑制領域（Ｐｉ領域）４５の結晶領域のいずれか、あるいはそれらの組み合わせからなる単結晶シリコンインゴットから採取されるシリコンウェーハを、ｐ型単結晶シリコン基板１０およびｎ型単結晶シリコン基板２０として使用する。
ここで、本発明における「ＣＯＰを含まないシリコンウェーハ」とは、以下に説明する観察評価により、ＣＯＰが検出されないシリコンウェーハを意味するものとする。すなわち、まず、ＣＺ法により育成された単結晶シリコンインゴットから切り出し加工されたシリコンウェーハに対して、ＳＣ−１洗浄（すなわち、アンモニア水と過酸化水素水と超純水とを１：１：１５で混合した混合液による洗浄）を行い、洗浄後のシリコンウェーハ表面を、表面欠陥検査装置としてＫＬＡ−Ｔｅｎｃｏｒ社製：Ｓｕｒｆｓｃａｎ ＳＰ−２を用いて観察評価し、表面ピットと推定される輝点欠陥（ＬＰＤ：Light Point Defect）を特定する。その際、観察モードはＯｂｌｉｑｕｅモード（斜め入射モード）とし、表面ピットの推定は、Ｗｉｄｅ Ｎａｒｒｏｗチャンネルの検出サイズ比に基づいて行うものとする。こうして特定されたＬＰＤに対して、原子間力顕微鏡（ＡＦＭ：Atomic Force Microscope）を用いて、ＣＯＰか否かを評価する。この観察評価により、ＣＯＰが観察されないシリコンウェーハを「ＣＯＰを含まないシリコンウェーハ」とする。
一方、転位クラスターは、過剰な格子間シリコンの凝集体として形成されるサイズの大きな（１０μｍ程度）の欠陥（転位ループ）であり、セコエッチングなどのエッチング処理を施したり、Ｃｕデコレーションして顕在化させることにより、目視レベルで転位クラスターの有無を簡単に確認することができる。転位クラスターを含むシリコンウェーハを採用した場合には、ｐ型単結晶シリコン基板１０およびｎ型単結晶シリコン基板２０に転位クラスターを起点とする欠陥（積層欠陥など）が多量に発生してしまうため、欠陥を介してｐｎ接合間でリーク電流が発生し、デバイス特性に影響を及ぼす。
上記単結晶シリコンインゴットを育成する際に、酸素濃度が高すぎる場合には、酸素析出物に起因する欠陥が発生しやすく、ＯＳＦ潜在核領域４２を含む結晶領域のウェーハの場合、この欠陥のため活性化処理の際にダングリングボンドを形成することができない場合がある。これを抑制するためには、酸素濃度を低くすることが有効であり、具体的には、酸素濃度が６×１０１７ａｔｏｍｓ／ｃｍ３以下（ASTM F121-1979）とすることが好ましい。また、デバイスプロセスにおける熱処理の際のウェーハの熱応力耐性の観点からは、１×１０１６ａｔｏｍｓ／ｃｍ３以上とすることが好ましい。
また、ｐ型単結晶シリコン基板１０およびｎ型単結晶シリコン基板２０の面方位は同じであることが好ましい。具体的には、結晶方位＜１００＞や＜１１０＞が挙げられる。ｐ型単結晶シリコン基板１０とｎ型単結晶シリコン基板２０との面方位が異なる場合、真空常温接合法によりｐ型単結晶シリコン基板１０とｎ型単結晶シリコン基板２０とを貼り合わせることはできるものの、その後の熱処理の際にｐｎ接合シリコンウェーハを構成するｐ型単結晶シリコン基板１０とｎ型単結晶シリコン基板２０とが互いにずれることにより、ｐｎ接合シリコンウェーハの貼合せ面近傍に微小欠陥が生じてしまい、この微小欠陥を起因とするリーク電流が生じるためデバイス特性に影響するからである。
以上、第１〜第３の実施形態につき、本発明によるｐｎ接合シリコンウェーハの製造方法について説明したが、本発明によるｐｎ接合シリコンウェーハの製造方法はこれらに限定されるものではない。
（ｐｎ接合シリコンウェーハ）
次に、図１、及び図２を参照して、上記製造方法により得られるｐｎ接合シリコンウェーハ１００，２００について説明する。
次に、図１、及び図２を参照して、上記製造方法により得られるｐｎ接合シリコンウェーハ１００，２００について説明する。
（第１の実施形態）
図１を参照して、ｐｎ接合シリコンウェーハ１００は、ｐ型単結晶シリコン基板１０と、ｐ型単結晶シリコン基板１０と接するｎ型単結晶シリコン基板２０とを有する。そして、ｐ型単結晶シリコン基板１０とｎ型単結晶シリコン基板２０との界面における水素の濃度が、１．０×１０１８ａｔｏｍｓ／ｃｍ３以上１．０×１０２３ａｔｏｍｓ／ｃｍ３以下であることを特徴とする。
図１を参照して、ｐｎ接合シリコンウェーハ１００は、ｐ型単結晶シリコン基板１０と、ｐ型単結晶シリコン基板１０と接するｎ型単結晶シリコン基板２０とを有する。そして、ｐ型単結晶シリコン基板１０とｎ型単結晶シリコン基板２０との界面における水素の濃度が、１．０×１０１８ａｔｏｍｓ／ｃｍ３以上１．０×１０２３ａｔｏｍｓ／ｃｍ３以下であることを特徴とする。
本実施形態のｐｎ接合シリコンウェーハ１００によれば、縦型デバイスにおいてリーク電流を抑制することができる。この理由については、既述の説明を援用する。
（第２の実施形態）
図２を参照して、ｐｎ接合シリコンウェーハ２００は、ｐ型単結晶シリコン基板１０と、ｐ型単結晶シリコン基板１０に接し、かつ、ｎ型単結晶シリコン基板２０のドーパント濃度よりも高いドーパント濃度をもつ、厚さ５０μｍ以下のｎ型シリコンエピタキシャル層１２と、ｎ型シリコンエピタキシャル層１２に接するｎ型単結晶シリコン基板２０と、を有する。そして、ｎ型単結晶シリコン基板２０とｎ型シリコンエピタキシャル層１２との界面における水素の濃度が、１．０×１０１８ａｔｏｍｓ／ｃｍ３以上１．０×１０２３ａｔｏｍｓ／ｃｍ３以下であることを特徴とする。
図２を参照して、ｐｎ接合シリコンウェーハ２００は、ｐ型単結晶シリコン基板１０と、ｐ型単結晶シリコン基板１０に接し、かつ、ｎ型単結晶シリコン基板２０のドーパント濃度よりも高いドーパント濃度をもつ、厚さ５０μｍ以下のｎ型シリコンエピタキシャル層１２と、ｎ型シリコンエピタキシャル層１２に接するｎ型単結晶シリコン基板２０と、を有する。そして、ｎ型単結晶シリコン基板２０とｎ型シリコンエピタキシャル層１２との界面における水素の濃度が、１．０×１０１８ａｔｏｍｓ／ｃｍ３以上１．０×１０２３ａｔｏｍｓ／ｃｍ３以下であることを特徴とする。
本実施形態のｐｎ接合シリコンウェーハ２００によれば、縦型デバイスにおいてリーク電流を抑制することができ、さらに、ダイオードのスイッチング特性等のデバイス特性がより向上する。これらの理由については、既述の説明を援用する。
ｐ型単結晶シリコン基板１０およびｎ型単結晶シリコン基板２０は、転位クラスターおよびＣＯＰを含まないシリコンウェーハであることが好ましい。また、ｐ型単結晶シリコン基板１０およびｎ型単結晶シリコン基板２０の面方位は、同じであることが好ましい。これらの理由については、既述の説明を援用する。
以上、本発明によるｐｎ接合シリコンウェーハの第１及び第２の実施形態を説明したが、本発明はこれらの実施形態に限定されるものではない。
例えば、ｐｎ接合シリコンウェーハは、ｎ型単結晶シリコン基板と、ｎ型単結晶シリコン基板に接し、かつ、ｐ型単結晶シリコン基板のドーパント濃度よりも高いドーパント濃度をもつ、厚さ５０μｍ以下のｐ型シリコンエピタキシャル層と、ｐ型シリコンエピタキシャル層に接するｐ型単結晶シリコン基と、を有してもよい。この場合、ｐ型単結晶シリコン基板とｐ型シリコンエピタキシャル層との界面における水素の濃度が、１．０×１０１８ａｔｏｍｓ／ｃｍ３以上１．０×１０２３ａｔｏｍｓ／ｃｍ３以下であることを特徴とする。なお、本実施形態の作用効果については、第２の実施形態の説明を援用する。
（発明例）
図４中のＣＯＰ発生領域４１および転位クラスター領域４６を含まないようにＶ／Ｇの値を公知の方法で制御して、転位クラスターおよびＣＯＰを含まないシリコンウェーハを切り出し、ｐ型単結晶シリコン基板として、結晶方位＜１００＞、直径２００ｍｍ、ドーパントであるボロンの濃度が４．４×１０１４ａｔｏｍｓ／ｃｍ３、酸素濃度（ASTM F121-1979）が４．０×１０１７ａｔｏｍｓ／ｃｍ３である転位クラスターおよびＣＯＰを含まないシリコンウェーハを用意した。また、同様に転位クラスターおよびＣＯＰを含まないシリコンウェーハを切り出し、ｎ型単結晶シリコン基板として、結晶方位＜１００＞、直径２００ｍｍ、ドーパントであるリンの濃度が１．４×１０１４ａｔｏｍｓ／ｃｍ３、酸素濃度（ASTM F121-1979）が５．０×１０１７ａｔｏｍｓ／ｃｍ３である転位クラスターおよびＣＯＰを含まないシリコンウェーハを用意した。
図４中のＣＯＰ発生領域４１および転位クラスター領域４６を含まないようにＶ／Ｇの値を公知の方法で制御して、転位クラスターおよびＣＯＰを含まないシリコンウェーハを切り出し、ｐ型単結晶シリコン基板として、結晶方位＜１００＞、直径２００ｍｍ、ドーパントであるボロンの濃度が４．４×１０１４ａｔｏｍｓ／ｃｍ３、酸素濃度（ASTM F121-1979）が４．０×１０１７ａｔｏｍｓ／ｃｍ３である転位クラスターおよびＣＯＰを含まないシリコンウェーハを用意した。また、同様に転位クラスターおよびＣＯＰを含まないシリコンウェーハを切り出し、ｎ型単結晶シリコン基板として、結晶方位＜１００＞、直径２００ｍｍ、ドーパントであるリンの濃度が１．４×１０１４ａｔｏｍｓ／ｃｍ３、酸素濃度（ASTM F121-1979）が５．０×１０１７ａｔｏｍｓ／ｃｍ３である転位クラスターおよびＣＯＰを含まないシリコンウェーハを用意した。
次に、図１に示す方法に従って、発明例によるｐｎ接合シリコンウェーハを作製した。まず、２５℃、１×１０−５Ｐａ未満の真空チャンバー内に原料ガスである水素を流してプラズマを発生させ、ｐ型単結晶シリコン基板の片面とｎ型単結晶シリコン基板の片面に、加速電圧で８５ｅＶにて水素イオン（Ｈ＋）を照射した。ここで、水素イオンのドーズ量は、２×１０１６ａｔｏｍｓ／ｃｍ２とした。これにより上記両方の片面を活性化面とした。引き続き真空常温下で上記両方の活性化面を接触させることで、ｐ型単結晶シリコン基板とｎ型単結晶シリコン基板とを貼り合わせて、ｐｎ接合シリコンウェーハを得た。
続いて、ｐｎ接合シリコンウェーハを構成するｐ型単結晶シリコン基板およびｎ型単結晶シリコン基板を研削および研磨し、ｐ型単結晶シリコン基板の厚さが１００μｍであり、ｎ型単結晶シリコン基板の厚さが６２５μｍであり、厚さが７２５μｍのｐｎ接合シリコンウェーハを得た。なお、ｐｎ接合シリコンウェーハの貼合せ面における水素の濃度は、１×１０２１ａｔｏｍｓ／ｃｍ３であった。
（比較例）
原料ガスとしてＡｒを用いてプラズマを発生させ、ｐ型単結晶シリコン基板の片面とｎ型単結晶シリコン基板の片面に、加速電圧で６００ｅＶにてアルゴンイオン（Ａｒ＋）を照射する活性化処理を施した以外は、発明例と同様の方法で比較例によりｐｎ接合シリコンウェーハを作製した。
原料ガスとしてＡｒを用いてプラズマを発生させ、ｐ型単結晶シリコン基板の片面とｎ型単結晶シリコン基板の片面に、加速電圧で６００ｅＶにてアルゴンイオン（Ａｒ＋）を照射する活性化処理を施した以外は、発明例と同様の方法で比較例によりｐｎ接合シリコンウェーハを作製した。
（評価方法）
まず、発明例および比較例によるｐｎ接合シリコンウェーハに対して、デバイスプロセスに含まれる熱処理に相当する熱処理を施した。熱処理の条件は、窒素雰囲気中で、１１００℃、２時間とした。その後、発明例および比較例において、ｐｎ接合リーク測定及び断面ＴＥＭ観察を行った。また、比較例については、ＥＸＤ分析も行った。
まず、発明例および比較例によるｐｎ接合シリコンウェーハに対して、デバイスプロセスに含まれる熱処理に相当する熱処理を施した。熱処理の条件は、窒素雰囲気中で、１１００℃、２時間とした。その後、発明例および比較例において、ｐｎ接合リーク測定及び断面ＴＥＭ観察を行った。また、比較例については、ＥＸＤ分析も行った。
＜ｐｎ接合リーク測定＞
発明例および比較例において、ｐｎ接合シリコンウェーハの表面にｐｎ接合リーク測定用の電極を形成した。その後、ｐ型単結晶シリコン基板側の表面の電圧を０Ｖとして、ｎ型単結晶シリコン基板側の表面に５００Ｖの電圧を印加して、ｐｎ接合リーク測定を行った。なお、５００Ｖは、デバイス作動時にｐｎ接合シリコンウェーハにかかる電圧（逆バイアス）に相当する。測定結果を表１に示す。
発明例および比較例において、ｐｎ接合シリコンウェーハの表面にｐｎ接合リーク測定用の電極を形成した。その後、ｐ型単結晶シリコン基板側の表面の電圧を０Ｖとして、ｎ型単結晶シリコン基板側の表面に５００Ｖの電圧を印加して、ｐｎ接合リーク測定を行った。なお、５００Ｖは、デバイス作動時にｐｎ接合シリコンウェーハにかかる電圧（逆バイアス）に相当する。測定結果を表１に示す。
＜断面ＴＥＭ観察＞
次に、発明例および比較例において、ｐｎ接合方向に平行な断面における断面ＴＥＭ（Transmission Electron Microscope）観察を行った。観察結果を図５に示す。
次に、発明例および比較例において、ｐｎ接合方向に平行な断面における断面ＴＥＭ（Transmission Electron Microscope）観察を行った。観察結果を図５に示す。
＜ＥＸＤ分析＞
図５（ａ）に示すように、発明例では貼合せ面近傍に析出物は観察されなかったのに対し、図５（ｂ）に示すように、比較例では貼合せ面近傍にドット状の析出物が存在していた。そこで、比較例については、エネルギー分散型Ｘ線分析（ＥＸＤ：Energy dispersive X-ray spectrometry）を用いて、この析出物の元素分析を行った。図６に示すように、貼合せ面近傍にてＡｒが検出された。なお、図６において、色が薄くなっている部分がＡｒを示す。
図５（ａ）に示すように、発明例では貼合せ面近傍に析出物は観察されなかったのに対し、図５（ｂ）に示すように、比較例では貼合せ面近傍にドット状の析出物が存在していた。そこで、比較例については、エネルギー分散型Ｘ線分析（ＥＸＤ：Energy dispersive X-ray spectrometry）を用いて、この析出物の元素分析を行った。図６に示すように、貼合せ面近傍にてＡｒが検出された。なお、図６において、色が薄くなっている部分がＡｒを示す。
（評価結果の説明）
まず、比較例では、図５，６に示すように、貼合せ面近傍にＡｒの析出物が存在していた。そのため、表１に示すように、縦型デバイスにおいてリーク電流を抑制することができなかった。一方、発明例では、図５に示すように、貼合せ面近傍に水素の析出物が存在しなかった。このとき、表１に示すように、リーク電流が顕著に抑制された。
まず、比較例では、図５，６に示すように、貼合せ面近傍にＡｒの析出物が存在していた。そのため、表１に示すように、縦型デバイスにおいてリーク電流を抑制することができなかった。一方、発明例では、図５に示すように、貼合せ面近傍に水素の析出物が存在しなかった。このとき、表１に示すように、リーク電流が顕著に抑制された。
本発明によれば、縦型デバイスにおいてリーク電流を抑制することができるｐｎ接合シリコンウェーハを製造することができる。
１００，２００ ｐｎ接合シリコンウェーハ
１０ ｐ型単結晶シリコン基板
１０Ａ 活性化面
１２ ｎ型シリコンエピタキシャル層
１２Ａ 活性化面
２０ ｎ型単結晶シリコン基板
２０Ａ 活性化面
３０ 真空常温接合装置
３１ プラズマチャンバー
３２ ガス導入口
３３ 真空ポンプ
３４ パルス電圧印加装置
３５Ａ，３５Ｂ ウェーハ固定台
４１ ＣＯＰ発生領域
４２ ＯＳＦ潜在核領域
４３ 酸素析出促進領域（Ｐｖ（１）領域）
４４ 酸素析出促進領域（Ｐｖ（２）領域）
４５ 酸素析出抑制領域（Ｐｉ領域）
４６ 転位クラスター領域
１０ ｐ型単結晶シリコン基板
１０Ａ 活性化面
１２ ｎ型シリコンエピタキシャル層
１２Ａ 活性化面
２０ ｎ型単結晶シリコン基板
２０Ａ 活性化面
３０ 真空常温接合装置
３１ プラズマチャンバー
３２ ガス導入口
３３ 真空ポンプ
３４ パルス電圧印加装置
３５Ａ，３５Ｂ ウェーハ固定台
４１ ＣＯＰ発生領域
４２ ＯＳＦ潜在核領域
４３ 酸素析出促進領域（Ｐｖ（１）領域）
４４ 酸素析出促進領域（Ｐｖ（２）領域）
４５ 酸素析出抑制領域（Ｐｉ領域）
４６ 転位クラスター領域
Claims (14)
- ｐ型単結晶シリコン基板の片面と、ｎ型単結晶シリコン基板の片面に、真空常温下で水素イオンを照射する活性化処理を施して、前記両方の片面を活性化面とした後に、引き続き真空常温下で前記両方の活性化面を接触させることで、前記両方の活性化面を貼合せ面として前記ｐ型単結晶シリコン基板と前記ｎ型単結晶シリコン基板とを一体化させて、ｐｎ接合シリコンウェーハを得る工程を有することを特徴とするｐｎ接合シリコンウェーハの製造方法。
- 前記活性化処理に先立ち、前記ｐ型単結晶シリコン基板の片面に、前記ｎ型単結晶シリコン基板のドーパント濃度よりも高いドーパント濃度をもつ、厚さ５０μｍ以下のｎ型シリコンエピタキシャル層を形成する工程を有し、
前記活性化処理では、前記ｐ型単結晶シリコン基板の片面に代えて、前記ｎ型シリコンエピタキシャル層の表面に、真空常温下で水素イオンを照射して、該表面を活性化面とする、請求項１に記載のｐｎ接合シリコンウェーハの製造方法。 - 前記活性化処理に先立ち、前記ｎ型単結晶シリコン基板の片面に、前記ｐ型単結晶シリコン基板のドーパント濃度よりも高いドーパント濃度をもつ、厚さ５０μｍ以下のｐ型シリコンエピタキシャル層を形成する工程を有し、
前記活性化処理では、前記ｎ型単結晶シリコン基板の片面に代えて、前記ｐ型シリコンエピタキシャル層の表面に、真空常温下で水素イオンを照射して、該表面を活性化面とする、請求項１に記載のｐｎ接合シリコンウェーハの製造方法。 - 前記水素イオンのドーズ量が、１×１０１５ａｔｏｍｓ／ｃｍ２以上５×１０１７ａｔｏｍｓ／ｃｍ２以下である、請求項１〜３のいずれか一項に記載のｐｎ接合シリコンウェーハの製造方法。
- 前記ｐｎ接合シリコンウェーハを得た後であって、デバイスプロセスの前に、前記ｐｎ接合シリコンウェーハに熱処理を施さない、請求項１〜４のいずれか一項に記載のｐｎ接合シリコンウェーハの製造方法。
- 前記貼合せ面における水素の濃度が、１．０×１０１８ａｔｏｍｓ／ｃｍ３以上１．０×１０２３ａｔｏｍｓ／ｃｍ３以下である、請求項１〜５のいずれか一項に記載のｐｎ接合シリコンウェーハの製造方法。
- 前記ｐ型単結晶シリコン基板および前記ｎ型単結晶シリコン基板が転位クラスターおよびＣＯＰを含まないシリコンウェーハである、請求項１〜６のいずれか一項に記載のｐｎ接合シリコンウェーハの製造方法。
- 前記ｐ型単結晶シリコン基板および前記ｎ型単結晶シリコン基板の面方位が同じである、請求項１〜７のいずれか一項に記載のｐｎ接合シリコンウェーハの製造方法。
- 前記ｐｎ接合シリコンウェーハを得た後であって、前記デバイスプロセスの前に、前記ｐｎ接合シリコンウェーハを構成する前記ｐ型単結晶シリコン基板および前記ｎ型単結晶シリコン基板の少なくとも一方を研削および研磨する工程をさらに有する、請求項１〜８のいずれか一項に記載のｐｎ接合シリコンウェーハの製造方法。
- ｐ型単結晶シリコン基板と、
前記ｐ型単結晶シリコン基板と接するｎ型単結晶シリコン基板と、
を有するｐｎ接合シリコンウェーハであって、
前記ｐ型単結晶シリコン基板と前記ｎ型単結晶シリコン基板との界面における水素の濃度が、１．０×１０１８ａｔｏｍｓ／ｃｍ３以上１．０×１０２３ａｔｏｍｓ／ｃｍ３以下であることを特徴とするｐｎ接合シリコンウェーハ。 - 前記ｐ型単結晶シリコン基板と前記ｎ型単結晶シリコン基板との間に、前記ｎ型単結晶シリコン基板のドーパント濃度よりも高いドーパント濃度をもつ、厚さ５０μｍ以下のｎ型シリコンエピタキシャル層をさらに有し、
前記ｐ型単結晶シリコン基板と前記ｎ型単結晶シリコン基板との前記界面に代えて、前記ｎ型単結晶シリコン基板と前記ｎ型シリコンエピタキシャル層との界面における水素の濃度が、１．０×１０１８ａｔｏｍｓ／ｃｍ３以上１．０×１０２３ａｔｏｍｓ／ｃｍ３以下である、請求項１０に記載のｐｎ接合シリコンウェーハ。 - 前記ｐ型単結晶シリコン基板と前記ｎ型単結晶シリコン基板との間に、前記ｐ型単結晶シリコン基板のドーパント濃度よりも高いドーパント濃度をもつ、厚さ５０μｍ以下のｐ型シリコンエピタキシャル層をさらに有し、
前記ｐ型単結晶シリコン基板と前記ｎ型単結晶シリコン基板との前記界面に代えて、前記ｐ型単結晶シリコン基板と前記ｐ型シリコンエピタキシャル層との界面における水素の濃度が、１．０×１０１８ａｔｏｍｓ／ｃｍ３以上１．０×１０２３ａｔｏｍｓ／ｃｍ３以下である、請求項１０に記載のｐｎ接合シリコンウェーハ。 - 前記ｐ型単結晶シリコン基板および前記ｎ型単結晶シリコン基板が転位クラスターおよびＣＯＰを含まないシリコンウェーハである、請求項１０〜１２のいずれか一項に記載のｐｎ接合シリコンウェーハ。
- 前記ｐ型単結晶シリコン基板および前記ｎ型単結晶シリコン基板の面方位が同じである、請求項１０〜１３のいずれか一項に記載のｐｎ接合シリコンウェーハ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016248388A JP6665771B2 (ja) | 2016-12-21 | 2016-12-21 | ｐｎ接合シリコンウェーハの製造方法およびｐｎ接合シリコンウェーハ |
| FR1761972A FR3060842B1 (fr) | 2016-12-21 | 2017-12-12 | Methode de fabrication d'une tranche de silicium a jonction p-n et tranche de silicium a jonction p-n |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016248388A JP6665771B2 (ja) | 2016-12-21 | 2016-12-21 | ｐｎ接合シリコンウェーハの製造方法およびｐｎ接合シリコンウェーハ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018101746A true JP2018101746A (ja) | 2018-06-28 |
| JP6665771B2 JP6665771B2 (ja) | 2020-03-13 |
Family
ID=62510519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016248388A Active JP6665771B2 (ja) | 2016-12-21 | 2016-12-21 | ｐｎ接合シリコンウェーハの製造方法およびｐｎ接合シリコンウェーハ |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP6665771B2 (ja) |
| FR (1) | FR3060842B1 (ja) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62283655A (ja) * | 1986-06-02 | 1987-12-09 | Nippon Telegr & Teleph Corp <Ntt> | 半導体多層基板の製造方法 |
| JPH06177390A (ja) * | 1992-12-07 | 1994-06-24 | Fuji Electric Co Ltd | 絶縁ゲート型バイポーラトランジスタの製造方法 |
| JPH06302486A (ja) * | 1993-02-16 | 1994-10-28 | Nippondenso Co Ltd | ２つの材料の直接接合方法及び材料直接接合装置 |
| JPH1092702A (ja) * | 1996-09-18 | 1998-04-10 | Agency Of Ind Science & Technol | シリコンウェハーの常温接合法 |
| JPH10189405A (ja) * | 1996-12-26 | 1998-07-21 | Sony Corp | 直接接合シリコン基板の作製方法 |
| JP2007045662A (ja) * | 2005-08-10 | 2007-02-22 | Sumco Corp | 半導体シリコンウェーハおよびその製造方法 |
| JP2009105315A (ja) * | 2007-10-25 | 2009-05-14 | Shin Etsu Chem Co Ltd | 半導体基板の製造方法 |
-
2016
- 2016-12-21 JP JP2016248388A patent/JP6665771B2/ja active Active
-
2017
- 2017-12-12 FR FR1761972A patent/FR3060842B1/fr active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62283655A (ja) * | 1986-06-02 | 1987-12-09 | Nippon Telegr & Teleph Corp <Ntt> | 半導体多層基板の製造方法 |
| JPH06177390A (ja) * | 1992-12-07 | 1994-06-24 | Fuji Electric Co Ltd | 絶縁ゲート型バイポーラトランジスタの製造方法 |
| JPH06302486A (ja) * | 1993-02-16 | 1994-10-28 | Nippondenso Co Ltd | ２つの材料の直接接合方法及び材料直接接合装置 |
| JPH1092702A (ja) * | 1996-09-18 | 1998-04-10 | Agency Of Ind Science & Technol | シリコンウェハーの常温接合法 |
| JPH10189405A (ja) * | 1996-12-26 | 1998-07-21 | Sony Corp | 直接接合シリコン基板の作製方法 |
| JP2007045662A (ja) * | 2005-08-10 | 2007-02-22 | Sumco Corp | 半導体シリコンウェーハおよびその製造方法 |
| JP2009105315A (ja) * | 2007-10-25 | 2009-05-14 | Shin Etsu Chem Co Ltd | 半導体基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| FR3060842B1 (fr) | 2022-02-18 |
| JP6665771B2 (ja) | 2020-03-13 |
| FR3060842A1 (fr) | 2018-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6278591B2 (ja) | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 | |
| WO2015034075A1 (ja) | シリコンウェーハおよびその製造方法 | |
| TWI521567B (zh) | 磊晶矽晶圓的製造方法、磊晶矽晶圓及固體攝影元件的製造方法 | |
| JP6448419B2 (ja) | 炭化珪素単結晶エピタキシャルウェハの製造方法 | |
| US20070175385A1 (en) | Silicon wafer and method for producing same | |
| KR100887384B1 (ko) | 고주파 다이오드 및 그 제조방법 | |
| TW201426820A (zh) | 磊晶矽晶圓的製造方法、磊晶矽晶圓及固體攝影元件的製造方法 | |
| JP6107068B2 (ja) | エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法 | |
| JP6442818B2 (ja) | シリコンウェーハおよびその製造方法 | |
| JP6614066B2 (ja) | シリコン接合ウェーハの製造方法 | |
| JP6597493B2 (ja) | ｐｎ接合シリコンウェーハの製造方法 | |
| JP6913729B2 (ja) | ｐｎ接合シリコンウェーハ | |
| JP6427894B2 (ja) | エピタキシャルウェーハの製造方法 | |
| JP6673183B2 (ja) | ｐｎ接合シリコンウェーハの製造方法 | |
| JP6665771B2 (ja) | ｐｎ接合シリコンウェーハの製造方法およびｐｎ接合シリコンウェーハ | |
| TWI643250B (zh) | Method for manufacturing epitaxial wafer and epitaxial wafer | |
| JP6791321B2 (ja) | シリコン接合ウェーハ | |
| JP6604294B2 (ja) | シリコン接合ウェーハの製造方法 | |
| JP6500378B2 (ja) | 貼合せＳｉＣウェーハの製造方法及び貼合せＳｉＣウェーハ | |
| JP6763347B2 (ja) | 窒化物半導体基板の製造方法および窒化物半導体基板 | |
| JP2018064057A (ja) | シリコン接合ウェーハの製造方法およびシリコン接合ウェーハ | |
| JP6488607B2 (ja) | 単結晶ＳｉＣウェーハの製造方法 | |
| CN107180756B (zh) | pn接合硅晶片的制造方法 | |
| JP2019110225A (ja) | 貼合せウェーハの製造方法および貼合せウェーハ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181221 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190917 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190924 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191108 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191126 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191224 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200121 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200203 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6665771 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |