WO2015034075A1 - シリコンウェーハおよびその製造方法 - Google Patents

シリコンウェーハおよびその製造方法 Download PDF

Info

Publication number
WO2015034075A1
WO2015034075A1 PCT/JP2014/073596 JP2014073596W WO2015034075A1 WO 2015034075 A1 WO2015034075 A1 WO 2015034075A1 JP 2014073596 W JP2014073596 W JP 2014073596W WO 2015034075 A1 WO2015034075 A1 WO 2015034075A1
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
silicon wafer
epitaxial
gettering
hydrogen
Prior art date
Application number
PCT/JP2014/073596
Other languages
English (en)
French (fr)
Inventor
祥泰 古賀
Original Assignee
株式会社Sumco
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社Sumco filed Critical 株式会社Sumco
Priority to CN202010073976.7A priority Critical patent/CN111508819B/zh
Priority to CN201480046679.6A priority patent/CN105659367A/zh
Publication of WO2015034075A1 publication Critical patent/WO2015034075A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06—Joining of crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3223—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering using cavities formed by hydrogen or noble gas ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26566—Bombardment with radiation with high-energy radiation producing ion implantation of a cluster, e.g. using a gas cluster ion beam

Definitions

  • the present invention relates to a silicon wafer and a manufacturing method thereof.
  • the present invention also relates to an epitaxial wafer using this silicon wafer and a method for manufacturing the same.
  • the present invention also relates to a bonded wafer using this silicon wafer and a method for manufacturing the same.
  • Metal contamination is a factor that degrades the characteristics of semiconductor devices.
  • Metal contamination in a semiconductor wafer mainly occurs in a semiconductor wafer manufacturing process and a device manufacturing process.
  • an epitaxial wafer as a semiconductor wafer can be obtained by forming an epitaxial layer on a silicon wafer.
  • the epitaxial layer is a single crystal layer continuous with a single crystal of a silicon wafer serving as a substrate, and a layer having an impurity concentration different from that of the substrate can be formed.
  • epitaxial wafers are used in a wide range of applications such as memory elements, logic elements, and imaging elements.
  • metal contamination in the manufacturing process of the epitaxial wafer it is conceivable that it is caused by heavy metal particles from the constituent materials of the epitaxial growth furnace.
  • chlorine gas is used as the furnace gas during epitaxial growth, metal contamination may occur due to heavy metal particles generated by metal corrosion of the piping material.
  • heavy metals such as copper and nickel are mixed in a wafer, device characteristics such as a pause time failure, a retention failure, a junction leak failure, and an oxide film dielectric breakdown are significantly adversely affected.
  • SOI wafers having an SOI (Silicon on Insulator) structure are attracting attention as semiconductor wafers.
  • This SOI wafer has a structure in which an insulating film such as silicon oxide (SiO 2 ) and a single crystal silicon layer used as a device active layer are sequentially formed on a support substrate.
  • an insulating film such as silicon oxide (SiO 2 )
  • SiO 2 silicon oxide
  • a single crystal silicon layer used as a device active layer are sequentially formed on a support substrate.
  • the parasitic capacitance generated between the element and the substrate is reduced, so that the SOI wafer has a higher device speed, higher breakdown voltage, lower power consumption, etc. Can be realized.
  • This SOI wafer is obtained by, for example, a bonding method.
  • an insulating film such as an oxide film (SiO 2 ) is formed on at least one of the support substrate wafer and the active layer wafer, and then these wafers are bonded together via the insulating film.
  • This is a method for manufacturing an SOI wafer by performing heat treatment at a high temperature of about 1200 ° C. (hereinafter, an SOI wafer manufactured by a bonding method is referred to as a “bonded wafer”).
  • the bonded wafer thus obtained has advantages such as the viewpoint of electrical characteristics and the ability to form a homogeneous silicon layer, while metal contamination becomes a factor that deteriorates the characteristics of semiconductor devices.
  • Metal contamination in the manufacturing process of bonded wafers includes heavy metal particles from heat treatment equipment components in the heat treatment after bonding, and metal contamination during grinding and polishing to reduce the thickness of bonded wafers. Can be considered.
  • gettering sinks for capturing metal are formed on silicon wafers, epitaxial wafers, and bonded wafers to avoid metal contamination on the device formation surface.
  • an oxygen precipitate which is also commonly referred to as a silicon oxide precipitate and also called BMD: Bulk Micro Defect
  • dislocation is formed inside a semiconductor wafer.
  • the ring (IG) method is known.
  • An extrinsic gettering (EG) method in which a gettering sink is formed on the back surface of a semiconductor wafer is also common.
  • Patent Document 1 describes a manufacturing method in which carbon ions are implanted from one surface of a silicon wafer to form a carbon ion implanted region, and then a silicon epitaxial layer is formed on the surface to form a silicon epitaxial wafer.
  • the carbon ion implantation region functions as a gettering site, and the dose is preferably 5 ⁇ 10 13 to 5 ⁇ 10 15 atoms / cm 2 .
  • the dose amount of carbon ions is set to 5.0 ⁇ 10 14 atoms / cm 2 or more.
  • the later silicon wafer was confirmed to have sufficient gettering capability.
  • the surface of the silicon wafer on which ions are implanted is referred to as the “front surface” of the silicon wafer, and the opposite surface is referred to as the “back surface” of the silicon wafer.
  • this silicon wafer was used to form an epitaxial layer on the front surface of the silicon wafer and an epitaxial wafer was produced, this epitaxial wafer maintained sufficient gettering capability. Moreover, when this silicon wafer is used as an active layer wafer, and this active layer wafer and a support substrate wafer having an insulating film are bonded together via an insulating film, a bonded wafer is produced. It was confirmed that sufficient gettering ability was maintained. In the bonded wafer, the front surface on the side where carbon ions are implanted is located on the insulating film side.
  • the present invention is a silicon wafer having a gettering ability, and when producing an epitaxial wafer or a bonded wafer using this silicon wafer, the silicon that does not cause resistance fluctuation while maintaining the gettering ability.
  • An object is to provide a method of manufacturing a wafer.
  • the present inventor has earnestly devised a method for obtaining a silicon wafer that does not cause resistance fluctuation in an epitaxial wafer and a bonded wafer while maintaining gettering capability even when high concentration ion implantation is performed on the silicon wafer. investigated.
  • hydrogen ions having a small atomic radius instead of the conventional implantation of carbon ions having a large atomic radius, hydrogen ions having a small atomic radius have not been noticed as an implantation element for providing gettering ability so far.
  • the present inventors have found that even if ion implantation is performed at a high concentration, oxygen is not captured in the hydrogen implantation region serving as a gettering site, so that an oxygen donor is not generated. In addition, it has been found that even with hydrogen ion implantation, a sufficient gettering capability can be imparted to a silicon wafer. Further, when hydrogen ions are implanted into a silicon wafer, and an epitaxial layer is formed on the silicon wafer to produce an epitaxial wafer, an epitaxial wafer can be obtained in which resistance variation does not occur while maintaining gettering capability. Found.
  • the present inventor has found that even when a bonded wafer using the silicon wafer as an active layer wafer is manufactured, a bonded wafer in which resistance variation does not occur while maintaining the gettering ability is obtained. That is, the gist configuration of the present invention is as follows.
  • hydrogen ions are implanted from the front surface of the silicon wafer at a dose of 1.0 ⁇ 10 13 to 3.0 ⁇ 10 16 atoms / cm 2.
  • a gettering layer formed by solid solution is formed.
  • the hydrogen concentration profile peak in the depth direction of the silicon wafer is located within a range of less than 1.0 ⁇ m from the front surface. It is preferable to implant ions.
  • the epitaxial wafer manufacturing method according to the present invention is characterized in that an epitaxial layer is formed on the front surface of the silicon wafer obtained by the above method.
  • the method for producing a bonded wafer according to the present invention is characterized in that the front surface of the silicon wafer obtained by the above method is bonded to a support substrate wafer via an insulating film.
  • the insulating film on the support substrate wafer prior to the bonding.
  • the silicon wafer according to the present invention is a silicon wafer having a gettering layer formed on the front surface side of the silicon wafer, in which hydrogen is dissolved in the silicon wafer,
  • the peak concentration of the hydrogen concentration profile in the depth direction of the silicon wafer is 1.0 ⁇ 10 18 to 1.0 ⁇ 10 21 atoms / cm 3 .
  • the peak of the hydrogen concentration profile is located within a range where the depth from the front surface of the silicon wafer is 1.0 ⁇ m or less.
  • the epitaxial wafer according to the present invention is an epitaxial wafer formed by forming an epitaxial layer on the front surface of the silicon wafer, After the formation of the epitaxial layer, the peak concentration of the hydrogen concentration profile is 7.0 ⁇ 10 17 atoms / cm 3 or less, and the gettering layer has crystal defects that trap metal impurities.
  • the bonded wafer according to the present invention is a bonded wafer obtained by bonding the front surface of the silicon wafer to a support substrate wafer via an insulating film, After the bonding, the peak concentration of the hydrogen concentration profile is 7.0 ⁇ 10 17 atoms / cm 3 or less, and the gettering layer has crystal defects that capture metal impurities.
  • the silicon wafer since hydrogen ions are implanted into a silicon wafer, the silicon wafer has a gettering ability. Even if an epitaxial wafer or a bonded wafer is produced using this silicon wafer, the gettering ability is maintained. However, a silicon wafer that does not cause resistance fluctuation can be manufactured.
  • FIG. 1C is a schematic cross-sectional view of a silicon wafer 100 obtained as a result of this manufacturing method.
  • a silicon wafer 10 is prepared.
  • a single crystal silicon wafer made of a silicon single crystal is used.
  • the single crystal silicon wafer one obtained by slicing a single crystal silicon ingot grown by the Czochralski method (CZ method) or the floating zone melting method (FZ method) with a wire saw or the like can be used.
  • CZ method Czochralski method
  • FZ method floating zone melting method
  • an arbitrary impurity dopant element may be added to be n-type or p-type.
  • hydrogen ions 20 are implanted from the front surface 10A of the silicon wafer 10 at a dose of 1.0 ⁇ 10 13 to 3.0 ⁇ 10 16 atoms / cm 2. .
  • a gettering layer 11 in which the hydrogen ions 20 are dissolved is formed on the silicon wafer 10, and the gettering layer is formed. 11 can be produced.
  • the peak concentration of the hydrogen concentration profile in the thickness direction of the silicon wafer 100 is set to 1.0 ⁇ 10 18 to 1.0 ⁇ 10 21 atoms / cm. 3 can be used.
  • the reason why the dose of the hydrogen ions 20 is 1.0 ⁇ 10 13 to 3.0 ⁇ 10 16 atoms / cm 2 is as follows. That is, if the dose amount is 1.0 ⁇ 10 13 atoms / cm 2 or more, the silicon wafer 100 has sufficient gettering capability. On the other hand, if the dose amount is 3.0 ⁇ 10 16 atoms / cm 2 or less, disorder of the crystallinity of the front surface 10A of the silicon wafer can be suppressed. It is also possible to prevent the warpage amount of the silicon wafer 100 from becoming excessive.
  • the dose amount of hydrogen ions is 3.0 ⁇ 10 16 atoms / cm 2 or less, an epitaxial wafer and a bonded wafer described later can be manufactured using this silicon wafer 100.
  • the dose exceeds 5.0 ⁇ 10 16 atoms / cm 2, for example, a microbubble layer (embrittlement region) is formed in the silicon wafer, and the subsequent epitaxial layer manufacturing process or bonded wafer manufacturing Due to the heat treatment performed in the process, the surface layer portion of the silicon wafer is peeled off with the microbubble layer as a cleavage plane, and the product itself of the epitaxial wafer or the bonded wafer cannot be manufactured.
  • the dose is preferably set to 5.0 ⁇ 10 14 to 3.0 ⁇ 10 16 atoms / cm 2, and is preferably 5.0 ⁇ 10 15 to 3.0 ⁇ 10. More preferably, it is 16 atoms / cm 2 .
  • the silicon wafer 100 obtained in this way has the gettering layer 11 in the surface layer portion on the front surface 10A side, it can have gettering capability.
  • the silicon wafer 100 is suitable as a silicon wafer for an underlying substrate in an epitaxial wafer.
  • the silicon wafer 100 is also suitable as an active layer wafer in a bonded wafer. The epitaxial wafer and bonded wafer produced using this silicon wafer 100 do not cause resistance fluctuations while maintaining the gettering capability.
  • the hydrogen ions 20 can be implanted into the silicon wafer 10 by a monomer ion implantation method using a conventionally known ion implantation apparatus.
  • the ion implantation is performed with the acceleration voltage of hydrogen ions being about 10 to 300 keV / atom, the depth position from the front surface 10A of the gettering layer 11 is determined depending on the acceleration voltage of hydrogen ions.
  • “monomer ion” refers to an ion in which a single atom or molecule is ionized, unlike the following “cluster ion”.
  • the “cluster ion” means an ionized product that gives a positive or negative charge to a cluster in which a plurality of atoms or molecules are gathered to form a lump.
  • a cluster is a massive group in which a plurality (usually about 2 to 2000) of atoms or molecules are bonded to each other.
  • the depth position of the gettering layer 11 from the front surface 10A can be appropriately determined as a depth position capable of preventing heavy metal contamination on the device formation surface.
  • the peak position of the hydrogen concentration profile in the depth direction of the silicon wafer 100 is used as an index of the depth position from the front surface 10A of the gettering layer 11.
  • the acceleration voltage of the ion hydrogen ions 20 is appropriately set within the above range so that the peak of the hydrogen concentration profile is located within the range where the depth from the front surface 10A of the silicon wafer 100 is, for example, 3 ⁇ m or less. That's fine.
  • the hydrogen ions 20 it is more preferable to implant the hydrogen ions 20 so that the peak of the hydrogen concentration profile is located within a range where the depth from the front surface 10A of the silicon wafer 10 is less than 1.0 ⁇ m. This is because when the front surface 10A side is a device formation region, the ability to getter metal impurities is enhanced by forming the gettering layer 11 at a position closer to the front surface 10A. If the depth from the front surface 10A is in the range of less than 0.5 ⁇ m, the above effect can be obtained more, and if the depth is in the range of less than 0.3 ⁇ m, the above effect can be further obtained.
  • the gettering layer 11 is formed so that the hydrogen is backed when a hydrogen ion concentration profile in the depth direction of the silicon wafer is measured by secondary ion mass spectrometry (SIMS: Secondary Ion Mass Spectrometry). It is specified as a range that is detected more than the ground.
  • SIMS Secondary Ion Mass Spectrometry
  • Hydrogen ion implantation may be performed by a cluster ion implantation method.
  • the cluster ion is a massive group in which a plurality of atoms or molecules are bonded to each other.
  • the gettering layer 11 can be formed on the side closer to the front surface 10A in the surface layer portion on the front surface 10A side of the silicon wafer 10 as compared with the monomer ion implantation. Further, hydrogen can be injected more locally and at a high concentration.
  • the acceleration voltage is about 0.1 to 100 KeV / Cluster, and the depth from the front surface 10A of the silicon wafer 10
  • the hydrogen ions 20 can be implanted so that the peak of the concentration profile in the depth direction of hydrogen in the gettering layer 11 is located within the range of 1.0 ⁇ m or less. Furthermore, since the cluster ions are irradiated with low energy, disorder of the crystallinity of the front surface 10A of the silicon wafer 100 can be suppressed.
  • cluster ions can be generated by a known method as described in, for example, the following document.
  • a method for generating a gas cluster beam (1) JP-A-9-41138, (2) JP-A-4-354865, and as an ion beam generation method, (1) charged particle beam engineering: Junzo Ishikawa: ISBN978 -4-339-00734-3: Corona, (2) Electron / ion beam engineering: The Institute of Electrical Engineers of Japan: ISBN4-88686-217-9: Ohm, (3) Cluster ion beam foundation and application: ISBN4-526-05765 -7: Nikkan Kogyo Shimbun.
  • a Nielsen ion source or a Kaufman ion source is used to generate positively charged cluster ions
  • a large current negative ion source using a volume generation method is used to generate negatively charged cluster ions. It is done.
  • hydrogen ions 20 may be implanted by a plasma ion implantation method.
  • the plasma ion implantation method can be performed using, for example, a plasma ion implantation apparatus 50 shown in FIG.
  • the plasma ion implantation apparatus 50 includes, for example, a plasma chamber 51, a gas introduction port 52, a vacuum pump 53, a pulse voltage applying unit 54, and a wafer fixing table 55.
  • the plasma ion implantation apparatus 50 can generate a plasma of a gas containing hydrogen, and can inject hydrogen ions contained in the generated plasma into the silicon wafer 10 installed on the wafer fixing base 55.
  • the generation of the plasma of the gas containing hydrogen can be specifically performed as follows. First, the inside of the plasma chamber 51 is depressurized by the vacuum pump 53 to make a vacuum, then hydrogen gas is introduced into the chamber 51 from the gas inlet 52, and the wafer fixing table 55 (silicon wafer 10) by the pulse voltage applying means 54. By applying a negative voltage in a pulsed manner, a plasma containing hydrogen can be generated.
  • the frequency of the pulse voltage may be appropriately determined such that the frequency is about 10 Hz to 10 kHz, and the pulse width of the pulse voltage is about 1 ⁇ sec to 1000 ⁇ sec.
  • the degree of vacuum in the plasma chamber 51 after gas introduction may be 1.0 ⁇ 10 ⁇ 1 Pa or less in order to maintain the plasma state.
  • the hydrogen ions thus generated become a mixture of monomer ions and cluster ions.
  • the depth position of the gettering layer 11 is more in front than the ion implantation by the monomer ion implantation method and the cluster ion implantation method described above. It can be on the 10A side.
  • the depth position of the gettering layer 11 may be appropriately determined in the range of about 20V to 20 kV depending on the magnitude of the applied pulse voltage.
  • the hydrogen ions 20 may be implanted so that the peak of the hydrogen concentration profile is located within a range where the depth from the front surface 10A of the silicon wafer 10 is less than 0.1 ⁇ m.
  • the position where the maximum hydrogen concentration appears may be the outermost surface on the front surface 10A side of the silicon wafer 10 depending on the pulse voltage.
  • the outermost surface of the silicon wafer 10 is defined as the peak position of the hydrogen concentration.
  • the gettering layer 11 is a range in which more hydrogen is detected than the background as described above.
  • the manufacturing method of the epitaxial wafer 200 is characterized in that the epitaxial layer 12 is formed on the front surface 10A of the silicon wafer 100 obtained by the first embodiment.
  • a silicon wafer 100 is manufactured by the method described in the first embodiment.
  • This silicon wafer 100 has the gettering layer 11 described above.
  • the epitaxial layer 12 formed on the front surface 10A of the silicon wafer 100 includes a silicon epitaxial layer, and can be formed under general conditions.
  • a source gas such as dichlorosilane or trichlorosilane is introduced into the chamber using hydrogen as a carrier gas, and the growth temperature varies depending on the source gas used, but silicon is formed by a CVD method at a temperature range of about 1000 to 1200 ° C. It can be epitaxially grown on the wafer 100.
  • the thickness of the epitaxial layer 12 can be about 1 to 15 ⁇ m, and more preferably about 4 to 8 ⁇ m.
  • the epitaxial wafer when an epitaxial layer is formed on a silicon wafer in which a gettering layer is formed by carbon ion implantation at a high concentration dose of 5.0 ⁇ 10 14 atoms / cm 3 or more, for example, Although the epitaxial wafer has a gettering capability, the above-described resistance fluctuation occurs (for example, see FIG. 11B described later).
  • the epitaxial wafer 200 in which the epitaxial layer 12 is formed on the silicon wafer 100 having the gettering layer 11 formed by hydrogen ion implantation according to the second embodiment of the present invention has the gettering capability of the silicon wafer 100.
  • the present inventor has found that resistance variation does not occur while maintaining (see, for example, FIG. 11A described later).
  • the present inventor explains why the resistance variation does not occur in the epitaxial wafer 200 when the epitaxial wafer 200 is manufactured by forming the epitaxial layer 12 on the silicon wafer 100 having the gettering layer 11 formed by solid solution of hydrogen ions.
  • the hydrogen concentration profile 7.0 ⁇ 10 17 atoms / cm 3 is defined as the hydrogen detection limit by SIMS.
  • the hydrogen concentration was measured on the epitaxial wafer 200 by SIMS, and the following was found. That is, there was no range in which more hydrogen was detected than the background in the region of the gettering layer 11 in the silicon wafer 100.
  • this epitaxial wafer 200 was confirmed to have gettering capability (details will be described later in Example 2). As a result of further studies by the present inventors, the following was found when this epitaxial wafer was analyzed by the DLTS method.
  • the crystal defects estimated as defects (VO) due to vacancies and oxygen are generated in the gettering layer 12 of the epitaxial wafer 200.
  • VO crystal defects estimated as defects
  • FIG. 8 which will be described in detail later in the examples.
  • vacancies exist at high density in the gettering layer 11 which is a hydrogen ion implantation region, and these vacancies function as a gettering sink.
  • vacancies remain as a result of hydrogen being dissociated from silicon (Si) and diffusing outward in the hydrogen ion implantation region during the formation of the epitaxial layer. For this reason, the epitaxial wafer 200 can have gettering capability.
  • hydrogen ion implantation suppresses the generation of oxygen donors in the hydrogen implantation region serving as a gettering layer, and hardly causes resistance fluctuation due to oxygen donors. This is presumed that the hydrogen implanted into the silicon wafer 100 diffuses outward during the formation of the epitaxial layer, and oxygen is unlikely to exist in the implanted region.
  • the hydrogen ions 20 are preferably implanted into the silicon wafer 10 by the monomer ion implantation method or the cluster ion implantation method.
  • the concentration peak position of hydrogen is preferably as close as possible to the outermost surface from the viewpoint of proximity gettering. However, from the viewpoint of facilitating the formation of the epitaxial layer 12, it is preferable that the hydrogen peak position be located deeper than the outermost surface (about 0.1 ⁇ m to 1 ⁇ m).
  • the hydrogen concentration in the gettering layer 11 of the epitaxial wafer 200 after the formation of the epitaxial layer 12 is below the detection limit by SIMS measurement. Therefore, in this embodiment, the gettering layer 11 in the epitaxial wafer 200 is specified as satisfying the following (1) and (2).
  • the hydrogen concentration by SIMS is below the detection limit (hydrogen concentration is 7.0 ⁇ 10 17 atoms / cm 3 or less).
  • the manufacturing method of the bonded wafer 300 is characterized in that the front surface 10A of the silicon wafer 100 obtained by the first embodiment is bonded to the support substrate wafer 30 via the insulating film 31.
  • a silicon wafer 100 is manufactured by the method described in the first embodiment.
  • This silicon wafer 100 has the gettering layer 11 described above.
  • the silicon wafer 100 becomes an active layer in the bonded wafer 300 and is used as a device region of the SOI wafer.
  • the support substrate wafer 30 is a wafer used as a support substrate of the bonded wafer 300, and any wafer can be used as the support substrate wafer 30.
  • the insulating film 31 is formed on the support substrate wafer 30 by, for example, heat treatment in an oxidizing atmosphere.
  • the insulating films 31 may be formed on both surfaces of the support substrate wafer 30 or only the surfaces to be bonded together.
  • FIG. 4C is a diagram when the insulating films 31 are formed on both surfaces of the support substrate wafer 30.
  • the bonded wafer 300 is obtained by bonding the front surface 10 ⁇ / b> A of the silicon wafer 100 to the support substrate wafer 30 through the insulating film 31.
  • This bonding can be performed using any wafer bonding apparatus.
  • the silicon wafer 100 becomes an active layer (SOI layer). More specifically, the back surface 10B of the silicon wafer 100 is used as a device region.
  • This bonded wafer 300 is a bonded wafer that has gettering capability and does not cause a resistance variation, like the epitaxial wafer 200 in the second embodiment.
  • the insulating film 31 is formed on the support substrate wafer 30 as shown in FIG.
  • an insulating film 31 for example, a silicon oxide film may be a (SiO 2), can be prepared using conventional thermal oxide film production apparatus used.
  • the thickness of the insulating film 31 can be set as appropriate as long as the silicon wafer 100 can be used as an SOI in a bonded wafer.
  • the thickness of the insulating film between the silicon wafer 100 and the support substrate wafer 30 may be, for example, 0.1 to 10 ⁇ m, or 10 to 30 ⁇ m.
  • the insulating film 31 may be formed on the front surface 10 ⁇ / b> A of the silicon wafer 100. In this case, the insulating film 31 may be formed before the gettering layer 11 is formed, or the insulating film 31 may be formed after the gettering layer 11 is formed. However, from the viewpoint of suppressing the heating opportunity and heating time of the silicon wafer 100 to the gettering layer 11, it is preferable to form the insulating film 31 before forming the gettering layer 11.
  • heat treatment is performed to strengthen the bonding, so that the silicon wafer 100 and the support substrate wafer 30 are bonded.
  • the bonding surface between the two may be strengthened.
  • strengthening heat processing can perform the conditions of 800 degreeC or more and 1200 degrees C or less, 10 minutes or more and 6 hours or less in oxidizing gas or inert gas atmosphere, for example.
  • the thickness of the silicon wafer 100 serving as the active layer (SOI) region may be thinned by performing a thinning process.
  • a bonded wafer 300 ′ having an active layer (SOI) having a desired thickness can be obtained.
  • a well-known surface grinding and mirror polishing method can be suitably used.
  • the thinning process may be performed using another thinning technique such as a well-known smart cut method.
  • the support substrate wafer 30 may be thinned, and the insulating film on the surface other than the bonding surface may be ground and polished at the time of thinning.
  • the hydrogen concentration in the gettering layer 11 of the bonded wafer 300 is below the detection limit by SIMS measurement. Therefore, in this embodiment, the gettering layer 11 in the bonded wafer 300 is specified as satisfying the following (1) and (2).
  • the hydrogen concentration by SIMS is below the detection limit (hydrogen concentration is 7.0 ⁇ 10 17 atoms / cm 3 or less).
  • the silicon wafer 100, the epitaxial wafer 200, and the bonded wafer 300 obtained by the manufacturing method according to the first, second, and third embodiments will be described.
  • a silicon wafer 100 As shown in FIG. 1C, a silicon wafer 100 according to the present invention has a gettering layer 11 formed on the front surface 10A side of the silicon wafer 10 and in which hydrogen is dissolved in the silicon wafer 10.
  • the silicon wafer 100 is characterized in that the peak concentration of the hydrogen concentration profile in the depth direction of the silicon wafer is 1.0 ⁇ 10 18 to 1.0 ⁇ 10 21 atoms / cm 3 .
  • the silicon wafer 100 can have gettering ability by the method for manufacturing a silicon wafer according to the first embodiment of the present invention described above.
  • the silicon wafer 100 is suitable as a silicon wafer for a base substrate in an epitaxial wafer.
  • the silicon wafer 100 is also suitable as an active layer wafer in a bonded wafer. This is because an epitaxial wafer and a bonded wafer manufactured using the silicon wafer 100 do not cause resistance variation while maintaining gettering capability.
  • the peak concentration of the hydrogen concentration profile is preferably 1.0 ⁇ 10 19 to 1.0 ⁇ 10 21 atoms / cm 3, and preferably 1.0 ⁇ 10 20 to More preferably, it is 1.0 ⁇ 10 21 atoms / cm 3 .
  • the gettering layer 11 In order to obtain a higher gettering capability, it is desirable to form the gettering layer 11 near the surface of the silicon wafer 10, and the depth of the silicon wafer 10 from the front surface 10A is less than 1.0 ⁇ m.
  • the peak of the hydrogen concentration profile is preferably located inside.
  • the epitaxial wafer 200 is an epitaxial wafer formed by forming the epitaxial layer 12 on the front surface 10A of the silicon wafer 100 described above. After the epitaxial layer 12 is formed, the depth direction of the silicon wafer 100 is determined.
  • the peak concentration of the hydrogen concentration profile is 7.0 ⁇ 10 17 atoms / cm 3 or less, and the gettering layer 11 has crystal defects that capture metal impurities.
  • the epitaxial wafer 200 has a remarkable feature that it has a gettering capability and does not cause a resistance fluctuation.
  • the peak of the hydrogen concentration profile within the range where the depth from the front surface 10A of the silicon wafer is 1.0 ⁇ m or less, it is possible to sufficiently get metal impurities such as Co having a relatively low diffusion rate. Ring is preferred.
  • the bonded wafer 300 is a bonded wafer formed by bonding the front surface 10A of the silicon wafer 100 described above to the support substrate wafer 30 via the insulating film 31, and after the bonding,
  • the peak concentration of the hydrogen concentration profile in the depth direction of the wafer is 7.0 ⁇ 10 17 atoms / cm 3 or less, and the gettering layer 11 has crystal defects that capture metal impurities.
  • the bonded wafer 300 has a remarkable feature that it has a gettering capability and does not cause a resistance fluctuation.
  • Silicon wafer (Silicon wafer; Invention Example 1-1) An n-type silicon wafer (diameter: 300 mm, thickness: 775 ⁇ m, dopant type: phosphorus, resistivity: 15 ⁇ ⁇ cm, oxygen concentration: 1.2 ⁇ 10 18 atoms / cm 3 ) obtained from CZ single crystal was prepared. Next, using a high-current ion implantation apparatus, hydrogen monomer ions are implanted into the surface of the silicon wafer at a dose of 5.0 ⁇ 10 15 atoms / cm 2 and an acceleration voltage of 17 keV / atom to produce a silicon wafer. did.
  • a silicon wafer was produced as the base substrate of the epitaxial wafer by the same method as Invention Example 1-1 of Example 1 above. Subsequently, this silicon wafer is transferred into an epitaxial growth apparatus (Applied Materials Co., Ltd.), subjected to a hydrogen baking process at a temperature of 1120 ° C. for 30 seconds, hydrogen is used as a carrier gas, and trichlorosilane is used as a source gas.
  • the epitaxial layer of silicon (target thickness: 8 ⁇ m, dopant type: phosphorus, target resistivity: 65 ⁇ ⁇ cm) is epitaxially grown on the silicon wafer by CVD at a growth temperature of 1000 to 1150 ° C. using phosphine as a dopant gas, An epitaxial wafer according to the present invention was produced.
  • DLTS measurement (Deep Level Transient Spectroscopy, deep level transient spectroscopy) was performed on the epitaxial wafer produced in Invention Example 2-1.
  • a reverse voltage was set to 4 V
  • a pulse voltage was set to 8 V
  • a region of about 0 to 1 ⁇ m in the depth direction on the silicon substrate side from the interface between the epitaxial layer and the front surface of the silicon wafer was measured. The results are shown in FIG.
  • DLTS measurement is a method of measuring a change in capacitance (capacitance) when an applied voltage is changed by applying a reverse voltage to a Schottky junction or a pn junction to expand a depletion layer at the junction. . Based on the temperature dependence of the capacitance change, deep levels (traps) can be measured, and as a result, crystal defects can be measured.
  • both the epitaxial wafer of Invention Example 2-1 and the epitaxial wafer of Comparative Example 2-1 are formed in the silicon wafer of the base substrate after the epitaxial layer is formed.
  • a peak concentration of Ni at a high concentration is observed, and it can be seen that sufficient gettering ability for Ni is maintained.
  • FIGS. 7A and 7B based on the evaluation 2-2 Ni pits are not observed in the inventive example 2-1 and the comparative example 2-1, and both have sufficient gettering ability.
  • FIG. 7C in the conventional example, a large number of Ni pits are observed, indicating that the gettering ability is low.
  • the invention example 2-1 has a position (90K) corresponding to a level where defects (VO) due to vacancies and oxygen are generated, and vacancy and phosphorus A concentration peak is observed at a position (220K) corresponding to a level at which a defect (VP) occurs, and a crystal defect that can be estimated as a defect (VO) and a crystal defect that can be estimated as a defect (PO) was observed. Also from FIG. 8 based on evaluation 2-4, the invention example 2-1 has a position (90K) corresponding to a level where defects (VO) due to vacancies and oxygen are generated, and vacancy and phosphorus A concentration peak is observed at a position (220K) corresponding to a level at which a defect (VP) occurs, and a crystal defect that can be estimated as a defect (VO) and a crystal defect that can be estimated as a defect (PO) was observed. Also from FIG.
  • the resistivity distribution in the depth direction in the inventive example 2-1 and the conventional example showed the same distribution.
  • the resistivity in the region near the interface between the epitaxial layer and the silicon substrate gradually increased from the resistivity of the silicon substrate toward the target resistivity of the epitaxial layer.
  • the epitaxial wafer of Invention Example 2-1 has the same gettering capability as that of Comparative Example 2-1 implanted with carbon ions.
  • Comparative Example 2-1 in which carbon ions were implanted at a high dose of 5.0 ⁇ 10 15 atoms / cm 2 , the occurrence of resistance fluctuation was unavoidable, but hydrogen ions It was found that the resistance fluctuation did not occur in the epitaxial wafer of Invention Example 2-1 in which the silane was implanted. That is, the epitaxial wafer of Invention Example 2-1 did not cause resistance variation while having high gettering ability.
  • the peak concentration of Ni becomes 1.0 ⁇ 10 16 atoms / cm 3 or more, and it can be said that the epitaxial wafer has sufficient gettering ability.
  • epitaxial wafer Furthermore, in order to confirm the influence by the change of the implantation depth and the dose amount, the same conditions as the invention example 2-1 in the embodiment 2 except that the hydrogen ion implantation conditions into the silicon wafer are the conditions described in Table 2. Thus, epitaxial wafers according to Invention Examples 2-4 to 2-6 were produced. The implantation depth is the peak position of the hydrogen concentration (the front surface of the silicon wafer is 0) before the epitaxial layer is formed. The results are shown in Table 2 together with the epitaxial wafer produced in Invention Example 2-1.
  • Evaluation 3 Evaluation of gettering ability by SIMS measurement
  • the gettering ability with respect to Ni of the epitaxial wafer according to Invention Examples 2-4 to 2-6 was evaluated. Evaluation criteria are the same as evaluation 2-1, and the results are shown in Table 2.
  • the surface of the epitaxial layer of the epitaxial wafer according to Invention Examples 2-1 and 2-4 to 2-6 is 1.0% using Co contamination liquid.
  • the solution was intentionally contaminated by a spin coat contamination method so as to have a concentration of ⁇ 10 12 atoms / cm 2 , and then heat-treated at 1000 ° C. for 30 minutes in a nitrogen atmosphere.
  • the Co concentration in the epitaxial wafer was measured by SIMS, and the gettering performance of each epitaxial wafer with respect to Co was evaluated.
  • the surface of the epitaxial layer of the epitaxial wafer according to Invention Examples 2-1 and 2-4 to 2-6 is 1.0 ⁇ 10 12 atoms / cm 2 using an Fe contamination liquid.
  • the Fe concentration in the epitaxial wafer was measured by SIMS, and the gettering performance of each epitaxial wafer with respect to Fe was evaluated. .
  • the results are shown in Table 2.
  • the epitaxial wafer can have sufficient gettering ability for heavy metals such as Fe and Co. I understood.
  • an n-type silicon wafer (diameter: 200 mm, thickness: 725 ⁇ m, oxygen concentration: 3.0 ⁇ 10 17 atoms / cm 3 , dopant, taken from a single crystal silicon ingot obtained by the CZ method.
  • a p-type silicon wafer (diameter: 200 mm, thickness: 725 ⁇ m, oxygen concentration: 1.2 ⁇ 10 18 atoms / cm 3) collected from a single crystal silicon ingot obtained by the CZ method.
  • dopant type boron
  • target resistivity 1.5 ⁇ ⁇ cm
  • dopant concentration 1.0 ⁇ 10 16 atoms / cm 3 ).
  • hydrogen monomer ions were implanted into the surface of the silicon wafer at a dose of 5.0 ⁇ 10 15 atoms / cm 2 and an acceleration voltage of 17 keV / atom.
  • a support substrate wafer is introduced into a thermal oxide film production apparatus and an oxide film formation process is performed at 1050 ° C. in a hydrogen and oxygen mixed gas atmosphere to form a silicon oxide film having a thickness of 2.5 ⁇ m on the support substrate wafer. did.
  • the surface (front surface) of the active layer wafer on which hydrogen ions are implanted is the oxide film side of the support substrate wafer. Pasted together.
  • the bonded wafer is transferred into a vertical heat treatment apparatus under an oxygen gas atmosphere, and the inside of the apparatus is heated to 800 ° C. and held for 2 hours, and then heated to 1000 ° C. and held for 1 hour.
  • Evaluation 5-2 Evaluation of gettering ability by SIMS measurement
  • the gettering ability with respect to Ni of the bonded wafers according to Invention Examples 3-1 to 3-3 and Comparative Examples 3-1 to 3-4 was evaluated.
  • Ni intentional contamination was performed to the active layer surface of a bonded wafer instead of Ni intentional contamination to the epitaxial layer surface in evaluation 2-1.
  • the results are shown in Table 3. Evaluation criteria are the same as evaluation 2-1.
  • the silicon wafer since hydrogen ions are implanted into a silicon wafer, the silicon wafer has a gettering ability. Even if an epitaxial wafer or a bonded wafer is produced using this silicon wafer, the gettering ability is maintained. However, a silicon wafer that does not cause resistance fluctuation can be manufactured.
  • SYMBOLS 10 Silicon wafer 10A Front surface of silicon wafer 10B Back surface of silicon wafer 11 Gettering layer 12 Epitaxial layer 20 Hydrogen ion 30 Wafer for supporting substrate 31 Insulating film (silicon oxide film) DESCRIPTION OF SYMBOLS 50 Plasma ion implantation apparatus 51 Plasma chamber 52 Gas inlet 53 Vacuum pump 54 Pulse voltage application means 55 Wafer fixing stand 100 Silicon wafer 200 Epitaxial wafer 300 Bonded wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

　ゲッタリング能力を有するシリコンウェーハであって、かつ、このシリコンウェーハを用いてエピタキシャルウェーハまたは貼り合わせウェーハを作製した際に、抵抗変動の生じさせないシリコンウェーハを製造する方法を提供することを目的とする。　本発明のシリコンウェーハの製造方法は、シリコンウェーハのおもて面から水素イオンを１．０×１０１３～３．０×１０１６ａｔｏｍｓ／ｃｍ２のドーズ量で注入して、前記水素イオンが固溶してなるゲッタリング層を形成することを特徴とする。

Description

シリコンウェーハおよびその製造方法
　本発明はシリコンウェーハおよびその製造方法に関する。また、本発明は、このシリコンウェーハを用いたエピタキシャルウェーハおよびその製造方法に関する。また、本発明は、このシリコンウェーハを用いた貼り合わせウェーハおよびその製造方法に関する。
　半導体デバイスの特性を劣化させる要因として、金属汚染が挙げられる。半導体ウェーハへの金属の混入は、主に半導体ウェーハの製造工程およびデバイス製造工程において生じる。例えば、半導体ウェーハとしてのエピタキシャルウェーハは、シリコンウェーハ上にエピタキシャル層を形成することで得られる。ここで、エピタキシャル層は基板となるシリコンウェーハの単結晶と連続した単結晶層であり、基板とは異なる不純物濃度の層を作ることができる。このエピタキシャル層をデバイス領域とすることで、エピタキシャルウェーハはメモリー系素子、ロジック系素子、撮像素子などの幅広い用途に使用されている。
　エピタキシャルウェーハの製造工程における金属汚染としては、エピタキシャル成長炉の構成材からの重金属パーティクルによるものが考えられる。あるいは、エピタキシャル成長時の炉内ガスとして塩素系ガスを用いるために、その配管材料が金属腐食して発生する重金属パーティクルにより、金属汚染が生ずることも考えられる。例えば、銅やニッケルといった重金属がウェーハ中に混入した場合、ポーズタイム不良、リテンション不良、接合リーク不良、及び酸化膜の絶縁破壊といったデバイス特性に著しい悪影響をもたらす。
　また、高集積ＣＭＯＳ素子や高耐圧素子、さらにはイメージセンサ分野においては、ＳＯＩ（Ｓｉｌｉｃｏｎ　ｏｎ　Ｉｎｓｕｌａｔｏｒ）構造を有するＳＯＩウェーハが半導体ウェーハとして注目されている。このＳＯＩウェーハは、支持基板上に、酸化シリコン（ＳｉＯ２）等の絶縁膜およびデバイス活性層として使用される単結晶シリコン層が順次形成された構造を有するものである。通常のシリコンウェーハを基板として用いた場合に比べて、素子と基板との間に発生していた寄生容量が低減されるため、ＳＯＩウェーハはデバイスの高速化、高耐圧化、低消費電力化等を実現することができる。
　このＳＯＩウェーハは、例えば貼り合わせ法により得られる。この貼り合わせ法は、支持基板用ウェーハおよび活性層用ウェーハの少なくとも一方に酸化膜（ＳｉＯ２）などの絶縁膜を形成し、次いで、これらのウェーハを、絶縁膜を介して貼り合わせた後、１２００℃程度の高温にて熱処理を施すことによりＳＯＩウェーハを製造する方法である（以下、貼り合わせ法により製造されたＳＯＩウェーハを「貼り合わせウェーハ」と称する）。
　こうして得られる貼り合わせウェーハは、電気的特性の観点や、均質なシリコン層を形成できる等のメリットを有する一方で、金属汚染が半導体デバイスの特性を劣化させる要因となる。
　貼り合わせウェーハの製造工程における金属汚染としては、貼り合わせ後の熱処理における熱処理装置の構成材からの重金属パーティクルによるものや、貼り合わせウェーハの厚みを薄膜化するための研削・研磨時による金属汚染などが考えられる。
　また、半導体ウェーハの製造工程における金属汚染以外にも、例えば撮像素子や高集積ＣＭＯＳ素子などのデバイス製造工程においては、イオン注入、拡散および酸化熱処理などの各処理中で、半導体ウェーハの重金属汚染が懸念される。
　そのため、シリコンウェーハ、エピタキシャルウェーハおよび貼り合わせウェーハに、金属を捕獲するためのゲッタリングシンクを形成して、デバイス形成面への金属汚染を回避することが一般的である。
　ゲッタリングシンクを形成する方法としては、半導体ウェーハの内部に結晶欠陥である酸素析出物（シリコン酸化物析出物の通称であり、ＢＭＤ：Ｂｕｌｋ　Ｍｉｃｒｏ　Ｄｅｆｅｃｔともいう。）や転位を形成するイントリンシックゲッタリング（ＩＧ）法が知られる。また、半導体ウェーハの裏面にゲッタリングシンクを形成するエクストリンシックゲッタリング（ＥＧ）法も一般的である。
　ここで、重金属のゲッタリング法の一手法として、半導体ウェーハ中に炭素イオン注入することにより、ゲッタリングサイトを形成する技術がある。特許文献１には、シリコンウェーハの一面から炭素イオンを注入して、炭素イオン注入領域を形成した後、この表面にシリコンエピタキシャル層を形成し、シリコンエピタキシャルウェーハとする製造方法が記載されている。この技術では、炭素イオン注入領域がゲッタリングサイトとして機能し、そのドーズ量は５×１０１３~５×１０１５ａｔｏｍｓ／ｃｍ２が好適とされる。
特開平６−３３８５０７号公報
　特許文献１に記載されるように、従来のシリコンウェーハへの炭素イオン注入では、好適なドーズ量として５×１０１３~５×１０１５ａｔｏｍｓ／ｃｍ２が好適とされる。しかしながら、今後、より高品質なシリコンウェーハが求められることが見込まれ、より強力なゲッタリング能力を有するシリコンウェーハが求められている。
　そこで、より強力なゲッタリング能力を有するシリコンウェーハを得るために、本発明者が炭素イオン注入をするにあたり、炭素イオンのドーズ量を５．０×１０１４ａｔｏｍｓ／ｃｍ２以上としたところ、注入後のシリコンウェーハは十分なゲッタリング能力を有することが確認された。以下、本明細書において、シリコンウェーハの表面のうち、イオン注入する側の面をシリコンウェーハの「おもて面」と称し、その反対側の面をシリコンウェーハの「裏面」と称する。
　このシリコンウェーハを用いて、シリコンウェーハのおもて面にエピタキシャル層を形成し、エピタキシャルウェーハを作製すると、このエピタキシャルウェーハは十分なゲッタリング能力を維持することが確認された。また、このシリコンウェーハを活性層用ウェーハとし、この活性層用ウェーハと、絶縁膜を有する支持基板用ウェーハとを、絶縁膜を介して貼り合わせて貼り合わせウェーハを作製すると、この貼り合わせウェーハも十分なゲッタリング能力を維持することが確認された。なお、上記貼り合わせウェーハにおいて、炭素イオンが注入される側のおもて面は、絶縁膜側に位置する。
　ところが、こうして得られたエピタキシャルウェーハおよび貼り合わせウェーハには、炭素が過剰に注入された結果、炭素注入領域には酸素ドナーが過剰に発生してしまうことが明らかとなった。この結果、エピタキシャルウェーハにおいては、エピタキシャル層と下地基板であるシリコンウェーハとの界面近傍で、エピタキシャル層およびシリコンウェーハのそれぞれの抵抗率に比べて、抵抗率が著しく低くなる領域が生じてしまうことが判明した（実施例において詳細を後述する図１１（Ｂ），（Ｃ）を参照）。このような領域は、低濃度で炭素イオンを注入した場合のエピタキシャルウェーハや、炭素イオンを注入せずに、単にシリコンウェーハにエピタキシャル層を形成したエピタキシャルウェーハには存在せず（実施例において詳細を後述する図１１（Ｃ）を参照）、従来は問題とならなかった。また、貼り合わせウェーハにおいては、活性層用ウェーハと絶縁膜との界面近傍で、活性層用ウェーハおよび絶縁膜の抵抗率に比べて、抵抗率が著しく低くなる領域が生じてしまうことが判明した。以下、本明細書において、このように、界面近傍において抵抗率が著しく低くなる領域（単に「抵抗変動領域」という。）が生ずることを「抵抗変動」と称する。
　そこで本発明は、ゲッタリング能力を有するシリコンウェーハであって、かつ、このシリコンウェーハを用いてエピタキシャルウェーハまたは貼り合わせウェーハを作製した際に、ゲッタリング能力を維持しつつ、抵抗変動を生じさせないシリコンウェーハを製造する方法を提供することを目的とする。
　本発明者は、上記課題に鑑み、シリコンウェーハに高濃度のイオン注入をしても、ゲッタリング能力を維持しつつ、エピタキシャルウェーハおよび貼り合わせウェーハに抵抗変動を生じさせないシリコンウェーハを得る方法を鋭意検討した。その結果、従来用いられる原子半径が大きな炭素イオンの注入に替えて、これまでゲッタリング能力を付与するための注入元素としては全く注目されてこなかった、原子半径の小さな水素イオンを注入することに本発明者は着目した。水素イオン注入であれば、高濃度にイオン注入しても、ゲッタリングサイトとなる水素注入領域には酸素が捕獲されないため、酸素ドナーが発生しないことを本発明者は見出したのである。加えて、水素イオン注入であっても、十分なゲッタリング能力をシリコンウェーハに付与できることを見出したのである。さらに、シリコンウェーハに水素イオンを注入して、このシリコンウェーハにエピタキシャル層を形成してエピタキシャルウェーハを作製すると、ゲッタリング能力を維持しつつ、抵抗変動が生じないエピタキシャルウェーハが得られることを本発明者は見出した。また、このシリコンウェーハを活性層用ウェーハとする貼り合わせウェーハを作製しても、やはりゲッタリング能力を維持しつつ、抵抗変動が生じない貼り合わせウェーハが得られることを本発明者は見出した。
　すなわち、本発明の要旨構成は以下のとおりである。
　本発明によるシリコンウェーハの製造方法は、シリコンウェーハのおもて面から水素イオンを１．０×１０１３~３．０×１０１６ａｔｏｍｓ／ｃｍ２のドーズ量で注入して、前記水素イオンが固溶してなるゲッタリング層を形成することを特徴とする。
　また、本発明によるシリコンウェーハの製造方法において、前記シリコンウェーハの深さ方向における前記水素の濃度プロファイルのピークが、前記おもて面から１．０μｍ未満の範囲内に位置するように、前記水素イオンを注入することが好ましい。
　また、本発明によるエピタキシャルウェーハの製造方法は、上記方法により得られたシリコンウェーハの前記おもて面にエピタキシャル層を形成することを特徴とする。
　また、本発明による貼り合わせウェーハの製造方法は、上記方法により得られたシリコンウェーハの前記おもて面を、絶縁膜を介して支持基板用ウェーハと貼り合わせることを特徴とする。
　この場合、前記貼り合わせに先立ち、前記絶縁膜を、前記支持基板用ウェーハに形成することが好ましい。
　さらに、本発明によるシリコンウェーハは、シリコンウェーハのおもて面側に形成された、該シリコンウェーハ中に水素が固溶してなるゲッタリング層を有するシリコンウェーハであって、
　前記シリコンウェーハの深さ方向における前記水素の濃度プロファイルのピーク濃度が、１．０×１０１８~１．０×１０２１ａｔｏｍｓ／ｃｍ３であることを特徴とする。
　また、本発明によるシリコンウェーハは、前記シリコンウェーハのおもて面からの深さが１．０μｍ以下の範囲内に、前記水素の濃度プロファイルのピークが位置することが好ましい。
　また、本発明によるエピタキシャルウェーハは、上記シリコンウェーハの前記おもて面上に、エピタキシャル層を形成してなるエピタキシャルウェーハであって、
　前記エピタキシャル層を形成した後に、前記水素の濃度プロファイルのピーク濃度が７．０×１０１７ａｔｏｍｓ／ｃｍ３以下であり、かつ前記ゲッタリング層内に金属不純物を捕獲する結晶欠陥を有することを特徴とする。
　また、本発明による貼り合わせウェーハは、上記シリコンウェーハの前記おもて面を、絶縁膜を介して支持基板用ウェーハと貼り合わせてなる貼り合わせウェーハであって、
　前記貼り合わせ後に、前記水素の濃度プロファイルのピーク濃度が７．０×１０１７ａｔｏｍｓ／ｃｍ３以下であり、かつ前記ゲッタリング層内に金属不純物を捕獲する結晶欠陥を有することを特徴とする。
　本発明によれば、シリコンウェーハに水素イオンを注入するので、ゲッタリング能力を有するシリコンウェーハであって、このシリコンウェーハを用いてエピタキシャルウェーハまたは貼り合わせウェーハを作製しても、ゲッタリング能力を維持しつつ、抵抗変動を生じさせないシリコンウェーハを製造することができる。
本発明の第１実施形態に従うシリコンウェーハの製造方法を説明する摸式断面図である。 本発明の一実施形態において用いるプラズマイオン照射装置の模式図である。 本発明の第２実施形態に従うエピタキシャルウェーハの製造方法を説明する摸式断面図である。 本発明の第３実施形態に従う貼り合わせウェーハの製造方法を説明する摸式断面図である。 実施例１におけるシリコンウェーハの深さ方向における濃度プロファイルを示すグラフであり、（Ａ）は発明例１−１のグラフであり、（Ｂ）は比較例１−１のグラフである。 実施例２におけるエピタキシャルウェーハのゲッタリング能力を評価したグラフであり、（Ａ）は発明例２−１のグラフであり、（Ｂ）は比較例２−１のグラフである。 エピタキシャルウェーハのエピタキシャル層表面の光学顕微鏡写真であり、（Ａ）は発明例２−１の顕微鏡写真であり、（Ｂ）は比較例２−１の顕微鏡写真であり、（Ｃ）は従来例の顕微鏡写真である。 発明例２−１にかかるエピタキシャルウェーハの結晶欠陥を、ＤＬＴＳ法により評価したグラフである。 発明例２−１にかかるエピタキシャルウェーハの結晶欠陥を、ＣＬスペクトル法により評価したグラフである。 エピタキシャルウェーハの表面欠陥を示すＬＰＤマップである。 エピタキシャルウェーハの深さ方向における抵抗率分布を示すグラフであり、（Ａ）は発明例２−１のグラフであり、（Ｂ）は比較例２−１のグラフであり、（Ｃ）は従来例のグラフである。
　以下、図面を参照して本発明を具体的に説明する。なお、図１~図４では説明の便宜上、実際の厚さ割合とは異なり、ウェーハ厚および層厚を誇張して示す。また、同一の構成要素には原則として同一の参照番号を付して、説明を省略する。
（第１実施形態：シリコンウェーハの製造方法）
　まず、図１を用いて、本発明の第１実施形態に従うシリコンウェーハの製造方法を詳細に説明する。本発明の第１実施形態に従うシリコンウェーハの製造方法は、シリコンウェーハ１０のおもて面１０Ａから水素イオン２０を１．０×１０１３~３．０×１０１６ａｔｏｍｓ／ｃｍ２のドーズ量で注入して、水素イオン２０が固溶してなるゲッタリング層１１を形成することを特徴とする。図１（Ｃ）は、この製造方法の結果得られたシリコンウェーハ１００の模式断面図である。
　まず、図１（Ａ）に示すように、シリコンウェーハ１０を用意する。シリコンウェーハ１０としては、シリコン単結晶からなる単結晶シリコンウェーハを用いる。単結晶シリコンウェーハは、チョクラルスキー法（ＣＺ法）や浮遊帯域溶融法（ＦＺ法）により育成された単結晶シリコンインゴットをワイヤーソー等でスライスしたものを使用することができる。また、任意の不純物ドーパント元素を添加して、ｎ型またはｐ型としてもよい。
　次に、図１（Ｂ）に示すように、シリコンウェーハ１０のおもて面１０Ａから水素イオン２０を１．０×１０１３~３．０×１０１６ａｔｏｍｓ／ｃｍ２のドーズ量で注入する。この範囲のドーズ量で水素イオン２０を注入したことにより、図１（Ｃ）に示すように、シリコンウェーハ１０には水素イオン２０が固溶してなるゲッタリング層１１が形成され、ゲッタリング層１１を有するシリコンウェーハ１００を作製することができる。また、この範囲のドーズ量で水素イオン２０の注入を行うことにより、シリコンウェーハ１００の厚み方向における水素の濃度プロファイルのピーク濃度を、１．０×１０１８~１．０×１０２１ａｔｏｍｓ／ｃｍ３とすることができる。
　ここで、水素イオン２０のドーズ量を１．０×１０１３~３．０×１０１６ａｔｏｍｓ／ｃｍ２とするのは、以下の理由による。すなわち、ドーズ量が１．０×１０１３ａｔｏｍｓ／ｃｍ２以上であれば、シリコンウェーハ１００は十分なゲッタリング能力を有する。一方、ドーズ量が３．０×１０１６ａｔｏｍｓ／ｃｍ２以下であれば、シリコンウェーハのおもて面１０Ａの結晶性の乱れを抑制することができる。また、シリコンウェーハ１００の反り量が過大となることを防ぐこともできる。また、水素イオンのドーズ量が３．０×１０１６ａｔｏｍｓ／ｃｍ２以下であれば、このシリコンウェーハ１００を用いて、後述のエピタキシャルウェーハおよび貼り合わせウェーハを作製することができる。この点、ドーズ量が例えば５．０×１０１６ａｔｏｍｓ／ｃｍ２を超えると、シリコンウェーハ内に微小気泡層（脆化領域）が形成され、その後のエピタキシャル層の製造過程あるいは貼り合わせウェーハの製造過程において施される熱処理によって、微小気泡層を劈開面としてシリコンウェーハの表層部が剥離してしまい、エピタキシャルウェーハや貼り合わせウェーハの製品そのものの製造ができなくなる。
　なお、より高いゲッタリング能力を得るために、ドーズ量を５．０×１０１４~３．０×１０１６ａｔｏｍｓ／ｃｍ２とすることが好ましく、５．０×１０１５~３．０×１０１６ａｔｏｍｓ／ｃｍ２とすることがさらに好ましい。
　こうして得られたシリコンウェーハ１００は、ゲッタリング層１１をおもて面１０Ａ側の表層部に有するため、ゲッタリング能力を有することができる。また、以下の第２実施形態において詳細を後述するが、このシリコンウェーハ１００は、エピタキシャルウェーハにおける下地基板用のシリコンウェーハとして好適である。また、以下の第３実施形態において詳細を後述するが、このシリコンウェーハ１００は貼り合わせウェーハにおける活性層用ウェーハとしても好適である。このシリコンウェーハ１００を用いて作製したエピタキシャルウェーハおよび貼り合わせウェーハは、ゲッタリング能力を維持しつつ、抵抗変動を生じることがない。
　ここで、シリコンウェーハ１０への水素イオン２０の注入にあたり、任意のイオン注入法を用いることができる。例えば、従来公知のイオン注入装置を用いたモノマーイオン注入法により、水素イオン２０をシリコンウェーハ１０に注入することができる。この場合、水素イオンの加速電圧を１０~３００ｋｅＶ／ａｔｏｍ程度としてイオン注入すれば、水素イオンの加速電圧に依存してゲッタリング層１１のおもて面１０Ａからの深さ位置が定まる。
　なお、「モノマーイオン」とは、下記の「クラスターイオン」とは異なり、単独の原子または分子がイオン化したイオンのことを指す。「クラスターイオン」とは、原子または分子が複数集合して塊となったクラスターに正電荷または負電荷を与え、イオン化したものを意味する。クラスターは、複数（通常２~２０００個程度）の原子または分子が互いに結合した塊状の集団である。
　本実施形態において、ゲッタリング層１１のおもて面１０Ａからの深さ位置は、デバイス形成面への重金属汚染を防ぐことができる深さ位置として、適宜定めることができる。ゲッタリング層１１のおもて面１０Ａからの深さ位置の指標として、シリコンウェーハ１００の深さ方向における水素の濃度プロファイルのピーク位置を用いることとする。シリコンウェーハ１００のおもて面１０Ａからの深さが、例えば３μｍ以下の範囲内に、水素の濃度プロファイルのピークが位置するように、イオン水素イオン２０の加速電圧を上記範囲内で適宜設定すればよい。
　しかしながら、シリコンウェーハ１０のおもて面１０Ａからの深さが、１．０μｍ未満の範囲内に、水素の濃度プロファイルのピークが位置するように、水素イオン２０を注入することがより好ましい。おもて面１０Ａ側がデバイス形成領域となる場合、おもて面１０Ａにより近い位置にゲッタリング層１１を形成することで、金属不純物をゲッタリングする能力が高まるためである。おもて面１０Ａからの深さが、０．５μｍ未満の範囲内であれば、上記効果がより得られ、０．３μｍ未満の範囲内であれば、さらに上記効果が得られる。
　なお、この第１実施形態において、ゲッタリング層１１は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）でシリコンウェーハの深さ方向における水素の濃度プロファイルを測定した際に、水素がバックグラウンドよりも多く検出される範囲として特定される。
　水素イオン注入は、クラスターイオン注入法により行ってもよい。既述のとおり、クラスターイオンとは、複数の原子または分子が互いに結合した塊状の集団である。クラスターイオン注入であれば、モノマーイオン注入に比べてシリコンウェーハ１０のおもて面１０Ａ側の表層部のうち、よりおもて面１０Ａに近い側にゲッタリング層１１を形成することができる。また、水素をより局所的にかつ高濃度に注入することもできる。クラスターイオン注入による場合、１原子または１分子あたりのエネルギーを小さくして打ち込むことができるため、加速電圧は０．１~１００ＫｅＶ／Ｃｌｕｓｔｅｒ程度であり、シリコンウェーハ１０のおもて面１０Ａからの深さが１．０μｍ以下の範囲内に、ゲッタリング層１１における水素の深さ方向の濃度プロファイルのピークが位置するように水素イオン２０を注入可能である。さらに、クラスターイオンを低エネルギーで照射するため、シリコンウェーハ１００のおもて面１０Ａの結晶性の乱れを抑制することもできる。
　水素のクラスターイオンを注入する場合、例えば以下の文献に記載されるような公知の方法でクラスターイオンを生成することができる。ガスクラスタービームの生成法として、（１）特開平９−４１１３８号公報、（２）特開平４−３５４８６５号公報、イオンビームの生成法として、（１）荷電粒子ビーム工学：石川順三：ＩＳＢＮ９７８−４−３３９−００７３４−３：コロナ社、（２）電子・イオンビーム工学：電気学会：ＩＳＢＮ４−８８６８６−２１７−９：オーム社、（３）クラスターイオンビーム基礎と応用：ＩＳＢＮ４−５２６−０５７６５−７：日刊工業新聞社。また、一般的に、正電荷のクラスターイオンの発生にはニールセン型イオン源あるいはカウフマン型イオン源が用いられ、負電荷のクラスターイオンの発生には体積生成法を用いた大電流負イオン源が用いられる。
　また、本発明に従う一実施形態として、プラズマイオン注入法により水素イオン２０を注入してもよい。プラズマイオン注入法は、例えば図２に示すプラズマイオン注入装置５０を用いて行うことができる。このプラズマイオン注入装置５０は、例えばプラズマチャンバ５１と、ガス導入口５２と、真空ポンプ５３と、パルス電圧印加手段５４と、ウェーハ固定台５５とを備えている。プラズマイオン注入装置５０により、水素を含むガスのプラズマを生成するとともに、生成したプラズマに含まれる水素イオンを、ウェーハ固定台５５に設置したシリコンウェーハ１０に注入することができる。
　なお、水素を含むガスのプラズマの生成は、具体的には以下のように行うことができる。まず、真空ポンプ５３によりプラズマチャンバ５１内を減圧して真空とし、次いで、水素ガスをガス導入口５２からチャンバ５１内に導入して、パルス電圧印加手段５４によりウェーハ固定台５５（シリコンウェーハ１０）にパルス的に負電圧を印加することにより、水素を含むプラズマを生成することができる。パルス電圧の周波数は、１０Ｈｚ~１０ｋＨｚ程度、パルス電圧のパルス幅は１μｓｅｃ~１０００μｓｅｃ程度で適宜定めればよい。ガス導入後のプラズマチャンバ５１内の真空度は、プラズマ状態を維持するために１．０×１０−１Ｐａ以下とすればよい。こうして生成された水素イオンは、モノマーイオンと、クラスターイオンとの混合物となる。
　プラズマイオン注入法によって水素イオン２０をシリコンウェーハ１０に注入すると、既述のモノマーイオン注入法およびクラスターイオン注入法によるイオン注入に比べて、ゲッタリング層１１の深さ位置を、よりおもて面１０Ａ側にすることができる。ゲッタリング層１１の深さ位置は、印加するパルス電圧の大きさに依存し、２０Ｖ~２０ｋＶ程度の範囲で適宜定めればよい。シリコンウェーハ１０のおもて面１０Ａからの深さが０．１μｍ未満の範囲内に水素の濃度プロファイルのピークが位置するように水素イオン２０を注入してもよい。なお、プラズマイオン注入法による場合、パルス電圧によっては、水素の最大濃度が出現する位置がシリコンウェーハ１０のおもて面１０Ａ側の最表面となる場合がある。そのような場合には、厳密な意味での「ピーク」とは異なるが、本明細書においては、シリコンウェーハ１０の最表面を水素濃度のピーク位置とする。この場合、注入深さは０であるが、既述のとおり、水素がバックグラウンドよりも多く検出される範囲がゲッタリング層１１である。
（第２実施形態：エピタキシャルウェーハの製造方法）
　次に、図３を用いて、本発明の第２実施形態に従うエピタキシャルウェーハ２００の製造方法を説明する。エピタキシャルウェーハ２００の製造方法は、第１実施形態により得られるシリコンウェーハ１００のおもて面１０Ａにエピタキシャル層１２を形成することを特徴とする。
　まず、図３（Ａ）に示すように、第１実施形態において既述した方法により、シリコンウェーハ１００を作製する。このシリコンウェーハ１００は、既述のゲッタリング層１１を有する。
　続いて、図３（Ｂ）に示すように、シリコンウェーハ１００のおもて面１０Ａにエピタキシャル層１２を形成すると、エピタキシャルウェーハ２００が得られる。シリコンウェーハ１００のおもて面１０Ａ上に形成するエピタキシャル層１２としては、シリコンエピタキシャル層が挙げられ、一般的な条件により形成することができる。例えば、水素をキャリアガスとして、ジクロロシラン、トリクロロシランなどのソースガスをチャンバー内に導入し、使用するソースガスによっても成長温度は異なるが、概ね１０００~１２００℃温度範囲の温度でＣＶＤ法によりシリコンウェーハ１００上にエピタキシャル成長させることができる。エピタキシャル層１２の厚さは、１~１５μｍ程度とすることができ、４~８μｍ程度とすることがより好ましい。
　ここで、例えば５．０×１０１４ａｔｏｍｓ／ｃｍ３以上の高濃度のドーズ量で炭素イオン注入してゲッタリング層を形成したシリコンウェーハに、エピタキシャル層を形成してエピタキシャルウェーハを作製すると、このエピタキシャルウェーハはゲッタリング能力を有するものの、既述の抵抗変動が生じてしまう（例えば、後述する図１１（Ｂ）を参照）。これに対して、本発明の第２実施形態に従い、水素イオン注入により形成されたゲッタリング層１１を有するシリコンウェーハ１００にエピタキシャル層１２を形成したエピタキシャルウェーハ２００は、シリコンウェーハ１００のゲッタリング能力を維持しつつ、抵抗変動を生じることがない（例えば、後述する図１１（Ａ）を参照）ことを本発明者は見出したのである。
　水素イオンが固溶してなるゲッタリング層１１を有するシリコンウェーハ１００にエピタキシャル層１２を形成してエピタキシャルウェーハ２００を作製した場合に、エピタキシャルウェーハ２００に抵抗変動が生じない理由を、本発明者は以下のように考えている。
　１．０×１０１３~３．０×１０１６ａｔｏｍｓ／ｃｍ２のドーズ量で水素イオンをシリコンウェーハ１０に注入した後であって、エピタキシャル層１２を形成する前のシリコンウェーハ１００に対して、ＳＩＭＳにより水素濃度を測定すると、以下のことが判明した。すなわち、シリコンウェーハ１００にはシリコンウェーハの深さ方向における水素の濃度プロファイルを測定した際に、水素がバックグラウンドよりも多く検出される範囲が存在し、その領域がゲッタリング層１１となる（例えば、後述する図５（Ａ））。ここで、本明細書において、水素の濃度プロファイルにおいて、７．０×１０１７ａｔｏｍｓ／ｃｍ３を、ＳＩＭＳによる水素の検出限界とする。
　一方、このシリコンウェーハ１００にエピタキシャル層１２を形成してエピタキシャルウェーハ２００を作製した後に、このエピタキシャルウェーハ２００に対してＳＩＭＳにより水素濃度を測定すると、以下のことが判明した。すなわち、シリコンウェーハ１００におけるゲッタリング層１１の領域内で、水素がバックグラウンドよりも多く検出される範囲が存在しなかったのである。しかしながら、このエピタキシャルウェーハ２００は、ゲッタリング能力を有することが確認された（実施例２において詳細を後述する）。本発明者がさらに検討した結果、このエピタキシャルウェーハをＤＬＴＳ法により分析すると、以下のことが判明した。すなわち、ＤＬＴＳ法を用いた分析によると、エピタキシャルウェーハ２００のゲッタリング層１２には、空孔と酸素に起因した欠陥（Ｖ−Ｏ）と推定される結晶欠陥が発生していることが確認された（実施例において詳細を後述する図８を参照）。この結果から、エピタキシャルウェーハ２００においては、水素イオン注入領域であるゲッタリング層１１に空孔が高密度で存在し、この空孔がゲッタリングシンクとして機能するものと考えられる。エピタキシャル層形成時に、水素イオン注入領域において、水素が珪素（Ｓｉ）との結合を解離して外方拡散した結果、空孔が残存したものと考えられる。このため、エピタキシャルウェーハ２００は、ゲッタリング能力を有することができる。さらに、炭素イオン注入と異なり、水素イオン注入であれば、ゲッタリング層となる水素注入領域における酸素ドナーの発生が抑制され、酸素ドナーを起因とした抵抗変動は殆ど起こらない。これは、シリコンウェーハ１００内に注入した水素がエピタキシャル層形成時に外方拡散して、注入領域に酸素が存在し難い状況になっているものと推測される。
　本発明は理論に縛られるものではないが、本発明の第２実施形態によると、ゲッタリング能力を有し、かつ、抵抗変動を生じることがないエピタキシャルウェーハ２００を得られるという、顕著な効果を奏する。
　なお、本実施形態においては、シリコンウェーハ１０への水素イオン２０の注入は、モノマーイオン注入法またはクラスターイオン注入法によることが好ましい。水素の濃度ピーク位置は、近接ゲッタリングの観点では最表面になるべく近いことが好ましい。しかしながら、エピタキシャル層１２の形成を容易にする観点では、水素のピーク位置を最表面よりも深層側（０．１μｍ~１μｍ程度）にすることが好ましいからである。
　なお、既述のとおり、この第２実施形態において、エピタキシャル層１２形成後のエピタキシャルウェーハ２００のゲッタリング層１１における水素濃度は、ＳＩＭＳ測定による検出限界以下となる。そこで、本実施形態においては、エピタキシャルウェーハ２００におけるゲッタリング層１１を、次の（１）かつ（２）を満たすものとして特定する。
（１）ＳＩＭＳによる水素濃度は検出限界以下（水素濃度が７．０×１０１７ａｔｏｍｓ／ｃｍ３以下）である。
（２）エピタキシャル層１２を形成する前のゲッタリング層１１が位置していた部分に、金属不純物を捕獲する結晶欠陥が存在する。
（第３実施形態：貼り合わせウェーハの製造方法）
　次に、図４を用いて、本発明の第３実施形態に従う貼り合わせウェーハ３００の製造方法を説明する。貼り合わせウェーハ３００の製造方法は、第１実施形態により得られるシリコンウェーハ１００のおもて面１０Ａを、絶縁膜３１を介して支持基板用ウェーハ３０と貼り合わせることを特徴とする。
　まず、図４（Ａ）に示すように、第１実施形態において既述した方法により、シリコンウェーハ１００を作製する。このシリコンウェーハ１００は、既述のゲッタリング層１１を有する。なお、後述するように、このシリコンウェーハ１００は、貼り合わせウェーハ３００において活性層となり、ＳＯＩウェーハのデバイス領域として用いられる。
　また、上記シリコンウェーハ１００とは別途、図４（Ｂ）に示すように、支持基板用ウェーハ３０を用意する。支持基板用ウェーハ３０は、貼り合わせウェーハ３００の支持基板として利用されるウェーハであり、この支持基板用ウェーハ３０としては、任意のウェーハを用いることができる。
　次に、図４（Ｃ）に示すように、例えば酸化雰囲気での熱処理などにより、絶縁膜３１を支持基板用ウェーハ３０に形成する。支持基板用ウェーハ３０の両面に絶縁膜３１を形成してもよいし、貼り合わせる側の面のみでもよい。図４（Ｃ）は、支持基板用ウェーハ３０の両面に絶縁膜３１を形成した場合の図である。
　続いて、図４（Ｄ）に示すように、シリコンウェーハ１００のおもて面１０Ａを、絶縁膜３１を介して支持基板用ウェーハ３０と貼り合わせることで、貼り合わせウェーハ３００が得られる。この貼り合わせは、任意のウェーハ貼り合わせ装置を用いて行うことができる。この貼り合わせウェーハ３００において、シリコンウェーハ１００が活性層（ＳＯＩ層）となる。より具体的には、シリコンウェーハ１００の裏面１０Ｂがデバイス領域として用いられる。
　この貼り合わせウェーハ３００は、第２実施形態におけるエピタキシャルウェーハ２００と同様に、ゲッタリング能力を有し、かつ、抵抗変動を生じることがない貼り合わせウェーハである。
　ここで、上記実施形態においては、図４（Ｃ）に示すように、絶縁膜３１を、支持基板用ウェーハ３０に形成した。シリコンウェーハ１００に絶縁膜を形成する場合と比較して、シリコンウェーハ１００のゲッタリング層１１への加熱機会および加熱時間を抑制できるために、貼り合わせウェーハ３００のゲッタリング能力を維持しやすいからである。このような絶縁膜３１としては、例えばシリコン酸化膜（ＳｉＯ２）とすることができ、通常用いられる熱酸化膜作製装置を用いて作製することができる。絶縁膜３１の厚みは、シリコンウェーハ１００を貼り合わせウェーハにおけるＳＯＩとして用いることが可能な範囲で適宜設定することができる。限定を意図するものではないが、シリコンウェーハ１００と、支持基板用ウェーハ３０との間の絶縁膜の厚みを、例えば０．１~１０μｍとすることができ、１０~３０μｍとすることもできる。
　しかしながら、絶縁膜３１を、シリコンウェーハ１００のおもて面１０Ａに形成してもよい。この場合、ゲッタリング層１１を形成する前に絶縁膜３１を形成してもよいし、ゲッタリング層１１を形成した後に絶縁膜３１を形成してもよい。ただし、シリコンウェーハ１００のゲッタリング層１１への加熱機会および加熱時間を抑制する観点では、ゲッタリング層１１を形成する前に絶縁膜３１を形成する方が好ましい。
　また、図４（Ｄ）における、シリコンウェーハ１００と、支持基板用ウェーハ３０との貼り合わせの後に、この貼り合わせを強化するために、熱処理を施して、シリコンウェーハ１００と、支持基板用ウェーハ３０との間の貼り合わせ面の接合を強化してもよい。なお、この貼り合わせ強化熱処理は、例えば、酸化性ガスまたは不活性ガス雰囲気中において、８００℃以上１２００℃以下、１０分以上６時間以下の条件下を行うことができる。
　なお、図４（Ｅ）に示すように、活性層（ＳＯＩ）領域となるシリコンウェーハ１００の厚さを、薄膜化処理を施すことにより薄膜化してもよい。これにより、所望の厚さの活性層（ＳＯＩ）を有する貼り合わせウェーハ３００′を得ることができる。この薄膜化工程は、例えば、周知の平面研削および鏡面研磨法を好適に用いることができる。また、薄膜化処理を周知のスマートカット法など、他の薄膜化技術を用いて行ってもよい。さらに、支持基板用ウェーハ３０を薄膜化してもよく、この薄膜化の際に、貼り合わせ面以外の面の絶縁膜を研削・研磨してもよい。
　第２実施形態と同様に、この第３実施形態において、貼り合わせウェーハ３００のゲッタリング層１１における水素濃度は、ＳＩＭＳ測定による検出限界以下となる。そこで、本実施形態においては、貼り合わせウェーハ３００におけるゲッタリング層１１を、次の（１）かつ（２）を満たすものとして特定する。
（１）ＳＩＭＳによる水素濃度は検出限界以下（水素濃度が７．０×１０１７ａｔｏｍｓ／ｃｍ３以下）である。
（２）貼り合わせ前にゲッタリング層１１が位置していた部分に、金属不純物を捕獲する結晶欠陥が存在する。
　次に、上記第１，第２および第３実施形態に従う製造方法により得られるシリコンウェーハ１００，エピタキシャルウェーハ２００および貼り合わせウェーハ３００についてそれぞれ説明する。
（シリコンウェーハ）
　図１（Ｃ）に示すように、本発明に従うシリコンウェーハ１００は、シリコンウェーハ１０のおもて面１０Ａ側に形成された、シリコンウェーハ１０中に水素が固溶してなるゲッタリング層１１を有するシリコンウェーハ１００であって、シリコンウェーハの深さ方向における水素の濃度プロファイルのピーク濃度が、１．０×１０１８~１．０×１０２１ａｔｏｍｓ／ｃｍ３であることを特徴とする。
　すなわち、既述の本発明の第１実施形態に従うシリコンウェーハの製造方法により、シリコンウェーハ１００はゲッタリング能力を有することができる。また、このシリコンウェーハ１００は、エピタキシャルウェーハにおける下地基板用のシリコンウェーハとして好適である。また、このシリコンウェーハ１００は、貼り合わせウェーハにおける活性層用ウェーハとしても好適である。このシリコンウェーハ１００を用いて作製したエピタキシャルウェーハおよび貼り合わせウェーハは、ゲッタリング能力を維持しつつ、抵抗変動を生じることがないためである。
　なお、より高いゲッタリング能力を得るために、水素の濃度プロファイルのピーク濃度を１．０×１０１９~１．０×１０２１ａｔｏｍｓ／ｃｍ３とすることが好ましく、１．０×１０２０~１．０×１０２１ａｔｏｍｓ／ｃｍ３とすることがさらに好ましい。
　また、より高いゲッタリング能力を得るには、シリコンウェーハ１０の表面近傍にゲッタリング層１１を形成することが望ましく、シリコンウェーハ１０のおもて面１０Ａからの深さが１．０μｍ未満の範囲内に、水素の濃度プロファイルのピークが位置することが好ましい。
（エピタキシャルウェーハ）
　本発明に従うエピタキシャルウェーハ２００を図３（Ｂ）に示す。このエピタキシャルウェーハ２００は、既述のシリコンウェーハ１００のおもて面１０Ａ上に、エピタキシャル層１２を形成してなるエピタキシャルウェーハであって、エピタキシャル層１２を形成した後に、シリコンウェーハ１００の深さ方向における水素の濃度プロファイルのピーク濃度が７．０×１０１７ａｔｏｍｓ／ｃｍ３以下であり、かつゲッタリング層１１内に金属不純物を捕獲する結晶欠陥を有することを特徴とする。
　このエピタキシャルウェーハ２００は、ゲッタリング能力を有し、かつ、抵抗変動を生じることがないという顕著な特徴を有する。
　また、水素の濃度プロファイルのピークをシリコンウェーハのおもて面１０Ａからの深さが１．０μｍ以下の範囲内に位置させることにより、Ｃｏなど拡散速度が比較的遅い金属不純物までを十分にゲッタリングすることができ、好ましい。
（貼り合わせウェーハ）
　本発明に従う貼り合わせウェーハ３００を図４（Ｄ）に示す。この貼り合わせウェーハ３００は、既述のシリコンウェーハ１００のおもて面１０Ａを、絶縁膜３１を介して支持基板用ウェーハ３０と貼り合わせてなる貼り合わせウェーハであって、前記貼り合わせ後に、シリコンウェーハの深さ方向における水素の濃度プロファイルのピーク濃度が７．０×１０１７ａｔｏｍｓ／ｃｍ３以下であり、かつゲッタリング層１１内に金属不純物を捕獲する結晶欠陥を有することを特徴とする。
　この貼り合わせウェーハ３００は、ゲッタリング能力を有し、かつ、抵抗変動を生じることがないという顕著な特徴を有する。
　以下、実施例を用いて本発明をさらに詳細に説明するが、本発明は以下の実施例に何ら限定されるものではない。
（シリコンウェーハ；発明例１−１）
　ＣＺ単結晶から得たｎ型シリコンウェーハ（直径：３００ｍｍ、厚み：７７５μｍ、ドーパント種類：リン、抵抗率：１５Ω・ｃｍ、酸素濃度：１．２×１０１８ａｔｏｍｓ／ｃｍ３）を用意した。次いで、大電流型イオン注入装置を用いて、ドーズ量：５．０×１０１５ａｔｏｍｓ／ｃｍ２、加速電圧：１７ｋｅＶ／ａｔｏｍで水素のモノマーイオンをシリコンウェーハの表面に注入し、シリコンウェーハを作製した。
（比較例１−１）
　水素イオン注入に替えて、加速電圧：６０ｋｅＶ／ａｔｏｍで炭素イオン注入した以外は、発明例１−１と同様にしてシリコンウェーハを作製した。
（評価１−１：ＳＩＭＳ測定）
　発明例１−１および比較例１−１のシリコンウェーハについてＳＩＭＳ測定を行い、水素および炭素の濃度プロファイルをそれぞれ得た。結果を図５（Ａ），（Ｂ）にそれぞれ示す。なお、横軸の深さはシリコンウェーハのおもて面（イオン注入した側の面）を０としている。図５（Ａ），（Ｂ）から、発明例１−１および比較例１−１では、約０．２μｍの深さ位置に注入イオンのピーク濃度が発生していることがわかる。
（評価１−２：ゲッタリング能力評価）
　発明例１−１および比較例１−１のシリコンウェーハ表面を、Ｎｉ汚染液（１．０×１０１３／ｃｍ２）で、スピンコート汚染法を用いて故意に汚染し、次いで、窒素雰囲気中において９００℃で３０分間の熱処理を施した。
　その後、シリコンウェーハ中のＮｉの濃度をＳＩＭＳにより測定して、各シリコンウェーハのゲッタリング性能を評価したところ、発明例１−１および比較例１−１のシリコンウェーハはともに、１．０×１０１７ａｔｏｍｓ／ｃｍ３以上のＮｉのピーク濃度が観察され、十分なゲッタリング能力を有することが確認された。
（エピタキシャルウェーハ；発明例２−１）
　上記実施例１の発明例１−１と同じ方法で、エピタキシャルウェーハの下地基板としてシリコンウェーハを作製した。続いて、このシリコンウェーハをエピタキシャル成長装置（アプライドマテリアルズ社製）内に搬送し、装置内で１１２０℃の温度で３０秒の水素ベーク処理を施した後、水素をキャリアガス、トリクロロシランをソースガス、フォスフィンをドーパントガスとし、１０００~１１５０℃の成長温度で、ＣＶＤ法によりシリコンウェーハ上にシリコンのエピタキシャル層（目標厚み：８μｍ、ドーパント種類：リン、目標抵抗率：６５Ω・ｃｍ）をエピタキシャル成長させ、本発明に従うエピタキシャルウェーハを作製した。
（比較例２−１）
　水素イオン注入に替えて、加速電圧：６０ｋｅＶ／ａｔｏｍでシリコンウェーハに炭素イオンを注入した以外は、発明例２−１と同様にしてエピタキシャルウェーハを作製した。
（従来例）
　シリコンウェーハに対して水素イオンを注入しなかった以外は、発明例２−１と同様にしてエピタキシャルウェーハを作製した。すなわち、従来例のエピタキシャルウェーハには、イオン注入領域が形成されていない。
（評価２−１：ＳＩＭＳ測定によるゲッタリング能力評価）
　発明例２−１および比較例２−１のエピタキシャルウェーハのエピタキシャル層の表面を、Ｎｉ汚染液（１．０×１０１３ａｔｏｍｓ／ｃｍ２）を用いてスピンコート汚染法により故意に汚染し、次いで、窒素雰囲気中において９００℃で３０分間の熱処理を施した。その後、エピタキシャルウェーハ中のＮｉの濃度をＳＩＭＳにより測定して、各エピタキシャルウェーハのゲッタリング性能を評価した。結果を図６（Ａ），（Ｂ）にそれぞれ示す。なお、横軸の深さは、エピタキシャル層表面を０としている。
（評価２−２：光学顕微鏡によるゲッタリング能力評価）
　上記評価２−１で行ったＮｉの故意汚染を、発明例２−１，比較例２−１および従来例で作製したエピタキシャルウェーハに対して行い、ライト液へ３分間浸した後、故意汚染後のエピタキシャル層表面を光学顕微鏡で観察し、エピタキシャル層表面で観察されるピット（ニッケルシリサイド起因の表面ピット：Ｎｉピット）の発生の有無を調査した。結果を図７（Ａ）~（Ｃ）にそれぞれ示す。
（評価２−３：ＳＩＭＳ測定による下地基板の評価）
　発明例２−１および比較例２−１のエピタキシャルウェーハについてＳＩＭＳ測定を行い、下地基板の水素濃度および炭素濃度のプロファイルをそれぞれ測定した。
　発明例２−１においては、シリコン基板の水素濃度は検出限界（７．０×１０１７ａｔｏｍｓ／ｃｍ３）以下であり、水素イオン注入領域において水素濃度を測定することができなかった。一方、比較例２−１においては、シリコン基板に炭素イオンを注入した領域において、炭素濃度のピークの存在が確認され、炭素のピーク濃度は３．０×１０２０ａｔｏｍｓ／ｃｍ３であった。
（評価２−４：ＤＬＴＳ法によるゲッタリング層評価）
　発明例２−１で作製したエピタキシャルウェーハに対してＤＬＴＳ測定（Ｄｅｅｐ　Ｌｅｖｅｌ　Ｔｒａｎｓｉｅｎｔ　Ｓｐｅｃｔｒｏｓｃｏｐｙ、深準位過渡分光法）を行った。測定条件としては、逆電圧を４Ｖ、パルス電圧を８Ｖとして、エピタキシャル層とシリコンウェーハのおもて面との界面からシリコン基板側の深さ方向約０~１μｍの領域を測定した。結果を図８に示す。なお、ＤＬＴＳ測定とは、ショットキー接合またはｐｎ接合に逆方向電圧を印加して接合部の空乏層を広げ、印加電圧を変化させた際の静電容量（キャパシタンス）変化を測定する方法である。静電容量変化の温度依存性に基づき、深い準位（トラップ）を測定することができ、その結果、結晶欠陥を測定することができる。
（評価２−５：ＣＬ法によるゲッタリング層評価）
　発明例２−１で作製したエピタキシャルウェーハを斜め研磨加工したサンプルに対して断面方向からＣＬ（Ｃａｔｈｏｄｅ　Ｌｕｍｉｎｅｓｃｅｎｃｅ、カソードルミネッセンス）法を行い、ＣＬスペクトルを取得した。測定条件としては、３３Ｋ下において電子線を２０ｋｅＶで照射した。結果を図９に示す。なお、ＣＬ法とは、試料に電子線を照射した際に放出される光を検出する手法であり、伝導帯の底付近から価電子帯の頂上付近への遷移を検出して、結晶欠陥を測定する方法である。
（評価２−６：表面欠陥評価）
　発明例２−１，比較例２−１および従来例で作製したエピタキシャルウェーハについて、ウェーハ表面検査装置（ケーエルテンコール社製、ＳＰ−１）を用いて、エピタキシャル層表面で観察されるサイズ０．１６μｍ以上の表面欠陥（ＬＰＤ：Ｌｉｇｈｔ　Ｐｏｉｎｔ　Ｄｅｆｅｃｔ）を評価した。検出したＬＰＤマップを図１０に示す。
（評価２−７：抵抗率の評価）
　発明例２−１，比較例２−１および従来例で作製したエピタキシャルウェーハの、深さ方向における抵抗率の分布を抵抗率測定装置（型番：ＳＳＭ２０００、日本エス・エス・エム株式会社製）を用いて、広がり抵抗法（ＳＲ法；Ｓｐｒｅａｄｉｎｇ　Ｒｅｓｉｓｔａｎｃｅ　Ａｎａｌｙｓｉｓ）により測定した。結果を図１１（Ａ）~（Ｃ）にそれぞれ示す。なお、図１１の横軸の深さはエピタキシャル層表面を０としている。
（評価結果）
　まず、評価２−１による図６（Ａ），（Ｂ）から、発明例２−１のエピタキシャルウェーハも、比較例２−１のエピタキシャルウェーハも、エピタキシャル層形成後において、下地基板のシリコンウェーハ内に高濃度のＮｉのピーク濃度が観察され、Ｎｉに対する十分なゲッタリング能力を維持していることがわかる。また、評価２−２による図７（Ａ），（Ｂ）からもわかるように、発明例２−１と比較例２−１とではＮｉピットが観察されず、どちらも十分なゲッタリング能力を有することがわかる。一方、図７（Ｃ）からわかるように、従来例では多数のＮｉピットが観察され、ゲッタリング能力が低いことがわかる。
　評価２−３に既述のとおり、発明例２−１のエピタキシャルウェーハには、ゲッタリングシンクとしての水素注入領域は、検出限界７．０×１０１７ａｔｏｍｓ／ｃｍ３のＳＩＭＳ測定においては観測されなかった。一方で、評価２−４による図８から、発明例２−１には、空孔および酸素による欠陥（Ｖ−Ｏ）が発生する準位に相当する位置（９０Ｋ）と、空孔およびリンによる欠陥（Ｖ−Ｐ）が発生する準位に相当する位置（２２０Ｋ）とでそれぞれ濃度ピークが観察され、欠陥（Ｖ−Ｏ）と推定できる結晶欠陥と欠陥（Ｐ−Ｏ）と推定できる結晶欠陥とが観察された。また、評価２−５による図９からも、水素イオン注入領域において、波長域１４００~１５００ｎｍで結晶欠陥が存在することが確認された。これらの結果から、発明例２−１のエピタキシャルウェーハにおいては、下地基板への水素イオン注入領域に空孔が高密度で存在し、この空孔がゲッタリングシンクとして機能したと考えられる。エピタキシャル層形成前には水素の固溶領域（水素イオン注入領域）が存在し、エピタキシャル層形成後には水素を検出することはできないものの、空孔および酸素による欠陥と、空孔およびリンによる欠陥（Ｖ−Ｐ）とが存在する。このことを考えると、エピタキシャル層形成時に、水素イオン注入領域において、水素が珪素（Ｓｉ）との結合を解離して外方拡散した結果、空孔が残存したものと考えられる。
　また、評価２−６による図１０から、比較例２−１および従来例と比較しても、水素イオンを注入した発明例２−１のエピタキシャルウェーハのエピタキシャル層表面の表面欠陥（ＬＰＤ）は、比較例２−１および従来例と同程度であった。すなわち、水素イオン注入によるエピタキシャル層への表面欠陥の影響は認められなかった。
　さらに、評価２−７による図１１（Ａ），（Ｃ）から明らかなように、発明例２−１および従来例における深さ方向における抵抗率分布は、同様の分布を示した。エピタキシャル層とシリコン基板との界面近傍領域における抵抗率は、シリコン基板の抵抗率からエピタキシャル層の目標抵抗率に向けて徐々に増加していった。このように、発明例２−１および従来例では、エピタキシャル層とシリコン基板との界面近傍において抵抗率が著しく低くなる領域（抵抗変動領域）は存在しなかった。すなわち、発明例２−１および従来例では抵抗変動は生じなかった。一方、図１１（Ｂ）から明らかなように、高濃度の炭素イオンを注入した比較例２−１には、エピタキシャル層とシリコン基板との界面近傍領域において、抵抗率が０に急峻に近づく領域が生じていた。かかる領域は、シリコン基板の抵抗率：１５Ω・ｃｍおよびエピタキシャル層の目標抵抗率：６５Ω・ｃｍから、著しく乖離する領域であり、抵抗変動領域である。これらの結果から、発明例２−１および従来例のエピタキシャルウェーハには抵抗変動は生じなかったが、比較例２−１のエピタキシャルウェーハには抵抗変動は生じていたことがわかる。
　以上のことから、発明例２−１のエピタキシャルウェーハは、炭素イオン注入した比較例２−１と同程度のゲッタリング能力を有することがわかった。これに加えて、５．０×１０１５ａｔｏｍｓ／ｃｍ２と、高濃度のドーズ量で炭素イオンを注入した比較例２−１では抵抗変動の発生は不可避であったにも関わらず、水素イオンを注入した発明例２−１のエピタキシャルウェーハでは抵抗変動が生じないことがわかった。すなわち、発明例２−１のエピタキシャルウェーハは、高いゲッタリング能力を有しつつ、抵抗変動を生じることがなかった。
（エピタキシャルウェーハ）
　さらに、注入イオン種およびドーズ量の変化による影響を確認するために、シリコンウェーハへのイオン注入条件を表１に記載の条件とした以外は、実施例２における発明例２−１と同じ条件で、発明例２−２，２−３および比較例２−２~２−６にかかるエピタキシャルウェーハを作製した。発明例２−１および比較例２−１で作製したエピタキシャルウェーハと併せて表１に示す。
Figure JPOXMLDOC01-appb-T000001
（評価３−１：ＳＩＭＳ測定によるゲッタリング能力評価）
　評価２−１と同様にして、さらに発明例２−２，２−３および比較例２−２~２−４にかかるエピタキシャルウェーハの、１×１０１３ａｔｏｍｓ／ｃｍ２のＮｉ故意汚染に対するゲッタリング能力を評価した。結果を表１に示す。なお、代表例として、既述の図６（Ａ），（Ｂ）を示す。発明例２−２，２−３および比較例２−２~２−４については、Ｎｉの濃度プロファイルのピーク濃度を以下のようにそれぞれ分類して、評価基準とした。
　◎：１．０×１０１７ａｔｏｍｓ／ｃｍ３以上
　○：１．０×１０１６ａｔｏｍｓ／ｃｍ３以上~１．０×１０１７ａｔｏｍｓ／ｃｍ３未満
　×：１．０×１０１６ａｔｏｍｓ／ｃｍ３未満
ここで、Ｎｉを１×１０１１ａｔｏｍｓ／ｃｍ２捕獲した場合、Ｎｉのピーク濃度が１．０×１０１６ａｔｏｍｓ／ｃｍ３以上となり、エピタキシャルウェーハは十分なゲッタリング能力を有していたと言える。
（評価３−２：表面欠陥評価）
　評価２−６と同様にして、発明例２−２，２−３および比較例２−２~２−４にかかるエピタキシャルウェーハの表面欠陥（ＬＰＤ）を評価したところ、いずれのエピタキシャルウェーハも５個以下であり、イオン注入に起因したＬＰＤ数の増加は見られなかった。
（評価３−３：抵抗率の評価）
　評価２−７と同様にして、広がり抵抗法により、さらに発明例２−２，２−３および比較例２−２~２−４にかかるエピタキシャルウェーハの深さ方向における抵抗率分布を評価した。結果を表１に示す。なお、代表例として、既述の図１１（Ａ），（Ｂ）を示す。発明例２−２，２−３および比較例２−２~２−４については、エピタキシャル層と、下地基板のシリコンウェーハとの界面における抵抗率が、エピタキシャル層の目標抵抗率：６５Ω・ｃｍから変動した比率（すなわち、抵抗変動率）を以下のようにそれぞれ分類して、評価基準とした。
　◎：７０％以下
　○：７０％超~８０％以下
　×：８０％超
なお、本実施例においては、８０％以下の抵抗変動率であれば、抵抗変動は生じていないと判断できる。
　なお、比較例２−５および比較例２−６では、エピタキシャル層形成中にウェーハが注入層領域でウェーハの剥離を生じてしまい、エピタキシャルウェーハを作製することができなかった。そのため、上記評価３−１~３−３における評価は”−”（評価不能）の記号を用いて表１に記載している。
（評価結果）
　表１からわかるように、本発明条件を満足する実施例２−１~２−３にかかるエピタキシャルウェーハはいずれも、ゲッタリング能力を有し、かつ、抵抗変動が生じなかった。一方、本発明条件を少なくとも１つ以上満足しない比較例２−１~２−４にかかるエピタキシャルウェーハは、ゲッタリング能力と、抵抗変動が生じないこととを両立することができなかった。また、比較例２−５，２−６のイオン注入条件では、注入層領域でウェーハの剥離を生じてしまい、エピタキシャルウェーハを作製することができなかった。
（エピタキシャルウェーハ）
　さらに、注入深さおよびドーズ量の変化による影響を確認するために、シリコンウェーハへの水素イオン注入条件を表２に記載の条件とした以外は、実施例２における発明例２−１と同じ条件で、発明例２−４~２−６にかかるエピタキシャルウェーハを作製した。なお、注入深さは、エピタキシャル層形成前の、水素濃度のピーク位置（シリコンウェーハのおもて面を０とする）である。発明例２−１で作製したエピタキシャルウェーハと併せて表２に示す。
Figure JPOXMLDOC01-appb-T000002
（評価３：ＳＩＭＳ測定によるゲッタリング能力評価）
　評価２−１と同様にして、発明例２−４~２−６にかかるエピタキシャルウェーハのＮｉに対するゲッタリング能力を評価した。評価基準は、評価２−１と同じであり、結果を表２に示す。
　さらに、Ｎｉ以外の金属元素のゲッタリング効果を確認するため、Ｃｏ汚染液を用いて、発明例２−１および２−４~２−６にかかるエピタキシャルウェーハのエピタキシャル層の表面が、１．０×１０１２ａｔｏｍｓ／ｃｍ２の濃度となるようにスピンコート汚染法により故意に汚染し、次いで、窒素雰囲気中において１０００℃で３０分間の熱処理を施した。その後、エピタキシャルウェーハ中のＣｏの濃度をＳＩＭＳにより測定して、各エピタキシャルウェーハのＣｏに対するゲッタリング性能を評価した。また、Ｃｏ汚染液とは別に、Ｆｅ汚染液を用いて、発明例２−１および２−４~２−６にかかるエピタキシャルウェーハのエピタキシャル層の表面が、１．０×１０１２ａｔｏｍｓ／ｃｍ２の濃度となるようにスピンコート汚染法により故意に汚染し、同様に熱処理を施した後、エピタキシャルウェーハ中のＦｅの濃度をＳＩＭＳにより測定して、各エピタキシャルウェーハのＦｅに対するゲッタリング性能を評価した。結果を表２に示す。なお、ＳＩＭＳ測定により得られたＣｏおよびＦｅの濃度プロファイルのピーク濃度を以下のようにそれぞれ分類して、評価基準とした。
　◎：１．０×１０１７ａｔｏｍｓ／ｃｍ３以上
　○：１．０×１０１６ａｔｏｍｓ／ｃｍ３以上~１．０×１０１７ａｔｏｍｓ／ｃｍ３未満
　×：１．０×１０１６ａｔｏｍｓ／ｃｍ３未満
　さらに、表２中、ゲッタリング能力の総合的な評価を、下記のとおりに評価した。結果を表２に示す。
　◎：Ｎｉ，Ｆｅ，Ｃｏの全てをゲッタリングすることができる。
　○：拡散速度の速いＮｉをゲッタリングすることができる。
　×：Ｎｉ，Ｆｅ，Ｃｏのいずれもゲッタリングすることができない。
　ここで、「ゲッタリングできる」とは、Ｎｉ，Ｆｅ，Ｃｏのそれぞれの金属に対する評価水準が◎または○であることを意味し、「ゲッタリングできない」とは、評価水準が×であることを意味する。
（評価結果）
　表２から、水素イオンを１．０μｍ未満、例えば０．２μｍの深さ位置に注入することで、エピタキシャルウェーハは、Ｆｅ，Ｃｏなどの重金属に対しても十分なゲッタリング能力を有することができることがわかった。
（貼り合わせウェーハ；発明例３−１）
　活性層用ウェーハとして、ＣＺ法により得られた単結晶シリコンインゴットから採取されたｎ型のシリコンウェーハ（直径：２００ｍｍ、厚さ：７２５μｍ、酸素濃度：３．０×１０１７ａｔｏｍｓ／ｃｍ３、ドーパント種類：リン、目標抵抗率：６５Ω・ｃｍ、ドーパント濃度：６．６×１０１３ａｔｏｍｓ／ｃｍ３）を用意した。また、支持基板用ウェーハとして、ＣＺ法により得られた単結晶シリコンインゴットから採取されたｐ型のシリコンウェーハ（直径：２００ｍｍ、厚さ：７２５μｍ、酸素濃度：１．２×１０１８ａｔｏｍｓ／ｃｍ３、ドーパント種類：ボロン、目標抵抗率：１．５Ω・ｃｍ、ドーパント濃度：１．０×１０１６ａｔｏｍｓ／ｃｍ３）を用意した。
　次いで、実施例１と同じイオン注入装置を用いて、ドーズ量：５．０×１０１５ａｔｏｍｓ／ｃｍ２、加速電圧：１７ｋｅＶ／ａｔｏｍで水素のモノマーイオンをシリコンウェーハの表面に注入した。熱酸化膜作製装置に支持基板用ウェーハを導入して、水素及び酸素混合ガス雰囲気下で１０５０℃にて酸化膜形成処理を行い、支持基板用ウェーハに厚さ２．５μｍのシリコン酸化膜を形成した。
　以上の処理が施された活性層用ウェーハと支持基板用ウェーハとを張り合わせるにあたり、活性層用ウェーハの水素イオンを注入した側の面（おもて面）を支持基板用ウェーハの酸化膜側に貼り合わせた。次いで、貼り合わせたウェーハを、酸素ガス雰囲気下とした縦型熱処理装置内に搬送し、装置内を８００℃まで昇温して２時間保持した後、１０００℃まで昇温して１時間保持して、貼り合わせを強化する熱処理を施して１枚の貼り合わせウェーハとした。
　その後、貼り合わせウェーハにおける活性層用ウェーハ表面側（水素イオン注入した反対側の面）から研削処理を施して活性層用ウェーハの厚みを薄膜化した後、その表面を鏡面研磨して、厚み６μｍの活性層を有する貼り合わせウェーハを作製した。
（発明例３−２~３−３および比較例３−１~３−７）
　さらに、注入イオン種およびドーズ量の変化による影響を確認するために、活性層用ウェーハへのイオン注入条件を表３に記載の条件とした以外は、発明例３−１と同じ条件で、発明例３−２~３−３および比較例３−１~３−７にかかる貼り合わせウェーハを作製した。発明例３−１と併せて、表３に示す。
Figure JPOXMLDOC01-appb-T000003
（評価５−１：抵抗率の評価）
　評価２−７と同様にして、広がり抵抗法により、発明例３−１~３−３および比較例３−１~３−４にかかる貼り合わせウェーハの深さ方向における抵抗率分布を評価した。結果を表３に示す。活性層と、シリコン酸化膜（ＢＯＸ層）との界面における抵抗率が、活性層用ウェーハの目標抵抗率：６５Ω・ｃｍから変動した比率（すなわち、抵抗変動率）を以下のようにそれぞれ分類して、評価基準とした。
　◎：５％以下
　○：５％超~１０％以下
　×：１０％超
なお、本実施例においては、１０％以下の抵抗変動率であれば、抵抗変動は生じていないと判断できる。
（評価５−２：ＳＩＭＳ測定によるゲッタリング能力評価）
　評価２−１と同様にして、発明例３−１~３−３および比較例３−１~３−４にかかる貼り合わせウェーハのＮｉに対するゲッタリング能力を評価した。なお、評価２−１におけるエピタキシャル層表面へのＮｉ故意汚染に替えて、貼り合わせウェーハの活性層表面へＮｉ故意汚染を行っている。結果を表３に示す。評価基準は、評価２−１と同じである。
　なお、比較例３−５~３−７では、活性層用ウェーハと支持基板用ウェーハとを貼り合わせる際に行った接合強化熱処理時に、活性層用ウェーハ内の注入領域においてウェーハが剥離してしまい、貼り合わせウェーハを作製することができなかった。そのため、上記評価５−１，５−２における評価は”−”（評価不能）の記号を用いて表３に記載している。
（評価結果）
　表３からわかるように、本発明条件を満足する実施例３−１~３−３にかかる貼り合わせウェーハはいずれも、ゲッタリング能力を有し、かつ、抵抗変動が生じなかった。一方、本発明条件を少なくとも１つ以上満足しない比較例３−１~３−４にかかる貼り合わせウェーハは、ゲッタリング能力と、抵抗変動が生じないこととを両立することができなかった。また、比較例３−５~３−７のイオン注入条件では、貼り合わせウェーハを作製することができなかった。
　本発明によれば、シリコンウェーハに水素イオンを注入するので、ゲッタリング能力を有するシリコンウェーハであって、このシリコンウェーハを用いてエピタキシャルウェーハまたは貼り合わせウェーハを作製しても、ゲッタリング能力を維持しつつ、抵抗変動を生じさせないシリコンウェーハを製造することができる。
　１０　　　　シリコンウェーハ
　１０Ａ　　　シリコンウェーハのおもて面
　１０Ｂ　　　シリコンウェーハの裏面
　１１　　　　ゲッタリング層
　１２　　　　エピタキシャル層
　２０　　　　水素イオン
　３０　　　　支持基板用ウェーハ
　３１　　　　絶縁膜（シリコン酸化膜）
　５０　　　　プラズマイオン注入装置
　５１　　　　プラズマチャンバ
　５２　　　　ガス導入口
　５３　　　　真空ポンプ
　５４　　　　パルス電圧印加手段
　５５　　　　ウェーハ固定台
　１００　　　シリコンウェーハ
　２００　　　エピタキシャルウェーハ
　３００　　　貼り合わせウェーハ

Claims (9)

  1. 　シリコンウェーハのおもて面から水素イオンを１．０×１０１３~３．０×１０１６ａｔｏｍｓ／ｃｍ２のドーズ量で注入して、前記水素イオンが固溶してなるゲッタリング層を形成することを特徴とするシリコンウェーハの製造方法。
  2. 　前記シリコンウェーハの深さ方向における前記水素の濃度プロファイルのピークが、前記おもて面から１．０μｍ未満の範囲内に位置するように、前記水素イオンを注入する請求項１に記載のシリコンウェーハの製造方法。
  3. 　請求項１または２に記載のシリコンウェーハの前記おもて面にエピタキシャル層を形成するエピタキシャルウェーハの製造方法。
  4. 　請求項１または２に記載のシリコンウェーハの前記おもて面を、絶縁膜を介して支持基板用ウェーハと貼り合わせる貼り合わせウェーハの製造方法。
  5. 　前記貼り合わせに先立ち、前記絶縁膜を、前記支持基板用ウェーハに形成する請求項４に記載の貼り合わせウェーハの製造方法。
  6. 　シリコンウェーハのおもて面側に形成された、該シリコンウェーハ中に水素が固溶してなるゲッタリング層を有するシリコンウェーハであって、
    　前記シリコンウェーハの深さ方向におけるにおける前記水素の濃度プロファイルのピーク濃度が、１．０×１０１８~１．０×１０２１ａｔｏｍｓ／ｃｍ３であることを特徴とするシリコンウェーハ。
  7. 　前記シリコンウェーハのおもて面からの深さが１．０μｍ未満の範囲内に、前記水素の濃度プロファイルのピークが位置する請求項６に記載のシリコンウェーハ。
  8. 　請求項６または７に記載のシリコンウェーハの前記おもて面上に、エピタキシャル層を形成してなるエピタキシャルウェーハであって、
    　前記エピタキシャル層を形成した後に、前記水素の濃度プロファイルのピーク濃度が７．０×１０１７ａｔｏｍｓ／ｃｍ３以下であり、かつ前記ゲッタリング層内に金属不純物を捕獲する結晶欠陥を有するエピタキシャルウェーハ。
  9. 　請求項６または７に記載のシリコンウェーハの前記おもて面を、絶縁膜を介して支持基板用ウェーハと貼り合わせてなる貼り合わせウェーハであって、
    　前記貼り合わせ後に、前記水素の濃度プロファイルのピーク濃度が７．０×１０１７ａｔｏｍｓ／ｃｍ３以下であり、かつ前記ゲッタリング層内に金属不純物を捕獲する結晶欠陥を有する貼り合わせウェーハ。
PCT/JP2014/073596 2013-09-04 2014-09-02 シリコンウェーハおよびその製造方法 WO2015034075A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010073976.7A CN111508819B (zh) 2013-09-04 2014-09-02 硅晶片及其制造方法
CN201480046679.6A CN105659367A (zh) 2013-09-04 2014-09-02 硅晶片及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-183149 2013-09-04
JP2013183149A JP6516957B2 (ja) 2013-09-04 2013-09-04 エピタキシャルウェーハの製造方法及び貼り合わせウェーハの製造方法

Publications (1)

Publication Number Publication Date
WO2015034075A1 true WO2015034075A1 (ja) 2015-03-12

Family

ID=52628534

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/073596 WO2015034075A1 (ja) 2013-09-04 2014-09-02 シリコンウェーハおよびその製造方法

Country Status (5)

Country Link
JP (1) JP6516957B2 (ja)
KR (3) KR20150027711A (ja)
CN (2) CN105659367A (ja)
TW (1) TWI540618B (ja)
WO (1) WO2015034075A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016031328A1 (ja) * 2014-08-28 2016-03-03 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法、ならびに、固体撮像素子の製造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6485315B2 (ja) * 2015-10-15 2019-03-20 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
CN105742243A (zh) * 2016-02-26 2016-07-06 上海华力微电子有限公司 三维集成电路切割方法以及三维集成电路结构
JP6504082B2 (ja) * 2016-02-29 2019-04-24 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法ならびに固体撮像素子の製造方法
JP6485406B2 (ja) * 2016-05-31 2019-03-20 株式会社Sumco Ｓｏｉウェーハの製造方法
JP6792412B2 (ja) * 2016-10-28 2020-11-25 太平洋セメント株式会社 炭化珪素粉末の製造方法
JP6772966B2 (ja) * 2017-06-14 2020-10-21 株式会社Sumco エピタキシャル成長用の半導体ウェーハの製造方法及び半導体エピタキシャルウェーハの製造方法
JP6787268B2 (ja) * 2017-07-20 2020-11-18 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法、ならびに固体撮像素子の製造方法
CN108032451B (zh) * 2017-12-07 2020-07-10 苏州阿特斯阳光电力科技有限公司 一种硅棒切割方法
JP6812962B2 (ja) 2017-12-26 2021-01-13 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP6451881B1 (ja) * 2018-01-24 2019-01-16 株式会社Sumco シリコン層の評価方法およびシリコンエピタキシャルウェーハの製造方法
FR3077924B1 (fr) 2018-02-13 2020-01-17 Soitec Structure demontable et procede de demontage utilisant ladite structure
CN109559982A (zh) * 2018-10-23 2019-04-02 开封大学 一种n型晶体硅太阳电池的硼扩散工艺
TWI727515B (zh) * 2018-11-30 2021-05-11 台灣積體電路製造股份有限公司 形成soi結構的方法
JP6680378B2 (ja) * 2019-03-13 2020-04-15 株式会社Sumco Ｓｏｉウェーハ
JP7262415B2 (ja) * 2020-04-03 2023-04-21 信越化学工業株式会社 複合基板およびその製造方法
CN111785729B (zh) * 2020-06-11 2021-10-26 长江存储科技有限责任公司 一种三维存储器的制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661234A (ja) * 1992-08-06 1994-03-04 Hitachi Ltd 半導体装置の製造方法
JPH06338507A (ja) * 1993-03-30 1994-12-06 Sony Corp 半導体基板、固体撮像装置及びこれらの製造方法
JPH0878644A (ja) * 1994-09-02 1996-03-22 Hitachi Ltd 半導体集積回路装置の製造方法
JP2010010578A (ja) * 2008-06-30 2010-01-14 Canon Inc 半導体装置及びその製造方法
JP2010109141A (ja) * 2008-10-30 2010-05-13 Shin Etsu Handotai Co Ltd 半導体基板の製造方法
JP2010283022A (ja) * 2009-06-02 2010-12-16 Sumco Corp シリコンウェーハおよびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5618430A (en) * 1979-07-25 1981-02-21 Fujitsu Ltd Manufacture of semiconductor element
JPS63271942A (ja) * 1987-04-28 1988-11-09 Matsushita Electric Ind Co Ltd シリコン表面の欠陥低減方法
JPH1167682A (ja) * 1997-08-08 1999-03-09 Mitsubishi Electric Corp 半導体装置の製造方法
JP4599724B2 (ja) * 2001-02-15 2010-12-15 信越半導体株式会社 エピタキシャルシリコンウエーハの製造方法およびエピタキシャルシリコンウエーハ
JP2003163216A (ja) * 2001-09-12 2003-06-06 Wacker Nsce Corp エピタキシャルシリコンウエハおよびその製造方法
JP2004282093A (ja) * 2004-05-17 2004-10-07 Yamaha Corp 半導体ウエハの欠陥低減法
JP4910275B2 (ja) * 2004-09-21 2012-04-04 ソニー株式会社 固体撮像素子及びその製造方法
EP1792339A1 (en) * 2004-09-21 2007-06-06 S.O.I.Tec Silicon on Insulator Technologies Method for obtaining a thin layer by implementing co-implantation and subsequent implantation
WO2007125863A1 (ja) * 2006-04-24 2007-11-08 Shin-Etsu Handotai Co., Ltd. Ｓｏｉウエーハの製造方法
JP2010114409A (ja) * 2008-10-10 2010-05-20 Sony Corp Ｓｏｉ基板とその製造方法、固体撮像装置とその製造方法、および撮像装置
JP2010283296A (ja) * 2009-06-08 2010-12-16 Sumco Corp シリコンウェーハ及びその製造方法、並びに、半導体デバイスの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661234A (ja) * 1992-08-06 1994-03-04 Hitachi Ltd 半導体装置の製造方法
JPH06338507A (ja) * 1993-03-30 1994-12-06 Sony Corp 半導体基板、固体撮像装置及びこれらの製造方法
JPH0878644A (ja) * 1994-09-02 1996-03-22 Hitachi Ltd 半導体集積回路装置の製造方法
JP2010010578A (ja) * 2008-06-30 2010-01-14 Canon Inc 半導体装置及びその製造方法
JP2010109141A (ja) * 2008-10-30 2010-05-13 Shin Etsu Handotai Co Ltd 半導体基板の製造方法
JP2010283022A (ja) * 2009-06-02 2010-12-16 Sumco Corp シリコンウェーハおよびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016031328A1 (ja) * 2014-08-28 2016-03-03 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法、ならびに、固体撮像素子の製造方法

Also Published As

Publication number Publication date
TWI540618B (zh) 2016-07-01
KR20150027711A (ko) 2015-03-12
CN111508819B (zh) 2024-06-14
KR102082191B1 (ko) 2020-02-27
JP6516957B2 (ja) 2019-05-22
CN105659367A (zh) 2016-06-08
JP2015050425A (ja) 2015-03-16
TW201515069A (zh) 2015-04-16
CN111508819A (zh) 2020-08-07
KR20160030915A (ko) 2016-03-21
KR20170077099A (ko) 2017-07-05

Similar Documents

Publication Publication Date Title
WO2015034075A1 (ja) シリコンウェーハおよびその製造方法
TWI549188B (zh) 半導體磊晶晶圓的製造方法、半導體磊晶晶圓及固體攝影元件的製造方法
WO2012157162A1 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
WO2014076921A1 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
WO2015104965A1 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
TWI652737B (zh) 半導體磊晶晶圓及其製造方法以及固體攝像元件的製造方法
WO2014076945A1 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
TWI534306B (zh) 磊晶晶圓的製造方法及磊晶晶圓
JP6442818B2 (ja) シリコンウェーハおよびその製造方法
JP6107068B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
TWI611482B (zh) 半導體磊晶晶圓的製造方法及固體攝像元件的製造方法
JP6427946B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6508030B2 (ja) シリコンエピタキシャルウェーハの製造方法および固体撮像素子の製造方法
CN108885998B (zh) 外延晶圆的制造方法及外延晶圆
JP6280301B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6913729B2 (ja) ｐｎ接合シリコンウェーハ
JP2017123477A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2018101745A (ja) ｐｎ接合シリコンウェーハの製造方法およびｐｎ接合シリコンウェーハ
JP6318728B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017175144A (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14841822

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14841822

Country of ref document: EP

Kind code of ref document: A1