JPH0878644A - 半導体集積回路装置の製造方法 - Google Patents

半導体集積回路装置の製造方法

Info

Publication number
JPH0878644A
JPH0878644A JP20959894A JP20959894A JPH0878644A JP H0878644 A JPH0878644 A JP H0878644A JP 20959894 A JP20959894 A JP 20959894A JP 20959894 A JP20959894 A JP 20959894A JP H0878644 A JPH0878644 A JP H0878644A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
semiconductor
film
substrate
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20959894A
Other languages
English (en)
Inventor
Tetsuo Watanabe
哲夫 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP20959894A priority Critical patent/JPH0878644A/ja
Publication of JPH0878644A publication Critical patent/JPH0878644A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】 【目的】 ＳＯＩ基板に形成された半導体集積回路装置
の信頼度を向上する。 【構成】 デヌーデッドゾーン２を形成した第１半導体
基板に不純物（Ｃ+ ）を打ち込み、ゲッタリングサイト
となる歪み領域３を第１半導体基板の表面近傍に形成し
た後、第１半導体基板の表面に熱酸化膜４を形成する。
次に、第１半導体基板の表面と支持基板となる第２半導
体基板５の表面を重ね合わせて貼り合わせる。その後、
第１半導体基板を裏面から加工して薄膜化することによ
りＳＯＩ膜６を設け、ＳＯＩ基板を形成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置の
製造方法に関し、特に、半導体基板上に絶縁膜を介して
半導体膜が形成されたＳＯＩ（Silicon on Insulator）
基板を有する半導体集積回路装置に適用して有効な技術
に関するものである。
【０００２】
【従来の技術】ＳＯＩ基板を半導体集積回路装置の基板
材料に用いることにより、寄生容量の低減、放射線に対
する耐性の向上、ラッチアップフリーのＣＭＯＳ（相補
型ＭＯＳＦＥＴ）などが実現できるので、ＳＯＩ基板は
低消費電力でかつ高性能および高信頼度が要求される半
導体集積回路装置には必須の技術となっている。
【０００３】ＳＯＩ基板は、例えば第１半導体基板の表
面に絶縁膜を形成し、この第１半導体基板の表面と支持
基板となる第２半導体基板の表面を貼り合わせた後、第
１半導体基板を所望の厚みに加工することにより形成さ
れる。半導体素子は、この加工された第１半導体基板
（以下ＳＯＩ膜と記す）に形成される。
【０００４】半導体基板の貼り合わせによるＳＯＩ基板
の形成方法は、例えば応用物理学会結晶工学分科会第５
回結晶工学シンポジウム「ウェーハ貼り合わせ技術によ
るＳＯＩ」１９８８年Ｐ３５に記載されている。
【０００５】しかしながら、半導体素子の製造過程にお
いて重金属がＳＯＩ基板へ拡散すると、キャリアの発生
再結合センタとなる深い準位が形成される。このキャリ
アの発生再結合センタが半導体素子の形成される領域に
存在すると、半導体素子の信頼度が低下する。
【０００６】このため、ＳＯＩ基板にも金属不純物を捕
獲するゲッタリングサイトが必要となっている。ゲッタ
リングサイトの形成方法としては、ＳＯＩ膜形成後高エ
ネルギーで不純物のイオン打ち込みを行ない、ＳＯＩ膜
と絶縁膜との界面近傍に歪み領域を形成し、この歪み領
域をゲッタリングサイトとする方法（第１方法）や、Ｓ
ＯＩ膜と絶縁膜を貼り合わせ、この界面に存在する歪み
領域をゲッタリングサイトとする方法（第２方法）が考
えられる。
【０００７】
【発明が解決しようとする課題】しかしながら、ゲッタ
リングサイトを形成する上記方法は、以下の問題点があ
ることを本発明者は見いだした。
【０００８】上記第１方法では、ＳＯＩ膜と絶縁膜の界
面近傍だけでなく半導体素子が形成される領域にも損傷
が生じるため、半導体素子の製造過程でこの損傷を核と
した欠陥が生じて、半導体素子の信頼度が低下する。ま
た、不純物のイオン打ち込みによるダメージが大きい
と、形成されたゲッタリングサイトに酸素が析出し、ゲ
ッタリングサイトから積層欠陥や転位などの２次欠陥が
発生するという問題が生じる。
【０００９】上記第２方法では、ＳＯＩ膜と絶縁膜界面
に存在する歪み領域の幅が約１０ｎｍと狭いため、この
歪み領域から成るゲッタリングサイトでは金属不純物を
捕獲する効果が弱く、金属不純物はゲッタリングサイト
よりも、むしろ半導体素子が形成される領域に近接ゲッ
タリングされる可能性が高くなり、半導体素子の信頼度
が低下する。
【００１０】本発明の目的は、有効なゲッタリングサイ
トを形成したＳＯＩ基板を用いることにより、半導体集
積回路装置の信頼度を向上させることのできる技術を提
供することにある。
【００１１】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１２】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。すなわち、（１）本発明の半導体集
積回路装置の製造方法は、第１半導体基板に不純物のイ
オン打ち込みにより歪み領域を形成した後、第１半導体
基板の表面に絶縁膜を形成する。次に、第１半導体基板
の表面と第２半導体基板の表面を貼り合わせた後、第１
半導体基板を裏面から加工して薄膜化することによりＳ
ＯＩ膜を設け、ＳＯＩ基板を形成する。
【００１３】（２）また、本発明の半導体集積回路装置
の製造方法は、第１半導体基板に不純物のイオン打ち込
みにより歪み領域を形成する。次に、第２半導体基板の
表面に絶縁膜を形成した後、第１半導体基板の表面と第
２半導体基板の表面を貼り合わせ、次いで第１半導体基
板を裏面から加工して薄膜化することによりＳＯＩ膜を
設け、ＳＯＩ基板を形成する。
【００１４】
【作用】上記した手段によれば、半導体素子が形成され
る領域に損傷を与えることなく、ＳＯＩ膜と絶縁膜の界
面近傍に金属不純物のゲッタリングサイトとして有効な
幅0.１〜1.０μm の歪み領域を有するＳＯＩ基板が形成
できる。
【００１５】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。
【００１６】なお、実施例を説明するための全図におい
て同一機能を有するものは同一の符号を付し、その繰り
返しの説明は省略する。
【００１７】（実施例１）本発明の一実施例であるＳＯ
Ｉ基板の製造方法を図１〜図３を用いて説明する。
【００１８】まず、図１に示すように、単結晶シリコン
からなる第１半導体基板１を非酸化性雰囲気中で１２０
０℃の温度で約１時間の熱処理を施し、その表面近傍に
酸素濃度１０18ｃｍ-3以下のデヌーデッドゾーン２を形
成する。
【００１９】次に、第１半導体基板１に不純物Ｃ（炭
素）+ をエネルギー４００〜１０００ＫｅＶ、濃度１×
１０11〜１×１０16ｃｍ-2で打ち込み、ゲッタリングサ
イトとなる歪み領域３を第１半導体基板１の表面近傍に
形成する。なお、歪み領域３の幅は、後に行なう熱処理
後に0.１〜1.０μm となる。
【００２０】次に、図２に示すように、第１半導体基板
１を酸素雰囲気中で熱処理することにより、厚さ0.５μ
m の熱酸化膜４を第１半導体基板１の表面に形成する。
次に、第１半導体基板１の表面と支持基板となる第２半
導体基板５の表面を重ね合わせ、非酸化性雰囲気中、例
えば窒素雰囲気中で１１００℃の温度で３０分〜２時間
の熱処理を行ない貼り合わせる。
【００２１】その後、図３に示すように、第１半導体基
板１を裏面から研磨あるいはエッチングにより薄膜化し
て、所望の厚みのＳＯＩ膜６を形成することにより、本
実施例のＳＯＩ基板が完成する。
【００２２】本実施例の製造方法では、第１半導体基板
１に不純物Ｃ+ を打ち込む前に熱処理を施し、歪み領域
３が形成される第１半導体基板１の表面近傍に、１０18
ｃｍ-3以下の低酸素濃度のデヌーデッドゾーン２を形成
している。従って、不純物Ｃ+ の打ち込みによるダメー
ジが大きくても、歪み領域３での酸素の析出が低減で
き、積層欠陥や転位などの２次欠陥の発生を抑制するこ
とができる。
【００２３】また、本実施例の製造方法では、歪み領域
３を形成する不純物にＣ+ を用いている。不純物Ｃ+ に
はＳＯＩ膜６中の過剰な格子間Ｓｉ（シリコン）を歪み
領域３に集める効果があり、この作用によって、ＳＯＩ
膜６中の格子間Ｓｉは平衡濃度に保たれるので、過剰な
格子間Ｓｉによる積層欠陥や転位などの２次欠陥の発生
を抑制することができる。
【００２４】（実施例２）本発明の他の実施例であるＳ
ＯＩ基板の製造方法を図４および図５を用いて説明す
る。
【００２５】まず、前記実施例１の第１半導体基板１を
非酸化性雰囲気中で１２００℃の温度で約１時間の熱処
理を施し、第１半導体基板１の表面近傍に酸素濃度１０
18ｃｍ-3以下のデヌーデッドゾーン２を形成する。な
お、歪み領域３の幅は、後に行なう熱処理後に0.１〜1.
０μm となる。
【００２６】次に、第１半導体基板１に不純物Ｃ+ をエ
ネルギー１００〜４００ｋｅＶ、濃度２×１０14〜１×
１０15ｃｍ-2で打ち込み、ゲッタリングサイトとなる歪
み領域３を第１半導体基板１の表面近傍に形成する。次
に、図４に示すように、支持基板となる第２半導体基板
５を酸素雰囲気中で熱処理することにより、厚さ0.５μ
m の熱酸化膜７を第２半導体基板５の表面に形成する。
【００２７】次に、第１半導体基板１の表面と第２半導
体基板５の表面を重ね合わせ、窒素雰囲気中で１１００
℃の温度で３０分〜２時間の熱処理を行ない貼り合わせ
る。その後、図５に示すように、第１半導体基板１を裏
面から研磨あるいはエッチングにより薄膜化して、所望
の厚みのＳＯＩ膜６を形成することにより、本実施例の
ＳＯＩ基板が完成する。
【００２８】本実施例によれば、不純物Ｃ+ が打ち込ま
れた後の第１半導体基板１の熱処理工程がないので、不
純物Ｃ+ の外方拡散を抑えることができる。従って、第
１半導体基板１に打ち込む不純物Ｃ+ のエネルギーを低
くすることができる。
【００２９】（実施例３）前記実施例１または実施例２
と同様な製造方法でＳＯＩ膜を形成した後に、このＳＯ
Ｉ膜の上にエピタキシャル膜を形成することにより、本
実施例のＳＯＩ基板が完成する。
【００３０】エピタキシャル膜に半導体素子を形成する
ことにより、ＳＯＩ膜中に生成された積層欠陥や転位な
どによる２次欠陥の半導体素子に及ぼす影響を低減する
ことができる。
【００３１】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【００３２】例えば、前記実施例では、デヌーデッドゾ
ーンを第１半導体基板に不純物Ｃ+を打ち込む前に熱処
理により形成したが、第１半導体基板と第２半導体基板
を貼り合わせる前に、第１半導体基板を非酸化性雰囲気
中で１０００℃の温度で１〜１２時間の熱処理を施し、
第１半導体基板の表面近傍にデヌーデッドゾーンを形成
してもよい。
【００３３】また、前記実施例では、歪み領域を形成す
るイオン打ち込みの不純物にＣ+ を用いたが、これに限
定されるものではなく、Ｇｅ+ 、Ｓｉ+ 、Ｏ+ 、Ｈ
ｅ+ 、Ａｒ+ 、Ｘｅ+ またはＮ（窒素）+ などの半導体
基板内で電気的に不活性となる元素を用いてもよく、あ
るいは、これら不純物の組み合わせのイオン打ち込みで
歪み領域を形成してもよい。上記元素をイオン打ち込み
することにより、歪み領域に生じた損傷が核となり生成
される２次欠陥が過剰な格子間Ｓｉを集めるので、ＳＯ
Ｉ膜中の格子間Ｓｉを平衡濃度に保つことができる。
【００３４】また、前記実施例では、第１半導体基板に
直接不純物のイオン打ち込みを行ない歪み領域を形成し
たが、第１半導体基板の表面に保護膜を形成した後、不
純物のイオン打ち込みを行なってもよい。
【００３５】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
【００３６】本発明によれば、半導体素子が形成される
領域に損傷を与えることなく、ＳＯＩ膜と絶縁膜の界面
近傍に金属不純物のゲッタリングサイトを有するＳＯＩ
基板が形成できるので、半導体集積回路装置の信頼度を
向上することができる。
【図面の簡単な説明】
【図１】本発明の一実施例であるＳＯＩ基板の製造方法
を示す半導体基板の要部断面図である。
【図２】本発明の一実施例であるＳＯＩ基板の製造方法
を示す半導体基板の要部断面図である。
【図３】本発明の一実施例であるＳＯＩ基板の製造方法
を示す半導体基板の要部断面図である。
【図４】本発明の他の実施例であるＳＯＩ基板の製造方
法を示す半導体基板の要部断面図である。
【図５】本発明の他の実施例であるＳＯＩ基板の製造方
法を示す半導体基板の要部断面図である。
【符号の説明】
１ 第１半導体基板 ２ デヌーデッドゾーン ３ 歪み領域（ゲッタリングサイト） ４ 熱酸化膜 ５ 第２半導体基板 ６ ＳＯＩ膜 ７ 熱酸化膜

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に絶縁膜を介して半導体膜
    が形成されたＳＯＩ基板を有する半導体集積回路装置の
    製造方法であって、第１半導体基板に不純物のイオン打
    ち込みにより歪み領域を形成する工程、前記第１半導体
    基板の表面に絶縁膜を形成する工程、前記第１半導体基
    板の表面と第２半導体基板の表面を貼り合わせる工程、
    前記第１半導体基板を薄膜化して半導体膜を形成する工
    程を有することを特徴とする半導体集積回路装置の製造
    方法。
  2. 【請求項２】 半導体基板上に絶縁膜を介して半導体膜
    が形成されたＳＯＩ基板を有する半導体集積回路装置の
    製造方法であって、第１半導体基板に不純物のイオン打
    ち込みにより歪み領域を形成する工程、第２半導体基板
    の表面に絶縁膜を形成する工程、前記第１半導体基板の
    表面と前記第２半導体基板の表面を貼り合わせる工程、
    前記第１半導体基板を薄膜化して半導体膜を形成する工
    程を有することを特徴とする半導体集積回路装置の製造
    方法。
  3. 【請求項３】 半導体基板上に絶縁膜を介して半導体膜
    が形成されたＳＯＩ基板を有する半導体集積回路装置の
    製造方法であって、第１半導体基板に不純物のイオン打
    ち込みにより歪み領域を形成する工程、前記第１半導体
    基板の表面に絶縁膜を形成する工程、前記第１半導体基
    板の表面と第２半導体基板の表面を貼り合わせる工程、
    前記第１半導体基板を薄膜化して半導体膜を形成する工
    程、前記半導体膜の上にエピタキシャル膜を形成する工
    程を有することを特徴とする半導体集積回路装置の製造
    方法。
  4. 【請求項４】 半導体基板上に絶縁膜を介して半導体膜
    が形成されたＳＯＩ基板を有する半導体集積回路装置の
    製造方法であって、第１半導体基板に不純物のイオン打
    ち込みにより歪み領域を形成する工程、第２半導体基板
    の表面に絶縁膜を形成する工程、前記第１半導体基板の
    表面と前記第２半導体基板の表面を貼り合わせる工程、
    前記第１半導体基板を薄膜化して半導体膜を形成する工
    程、前記半導体膜の上にエピタキシャル膜を形成する工
    程を有することを特徴とする半導体集積回路装置の製造
    方法。
  5. 【請求項５】 前記第１半導体基板は、単結晶シリコン
    であることを特徴とする請求項１、２、３または４記載
    の半導体集積回路装置の製造方法。
  6. 【請求項６】 前記歪み領域が形成される前記第１半導
    体基板の表面近傍の酸素濃度は、１０18ｃｍ-3以下であ
    ることを特徴とする請求項１から５のいずれか一項に記
    載の半導体集積回路装置の製造方法。
  7. 【請求項７】 前記第１半導体基板にイオン打ち込みを
    する前記不純物は、Ｃ+ 、Ｇｅ+ 、Ｓｉ+ 、Ｏ+ 、Ｈｅ
    + 、Ａｒ+ 、Ｘｅ+ またはＮ+ 、あるいはこれら不純物
    の組み合わせであることを特徴とする請求項１から６の
    いずれか一項に記載の半導体集積回路装置の製造方法。
  8. 【請求項８】 前記歪み領域は、前記第１半導体基板と
    前記絶縁膜の界面近傍の前記第１半導体基板に形成され
    ることを特徴とする請求項１から７のいずれか一項に記
    載の半導体集積回路装置の製造方法。
  9. 【請求項９】 前記歪み領域の幅は、0.１〜1.０μm で
    あることを特徴とする請求項１から８のいずれか一項に
    記載の半導体集積回路装置の製造方法。
  10. 【請求項１０】 前記絶縁膜は、前記第１半導体基板の
    熱酸化処理により形成される酸化膜であることを特徴と
    する請求項１から９のいずれか一項に記載の半導体集積
    回路装置の製造方法。
JP20959894A 1994-09-02 1994-09-02 半導体集積回路装置の製造方法 Pending JPH0878644A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20959894A JPH0878644A (ja) 1994-09-02 1994-09-02 半導体集積回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20959894A JPH0878644A (ja) 1994-09-02 1994-09-02 半導体集積回路装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0878644A true JPH0878644A (ja) 1996-03-22

Family

ID=16575480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20959894A Pending JPH0878644A (ja) 1994-09-02 1994-09-02 半導体集積回路装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0878644A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1032027A2 (en) * 1999-02-22 2000-08-30 Intersil Corporation Method for forming a bonded substrate containing a planar intrinsic gettering zone and substrate formed by said method
JP2006134925A (ja) * 2004-11-02 2006-05-25 Nec Electronics Corp Ｓｏｉ基板及びその製造方法
WO2007125863A1 (ja) * 2006-04-24 2007-11-08 Shin-Etsu Handotai Co., Ltd. Ｓｏｉウエーハの製造方法
JP2007318102A (ja) * 2006-04-24 2007-12-06 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法
JP2008041830A (ja) * 2006-08-03 2008-02-21 Denso Corp Ｓｏｉ基板およびその製造方法
WO2009054115A1 (ja) * 2007-10-22 2009-04-30 Denso Corporation ＳＯＩ（Silicon on insulator）構造の半導体装置およびその製造方法
JP2013157629A (ja) * 2013-04-12 2013-08-15 Sumco Corp 貼合せｓｏｉウェーハの製造方法および貼合せｓｏｉウェーハ
JP2014099477A (ja) * 2012-11-13 2014-05-29 Sumco Corp 貼り合わせウェーハの製造方法および貼り合わせウェーハ
JP2014225699A (ja) * 2014-08-07 2014-12-04 株式会社Sumco 貼合せｓｏｉウェーハの製造方法
WO2015034075A1 (ja) * 2013-09-04 2015-03-12 株式会社Sumco シリコンウェーハおよびその製造方法
JP2017045886A (ja) * 2015-08-27 2017-03-02 株式会社Sumco Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
JP2017045885A (ja) * 2015-08-27 2017-03-02 株式会社Sumco Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
CN114078884A (zh) * 2022-01-19 2022-02-22 广东省大湾区集成电路与系统应用研究院 一种半导体器件及其制造方法

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1032027A2 (en) * 1999-02-22 2000-08-30 Intersil Corporation Method for forming a bonded substrate containing a planar intrinsic gettering zone and substrate formed by said method
JP2006134925A (ja) * 2004-11-02 2006-05-25 Nec Electronics Corp Ｓｏｉ基板及びその製造方法
WO2007125863A1 (ja) * 2006-04-24 2007-11-08 Shin-Etsu Handotai Co., Ltd. Ｓｏｉウエーハの製造方法
JP2007318102A (ja) * 2006-04-24 2007-12-06 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法
US8268705B2 (en) 2006-04-24 2012-09-18 Shin-Etsu Handotai Co., Ltd. Method for producing SOI wafer
JP2008041830A (ja) * 2006-08-03 2008-02-21 Denso Corp Ｓｏｉ基板およびその製造方法
WO2009054115A1 (ja) * 2007-10-22 2009-04-30 Denso Corporation ＳＯＩ（Silicon on insulator）構造の半導体装置およびその製造方法
JP2009124116A (ja) * 2007-10-22 2009-06-04 Denso Corp ＳＯＩ（Ｓｉｌｉｃｏｎｏｎｉｎｓｕｌａｔｏｒ）構造の半導体装置およびその製造方法
US8410573B2 (en) 2007-10-22 2013-04-02 Denso Corporation SOI (silicon on insulator) structure semiconductor device and method of manufacturing the same
EP2800138A1 (en) * 2007-10-22 2014-11-05 Denso Corporation SOI (silicon on insulator) structure semiconductor device and method of manufacturing the same
JP2014099477A (ja) * 2012-11-13 2014-05-29 Sumco Corp 貼り合わせウェーハの製造方法および貼り合わせウェーハ
JP2013157629A (ja) * 2013-04-12 2013-08-15 Sumco Corp 貼合せｓｏｉウェーハの製造方法および貼合せｓｏｉウェーハ
WO2015034075A1 (ja) * 2013-09-04 2015-03-12 株式会社Sumco シリコンウェーハおよびその製造方法
JP2015050425A (ja) * 2013-09-04 2015-03-16 株式会社Sumco シリコンウェーハおよびその製造方法
CN105659367A (zh) * 2013-09-04 2016-06-08 胜高股份有限公司 硅晶片及其制造方法
KR20170077099A (ko) * 2013-09-04 2017-07-05 가부시키가이샤 사무코 에피택셜 웨이퍼, 접합 웨이퍼 및 이들의 제조 방법
JP2014225699A (ja) * 2014-08-07 2014-12-04 株式会社Sumco 貼合せｓｏｉウェーハの製造方法
JP2017045886A (ja) * 2015-08-27 2017-03-02 株式会社Sumco Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
JP2017045885A (ja) * 2015-08-27 2017-03-02 株式会社Sumco Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
US9953859B2 (en) 2015-08-27 2018-04-24 Sumco Corporation SOI wafer manufacturing process and SOI wafer
US10170357B2 (en) 2015-08-27 2019-01-01 Sumco Corporation SOI wafer manufacturing process and SOI wafer
CN114078884A (zh) * 2022-01-19 2022-02-22 广东省大湾区集成电路与系统应用研究院 一种半导体器件及其制造方法

Similar Documents

Publication Publication Date Title
JP2998724B2 (ja) 張り合わせｓｏｉ基板の製造方法
KR100935567B1 (ko) 반도체 장치 및 그 제조 방법
US20040180512A1 (en) Bonded substrate for an integrated circuit containing a planar intrinsic gettering zone
WO2007125863A1 (ja) Ｓｏｉウエーハの製造方法
WO2009116227A1 (ja) Ｓｏｉウェーハ及び半導体デバイスならびにｓｏｉウェーハの製造方法
JPH0878644A (ja) 半導体集積回路装置の製造方法
KR20180058713A (ko) 접합 soi 웨이퍼의 제조방법
US6001711A (en) Process of fabricating semiconductor device having gettering site layer between insulating layer and active semiconductor layer
JP3217089B2 (ja) Ｓｏｉウェハおよびその製造方法
JP2001210811A (ja) 半導体基板の製造方法
WO2007125771A1 (ja) Ｓｏｉウエーハの製造方法
JP5292810B2 (ja) Ｓｏｉ基板の製造方法
JPH09326396A (ja) 半導体集積回路装置およびその製造方法
JP3452123B2 (ja) Ｓｏｉ基板の製造方法
JP3484961B2 (ja) Ｓｏｉ基板の製造方法
JP2009218381A (ja) ＳＯＩ（Ｓｉｌｉｃｏｎｏｎｉｎｓｕｌａｔｏｒ）基板の製造方法
JP3887973B2 (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
JP3452122B2 (ja) Ｓｏｉ基板の製造方法
JPH11330437A (ja) Ｓｏｉ基板とその製造方法
JP3810168B2 (ja) 半導体基板の製造方法
JP3382092B2 (ja) 半導体装置の製造方法及び半導体装置
JP2000031439A (ja) Ｓｏｉ基板およびその製造方法
JPH1174276A (ja) エピタキシャルシリコン半導体基板とその製造方法
JPS6084813A (ja) 半導体装置の製造方法
JPH05152306A (ja) 半導体基板及びその製造方法