JP2017045886A - Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ - Google Patents

Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ Download PDF

Info

Publication number
JP2017045886A
JP2017045886A JP2015167949A JP2015167949A JP2017045886A JP 2017045886 A JP2017045886 A JP 2017045886A JP 2015167949 A JP2015167949 A JP 2015167949A JP 2015167949 A JP2015167949 A JP 2015167949A JP 2017045886 A JP2017045886 A JP 2017045886A
Authority
JP
Japan
Prior art keywords
substrate
active layer
oxide film
soi wafer
support substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015167949A
Other languages
English (en)
Other versions
JP6524862B2 (ja
Inventor
祥泰 古賀
Yoshiyasu Koga
祥泰 古賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2015167949A priority Critical patent/JP6524862B2/ja
Priority to US15/241,457 priority patent/US10170357B2/en
Priority to FR1657893A priority patent/FR3040530B1/fr
Publication of JP2017045886A publication Critical patent/JP2017045886A/ja
Application granted granted Critical
Publication of JP6524862B2 publication Critical patent/JP6524862B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26566—Bombardment with radiation with high-energy radiation producing ion implantation of a cluster, e.g. using a gas cluster ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】高いゲッタリング能力を有し、かつ、活性層の深さ方向の抵抗変動が少ないＳＯＩウェーハを高い生産性で得ることが可能な、ＳＯＩウェーハの製造方法を提供する。
【解決手段】本発明のＳＯＩウェーハの製造方法は、活性層用基板および支持基板の少なくとも一方の表面に軽元素イオンを注入して、前記少なくとも一方のウェーハに前記軽元素イオンが固溶した改質層を形成する第１工程と、イオン化堆積法により、活性層用基板および支持基板の少なくとも一方の表面に酸化膜を形成する第２工程と、真空常温接合法により、活性層用基板と支持基板とを貼り合わせる第３工程と、活性層用基板を薄膜化して活性層を得る第４工程と、を有することを特徴とする。
【選択図】図１

Description

本発明は、ＳＯＩウェーハの製造方法およびＳＯＩウェーハに関する。
ＳＯＩウェーハ（Silicon on Insulator）は、支持基板上に、酸化シリコン（ＳｉＯ２）等の絶縁膜、およびデバイス活性層として使用される単結晶シリコン層が順次形成された構造を有する。ＳＯＩウェーハの代表的な製造方法の一つに、貼合せ法がある。この貼合せ法は、支持基板および活性層用基板の少なくとも一方に酸化膜（BOX（Buried Oxide）層）を形成し、次いで、これらの基板を酸化膜を介して重ね合わせた後、１２００℃程度の高温にて接合熱処理を施すことにより、ＳＯＩウェーハを製造する方法である。
こうして得られる貼合せＳＯＩウェーハに金属不純物のゲッタリング能力を付与する技術が開発された。特許文献１には、活性層用基板にイオンを注入して歪み領域（ゲッタリングサイト）を形成し、その後、熱酸化法により活性層用基板または支持基板に酸化膜を形成し、その後、両基板を重ね合わせて接合熱処理を行う貼合せＳＯＩウェーハの製造方法が記載されている。
特開平８−７８６４４号公報
しかしながら、本発明者の検討によれば、特許文献１の製造方法により得られる貼合せＳＯＩウェーハでは十分なゲッタリング能力を得られないことが判明した。また、特許文献１の製造方法により得られる貼合せＳＯＩウェーハでは、活性層の酸化膜との界面近傍で抵抗が大きく変動し、活性層の深さ方向の抵抗率分布が不均一になることが判明した。抵抗率分布が不均一の場合、デバイス工程で形成したｐｎ接合部において、ｐｎ接合間にリーク電流が発生してしまい、デバイス特性を悪化させるおそれがある。
また、熱酸化法による酸化膜形成は、その膜厚を厚くするのに長時間を要する。酸化膜を介してデバイス間を流れるリーク電流を抑制するために、酸化膜を厚くすることが検討されているが、熱酸化法では５〜１０μｍの酸化膜を形成するのに１ヶ月以上要する。さらに、接合熱処理にも長時間を要する。よって、特許文献１の製造方法は、生産性が低いという問題もある。
そこで本発明は、上記課題に鑑み、高いゲッタリング能力を有し、かつ、活性層の深さ方向の抵抗変動が少ないＳＯＩウェーハを高い生産性で得ることが可能な、ＳＯＩウェーハの製造方法を提供することを目的とする。
上記課題を解決すべく本発明者が鋭意検討したところ、以下の知見を得た。
（Ａ）熱酸化法で活性層用基板に酸化膜を形成する場合、ＳｉＯ２とＳｉとの間における密度および分子数の関係により、形成した酸化膜の約４５％がＳｉで構成されることから、活性層用基板の表層部が、形成した酸化膜の厚さの約４５％に相当する厚さ分消費されることになる。そのため、表層部にイオン注入層（ゲッタリング層）を有する活性層用基板に熱酸化法で酸化膜を形成すると、表層部のイオン注入層が消失してしまう。そのため、ゲッタリング能力が得られないものと考えられる。
この問題は、支持基板にイオン注入層を形成し、その後同じく支持基板に酸化膜を形成する場合にも当てはまる。また、厚い酸化膜を有するＳＯＩウェーハを短時間で得るために、活性層用基板および支持基板の両方に熱酸化法で酸化膜を形成する場合には、どちらの基板にイオン注入層を形成していたとしても、そのイオン注入層は消失することになってしまうことも理解できる。
（Ｂ）活性層用基板にイオン注入層を形成しても、その後支持基板に熱酸化法で酸化膜を形成すれば、イオン注入層が消失することはない。しかしながら、この場合には以下の現象が発生することを本発明者は見出した。すなわち、支持基板に熱酸化法で酸化膜を形成する過程で、支持基板に酸素が拡散することにより、支持基板の酸化膜との界面近傍に、正電荷にチャージされた固定電荷をもつＳｉＯｘ領域（ｘ＜２）が形成され、この領域において抵抗が大きく変動する。
しかも、この支持基板と活性層用基板を貼り合わせた場合（加熱せず重ね合わせただけで）、驚くべきことに、活性層用基板の酸化膜との界面近傍にも、同様に、抵抗変動層が形成されることが判明した。この抵抗変動量は、高温の接合熱処理によって活性層用基板中のドーパントが酸化膜側に拡散する量よりも遥かに大きいため、固定電荷の影響によるものと推定される。
（Ｃ）このため本発明者は、熱酸化法に替わる酸化膜形成方法を検討した。その結果、酸化膜を形成しようとする基板を加熱しつつ、当該基板にイオン化したケイ素および酸素を加速、照射することで、酸化膜を堆積させる方法を採用することで、上記現象を発生させることなく、酸化膜を形成できることを見出した。ＳＯＩウェーハの酸化膜をＣＶＤ法（Chemical vapor deposition）やＡＬＤ法（Atomic layer deposition）といった堆積技術により形成することは知られているが、基板温度を高温にした状態で、イオン化したケイ素および酸素を加速、照射する方法は、本発明者がそのための専用の装置を開発し、貼合せＳＯＩウェーハの酸化膜形成に初めて適用したものである。
（Ｄ）また、活性層用基板と支持基板との貼合せを接合熱処理によらず、真空常温接合により行うことで、活性層用基板中のドーパントが酸化膜側に拡散することが抑制される。このため、ドーパントの熱拡散に起因する活性層用基板の酸化膜との界面近傍の抵抗変動を抑制でき、その結果、活性層の深さ方向の抵抗変動をより少なくすることができる。
上記知見に基づき完成した本発明の要旨構成は以下のとおりである。
（１）シリコン単結晶からなる活性層用基板およびシリコン単結晶からなる支持基板の少なくとも一方の表面から軽元素イオンを注入して、前記少なくとも一方のウェーハに前記軽元素イオンが固溶した改質層を形成する第１工程と、
前記活性層用基板および前記支持基板の少なくとも一方の表面に酸化膜を形成する第２工程と、
前記活性層用基板と前記支持基板との間に前記改質層および前記酸化膜が位置するように、前記活性層用基板と前記支持基板とを貼り合わせる第３工程と、
前記第３工程後、前記活性層用基板を薄膜化して活性層を得る第４工程と、
を有し、
前記第２工程では、前記少なくとも一方の基板を加熱しつつ、該基板にイオン化したケイ素および酸素を加速、照射することで、前記酸化膜を堆積させ、
前記第３工程では、真空下で前記活性層用基板および前記支持基板の各貼合せ面にイオンビームまたは中性原子ビームを照射して、前記貼合せ面を活性化し、引き続き真空下で前記両貼合せ面を接触させることで、前記活性層用基板と前記支持基板とを常温で貼り合わせる
ことを特徴とするＳＯＩウェーハの製造方法。
なお、以下、本発明における第２工程での酸化膜形成方法を「イオン化堆積法」と称し、第３工程での貼合せ方法を「真空常温接合法」と称する。
（２）前記第２工程で、前記少なくとも一方の基板の温度を５００℃〜９００℃とする上記（１）に記載のＳＯＩウェーハの製造方法。
（３）前記第１工程で、前記支持基板のみに前記改質層を形成する上記（１）または（２）に記載のＳＯＩウェーハの製造方法。
（４）前記第２工程で、前記支持基板のみに前記酸化膜を形成する上記（１）〜（３）のいずれか一項に記載のＳＯＩウェーハの製造方法。
（５）前記第２工程で、前記活性層用基板および前記支持基板の両方に前記酸化膜を形成する上記（１）〜（３）のいずれか一項に記載のＳＯＩウェーハの製造方法。
（６）前記活性層用基板は、バルクシリコン基板の表面にシリコンエピタキシャル層が形成されたエピタキシャルシリコンウェーハであり、前記第４工程で、前記バルクシリコン基板を除去して、前記活性層が前記シリコンエピタキシャル層からなるものとする上記（１）〜（５）のいずれか一項に記載のＳＯＩウェーハの製造方法。
（７）前記第３工程の前に、前記シリコンエピタキシャル層の表面を鏡面研磨する上記（６）に記載のＳＯＩウェーハの製造方法。
（８）前記活性層用基板における前記シリコンエピタキシャル層の厚さは、目標とする前記活性層の厚さと、前記バルクシリコン基板から前記シリコンエピタキシャル層に酸素が拡散して形成される酸素拡散領域の厚さとを考慮して設定され、
前記第４工程で、前記シリコンエピタキシャル層の前記酸素拡散領域も除去する上記（６）または（７）に記載のＳＯＩウェーハの製造方法。
（９）前記軽元素イオンが、Ｈ、Ｈｅ、Ｃ、ＡｒおよびＳｉから選択される少なくとも一種である上記（１）〜（８）のいずれか一項に記載のＳＯＩウェーハの製造方法。
（１０）シリコン単結晶からなる支持基板と、該支持基板上に位置する酸化膜と、該酸化膜上に位置し、シリコン単結晶からなる活性層と、を有するＳＯＩウェーハであって、
前記活性層および前記支持基板の少なくとも一方の、前記酸化膜との界面近傍に、軽元素が固溶してなる改質層を有し、
前記活性層の深さ方向の抵抗率分布において、｛（最大値−最小値）／（最小値）×１００｝が２０％以下であることを特徴とするＳＯＩウェーハ。
（１１）判定電流を１×１０−４Ａ／ｃｍ２とした条件でのTZDB測定の結果が８ＭＶ／ｃｍ２以上である、上記（１０）に記載のＳＯＩウェーハ。
（１２）前記支持基板の、前記酸化膜との界面近傍にのみ、前記改質層が位置する上記（１０）または（１１）に記載のＳＯＩウェーハ。
（１３）前記酸化膜の厚さが１０μｍ以上である上記（１０）〜（１２）のいずれか一項に記載のＳＯＩウェーハ。
（１４）前記活性層がシリコンエピタキシャル層からなる上記（１０）〜（１３）のいずれか一項に記載のＳＯＩウェーハ。
（１５）前記軽元素イオンが、Ｈ、Ｈｅ、Ｃ、ＡｒおよびＳｉから選択される少なくとも一種である上記（１０）〜（１４）のいずれか一項に記載のＳＯＩウェーハ。
本発明のＳＯＩウェーハの製造方法によれば、高いゲッタリング能力を有し、かつ、活性層の深さ方向の抵抗変動が少ないＳＯＩウェーハを高い生産性で得ることができる。本発明のＳＯＩウェーハは、高いゲッタリング能力を有し、かつ、活性層の深さ方向の抵抗変動が少ない。
本発明の第１の実施形態によるＳＯＩウェーハの製造方法を説明する摸式断面図である。 本発明の第２の実施形態によるＳＯＩウェーハの製造方法を説明する摸式断面図である。 本発明の第３の実施形態によるＳＯＩウェーハの製造方法を説明する摸式断面図である。 本発明の第４の実施形態によるＳＯＩウェーハの製造方法を説明する摸式断面図である。 本発明の第５の実施形態によるＳＯＩウェーハの製造方法を説明する摸式断面図である。 本発明の第６の実施形態によるＳＯＩウェーハの製造方法を説明する摸式断面図である。 比較例２によるＳＯＩウェーハの製造方法を説明する摸式断面図である。 本発明の各実施形態において、酸化膜を形成する際に用いるプラズマイオン照射装置の模式図である。 本発明の各実施形態において、真空常温接合を行う際に用いる装置の模式図である。 比較例１および本発明例１における、酸化膜形成後の注入元素の濃度分布を示すグラフである。 比較例１および本発明例１における、貼り合わせ後の活性層中の抵抗率分布を示すグラフである。 比較例２および本発明例２における、酸化膜形成後の注入元素の濃度分布を示すグラフである。 比較例２および本発明例２における、活性層中のドーパント濃度分布を示すグラフである。 比較例２および本発明例２における、貼り合わせ後の活性層中の抵抗率分布を示すグラフである。 比較例３および本発明例３における、活性層中のドーパント濃度分布を示すグラフである。 比較例３および本発明例３における、貼り合わせ後の活性層中の抵抗率分布を示すグラフである。 本発明例４における、酸化膜形成後の注入元素の濃度分布を示すグラフである。 比較例４および本発明例４における、活性層中のドーパント濃度分布を示すグラフである。 比較例４および本発明例４における、貼り合わせ後の活性層中の抵抗率分布を示すグラフである。
（第１の実施形態）
図１を参照して、本発明の第１の実施形態を説明する。本実施形態では、まず、活性層用基板１０の表面から軽元素イオンを注入して、活性層用基板１０に軽元素イオンが固溶した改質層１２を形成する。その後、活性層用基板１０の表面にイオン化堆積法により酸化膜１６を形成する。その後、活性層用基板１０と支持基板２０との間に改質層１２および酸化膜１６が位置するように、真空常温接合法により活性層用基板１０と支持基板２０とを貼り合わせる。その後、活性層用基板１０を薄膜化して活性層２２を得る。
このようにして、ＳＯＩウェーハ１００を得る。このＳＯＩウェーハ１００は、支持基板２０と、支持基板上に位置する酸化膜１６と、酸化膜上に位置する活性層２２とを有し、活性層２２の酸化膜１６との界面近傍に、軽元素が固溶してなる改質層１２を有する。
（第２の実施形態）
図２を参照して、本発明の第２の実施形態を説明する。本実施形態では、活性層用基板１０の表面から軽元素イオンを注入して、活性層用基板１０に軽元素イオンが固溶した改質層１２を形成する。また、支持基板２０の表面にイオン化堆積法により酸化膜１８を形成する。その後、活性層用基板１０と支持基板２０との間に改質層１２および酸化膜１８が位置するように、真空常温接合法により活性層用基板１０と支持基板２０とを貼り合わせる。その後、活性層用基板１０を薄膜化して活性層２２を得る。
このようにして、ＳＯＩウェーハ２００を得る。このＳＯＩウェーハ２００は、支持基板２０と、支持基板上に位置する酸化膜１８と、酸化膜上に位置する活性層２２とを有し、活性層２２の酸化膜１８との界面近傍に、軽元素が固溶してなる改質層１２を有する。
（第３の実施形態）
図３を参照して、本発明の第３の実施形態を説明する。本実施形態では、支持基板２０の表面から軽元素イオンを注入して、支持基板２０に軽元素イオンが固溶した改質層１４を形成する。また、活性層用基板１０の表面にイオン化堆積法により酸化膜１６を形成する。その後、活性層用基板１０と支持基板２０との間に改質層１４および酸化膜１６が位置するように、真空常温接合法により活性層用基板１０と支持基板２０とを貼り合わせる。その後、活性層用基板１０を薄膜化して活性層２２を得る。
このようにして、ＳＯＩウェーハ３００を得る。このＳＯＩウェーハ３００は、支持基板２０と、支持基板上に位置する酸化膜１６と、酸化膜上に位置する活性層２２とを有し、支持基板２０の酸化膜１６との界面近傍に、軽元素が固溶してなる改質層１４を有する。
（第４の実施形態）
図４を参照して、本発明の第４の実施形態を説明する。本実施形態では、まず、支持基板２０の表面から軽元素イオンを注入して、支持基板２０に軽元素イオンが固溶した改質層１４を形成する。その後、支持基板２０の表面にイオン化堆積法により酸化膜１８を形成する。その後、活性層用基板１０と支持基板２０との間に改質層１４および酸化膜１８が位置するように、真空常温接合法により活性層用基板１０と支持基板２０とを貼り合わせる。その後、活性層用基板１０を薄膜化して活性層２２を得る。
このようにして、ＳＯＩウェーハ４００を得る。このＳＯＩウェーハ４００は、支持基板２０と、支持基板上に位置する酸化膜１８と、酸化膜上に位置する活性層２２とを有し、支持基板２０の酸化膜１８との界面近傍に、軽元素が固溶してなる改質層１４を有する。
（第５の実施形態）
図５を参照して、本発明の第５の実施形態を説明する。本実施形態では、まず、支持基板２０の表面から軽元素イオンを注入して、支持基板２０に軽元素イオンが固溶した改質層１４を形成する。その後、支持基板２０の表面にイオン化堆積法により酸化膜１８を形成する。また、活性層用基板１０の表面にもイオン化堆積法により酸化膜１６を形成する。その後、活性層用基板１０と支持基板２０との間に改質層１４および酸化膜１６，１８が位置するように、真空常温接合法により活性層用基板１０と支持基板２０とを貼り合わせる。その後、活性層用基板１０を薄膜化して活性層２２を得る。
このようにして、ＳＯＩウェーハ５００を得る。このＳＯＩウェーハ５００は、支持基板２０と、支持基板上に位置する酸化膜２４と、酸化膜上に位置する活性層２２とを有し、支持基板２０の酸化膜２４との界面近傍に、軽元素が固溶してなる改質層１４を有する。なお、酸化膜２４は、活性層用基板に形成された酸化膜１６と、支持基板に形成された酸化膜１８とが接合されたものである。
（第６の実施形態）
図６を参照して、本発明の第６の実施形態を説明する。本実施形態では、まず、活性層用基板１０の表面から軽元素イオンを注入して、活性層用基板１０に軽元素イオンが固溶した改質層１２を形成する。その後、活性層用基板１０の表面にイオン化堆積法により酸化膜１６を形成する。また、支持基板２０の表面から軽元素イオンを注入して、支持基板２０に軽元素イオンが固溶した改質層１４を形成する。その後、支持基板２０の表面にイオン化堆積法により酸化膜１８を形成する。その後、活性層用基板１０と支持基板２０との間に改質層１２，１４および酸化膜１６，１８が位置するように、真空常温接合法により活性層用基板１０と支持基板２０とを貼り合わせる。その後、活性層用基板１０を薄膜化して活性層２２を得る。
このようにして、ＳＯＩウェーハ６００を得る。このＳＯＩウェーハ６００は、支持基板２０と、支持基板上に位置する酸化膜２４と、酸化膜上に位置する活性層２２とを有し、活性層２２の酸化膜１６との界面近傍に、軽元素が固溶してなる改質層１２を有し、支持基板２０の酸化膜２４との界面近傍に、軽元素が固溶してなる改質層１４を有する。なお、酸化膜２４は、活性層用基板に形成された酸化膜１６と、支持基板に形成された酸化膜１８とが接合されたものである。
（第１工程：イオン注入によるゲッタリング層の形成）
イオン化する元素は、ゲッタリングに寄与する軽元素であれば特に限定されないが、Ｈ、Ｈｅ、Ｃ、ＡｒおよびＳｉから選択される少なくとも一種とすることが好ましい。これらの元素は、ＳＯＩウェーハの電気抵抗率に影響を与えないからである。これらの元素をイオン化して、活性層用基板１０および支持基板２０の片方または両方に行うことにより、ゲッタリングに寄与する改質層１２，１４を形成できる。
注入するイオンは、モノマーイオンでもクラスターイオンであってもよい。ここで、「クラスターイオン」とは、原子または分子が複数集合して塊となったクラスターに正電荷または負電荷を与え、イオン化したものを意味する。クラスターは、複数（通常２〜２０００個程度）の原子または分子が互いに結合した塊状の集団である。より高いゲッタリング能力を得る観点からは、クラスターイオンを注入することが好ましい。
より高いゲッタリング能力を得る観点からは、活性層用基板１０にイオンを注入して、改質層１２を形成することが好ましい。改質層１２が活性層に近い位置にあるためである。一方で、活性層の全域をデバイス領域として使用する用途の場合には、支持基板２０のみにイオンを注入して、支持基板２０のみに改質層１４を形成する、すなわち、活性層用基板１０には改質層を形成しないことが好ましい。この場合、改質層の存在そのものがリーク不良の原因となる可能性があるからである。なお、支持基板２０のみに改質層を形成した場合でも、酸化膜を通過するような不純物元素であれば当該改質層において捕獲できる。
イオン注入の際の条件、例えば加速電圧、ドーズ量、およびクラスターイオンを照射する場合のクラスターサイズは、ゲッタリング能力を考慮しつつ公知または一般的な条件を採用すればよい。また、モノマーイオンの発生装置またはクラスターイオンの発生装置も、従来の装置を用いることができる。
（第２工程：イオン化堆積法による酸化膜の形成）
イオン化堆積法は、酸化膜を形成しようとする基板を加熱しつつ、当該基板にイオン化したケイ素および酸素を加速、照射することで、酸化膜を堆積させる方法である。この方法では、イオン化された元素の加速エネルギーと、加熱された基板の熱的エネルギーを合せることにより、基板に酸化膜を堆積させる。この方法によれば、イオン化された元素の加速エネルギーのみで堆積するプラズマ堆積法や、熱的エネルギーのみで堆積するＣＶＤ法に比べて、緻密で膜質の良い酸化膜を形成できる。具体的には、基板の温度を５００℃以上に維持した状態で、ケイ素および酸素をプラズマ処理によりイオン化させて基板上へ加速させ、基板上に酸化膜を堆積させる。
この方法を実現する装置の一形態を、図８を参照して説明する。プラズマイオン照射装置４０は、プラズマチャンバ４１と、ガス導入口４２と、真空ポンプ４３と、パルス電圧印加装置４４と、ウェーハ固定台４５と、ヒーター４６とを有する。
まず、プラズマチャンバ４１内のウェーハ固定台４５に活性層用基板１０および／または支持基板２０を載置、固定する。次に、真空ポンプ４３によりプラズマチャンバ４１内を減圧し、ついで、ガス導入口４２からプラズマチャンバ４１内に原料ガスを導入する。続いて、ウェーハ固定台４５をヒーター４６により温めた後、パルス電圧印加装置４４によりウェーハ固定台４５（及び基板１０，２０）に負電圧をパルス状に印加する。これにより、ケイ素および酸素を含む原料ガスのプラズマを生成するとともに、生成したプラズマに含まれる原料ガスのイオンを基板１０，２０に向けて加速、照射することができる。照射されたケイ素イオンと酸素イオンが基板上で反応して、酸化膜が堆積する。
原料ガスは、ケイ素源としてモノシラン、ジクロロシラン、トリクロロシラン、トリメチルシラン、四塩化シリコン等の１種又は２種以上を用いることができ、酸素源として酸素を用いることができる。
プラズマチャンバ４１内のチャンバー圧力は１００Ｐａ以下とする。１００Ｐａを超えると、プラズマが安定せずにプラズマ状態を維持できないためである。
ここで、基板１０，２０に印加するパルス電圧は、基板表面に対するケイ素と酸素の加速エネルギーが１０ｅＶ以上１ｋｅＶ以下となるように設定する。これは、当該加速エネルギーが１０ｅＶ未満の場合には、ケイ素と酸素の結合エネルギーが不十分となり、酸化膜が形成できなくなるおそれがあるからである。一方、当該加速エネルギーが１ｋｅＶを超えると、ケイ素や酸素が基板表面から内部側へ注入され、酸化膜を形成できなくなるからである。
パルス電圧の周波数は、基板１０，２０にイオンが照射される回数を決定する。パルス電圧の周波数は、１０Ｈｚ以上５０ｋＨｚ以下とすることが好ましい。ここで、１０Ｈｚ以上とすることにより、イオン照射ばらつきを吸収でき、イオン照射量が安定する。また、５０ｋＨｚ以下とすることにより、グロー放電によるプラズマ形成が安定する。
パルス電圧のパルス幅は、基板１０，２０にイオンが照射される時間を決定する。パルス幅は、１μ秒以上１０ｍ秒以下とすることが好ましい。１μ秒以上とすることにより、安定してイオンを基板１０，２０に照射できる。また、１０ｍ秒以下とすることにより、グロー放電によるプラズマ形成が安定する。
イオンの加速エネルギーは、主に印加電圧で制御する。また、補足制御として、ウェーハとパルス印加装置との間の抵抗（固定台の抵抗、固定台からパルス印加装置との間の抵抗）を調整したり、電圧を印加するタイミングを調整したりすることで、プラズマ領域とウェーハとの距離を調整する。
基板の温度は５００℃以上とすることが好ましい。一般的に、ＣＶＤ法により酸化膜を形成する場合、基板温度は１００℃〜３００℃程度の低温であるため、熱酸化法に比べて緻密な酸化膜が得られ難く、接合熱処理時に酸化膜質の劣化や膜剥れが生じやすい問題がある。基板温度を５００℃以上とすることで、緻密で膜質の良い酸化膜を形成できる。そのため、酸化膜の耐圧特性を向上させることができる。
基板の温度は９００℃以下とすることが好ましい。９００℃以下とすることにより、活性層中のドーパントが酸化膜に拡散して、活性層の酸化膜との界面近傍においてドーパント濃度が低下するのを抑制できる。また、改質層の注入元素が活性層内を拡散して、活性層の深さ方向の注入元素濃度分布が不均一になり、その結果ゲッタリング能力が低下することを抑制できる。
以上説明したイオン化堆積法によって酸化膜を形成することで、以下の作用効果が得られる。まず、イオン化堆積法は、熱酸化法のように基板の表層部のシリコンを消費することはないため、上記知見（Ａ）で示した改質層が消失する問題を回避できる。そのため、高いゲッタリング能力を有するＳＯＩウェーハを得ることができる。次に、イオン化堆積法では、熱酸化法と異なり、基板の酸化膜との界面近傍に、固定電荷による抵抗変動層が生じないため、上記知見（Ｂ）で示した問題を回避することができる。そのため、活性層の深さ方向の抵抗変動が少ないＳＯＩウェーハを得ることができる。
また、熱酸化法では５〜１０μｍの酸化膜を形成するのに１ヶ月以上要するのに対し、イオン化堆積法は、同様の厚さの酸化膜を形成するのに３時間程度と格段に成膜速度が速い。そのため、生産性が向上する。イオン化堆積法は、厚い酸化膜を形成する場合に特に有効である。
酸化膜の形成も活性層用基板１０および支持基板２０の片方または両方に行うことができる。厚い酸化膜を短時間で得るという観点からは、活性層用基板１０および支持基板２０の両方に酸化膜を形成することが好ましい。また、活性層用基板１０はデバイス領域として使用されることから高純度であることが要求される。活性層用基板１０が不純物汚染に晒される機会を極力なくすという観点からは、装置からの不純物汚染の影響を極力排除するように、デバイス領域として使用されない支持基板２０のみに酸化膜を形成することが好ましい。
（第３工程：真空常温接合法による貼り合わせ）
真空常温接合法による活性層用基板１０および支持基板２０の貼り合わせは、両基板を加熱することなく常温で貼り合わせる方法である。具体的には、真空下で活性層用基板１０および支持基板２０の各貼合せ面にイオンビームまたは中性原子ビームを照射して、貼合せ面を活性化する。これにより各貼合せ面には、シリコンが本来持っているダングリングボンド（結合の手）が現れる。そのため、引き続き真空下で両貼合せ面を接触させると、瞬時に接合力が働き、２つの基板が強固に接合される。
貼合せ面の活性化の方法としては、プラズマ雰囲気でイオン化した元素を基板表面へ加速させる方法と、イオンビーム装置から加速したイオン化した元素を基板表面へ加速させる方法が挙げられる。
この方法を実現する装置の一形態を、図９を参照して説明する。真空常温接合装置は、プラズマチャンバ５１と、ガス導入口５２と、真空ポンプ５３と、パルス電圧印加装置５４と、ウェーハ固定台５５Ａ，５５Ｂと、を有する。
まず、プラズマチャンバ５１内のウェーハ固定台５５Ａ，５５Ｂにそれぞれ活性層用基板１０および支持基板２０を載置、固定する。次に、真空ポンプ４３によりプラズマチャンバ４１内を減圧し、ついで、ガス導入口５２からプラズマチャンバ５１内に原料ガスを導入する。続いて、パルス電圧印加装置５４によりウェーハ固定台５５Ａ，５５Ｂ（及び基板１０，２０）に負電圧をパルス状に印加する。これにより、原料ガスのプラズマを生成するとともに、生成したプラズマに含まれる原料ガスのイオンを基板１０，２０に向けて加速、照射することができる。
照射する元素は、Ａｒ、Ｎｅ、Ｘｅ、Ｈ、ＨｅおよびＳｉから選択される少なくとも一種とすることが好ましい。
プラズマチャンバ４１内のチャンバー圧力は１×１０−５Ｐａ以下とすることが好ましい。基板表面へスパッタされた元素が再付着し、ダングリングボンドの形成率が低下するおそれがあるためである。
ここで、基板１０，２０に印加するパルス電圧は、基板表面に対する照射元素の加速エネルギーが１００ｅＶ以上１０ｋｅＶ以下となるように設定する。当該加速エネルギーが１００ｅＶ未満の場合には、照射した元素が基板表面へ堆積していき、基板表面へのダングリングボンドを形成できなくなる。一方、当該加速エネルギーが１０ｋｅＶを超えると、照射した元素が基板内部へ注入していき、基板表面へのダングリングボンドを形成できなくなる。
パルス電圧の周波数は、基板１０，２０にイオンが照射される回数を決定する。パルス電圧の周波数は、１０Ｈｚ以上１０ｋＨｚ以下とすることが好ましい。ここで、１０Ｈｚ以上とすることにより、イオン照射ばらつきを吸収でき、イオン照射量が安定する。また、１０ｋＨｚ以下とすることにより、グロー放電によるプラズマ形成が安定する。
パルス電圧のパルス幅は、基板１０，２０にイオンが照射される時間を決定する。パルス幅は、１μ秒以上１０ｍ秒以下とすることが好ましい。１μ秒以上とすることにより、安定してイオンを基板１０，２０に照射できる。また、１０ｍ秒以下とすることにより、グロー放電によるプラズマ形成が安定する。
基板１０，２０は加熱しないため、その温度は常温（通常、３０℃〜９０℃）となる。
本発明では、前述のイオン化堆積法による酸化膜形成と、上記真空常温接合法による貼合せを組み合わせたことにより、以下の作用効果が得られる。真空常温接合法では、貼合せ時に両基板が加熱されない。このため、活性層用基板中のドーパントが酸化膜側に拡散することが抑制される。そのため、ドーパントの熱拡散に起因する活性層用基板の酸化膜との界面近傍の抵抗変動を抑制でき、その結果、活性層の深さ方向の抵抗変動をより少なくすることができる。また、改質層の注入元素が活性層内を拡散して、活性層の深さ方向の注入元素濃度分布が不均一になり、その結果ゲッタリング能力が低下することを抑制できる。ＳｉとＳｉＯ２との熱膨張率の違いに起因した貼合せＳＯＩウェーハへの反りの発生を防止できる。
活性層用基板１０および支持基板２０の両方に酸化膜を形成する場合、この第３工程では酸化膜同士を貼り合わせることになるため、貼り合わせ強度が低くなる傾向がある。そこで、貼合せ強度を高めるために、以下のような手法を採用することが好ましい。
貼合せ面の活性化後、双方の基板１０，２０を近づけて貼り合わせる際に、定電圧を印加することが挙げられる。これにより、両基板の接合の際に引力が働き、接合を強化することができる。電圧は、形成される電界強度が０．１〜３ＭＶ／ｃｍとなるように印加することが好ましい。０．１ＭＶ／ｃｍ以上であれば、接合強化の効果を十分に得ることができる。３ＭＶ／ｃｍ以下であれば、酸化膜が劣化して、耐圧特性が悪くなることがない。
（第４工程：活性層用基板の薄膜化）
薄膜化工程は、周知の平面研削および鏡面研磨法を好適に用いることができる。また、薄膜化工程を周知のスマートカット法など、他の薄膜化技術を用いて行ってもよい。第３工程の後、活性層用基板２０の表面側から研削処理を施して、活性層用基板を薄くした後、その表面を鏡面研磨して、所望の厚みの活性層を有するＳＯＩウェーハを得る。
（支持基板）
支持基板２０としては、シリコン単結晶からなる単結晶シリコンウェーハを用いることができる。単結晶シリコンウェーハは、チョクラルスキー法（ＣＺ法）や浮遊帯域溶融法（ＦＺ法）により育成された単結晶シリコンインゴットをワイヤーソー等でスライスしたものを使用することができる。また、より高いゲッタリング能力を得るために、炭素および／または窒素を添加してもよい。さらに、任意の不純物を添加して、ｎ型またはｐ型としてもよい。
（活性層用基板）
活性層用基板１０は、デバイス活性層として利用されるウェーハであり、支持基板２０と同様に、シリコン単結晶からなる単結晶シリコンウェーハを用いることができる。
また、活性層用基板２０としては、バルクシリコン基板の表面にシリコンエピタキシャル層が形成されたエピタキシャルシリコンウェーハを用いることもできる。このシリコンエピタキシャル層１４は、ＣＶＤ法により一般的な条件で形成することができ、その厚さは０．１〜２０μｍの範囲内とすることが好ましく、０．２〜５μｍの範囲内とすることがより好ましい。
活性層用基板２０がエピタキシャルシリコンウェーハであり、これにイオン注入による改質層を形成する、および／または、イオン化堆積法による酸化膜を形成する場合には、シリコンエピタキシャル層上に行う。そして、第４工程（活性層用基板の薄膜化工程）では、バルクシリコン基板を除去する。このようにして、各実施形態において、活性層２２をシリコンエピタキシャル層からなるものとすることができ、活性層の結晶品質を向上できる。
なお、貼り合わせ後の活性層２２の表面にエピタキシャル層を形成したのでは、エピタキシャル成長時の高温熱処理により活性層２２中の酸素がエピタキシャル層に拡散してしまう。このエピタキシャル層をそのまま活性層として使用した場合、デバイス工程においてエピタキシャル層内に酸素ドナーが発生してエピタキシャル層の抵抗率を変化させてしまうおそれがある。
第３工程（貼合せ工程）の前に、シリコンエピタキシャル層の表面を鏡面研磨すると、貼合せ強度を高めることができるため、好ましい。
活性層用基板２０をエピタキシャルシリコンウェーハとした場合、シリコンエピタキシャル層の厚さは、目標とする活性層の厚さと、バルクシリコン基板からシリコンエピタキシャル層に酸素が拡散して形成される酸素拡散領域の厚さとを考慮して設定し、第４工程（薄膜化工程）で、シリコンエピタキシャル層の酸素拡散領域も除去することが好ましい。例えば、１０μｍの活性層が要求される場合に、エピタキシャル成長の工程でエピタキシャル層内に厚さ１μｍの酸素拡散領域が発生するのなら、１１μｍのエピタキシャル層を形成しておき、貼り合わせ後に酸素拡散領域まで除去するように薄膜化させる。このようにすることで、酸素拡散領域のない活性層を得ることができる。
エピタキシャル層が形成されるバルクシリコン基板としては、低酸素（９×１０１７atoms/cm3以下）のシリコンウェーハ、かつ／または、高抵抗シリコンウェーハ（１００Ωｃｍ以上）を使用することが望ましい。エピタキシャル成長時の高温熱処理により、バルクシリコン基板中の酸素がエピタキシャル層に拡散するのを抑制できる。また、高抵抗であれば、バルクシリコン基板中のドーパントがエピタキシャル層に拡散することによるエピタキシャル層の抵抗変動を抑制できる。
（ＳＯＩウェーハ）
次に、上記製造方法によって得られる本実施形態のＳＯＩウェーハについて説明する。本実施形態のＳＯＩウェーハは、図１〜図６に代表されるように、シリコン単結晶からなる支持基板２０と、この支持基板上に位置する酸化膜１６，１８又は２４と、この酸化膜上に位置し、シリコン単結晶からなる活性層２２と、を有する。
そして、活性層２２および支持基板２０の少なくとも一方の、酸化膜との界面近傍に、軽元素が固溶してなる改質層を有する。そして、活性層２２の深さ方向の抵抗率分布において、｛（最大値−最小値）／（最小値）×１００｝が２０％以下であることを特徴とし、１５％以下であることがより好ましい。この値は小さいほど好ましく、下限は０％でよい。このような高いゲッタリング能力を有し、かつ、活性層の深さ方向の抵抗変動が少ないＳＯＩウェーハは、既述のように、イオン注入による改質層の形成、イオン化堆積法による酸化膜、および真空常温接合法による貼合せを組み合わせることにより得られるものである。
イオン化堆積法による酸化膜形成時に、基板温度を５００℃以上とすれば、酸化膜の耐圧特性を向上させることができる。具体的には、判定電流を１×１０−４Ａ／ｃｍ２とした条件でのTZDB測定の結果を８ＭＶ／ｃｍ２以上とすることができる。
活性層の全域をデバイス領域として使用する用途の場合には、支持基板２０の酸化膜との界面近傍にのみ改質層が位置する、すなわち、活性層用基板１０には改質層を形成しないことが好ましい。この場合、改質層の存在そのものがリーク不良の原因となる可能性があるからである。
活性層の全域をデバイス領域として使用する用途の場合には、活性層がシリコンエピタキシャル層からなることが好ましい。活性層の全てをエピタキシャル層とすることで、活性層の結晶品質の向上が図れるからである。
ＳＯＩウェーハがパワーデバイスなどの用途の場合には、酸化膜の厚さが１０μｍ以上であることが好ましい。この場合には、活性層用基板１０および支持基板２０の両方に酸化膜を形成することが好ましい。
（製造手順）
表１に示す条件に従って、本発明例１〜７および比較例１〜４のＳＯＩウェーハを製造した。まず、活性層用基板としては、表１に示す単結晶シリコンウェーハ（表１中「Si基板」と表示）またはエピタキシャルシリコンウェーハ（表１中「EP-Si」と表示）を用意した。支持基板としては、表１に示す単結晶シリコンウェーハ（表１中「Si基板」と表示）を用意した。これら基板のドーパントはリンとし、ドーパント濃度は表１に示した。
続いて、Ａｒのモノマーイオンを、表１に示す加速電圧およびドーズ量にて、活性層用基板および支持基板の少なくとも一方（表１中「注入部位」として記載）の表面から注入した。
続いて、表１に示す方法で、活性層用基板および支持基板の少なくとも一方（表１中「形成部位」として記載）の表面に、表１に示す厚みの酸化膜を形成した。比較例１，２において、熱酸化法での基板温度は１０００℃とした。本発明例１〜７では、図８の装置を用いて既述の方法で酸化膜を堆積し、その際基板温度は５００℃とした。また、プラズマ条件について、本発明例１〜５では、トリメチルシラン５０ｓｃｃｍ、酸素２００ｓｃｃｍ、チャンバー圧力１０Ｐａ、加速エネルギー１５０ｅＶ、周波数２５ｋＨｚ、パルス幅１．５×１０−３秒とし、本発明例６，７では、トリメチルシラン４５ｓｃｃｍ、酸素１５０ｓｃｃｍ、チャンバー圧力８Ｐａ、加速エネルギー１２０ｅＶ、周波数２５ｋＨｚ、パルス幅１．０×１０−３秒とした。
続いて、表１に示す方法で、活性層用基板と支持基板とを貼り合わせた。比較例１〜４における接合熱処理の条件は、基板温度を８００℃として２時間、引き続き、基板温度を１１５０℃として１時間とした。本発明例１〜７では、図９の装置を用いて既述の方法で接合を行った。真空常温接合の条件について、チャンバー内温度は室温、照射イオンはＡｒ、チャンバー圧力１．０×１０−６Ｐａ、周波数１００Ｈｚ、パルス幅１．０×１０−３秒とし、加速エネルギーは本発明例１〜５では１．０ｋｅＶ、本発明例６，７では０．７ｋｅＶとした。
続いて、活性層用基板の表面側から研削処理を施して、活性層用基板を薄くした後、その表面を鏡面研磨して、表１に記載の厚みの活性層を有するＳＯＩウェーハを得た。
Figure 2017045886
（評価方法）
各比較例および発明例において、以下の評価を行った。
＜Ｎｉ故意汚染評価＞
各比較例および発明例のＳＯＩウェーハの活性層表面を、Ｎｉ汚染液（１．０×１０１２／ｃｍ２）で、スピンコート汚染法を用いてＮｉを故意に汚染させた後、窒素雰囲気中で９００℃、１時間の熱処理を施した。その後、ライト液へ３分間浸した後、光学顕微鏡にて活性層表面のピット（Ｎｉシリサイドピット）の有無を観察した。結果を表１に示す。
＜酸化膜形成後の注入元素の濃度分布（ＳＩＭＳ測定）＞
各比較例および発明例において、酸化膜の形成後（貼合せ後）に、イオンを注入した基板の深さ方向の注入元素濃度プロファイルを二次イオン質量分析法（ＳＩＭＳ：Secondary Ion Mass Spectrometry）により測定した。注入元素のピークの有無を表１に示した。また、比較例１および発明例１の濃度プロファイルを図１０（Ａ）に、比較例２および発明例２の濃度プロファイルを図１１（Ａ）に、発明例４の濃度プロファイルを図１３（Ａ）に、代表して示した。
＜活性層中のドーパント濃度分布（ＳＩＭＳ測定）＞
各比較例および発明例のＳＯＩウェーハの活性層の深さ方向のドーパント（リン）濃度プロファイルをＳＩＭＳにより測定した。比較例２および発明例２の濃度プロファイルを図１１（Ｂ）に、比較例３および発明例３の濃度プロファイルを図１２（Ａ）に、比較例４および発明例４の濃度プロファイルを図１３（Ｂ）に、代表して示した。
＜抵抗分布評価（ＳＲ法）＞
各比較例および発明例のＳＯＩウェーハの活性層中の抵抗率を広がり抵抗法（Spread Resistance Profiling：SR法）により測定し、活性層基板の深さ方向の抵抗率分布の不均一性｛（最大値−最小値）／（最小値）×１００｝（％）を算出した。結果を表１の「抵抗ばらつき」の欄に示す。また、比較例１および発明例１の抵抗率分布を図１０（Ｂ）に、比較例２および発明例２の抵抗率分布を図１１（Ｃ）に、比較例３および発明例３の抵抗率分布を図１２（Ｂ）に、比較例４および発明例４の抵抗率分布を図１３（Ｃ）に、代表して示した。
（評価結果の説明）
図１０（Ａ）および図１３（Ａ）に示すように、比較例１では、イオン注入により改質層を形成した基板に熱酸化法で酸化膜を形成したため、注入元素のピークが消失したのに対し、発明例１では、イオン化堆積法で酸化膜を形成したため、注入元素のピークは消失しなかった。そのため、比較例１では活性層表面にピットが観察されたのに対し、発明例１では活性層表面にピットが観察されず、高いゲッタリング能力を発揮した。
次に、比較例２は、図７に示すフローでＳＯＩウェーハを作製したものである。すなわち、活性層用基板１０の表面から軽元素イオンを注入して、活性層用基板１０に改質層１２を形成し、支持基板２０の表面に熱酸化法により酸化膜１８を形成し、その後、接合熱処理により活性層用基板１０と支持基板２０とを貼り合わせ、その後、活性層用基板１０を薄膜化して活性層２２を得た。この場合、図１１（Ａ）に示すように、注入元素のピークは消失せず、活性層表面にピットが観察されなかった。しかし、図７に示すように、熱酸化法により支持基板の酸化膜との界面近傍に抵抗変動層１６が形成され、さらに、貼合せ後には活性層用基板の酸化膜との界面近傍にも抵抗変動層１８が形成される。これを裏付ける結果が、図１１（Ｂ）および図１１（Ｃ）、並びに表１の抵抗ばらつきである。図１１（Ｃ）より、比較例２では活性層の酸化膜との界面近傍で抵抗率が大きく変動した。図１１（Ｂ）より、比較例２では、接合熱処理によってドーパントが酸化膜側に拡散したことが分かるが、図１１（Ｃ）に示される抵抗率の変動は、この拡散の影響よりもはるかに大きいものである。
比較例３，４では、イオン化堆積法により酸化膜形成を行ったため、比較例２のような大きな抵抗変動はなかったが、接合熱処理により貼合せを行ったため、ドーパントの熱拡散に起因する抵抗変動が観察された（図１２（Ｂ）および図１３（Ｃ）、並びに表１の抵抗ばらつきを参照）。
これに対して、発明例１〜７では、注入元素のピークが消失することはなく活性層表面にピットが観察されず、高いゲッタリング能力を発揮し、かつ、活性層の深さ方向の抵抗変動も少なかった。
＜TZDB測定＞
本発明例６のＳＯＩウェーハに対して、判定電流を１×１０−４Ａ／ｃｍ２とし、TZDB（Time Zero Dielectric Breakdown）測定を実施した。具体的な測定法として、ホトリソおよびエッチング処理により酸化膜上の活性層を１．８ｍｍ四方の島状に加工して、この加工した島を電極とし、支持基板側を０（ゼロ）Ｖにした状態で、電極へ電圧を０Ｖから０．１Ｖステップで印加していき、測定した電流値を電極面積で割った単位面積辺りの電流値を判定電流とした。また、酸化膜形成時の基板温度を３００℃、４００℃、８００℃、９００℃、１０００℃に変更した以外は発明例６と同様にしてＳＯＩウェーハを作製し、同様に酸化膜の耐圧特性を評価した。結果を表２に示す。
Figure 2017045886
本発明によれば、高いゲッタリング能力を有し、かつ、活性層の深さ方向の抵抗変動が少ないＳＯＩウェーハを高い生産性で得ることが可能な、ＳＯＩウェーハの製造方法を提供することができる。
１０ 活性層用基板
１２ 活性層用基板に形成された改質層
１４ 支持基板に形成された改質層
１６ 活性層用基板に形成された酸化膜
１８ 支持基板に形成された酸化膜
２０ 支持基板
２２ 活性層
２４ 厚い酸化膜
１００，２００，３００，４００，５００，６００ ＳＯＩウェーハ
４０ プラズマイオン照射装置
４１ プラズマチャンバ
４２ ガス導入口
４３ 真空ポンプ
４４ パルス電圧印加装置
４５ ウェーハ固定台
４６ ヒーター
５０ 真空常温接合装置
５１ プラズマチャンバ
５２ ガス導入口
５３ 真空ポンプ
５４ パルス電圧印加装置
５５Ａ，５５Ｂ ウェーハ固定台

Claims (15)

  1. シリコン単結晶からなる活性層用基板およびシリコン単結晶からなる支持基板の少なくとも一方の表面から軽元素イオンを注入して、前記少なくとも一方のウェーハに前記軽元素イオンが固溶した改質層を形成する第１工程と、
    前記活性層用基板および前記支持基板の少なくとも一方の表面に酸化膜を形成する第２工程と、
    前記活性層用基板と前記支持基板との間に前記改質層および前記酸化膜が位置するように、前記活性層用基板と前記支持基板とを貼り合わせる第３工程と、
    前記第３工程後、前記活性層用基板を薄膜化して活性層を得る第４工程と、
    を有し、
    前記第２工程では、前記少なくとも一方の基板を加熱しつつ、該基板にイオン化したケイ素および酸素を加速、照射することで、前記酸化膜を堆積させ、
    前記第３工程では、真空下で前記活性層用基板および前記支持基板の各貼合せ面にイオンビームまたは中性原子ビームを照射して、前記貼合せ面を活性化し、引き続き真空下で前記両貼合せ面を接触させることで、前記活性層用基板と前記支持基板とを常温で貼り合わせる
    ことを特徴とするＳＯＩウェーハの製造方法。
  2. 前記第２工程で、前記少なくとも一方の基板の温度を５００℃〜９００℃とする請求項１に記載のＳＯＩウェーハの製造方法。
  3. 前記第１工程で、前記支持基板のみに前記改質層を形成する請求項１または２に記載のＳＯＩウェーハの製造方法。
  4. 前記第２工程で、前記支持基板のみに前記酸化膜を形成する請求項１〜３のいずれか一項に記載のＳＯＩウェーハの製造方法。
  5. 前記第２工程で、前記活性層用基板および前記支持基板の両方に前記酸化膜を形成する請求項１〜３のいずれか一項に記載のＳＯＩウェーハの製造方法。
  6. 前記活性層用基板は、バルクシリコン基板の表面にシリコンエピタキシャル層が形成されたエピタキシャルシリコンウェーハであり、前記第４工程で、前記バルクシリコン基板を除去して、前記活性層が前記シリコンエピタキシャル層からなるものとする請求項１〜５のいずれか一項に記載のＳＯＩウェーハの製造方法。
  7. 前記第３工程の前に、前記シリコンエピタキシャル層の表面を鏡面研磨する請求項６に記載のＳＯＩウェーハの製造方法。
  8. 前記活性層用基板における前記シリコンエピタキシャル層の厚さは、目標とする前記活性層の厚さと、前記バルクシリコン基板から前記シリコンエピタキシャル層に酸素が拡散して形成される酸素拡散領域の厚さとを考慮して設定され、
    前記第４工程で、前記シリコンエピタキシャル層の前記酸素拡散領域も除去する請求項６または７に記載のＳＯＩウェーハの製造方法。
  9. 前記軽元素イオンが、Ｈ、Ｈｅ、Ｃ、ＡｒおよびＳｉから選択される少なくとも一種である請求項１〜８のいずれか一項に記載のＳＯＩウェーハの製造方法。
  10. シリコン単結晶からなる支持基板と、該支持基板上に位置する酸化膜と、該酸化膜上に位置し、シリコン単結晶からなる活性層と、を有するＳＯＩウェーハであって、
    前記活性層および前記支持基板の少なくとも一方の、前記酸化膜との界面近傍に、軽元素が固溶してなる改質層を有し、
    前記活性層の深さ方向の抵抗率分布において、｛（最大値−最小値）／（最小値）×１００｝が２０％以下であることを特徴とするＳＯＩウェーハ。
  11. 判定電流を１×１０−４Ａ／ｃｍ２とした条件でのTZDB測定の結果が８ＭＶ／ｃｍ２以上である、請求項１０に記載のＳＯＩウェーハ。
  12. 前記支持基板の、前記酸化膜との界面近傍にのみ、前記改質層が位置する請求項１０または１１に記載のＳＯＩウェーハ。
  13. 前記酸化膜の厚さが１０μｍ以上である請求項１０〜１２のいずれか一項に記載のＳＯＩウェーハ。
  14. 前記活性層がシリコンエピタキシャル層からなる請求項１０〜１３のいずれか一項に記載のＳＯＩウェーハ。
  15. 前記軽元素イオンが、Ｈ、Ｈｅ、Ｃ、ＡｒおよびＳｉから選択される少なくとも一種である請求項１０〜１４のいずれか一項に記載のＳＯＩウェーハ。
JP2015167949A 2015-08-27 2015-08-27 Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ Active JP6524862B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015167949A JP6524862B2 (ja) 2015-08-27 2015-08-27 Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
US15/241,457 US10170357B2 (en) 2015-08-27 2016-08-19 SOI wafer manufacturing process and SOI wafer
FR1657893A FR3040530B1 (fr) 2015-08-27 2016-08-24 Procede de fabrication d'une tranche soi et tranche soi

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015167949A JP6524862B2 (ja) 2015-08-27 2015-08-27 Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019046112A Division JP6680378B2 (ja) 2019-03-13 2019-03-13 Ｓｏｉウェーハ

Publications (2)

Publication Number Publication Date
JP2017045886A true JP2017045886A (ja) 2017-03-02
JP6524862B2 JP6524862B2 (ja) 2019-06-05

Family

ID=58018427

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015167949A Active JP6524862B2 (ja) 2015-08-27 2015-08-27 Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ

Country Status (3)

Country Link
US (1) US10170357B2 (ja)
JP (1) JP6524862B2 (ja)
FR (1) FR3040530B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022102851A (ja) * 2020-12-25 2022-07-07 株式会社Sumco Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114078884B (zh) * 2022-01-19 2022-04-22 广东省大湾区集成电路与系统应用研究院 一种半导体器件的制造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0555230A (ja) * 1991-08-23 1993-03-05 Fujitsu Ltd Ｓｏｉウエハおよびその製造方法
JPH0878644A (ja) * 1994-09-02 1996-03-22 Hitachi Ltd 半導体集積回路装置の製造方法
JP2001244262A (ja) * 2000-03-02 2001-09-07 Toshiba Corp 半導体装置の製造方法
JP2006005341A (ja) * 2004-05-19 2006-01-05 Sumco Corp 貼り合わせｓｏｉ基板およびその製造方法
JP2009027156A (ja) * 2007-06-20 2009-02-05 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2009076879A (ja) * 2007-08-24 2009-04-09 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013128047A (ja) * 2011-12-19 2013-06-27 Semiconductor Energy Lab Co Ltd 半導体基板の再生方法、再生半導体基板の作製方法、及びｓｏｉ基板の作製方法
JP2015050424A (ja) * 2013-09-04 2015-03-16 株式会社Sumco シリコンウェーハおよびその製造方法
JP2015128149A (ja) * 2013-11-28 2015-07-09 京セラ株式会社 複合体およびその製造方法ならびに複合基板の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2143146A1 (en) 2007-04-13 2010-01-13 Semiconductor Energy Laboratory Co, Ltd. Photovoltaic device and method for manufacturing the same
JP5365057B2 (ja) * 2008-04-11 2013-12-11 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造方法
JP5548395B2 (ja) 2008-06-25 2014-07-16 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
KR20140009565A (ko) * 2011-05-13 2014-01-22 가부시키가이샤 사무코 반도체 에피택셜 웨이퍼의 제조 방법, 반도체 에피택셜 웨이퍼, 및 고체 촬상 소자의 제조 방법
EP2924715A4 (en) 2012-11-22 2016-07-27 Shinetsu Chemical Co METHOD FOR MANUFACTURING COMPOSITE SUBSTRATE AND COMPOSITE SUBSTRATE

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0555230A (ja) * 1991-08-23 1993-03-05 Fujitsu Ltd Ｓｏｉウエハおよびその製造方法
JPH0878644A (ja) * 1994-09-02 1996-03-22 Hitachi Ltd 半導体集積回路装置の製造方法
JP2001244262A (ja) * 2000-03-02 2001-09-07 Toshiba Corp 半導体装置の製造方法
JP2006005341A (ja) * 2004-05-19 2006-01-05 Sumco Corp 貼り合わせｓｏｉ基板およびその製造方法
JP2009027156A (ja) * 2007-06-20 2009-02-05 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2009076879A (ja) * 2007-08-24 2009-04-09 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013128047A (ja) * 2011-12-19 2013-06-27 Semiconductor Energy Lab Co Ltd 半導体基板の再生方法、再生半導体基板の作製方法、及びｓｏｉ基板の作製方法
JP2015050424A (ja) * 2013-09-04 2015-03-16 株式会社Sumco シリコンウェーハおよびその製造方法
JP2015128149A (ja) * 2013-11-28 2015-07-09 京セラ株式会社 複合体およびその製造方法ならびに複合基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022102851A (ja) * 2020-12-25 2022-07-07 株式会社Sumco Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
JP7487659B2 (ja) 2020-12-25 2024-05-21 株式会社Sumco Ｓｏｉウェーハの製造方法

Also Published As

Publication number Publication date
FR3040530B1 (fr) 2019-11-01
JP6524862B2 (ja) 2019-06-05
FR3040530A1 (ja) 2017-03-03
US10170357B2 (en) 2019-01-01
US20170062268A1 (en) 2017-03-02

Similar Documents

Publication Publication Date Title
KR102082191B1 (ko) 에피택셜 웨이퍼, 접합 웨이퍼 및 이들의 제조 방법
CN104781919A (zh) 半导体外延晶片的制造方法、半导体外延晶片以及固体摄像元件的制造方法
TWI534306B (zh) 磊晶晶圓的製造方法及磊晶晶圓
JP6471650B2 (ja) Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
JP6442818B2 (ja) シリコンウェーハおよびその製造方法
JP6524862B2 (ja) Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
JP6680378B2 (ja) Ｓｏｉウェーハ
JP6485406B2 (ja) Ｓｏｉウェーハの製造方法
CN108885998B (zh) 外延晶圆的制造方法及外延晶圆
JP6303321B2 (ja) 貼り合わせウェーハの製造方法および貼り合わせウェーハ
JP2018064057A (ja) シリコン接合ウェーハの製造方法およびシリコン接合ウェーハ
JP6248458B2 (ja) 貼り合わせウェーハの製造方法および貼り合わせウェーハ
JP6904931B2 (ja) 半導体デバイスを形成する方法
KR101503000B1 (ko) 스트레인이 완화된 실리콘-게르마늄 버퍼층의 제조방법 및 이에 의하여 제조된 실리콘-게르마늄 버퍼층
US20020098664A1 (en) Method of producing SOI materials
JP6673183B2 (ja) ｐｎ接合シリコンウェーハの製造方法
JP2020036039A (ja) ｐｎ接合シリコンウェーハ
US20110300696A1 (en) Method for damage-free junction formation
WO2012154373A2 (en) Surface dose retention of dopants by pre-amorphization and post-implant passivation treatments
JPH05259074A (ja) 半導体薄膜の製造方法
JPH02244715A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181002

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181127

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20181225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190313

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20190320

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190409

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190422

R150 Certificate of patent or registration of utility model

Ref document number: 6524862

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250