JP2022102851A - Soiウェーハの製造方法及びsoiウェーハ - Google Patents

Soiウェーハの製造方法及びsoiウェーハ Download PDF

Info

Publication number
JP2022102851A
JP2022102851A JP2020217849A JP2020217849A JP2022102851A JP 2022102851 A JP2022102851 A JP 2022102851A JP 2020217849 A JP2020217849 A JP 2020217849A JP 2020217849 A JP2020217849 A JP 2020217849A JP 2022102851 A JP2022102851 A JP 2022102851A
Authority
JP
Japan
Prior art keywords
oxide film
silicon oxide
silicon
wafer
support substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020217849A
Other languages
English (en)
Other versions
JP7487659B2 (ja
Inventor
祥泰 古賀
Yoshiyasu Koga
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2020217849A priority Critical patent/JP7487659B2/ja
Publication of JP2022102851A publication Critical patent/JP2022102851A/ja
Application granted granted Critical
Publication of JP7487659B2 publication Critical patent/JP7487659B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Recrystallisation Techniques (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Element Separation (AREA)

Abstract

【課題】リーク電流を熱酸化膜法で形成した場合と同程度に低減可能であり、かつ、生産性に優れたSOIウェーハの製造方法及びそれにより得られるSOIウェーハを提供する。【解決手段】支持基板シリコンウェーハ及び活性層用シリコンウェーハの少なくとも一方の表面上に、CVD法を用いてシリコン酸化膜を形成するシリコン酸化膜形成工程と、前記シリコン酸化膜を介して前記支持基板シリコンウェーハと前記活性層用シリコンウェーハを貼り合わせる接合工程と、を含むSOIウェーハの製造方法において、窒素、酸素又はそれらの混合雰囲気下で前記シリコン酸化膜に熱処理を施して前記シリコン酸化膜中のSiO2結合密度を増加させるシリコン酸化膜緻密化熱処理工程を行う。【選択図】図1

Description

本発明はSOIウェーハの製造方法及びSOIウェーハに関する。
近年、高耐圧素子として、SOI(Silicon On Insulator)構造を有するSOIウェーハが注目されている。SOIウェーハは一般的に、シリコン単結晶からなる支持基板上に、絶縁性の高い酸化シリコン(SiO)からなる埋め込み絶縁層及びシリコン単結晶からなる活性層が順次形成された構造を有する(例えば特許文献1を参照)。この埋め込み絶縁層は、酸化シリコンに由来してBOX(Buried Oxide)層と呼ばれ、酸化シリコンは、熱酸化法の他に、CVD(Chemical Vapor Deposition)法(例えば特許文献2を参照)などにより形成することができる。またSOIウェーハの代表的な製造方法の一つに、貼合せ法がある。この貼合せ法は、支持基板及び活性層用基板の少なくとも一方に絶縁層を形成し、次いで、これらの基板を、酸化膜を介して重ね合わせた後、1200℃程度の高温にて接合熱処理を施すことにより、SOIウェーハを製造する方法である。
近年、SOIウェーハは、MEMSデバイスの1種である加速度センサなどへ使用することが注目されている。このような用途においては、絶縁層を数μm以上と比較的厚く形成してから、形成した絶縁層部分をエッチングしてキャビティを形成することで、当該キャビティをセンサの動作領域として用いることが試みられている。
国際公開2005-024918号公報 特開2011-103409号公報
しかしながら、特許文献1の熱酸化法による酸化膜形成では、酸化膜の膜厚を厚くするのに長時間を要する。熱酸化法では、例えば5μm~10μmの酸化膜を形成するのに2週間以上要し、生産性が低い。一方、特許文献2に記載のCVD法によるシリコン酸化膜の形成方法を利用すれば厚膜のシリコン酸化膜を高い生産性で得ることは可能である。しかしながら本発明者が検討したところ、CVD法で形成されたシリコン酸化膜は熱酸化法で形成した場合に比べて密度が低いために、SOIウェーハをMEMSデバイス用途などで使用した場合に十分にリーク電流を低減できず、改善の余地があることが判明した。
そこで本発明は、上記課題に鑑み、リーク電流を熱酸化膜法で形成した場合と同程度に低減可能であり、かつ、生産性に優れたSOIウェーハの製造方法及びそれにより得られるSOIウェーハの提供を目的とする。
本発明者は、上記課題を解決すべく検討したところ、CVD法によりシリコン酸化膜を形成した後、シリコン酸化膜緻密化熱処理を行うことで上記課題を解決できることを見出した。本発明は、上記知見に基づいて完成されたものであり、その要旨構成は以下のとおりである。
(1)支持基板シリコンウェーハ及び活性層用シリコンウェーハの少なくとも一方の表面上に、CVD法を用いてシリコン酸化膜を形成するシリコン酸化膜形成工程と、
前記シリコン酸化膜を介して前記支持基板シリコンウェーハと前記活性層用シリコンウェーハを貼り合わせる接合工程と、を含むSOIウェーハの製造方法であって、
窒素、酸素又はそれらの混合雰囲気下で前記シリコン酸化膜に熱処理を施して前記シリコン酸化膜中のSiO結合密度を増加させるシリコン酸化膜緻密化熱処理工程を更に含むことを特徴とするSOIウェーハの製造方法。
(2)前記シリコン酸化膜緻密化熱処理工程において、500℃以上1000℃未満、10分以上1時間以下の熱処理を施す、前記(1)に記載のSOIウェーハの製造方法。
(3)前記接合工程の後、1000℃以上1200℃未満で1分以上10分未満の熱処理を施す、前記(1)又は(2)に記載のSOIウェーハの製造方法。
(4)前記シリコン酸化膜形成工程において、形成するシリコン酸化膜の厚みの合計が5μm以上50μm以下である、前記(1)~(3)のいずれかに記載のSOIウェーハの製造方法。
(5)前記シリコン酸化膜緻密化熱処理工程における熱処理温度が700℃以上900℃未満である、前記(1)~(4)のいずれかに記載のSOIウェーハの製造方法。
(6)前記シリコン酸化膜形成工程の後、前記接合工程に先立ち、前記シリコン酸化膜の表面粗さを低減する研磨工程を含む、前記(1)~(5)のいずれかに記載のSOIウェーハの製造方法。
(7)前記シリコン酸化膜形成工程において、前記支持基板シリコンウェーハ及び前記活性層用シリコンウェーハのいずれか一方の表面上にのみシリコン酸化膜を形成する、前記(1)~(6)のいずれかに記載のSOIウェーハの製造方法。
(8)前記シリコン酸化膜形成工程の後に、前記シリコン酸化膜を形成した方と他方のシリコンウェーハの表面に、真空常温下で、イオンビーム又は中性原子ビームを照射する活性化処理を施して活性化面を形成する活性化処理工程を含み、前記接合工程では、前記活性化処理工程に引き続く前記真空常温下で、前記活性化面を介して前記支持基板シリコンウェーハ及び前記活性層用シリコンウェーハを貼り合わせる、
前記(7)に記載のSOIウェーハの製造方法。
(9)前記接合工程において、接合面となるそれぞれの表面に対してプラズマ雰囲気下でイオンを照射した後、両接合面を接触させて接合する、前記(7)に記載のSOIウェーハの製造方法。
(10)前記シリコン酸化膜形成工程において、前記支持基板シリコンウェーハ及び前記活性層用シリコンウェーハの両方の表面上に前記シリコン酸化膜を形成する、前記(1)~(6)のいずれかに記載のSOIウェーハの製造方法。
(11)前記シリコン酸化膜形成工程の後に、真空常温下でシリコンターゲット材をスパッタリングして前記支持基板シリコンウェーハの表面上のシリコン酸化膜、若しくは前記活性層用シリコンウェーハの表面上のシリコン酸化膜、又は前記活性層用シリコンウェーハ及び前記活性層用シリコンウェーハの両方の表面上のシリコン酸化膜上にアモルファスシリコンを成膜(堆積)させるアモルファス層形成工程を含み、前記接合工程では、前記アモルファス層形成工程に引き続く前記真空常温下で、前記アモルファス層を介して前記支持基板シリコンウェーハ及び前記活性層用シリコンウェーハを貼り合わせる、
前記(10)に記載のSOIウェーハの製造方法。
(12)前記接合工程において、接合面となるそれぞれの表面に対してプラズマ雰囲気下でイオンを照射した後、両接合面を接触させて接合する、前記(10)に記載のSOIウェーハの製造方法。
(13)支持基板シリコンウェーハと、前記支持基板シリコンウェーハ上の単結晶シリコンからなる活性層と、前記支持基板シリコンウェーハと前記活性層との間に設けられたシリコン酸化膜とを有するSOIウェーハであって、前記シリコン酸化膜が下記(i)、(ii):
(i)KFM評価において測定端子と前記シリコン酸化膜とを50nm以上100nm以下の距離で変調電圧を3V印加した際に表面電位が5mV以下、かつ、
(ii)XRR評価において測定される前記シリコン酸化膜の密度が、2.2g/cm以上、を満足する、SOIウェーハ。
(14)前記シリコン酸化膜の厚みが5μm以上50μm以下である、前記(13)に記載のSOIウェーハ。
(15)判定電流を1×10-4A/cmとした条件でのTZDB測定の結果が8.0MV/cm以上である、前記(13)又は(14)に記載のSOIウェーハ。
(16)前記活性層は、抵抗率が0.0010Ωcm以上50Ω・cm以下であり、かつ前記支持基板の抵抗率が1000Ω・cm以上100000Ω・cm以下である、前記(13)~(15)のいずれかに記載のSOIウェーハ。
本発明によれば、リーク電流を熱酸化膜法で形成した場合と同程度に低減可能であり、かつ、生産性に優れたSOIウェーハの製造方法及びそれにより得られるSOIウェーハを提供することができる。
本発明の第1の実施形態によるSOIウェーハを説明する模式断面図である。 本発明によるSOIウェーハの製造方法の一実施形態において、真空常温接合を行う際に用いる装置の一例を示す概念図である。 本発明の第2の実施形態によるSOIウェーハを説明する模式断面図である。 本発明によるSOIウェーハの製造方法の一実施形態において、支持基板シリコンウェーハ及び活性層用シリコンウェーハ上のシリコン酸化膜の表面に、シリコンターゲットからシリコンをスパッタさせて成膜(堆積)させる際に用いる装置の一例を示す概念図である。 本発明の第3の実施形態によるSOIウェーハを説明する模式断面図である。 TZDB法を用いた際の、判定電流及び印加電圧について説明するグラフである。 発明例及び従来例における、KFM法を用いた際の、シリコン酸化膜の表面電位を示すグラフである。
(SOIウェーハの製造方法)
以下、図面を参照しつつ、本発明に従うSOIウェーハを製造する方法の実施形態を詳細に説明する。なお、同一の構成要素には原則として数字下二桁で同一の参照番号を付して、重複する説明を省略する。また、図1~図5では図面の簡略化のため、各構成の厚さについて、実際の厚さの割合と異なり誇張して示す。本発明に従うSOIウェーハの製造方法は、支持基板シリコンウェーハ及び活性層用シリコンウェーハの少なくとも一方の表面上に、CVD法を用いてシリコン酸化膜を形成するシリコン酸化膜形成工程と、当該シリコン酸化膜を介して支持基板シリコンウェーハと活性層用シリコンウェーハを貼り合わせる接合工程と、を少なくとも含む。さらに、この製造方法において、窒素、酸素又はそれらの混合雰囲気下で前記シリコン酸化膜に熱処理を施して前記シリコン酸化膜中のSiO結合密度を増加させるシリコン酸化膜緻密化熱処理工程を少なくとも行う。以下、実施形態ごとに本発明の各構成及び各工程の詳細を説明する。
(第1の実施形態)
本実施形態では、支持基板シリコンウェーハ及び活性層用シリコンウェーハのいずれか一方の表面上にのみシリコン酸化膜を形成する。一例として図1では、支持基板シリコンウェーハ110の表面にCVD法によりシリコン酸化膜112を形成し、さらにシリコン酸化膜112を緻密化する熱処理を施す場合を図示した。その後、支持基板シリコンウェーハ110と活性層用シリコンウェーハ120との間にシリコン酸化膜112が位置するように、真空常温接合法により支持基板シリコンウェーハ110と活性層用シリコンウェーハ120とを貼り合わせる。その後、活性層用シリコンウェーハ120を減厚して活性層125とし、SOIウェーハ100を得る。以下、第1の実施形態における各工程の詳細を順次説明する。
<シリコンウェーハ>
支持基板シリコンウェーハ110及び活性層用シリコンウェーハ120は、チョクラルスキ法(CZ法)や浮遊帯域溶融法(FZ法)により育成された単結晶シリコンインゴットをワイヤーソー等でスライスしたものを使用することができる。
支持基板シリコンウェーハ110及び活性層用シリコンウェーハ120の導電型は任意であり、p型にするためには例えばボロン(B)をドーパントに用いればよいし、n型にするためには例えばリン(P)、ヒ素(As)、アンチモン(Sb)等を用いればよい。また、用途に応じてウェーハの厚さを研削及び研磨等により薄くしてもよい。その場合、ウェーハの厚さは200μm以上であることがより好ましく、300μm以上であることがさらに好ましい。ウェーハの厚さの上限は特に制限されない。なお、例えば直径300mmのウェーハであればその厚さ775μm±25μmが一般的である。
<シリコン酸化膜形成工程>
次に、プラズマCVD法などの成膜(堆積)法を用いて、支持基板シリコンウェーハ110の表面上に酸化シリコンからなる絶縁層としてのシリコン酸化膜112を形成する。加速度センサなどでの使用を想定する場合、シリコン酸化膜112の厚さは5μm~50μmとすることが好ましい。原料ガスとしては特に限定されないが、シラン系(SiH)ガスと酸素ガスを混入する場合、またTEOS(テトラエトキシシラン)ガスを用いる場合などを挙げることができる。なお図示しないが、CVD法により形成される酸化膜の表面を平坦にするため、形成したシリコン酸化膜112の表面を、片面研磨装置などを用いてCMP(chemical mechanical polishing)研磨を行うことも好ましい。ここで、研磨後の表面粗さRaを3nm未満とすることが好ましい。
<シリコン酸化膜緻密化熱処理工程>
そして、シリコン酸化膜112が形成された支持基板シリコンウェーハ110を熱処理炉内に導入し、窒素、酸素又はそれらの混合雰囲気の下で、シリコン酸化膜112中のSiO結合密度を増加させるシリコン酸化膜緻密化熱処理工程を行う。処理温度を500℃~1000℃、処理時間は10分~60分としてシリコン酸化膜緻密化熱処理を実施することが好ましい。熱処理を施すことで、シリコン酸化膜中に存在する不完全な結合状態のシリコンが酸素と結合してシリコン酸化膜112中のSiO2の比率が増加することによりシリコン酸化膜112が緻密化される。なお、図1ではこのシリコン酸化膜緻密化熱処理工程を後述する接合工程の前に図示したが、接合工程の後に行ってもよい。
<接合工程>
真空常温下で支持基板シリコンウェーハ110と活性層用シリコンウェーハ120とをシリコン酸化膜112を介して接合する。
―真空常温接合法―
図1及び図2を参照しつつ、真空常温接合法による接合を説明する。真空常温接合法とは、真空下で支持基板シリコンウェーハ110と、活性層用シリコンウェーハ120とを加熱することなく常温で貼り合わせる方法である。
<<活性化処理工程>>
本実施形態においては、活性層用シリコンウェーハ120の表面に、真空常温下でイオンビーム又は中性原子ビーム910を照射する活性化処理をして、上記活性層用シリコンウェーハ120の表面を活性化面120Aとする。活性化処理の方法は、プラズマ雰囲気でイオン化した元素を基板表面へ加速させる方法と、イオンビーム装置から加速したイオン化した元素を基板表面へ加速させる方法が挙げられる。図2を参照しつつ、この方法を実現する装置の一例を示す概念図を用いて活性化処理方法を説明する。真空常温接合装置930は、プラズマチャンバー931と、ガス導入口932と、真空ポンプ933と、パルス電圧印加装置934と、ウェーハ固定台935a,935bと、を有する。
まず、プラズマチャンバー931内のウェーハ固定台935a,935bにそれぞれ支持基板シリコンウェーハ110及び活性層用シリコンウェーハ120を載置して、固定する。次に、真空ポンプ933によりプラズマチャンバー931内を減圧し、ついで、ガス導入口932からプラズマチャンバー931内に原料ガスを導入する。続いて、パルス電圧印加装置934によりウェーハ固定台935a,935b(併せて支持基板シリコンウェーハ110,活性層用シリコンウェーハ120)に負電圧をパルス状に印加する。これにより、原料ガスのプラズマを生成するとともに、生成したプラズマに含まれる原料ガスのイオンを活性層用シリコンウェーハ120の表面に向けて加速、照射することができる。そして、この活性化処理によりスパッタリングされたシリコン原子を支持基板シリコンウェーハ110の表面に形成したシリコン酸化膜112の表面に成膜(堆積)させてアモルファスシリコン層(図面の簡略化のため図示せず)を形成することができる。
なお、照射する元素は、Ar、Ne、Xe、H、He及びSiから選択される少なくとも一種から選択すればよい。活性化面にはシリコン原子同士が結合するためのダングリングボンド(結合の手)が現れる。その際、活性層用シリコンウェーハからスパッタリングされたシリコン原子は、ダングリングボンドが未結合の状態で支持基板シリコンウェーハ110のシリコン酸化膜112上に吸着して、シリコン酸化膜表面のダングリングボンドと結合することにより、シリコン酸化膜表面を活性化して、支持基板シリコンウェーハのシリコン酸化膜110の表面を活性化面110Aとする。この活性化処理工程において、支持基板シリコンウェーハ110及び活性層用シリコンウェーハ120は加熱されず、その温度は常温(通常、30℃~90℃)となり、続く接合工程においても常温が維持される。
<<貼り合わせ工程>>
そして、引き続き真空常温下で上記両方の活性化面を接触させると、支持基板シリコンウェーハ110に形成されたシリコン酸化膜上に吸着したシリコン原子のダングリングボンドと、活性化した活性層用シリコンウェーハ表面のダングリングボンドとが結合する。瞬時に接合力が働き、上記活性化面110A,120Aを貼合せ面として、支持基板シリコンウェーハ110と活性層用シリコンウェーハ120とをシリコン酸化膜112を介して強固に接合できる。
<減厚工程>
上記両方の活性化面110A、120Aを貼合せ面として支持基板シリコンウェーハ110及び活性層用シリコンウェーハ120を接合した後、減厚工程を行ってもよい。減厚工程において、活性層用シリコンウェーハ120を減厚して活性層125を得ることができる。こうして、SOIウェーハ100を得ることができる。なお、減厚工程において公知又は任意の化学エッチング、研削及び研磨法を好適に用いることができ、具体的には平面研削及び鏡面研磨法が挙げられる。また、接合工程前に活性層用シリコンウェーハ120に剥離目的で水素イオンなどを注入しておけば、本減厚工程において公知のスマートカット法を適用することもできる。
なお、真空常温接合の後、接合強化のために窒素ガス、酸素ガス、水素ガス、アルゴンガスの少なくとも1種以上を含むガス雰囲気下において、1000℃以上1200℃未満の温度で1分以上10分未満の熱処理を実施することが好ましい。1分未満では接合強度向上が十分ではなく、10分を超えた場合ではウェーハ周辺にスリップが発生する場合があるためである。
こうして得られるSOIウェーハ100は、支持基板シリコンウェーハ110と、支持基板シリコンウェーハ110表面に設けられたシリコン酸化膜112及びアモルファスシリコン層と、シリコン酸化膜112の表面に設けられた活性層125と、を有する。なお、前述のとおり図1では支持基板シリコンウェーハ110の表面のみにCVD法によりシリコン酸化膜112を形成し、そのシリコン酸化膜を緻密化したが、活性層用シリコンウェーハ120の表面のみにCVD法によりシリコン酸化膜を形成して、これを緻密化してもよい。この場合は、支持基板ウェーハを活性化することにより、活性層用ウェーハのシリコン酸化膜表面にアモルファスシリコン層が形成されることになる。
(第2の実施形態)
図3を参照して、本発明の第2の実施形態を説明する。本実施形態では、第1の実施形態と同様のシリコンウェーハを用いてCVD法により、支持基板シリコンウェーハ210と活性層用シリコンウェーハ220との両方の表面にシリコン酸化膜212a及び212bを形成する点が第1の実施形態と異なる。シリコン酸化膜212a及び212bを形成した後、真空常温接合を行う。ここで、本実施形態においては、接合面が両方ともシリコン酸化膜からなるため、これらを活性化処理するために、各表面にシリコン原子からなるアモルファスシリコン層218a及び218bを成膜(堆積)させることが好ましいものの、片方のみにアモルファスシリコン層を設けてもよい。以下ではアモルファスシリコン層218a及び218bを成膜(堆積)させる態様を説明する。
<シリコン酸化膜形成工程>
シリコン酸化膜形成工程において、プラズマCVD法などの成膜(堆積)法を用いて、支持基板シリコンウェーハ210及び活性層用シリコンウェーハ220の両方の表面上に酸化シリコンからなる絶縁層としての第1のシリコン酸化膜212a及び第2のシリコン酸化膜212bを形成する。この場合、片方のウェーハのみにシリコン酸化膜を形成する場合と比べて、ウェーハの片方の表面上のシリコン酸化膜の成膜(堆積)量(時間)が半分で済むため、より効率的にSOIウェーハを作製することが可能となる。
<接合工程>
そして、支持基板シリコンウェーハ210と活性層用シリコンウェーハ220とを、第1のシリコン酸化膜212a及び第2のシリコン酸化膜212bを介して真空常温下で接合するが、本実施形態においては、各シリコンウェーハの接合界面にアモルファスシリコン層218を予め形成する。すなちわ、第1のシリコン酸化膜212a及び第2のシリコン酸化膜212bがアモルファスシリコン層218を介して接合されることになる。
<<シリコン酸化膜表面上へのスパッタによるシリコンの吸着>>
支持基板シリコンウェーハ210及び活性層用シリコンウェーハ220に形成したシリコン酸化膜212a及び212bを活性化して活性化面210A及び220Aを形成するためには、図4に模式的に示すように真空常温下で、シリコンターゲット921をスパッタリングして支持基板シリコンウェーハ210のシリコン酸化膜212a及び活性層用シリコンウェーハ220のシリコン酸化膜212bの表面にアモルファスシリコンからなるアモルファスシリコン層218a及び218bを成膜(堆積)させる。
より具体的な態様としては、図4を参照してイオンガン940から、Arなどの不活性元素をイオン化させたイオンビーム941をスパッタリングターゲットとなる密着層形成用シリコンターゲット921に照射する。密着層形成用シリコンターゲット921から、シリコンからなるスパッタ粒子920がスパッタリングされ、スパッタ粒子920がシリコン酸化膜212a及び212bの表面に吸着する。こうして、スパッタ粒子920に由来するシリコンを堆積して、アモルファスシリコン層218a及び218bを成膜することができる。成膜されたアモルファスシリコン層218aの膜厚は1nm~5nm程度である。
活性化処理工程において、第1の実施形態と異なり、シリコン酸化膜212a及び212bをイオンビーム等で照射することにより支持基板シリコンウェーハ及び活性層用シリコンウェーハの表面を活性化するのではなく、アモルファスシリコンからなるアモルファスシリコン層218a及び218bの成膜(堆積)により活性化面を形成する。これは、酸化シリコンからなるシリコン酸化膜212a及び212bをイオンビーム等で照射しても、両者が接合するのに十分なダングリングボンドが形成され難いためである。アモルファスシリコン層218a及び218bの表面は支持基板シリコンウェーハ210及び活性層用シリコンウェーハ220の活性化面210A、220Aとなり互いに接触させた際に十分なダングリングボンドが形成され、強固に接合される。
密着層形成用シリコンターゲット921にはシリコン単結晶を用いればよく、多結晶シリコン、アモルファスシリコンを用いても構わない。
<減厚工程>
減厚工程は、第1の実施形態と同様にして行うことができる。
なお、第1の実施形態と同様に真空常温接合の後、接合強化のために1000℃以上1200℃未満の熱処理をしてもよいが、1分以上10分未満とすることが好ましい。
こうして得られるSOIウェーハ200は、支持基板シリコンウェーハ210と、支持基板シリコンウェーハ210表面に設けられた、非常に薄いアモルファスシリコン層218を含むシリコン酸化膜212と、シリコン酸化膜212の表面に設けられた活性層225と、を有する。なお、ここで絶縁層であるシリコン酸化膜212は非常に薄いアモルファスシリコン層218を含むが、このアモルファスシリコン層218は十分に薄いため、シリコン酸化膜212を絶縁層としてSOIウェーハに用いることに何ら問題はない。
(第3の実施形態)
図5を参照して、本発明の第3の実施形態を説明する。本実施形態では、CVD法によるシリコン酸化膜の形成の後に、プラズマ活性処理による接合を行う。
<シリコン酸化膜形成工程>
第1、第2の実施形態と同様にして行うことができる。本実施形態では、支持基板シリコンウェーハ310及び活性層用シリコンウェーハ320の表面のいずれか一方、または両方の表面にシリコン酸化膜を形成すればよい。後者の方が生産性に優れることは、第2の実施形態において述べたとおりである。ただし説明の簡略のため、図5では支持基板シリコンウェーハ310にシリコン酸化膜を形成した。
<接合工程>
支持基板シリコンウェーハ310と活性層用シリコンウェーハ320とを、シリコン酸化膜312を介して接合するが、本実施形態においては、各シリコンウェーハの接合界面に予めプラズマ活性処理を実施する。
<<プラズマ活性処理>>
第1の実施形態と同様のシリコンウェーハを用いて支持基板シリコンウェーハの表面上にCVD法によりシリコン酸化膜を形成し、シリコン酸化膜緻密化熱処理を施した後、支持基板シリコンウェーハ310の接合界面となるシリコン酸化膜312の表面と、活性層用ウェーハ320の接合界面となる表面とをSC1洗浄することが好ましい。洗浄条件は、例えば5分~15分間の洗浄を2~3回行うことができる。
その後、支持基板シリコンウェーハ310の接合界面となるシリコン酸化膜312の表面と、活性層用シリコンウェーハ320の接合界面となる表面とをプラズマ処理する。具体的には、真空チャンバ内に接合界面を上方に向けて支持基板シリコンウェーハ310及び活性層用シリコンウェーハ320を載置する。その後、真空チャンバ内を酸素ガス(O、O)及び水素ガス雰囲気とし、チャンバ内でプラズマ化させた酸素イオンおよび水素イオンを両ウェーハの表面に照射した。これにより、支持基板シリコンウェーハ310及び活性層用シリコンウェーハ320の接合界面はOH基が増加して活性化して活性化面310A及び320Aとなる。高周波プラズマの出力としては例えば50W~200Wの高周波プラズマに10秒間~1分間程度暴露すればよい。なお、支持基板シリコンウェーハ310及び活性層用シリコンウェーハ320の上にシリコン酸化膜312及びシリコン酸化膜322をそれぞれに形成した場合は、シリコン酸化膜312及びシリコン酸化膜322のそれぞれの表面をプラズマ処理すればよい。
続いて、支持基板シリコンウェーハ310のシリコン酸化膜312の表面と活性層用シリコンウェーハ320の表面とを室温下で貼り合わせ、貼り合わせウェーハが形成される。上述したように、支持基板シリコンウェーハ310及び活性層用シリコンウェーハ320の接合界面はOH基が増加されて活性化面310A及び320Aとなっており、互いに接触させると、接合界面が水素結合により強固に接合される。ここで、貼り合わせウェーハに対して、酸素ガス雰囲気下において接合強化熱処理を行ってもよい。接合強化熱処理温度としては例えば、200℃~500℃の温度で、10分~1時間程度熱処理することができる。接合強化熱処理を施すことにより、支持基板シリコンウェーハ310及び活性層用シリコンウェーハ320の貼り合わせ強度がさらに高められる。
<減厚工程>
減厚工程は、第1の実施形態と同様にして行うことができる。
(SOIウェーハ)
本発明の一実施形態に従うSOIウェーハは、支持基板シリコンウェーハと、支持基板シリコンウェーハ上の単結晶シリコンからなる活性層と、支持基板シリコンウェーハと活性層との間に設けられたシリコン酸化膜とを備え、シリコン酸化膜は、(i)KFM評価において測定端子と当該シリコン酸化膜とを50nm以上100nm以下の距離で変調電圧を3V印加した際に表面電位が5mV以下、かつ、(ii)XRR評価において測定されるこのシリコン酸化膜の密度が、2.2g/cm以上、を満足する。以下、各構成の詳細を順次説明する。
<支持基板シリコンウェーハ及び活性層>
支持基板及び活性層の導電型は任意であり、支持基板の厚さは200μm以上であることがより好ましく、300μm以上であることがさらに好ましい。活性層の厚さは特に制限されないが、例えば10μmの厚さが挙げられる。また、それぞれの抵抗率は活性層の抵抗率が0.0010Ω・cm以上50Ω・cm以下であり、かつ支持基板の抵抗率が1000Ω・cm以上100000Ω・cm以下であることが好ましい。
<シリコン酸化膜>
支持基板シリコンウェーハの上に100nmの厚さで形成された場合に、KFM評価において測定端子とこのシリコン酸化膜とを50nm以上100nm以下の距離で変調電圧を3V印加した際に表面電位が5mV以下、かつ、XRR評価において測定される密度が、2.2g/cm以上である。
SOIウェーハの各特性の評価に用いた測定方法について、以下順次説明する。
<<KFM評価>>
シリコン酸化膜の表面電位の測定には、導電性のプローブを用いて、その探針と試料表面との間に電圧を印加し、試料表面の表面電位等を測定する顕微鏡として、KFM(Kelvin Probe Force Microscope)を用いる。ここで、探針と試料表面との間に印加するバイアス電圧に3Vの変調電圧を加えた場合に、測定した表面電位が5mV以下であるとき、固定電荷が存在しないものと判断した。絶縁層であるシリコン酸化膜に固定電荷が存在しない事は、デバイス形成時にリーク電流をより低減することができることを意味する。
<<XRR評価>>
また、シリコン酸化膜の密度は、平坦な薄膜にX線を極浅い角度で入射させ、薄膜表面及び薄膜と基板の界面で反射したX線が互いに干渉する現象を利用して測定を行うXRR(X-ray Reflectivity:X線反射率)により求める。測定される密度が、2.2g/cm以上であることを判断基準とした。
<<TZDB法>>
SOIウェーハに対して、判定電流を1×10-4A/cmとし、TZDB(Time Zero Dielectric Breakdown)法を用いて測定する。具体的な測定法として、ホトリソ及びエッチング処理により酸化膜上の活性層を1.8mm四方の島状に加工して、この加工した島を電極とし、支持基板側を0(ゼロ)Vにした状態で、電極へ電圧を0Vから0.1Vステップで印加していき、測定した電流値を電極面積で割った単位面積辺りの電流値を判定電流とした。単位面積当たりの電流が1×10-6A/cmを流れた場合をBモード、1×10-4A/cmを流れた場合をCモードとした。評価にあたり、Cモードの値を絶縁破壊した値と判断し、8.0MV/cm以上であることが好ましい。判定電流及び印加電圧について説明するグラフを図6に示す。
以下、実施例を用いて本発明をさらに詳細に説明するが、本発明は以下の実施例に何ら限定されるものではない。また、それぞれ実施例及び評価のための試料の作製条件については、各評価結果と共に表1~3にも一覧として示した。
(発明例1)
まず、支持基板及び活性層用基板として、CZ単結晶から得たp-型シリコンウェーハ(直径:300mm、厚み:750μm、ドーパント種類:ボロン、ドーパント濃度:1.3×1015atoms/cm、抵抗率:10Ω・cm)を用意した。そして支持基板シリコンウェーハの表面に、プラズマCVD法により、基板温度を300℃に維持した状態で、CHSiHガスを55sccm、Oガスを110sccm流して、膜厚10μmのシリコン酸化膜を形成した。
次いで、シリコン酸化膜を緻密化するため、シリコン酸化膜が形成された支持基板シリコンウェーハに対して、酸素ガス雰囲気下において900℃の温度で1時間のシリコン酸化膜緻密化熱処理を実施した。
次に、シリコン酸化膜の表面を、NHOH:H:HO=1:2:7の容量比で調製した75℃の温度のSC1洗浄液に、10分間浸漬した。これにより、シリコン酸化膜の表面の有機物及びパーティクルを除去した。
さらに、形成されたシリコン酸化膜の表面粗さを低減するために、シリコン酸化膜が形成された支持基板シリコンウェーハの酸化膜表面に対してCMP研磨を行った。
シリコン酸化膜が形成された支持基板シリコンウェーハ及び活性層用シリコンウェーハをチャンバ内に導入し、真空度を1×10-5Pa以下に保持した。そして、活性層用シリコンウェーハの表面に対し、アルゴンイオンを1.4keVで照射して、活性層用シリコンウェーハの表面に活性化面を形成するとともに、アルゴンイオン照射によりスパッタリングされたシリコン原子を支持基板シリコンウェーハのシリコン酸化膜表面上に成膜(堆積)させてアモルファスシリコン層を形成した。その後、活性化面とアモルファスシリコン層とを接触させて両基板を真空常温環境下で接合し、接合ウェーハを製造した。
次いで、接合ウェーハを構成する活性層用シリコンウェーハの表面部を研削研磨して活性層用シリコンウェーハの厚みを10μmとして、発明例1に係るSOIウェーハを作製した。
(発明例2)
シリコン酸化膜緻密化熱処理を酸素ガス雰囲気下において500℃の温度で1時間に変更した以外は、発明例1と同じ条件で発明例2に係るSOIウェーハを形成した。
(発明例3)
シリコン酸化膜緻密化熱処理を窒素ガス雰囲気下において900℃の温度で1時間に変更した以外は、発明例1と同じ条件で発明例3に係るSOIウェーハを形成した。
(発明例4)
シリコン酸化膜緻密化熱処理を窒素ガス雰囲気下において500℃の温度で1時間に変更した以外は、発明例1と同じ条件で発明例4に係るSOIウェーハを形成した。
(発明例5)
まず、発明例4と同様にしてCVD法により支持基板シリコンウェーハ上にシリコン酸化膜を形成し、熱処理を行ってシリコン酸化膜を緻密化し、次いでシリコン酸化膜の表面を75℃の温度のSC1洗浄液に、浸漬した。
そして、シリコン酸化膜が形成された支持基板シリコンウェーハ及び活性層用シリコンウェーハを真空チャンバ内に、支持基板シリコンウェーハのシリコン酸化膜を形成した面と、活性層用ウェーハの接合界面となる表面とを上方に向けて載置し、酸素及び水素ガス雰囲気下において、100W30秒間の高周波プラズマを照射してそれぞれの表面にOH基が形成された接合面を形成した。
続いて、支持基板シリコンウェーハのシリコン酸化膜の表面と活性層用シリコンウェーハの表面とを貼り合わせ面として、室温で貼り合わせた。さらにその後、貼り合わせ強度を高めるため、大気中において200℃の温度で1時間の接合強化熱処理を施した。
次いで、貼り合わせた活性層用シリコンウェーハの表面部を研削研磨して活性層用シリコンウェーハの厚みを10μmとして、発明例5に係るSOIウェーハを作製した。
(発明例6)
シリコン酸化膜緻密化熱処理を酸素ガス雰囲気下において500℃の温度で10分に変更した以外は、発明例1と同じ条件で発明例6に係るSOIウェーハを作製した。
(発明例7)
まず、CVD法により支持基板及び活性層用基板のそれぞれの表面に膜厚5μmのシリコン酸化膜を形成した。また、支持基板シリコンウェーハ及び活性層用シリコンウェーハそれぞれの表面上に形成したシリコン酸化膜同士を接合するため、支持基板シリコンウェーハ及び活性層用シリコンウェーハをチャンバ内に導入し、真空度を1×10-5Pa以下に保持した後、シリコンターゲットをスパッタリングして、支持基板シリコンウェーハ及び活性層用シリコンウェーハのそれぞれの表面上のシリコン酸化膜にアモルファスシリコンからなるアモルファスシリコン層を成膜した。そして、それぞれシリコン酸化膜表面上に形成されたアモルファスシリコン層同士を接触させて両ウェーハを真空常温環境下で接合し、発明例7に係るSOIウェーハを作製した。シリコン酸化膜の成膜・熱処理条件、シリコン酸化膜成膜後の洗浄・研磨条件、及び接合後の活性層用基板の研磨条件は発明例1と同じ条件とした。
(発明例8)
シリコン酸化膜緻密化熱処理を酸素ガス雰囲気下において500℃の温度で1時間実施した後に、さらに追加で1100℃の温度で5分のシリコン酸化膜緻密化熱処理を実施した。その他は、発明例1と同じ条件で発明例7に係るSOIウェーハを形成した。
(従来例1)
まず、支持基板及び活性層用基板として、発明例1と同様のp-型シリコンウェーハを用意した。そして支持基板シリコンウェーハの表面に、熱酸化法により1100℃で厚さ10μmのシリコン酸化膜を形成した。
次に、シリコン酸化膜の形成以降の工程については、シリコン酸化膜の緻密化のための熱処理をしなかった以外は発明品5と同様にしてプラズマ活性化処理により支持基板及び活性層用基板を接合した後、大気中において200℃の温度で1時間の接合強化熱処理を施した。その後に研削研磨して、従来例1に係るSOIウェーハを作製した。
(従来例2)
従来例1と同様にして熱酸化法により支持基板シリコンウェーハ上にシリコン酸化膜を形成した。
次に、シリコン酸化膜の形成以降の工程については、シリコン酸化膜の緻密化のための熱処理をしなかった以外は発明品1と同様にして真空常温接合により支持基板及び活性層用基板を接合した後、研削研磨して、従来例2に係るSOIウェーハを作製した。
(比較例1)
シリコン酸化膜緻密化熱処理を実施しなかった以外は、発明例1と同じ条件で比較例1に係るSOIウェーハを形成した。
(比較例2)
シリコン酸化膜緻密化熱処理を酸素ガス雰囲気下において300℃の温度で1時間に変更した以外は、発明例5と同じ条件で比較例2に係るSOIウェーハを形成した。
(比較例3)
シリコン酸化膜緻密化熱処理を窒素ガス雰囲気下において300℃の温度で1時間に変更した以外は、発明例1と同じ条件で比較例3に係るSOIウェーハを形成した。
(比較例4)
シリコン酸化膜緻密化熱処理を酸素ガス雰囲気下において1100℃の温度で1時間に変更した以外は、発明例1と同じ条件で比較例4に係るSOIウェーハを形成した。
(比較例5)
シリコン酸化膜緻密化熱処理を窒素ガス雰囲気下において1100℃の温度で1時間に変更した以外は、発明例1と同じ条件で比較例5に係るSOIウェーハを形成した。
(比較例6)
シリコン酸化膜緻密化熱処理をアルゴンガス雰囲気下においてで500℃の温度で1時間に変更した以外は、発明例1と同じ条件で比較例6に係るSOIウェーハを形成した。
(比較例7)
シリコン酸化膜緻密化熱処理を酸素ガス雰囲気下において500℃の温度で5分に変更した以外は、発明例1と同じ条件で比較例7に係るSOIウェーハを形成した。
(比較例8)
シリコン酸化膜緻密化熱処理を酸素ガス雰囲気下において500℃の温度で1時間実施した後、さらに1100℃の温度で1時間実施した以外は、発明例1と同じ条件で比較例8に係るSOIウェーハを形成した。
(ボイド及びエッチング特性について)
上記の要領で作製したSOIウェーハについて、ボイドの有無の評価し、また活性層をホトリソ工程によりパターニングした後、水酸化カリウム溶液に含浸することにより、エッチングストップ層としての機能を評価した。さらに、フッ化水素酸によりシリコン酸化膜が選択的にエッチングできるかどうかを評価した。評価においては、透過型電子顕微鏡(TEM:Transmission Electron Microscope)によるウェーハ断面観察を通してボイドの有無、活性層及びシリコン酸化膜の残厚を調べた。その結果、全てのサンプルにおいて1nm以上のサイズのボイドは発生せず、活性層のエッチングの際にすべてのサンプルのシリコン酸化膜はエッチングストップ層として機能し、シリコン酸化膜のエッチングに対しては、全てのサンプルのシリコン酸化膜はエッチングされた。結果を表1に示す。
Figure 2022102851000002
[評価用実験]
(実験概要)
次に、SOIウェーハに対してTZDB測定(評価1)を行い、SOIウェーハの酸化膜の絶縁耐圧特性の評価を行った。TZDBを評価するために、シリコン酸化膜の膜厚を100nmとした以外は、上記実施例と同一条件でSOIウェーハを製造した。また、緻密化処理したシリコン酸化膜の物性評価のため、シリコン酸化膜の膜厚を同じく100nmと薄く成膜しシリコン酸化膜を露出させた状態の試料1~16を作製しXRRの評価(評価2)を行い、またそれとは別にシリコン酸化膜の固定電荷の評価としてKFM評価(評価3)を行った。実験には、実施例と同様にCZ単結晶から得たp-型シリコンウェーハを支持基板シリコンウェーハとして用いた。
(評価1:TZDB測定)
発明例1~8、従来例1、2及び比較例1~8に係るSOIウェーハについて、活性層へ電極を形成し、TZDB(タイムゼロ絶縁破壊:Time Zero Dielectric Breakdown)測定を行い、図6で説明するとおり、単位面積当たりの電流が1×10-6A/cmを流れた場合をBモード、1×10-4A/cmを流れた場合をCモードとした。評価にあたり、Cモードの値を絶縁破壊した値と判断し、そのときの絶縁耐圧特性を求めた。結果を表2に示す。
Figure 2022102851000003
こうして得られた本発明に従うシリコン酸化膜の緻密化熱処理を実施したSOIウェーハの絶縁耐圧はCモードにおいて耐圧電圧が8.0MV/cm以上であり、熱酸化法によりシリコン酸化膜を形成したSOIウェーハと同等の結果が得られることがわかった。これは、CVD法により形成した酸化膜においても緻密化熱処理を施したことにより、緻密で膜質の良いシリコン酸化膜を形成することができ、絶縁耐圧特性が向上したためと考えられる。
[実験例]
(試料1)
支持基板シリコンウェーハの表面に、プラズマCVD法により、基板温度を300℃に維持した状態で、CHSiHガスを55sccm、Oガスを110sccm流して、膜厚100nmのシリコン酸化膜を形成した。
次いで、シリコン酸化膜を緻密化するため、酸素ガス雰囲気下において900℃の温度で1時間のシリコン酸化膜緻密化熱処理を実施し、発明例1に対応する評価用試料1を作製した。
(試料2)
シリコン酸化膜緻密化熱処理を酸素ガス雰囲気下において500℃の温度で1時間に変更した以外は、試料1と同じ条件で支持基板上にシリコン酸化膜を形成し、発明例2に対応する評価用試料2を作製した。
(試料3)
シリコン酸化膜緻密化熱処理を窒素ガス雰囲気下において900℃の温度で1時間に変更した以外は、試料1と同じ条件で支持基板上にシリコン酸化膜を形成し、発明例3に対応する評価用試料3を作製した。
(試料4)
シリコン酸化膜緻密化熱処理を窒素ガス雰囲気下において500℃の温度で1時間に変更した以外は、試料1と同じ条件で支持基板上にシリコン酸化膜を形成し、発明例4、5に対応する評価用試料4を作製した。
(試料5)
シリコン酸化膜緻密化熱処理を酸素ガス雰囲気下において500℃の温度で10分に変更した以外は、試料1と同じ条件で支持基板上にシリコン酸化膜を形成し、発明例6に対応する評価用試料5を作製した。
(試料6)
支持基板シリコンウェーハ及び活性層用シリコンウェーハのそれぞれの表面に、プラズマCVD法により、基板温度を300℃に維持した状態で、CHSiHガスを55sccm、Oガスを110sccm流して、膜厚50nmのシリコン酸化膜をそれぞれの面に形成した。また、支持基板シリコンウェーハ及び活性層用シリコンウェーハの表面に活性化面を形成するために、支持基板シリコンウェーハ及び活性層用シリコンウェーハをチャンバ内に導入し、真空度を1×10-5Pa以下に保持した後、シリコンターゲットをスパッタリングして、支持基板シリコンウェーハ及び活性層用シリコンウェーハのそれぞれの表面上のシリコン酸化膜にアモルファスシリコンからなるアモルファス層を成膜した。そして、両基板を真空常温環境下で接合した。そして、活性層用シリコンウェーハの表面を研削研磨して最後にウェットエッチングを行い、支持基板シリコンウェーハ上にCVD法により形成した膜厚100nmのシリコン酸化膜だけ残した。
次いで、試料1と同じ条件でシリコン酸化膜緻密化熱処理を実施し、発明例7に対応する評価用試料6を作製した。
(試料7)
シリコン酸化膜緻密化熱処理を酸素ガス雰囲気下において500℃の温度で1時間実施した後に、さらに追加で1100℃の温度で5分のシリコン酸化膜緻密化熱処理を実施した以外は、試料1と同じ条件で支持基板上にシリコン酸化膜を形成し、発明例8に対応する評価用試料7を作製した。
(試料8)
試料1で用いたものと同じ支持基板シリコンウェーハを用意し、さらに、熱酸化法により1100℃で厚さ100nmのシリコン酸化膜を形成し、従来例1、2に対応する評価用試料8を作製した。
(試料9)
シリコン酸化膜緻密化熱処理を実施しなかった以外は、試料1と同じ条件で支持基板上にシリコン酸化膜を形成し、比較例1に対応する評価用試料9を作製した。
(試料10)
シリコン酸化膜緻密化熱処理を酸素ガス雰囲気下において300℃の温度で1時間に変更した以外は、試料1と同じ条件で支持基板上にシリコン酸化膜を形成し、比較例2に対応する評価用試料10を作製した。
(試料11)
シリコン酸化膜緻密化熱処理を窒素ガス雰囲気下において300℃の温度で1時間に変更した以外は、試料1と同じ条件で支持基板上にシリコン酸化膜を形成し、比較例3に対応する評価用試料11を作製した。
(試料12)
シリコン酸化膜緻密化熱処理を酸素ガス雰囲気下において1100℃の温度で1時間に変更した以外は、試料1と同じ条件で支持基板上にシリコン酸化膜を形成し、比較例4に対応する評価用試料12を作製した。
(試料13)
シリコン酸化膜緻密化熱処理を窒素ガス雰囲気下において1100℃の温度で1時間に変更した以外は、試料1と同じ条件で支持基板上にシリコン酸化膜を形成し、比較例5に対応する評価用試料13を作製した。
(試料14)
シリコン酸化膜緻密化熱処理をアルゴンガス雰囲気下において500℃の温度で1時間に変更した以外は、試料1と同じ条件で支持基板上にシリコン酸化膜を形成し、比較例6に対応する評価用試料14を作製した。
(試料15)
シリコン酸化膜緻密化熱処理を酸素ガス雰囲気下において500℃の温度で5分に変更した以外は、試料1と同じ条件で支持基板上にシリコン酸化膜を形成し、比較例7に対応する評価用試料15を作製した。
(試料16)
シリコン酸化膜緻密化熱処理を酸素ガス雰囲気下において500℃の温度で1時間実施した後、さらに1100℃の温度で1時間実施した以外は、試料1と同じ条件で支持基板上にシリコン酸化膜を形成し、比較例8に対応する評価用試料16を作製した。
(評価2:XRR評価)
発明例1~8、従来例1、2及び比較例1~8のそれぞれのシリコン酸化膜を評価するにあたり、試料1~16のシリコン酸化膜の表面に対して、XRRを評価することにより、シリコン酸化膜の密度を評価した。発明例1~8に対応する試料1~7は2.2g/cm以上あることがわかる。CVD法により形成したシリコン酸化膜は緻密化のための熱処理を実施する事で、熱酸化法で形成したシリコン酸化膜と同程度に緻密化できることが確認できた。また、比較例6及び7に対応する試料14及び15においてシリコン酸化膜の密度が低いのは、比較例6においてはアルゴンガス雰囲気下においてシリコン酸化膜緻密化熱処理を実施したこと、比較例7においては熱処理時間が短いことにより、十分にシリコン酸化膜と酸素との反応が進まなかったためと考えられる。同様にして、酸素との結合という観点から、比較例8対応する試料16においては、熱処理温度が高すぎて、結合した酸素がシリコン酸化膜から解離したため、酸化膜の密度が低くなってしまったものと考えられる。評価結果を表3に示す。
(評価3:KFM評価)
また、同様にして試料1~8のそれぞれのシリコン酸化膜表面に対して、KFM法を用いてシリコン酸化膜の表面電位を測定することにより、発明例1~8、従来例1、2のそれぞれのシリコン酸化膜に存在する固定電荷の有無を評価した。この結果から、これまでTZDB評価やXRR評価においては同等の評価結果であった、熱酸化法により形成したシリコン酸化膜による従来例と、CVD法により形成した後熱処理を施したシリコン酸化膜による発明例とにおいて、発明例のみ、シリコン酸化膜の表面電位が5mV以下となり、固定電荷が存在しないことがわかった。その結果を併せて表3に示し、測定時の表面電位プロファイルを図7に示す。
これは、熱酸化法ではシリコン酸化膜を形成する過程で、酸化膜から支持基板に酸素が拡散することにより、支持基板シリコンウェーハとシリコン酸化膜との界面近傍に、SiOx(x<2)となる正電荷にチャージされた固定電荷をもつシリコン酸化膜が形成されることによるものと考えられる。なお、酸化膜の固定電荷は酸化膜上に形成するシリコン層へ影響がおよび、酸化膜上のシリコン層にCMOS回路が形成されるため、固定電荷が小さいとCMOS回路に用いたときにリーク電流をより低減することができる。
Figure 2022102851000004
本発明によれば、十分な厚みの絶縁層を有し、かつデバイスとして用いた場合にリーク電流を低減することができるSOIウェーハの製造方法及びこの製造方法により作製されるSOIウェーハを提供することができる。
100,200,300 SOIウェーハ
112,212,312 シリコン酸化膜
125,225,325 活性層
218 アモルファスシリコン層
110,210,310 支持基板シリコンウェーハ
120,220,320 活性層用シリコンウェーハ

Claims (16)

  1. 支持基板シリコンウェーハ及び活性層用シリコンウェーハの少なくとも一方の表面上に、CVD法を用いてシリコン酸化膜を形成するシリコン酸化膜形成工程と、
    前記シリコン酸化膜を介して前記支持基板シリコンウェーハと前記活性層用シリコンウェーハを貼り合わせる接合工程と、を含むSOIウェーハの製造方法であって、
    窒素、酸素又はそれらの混合雰囲気下で前記シリコン酸化膜に熱処理を施して前記シリコン酸化膜中のSiO結合密度を増加させるシリコン酸化膜緻密化熱処理工程を更に含むことを特徴とするSOIウェーハの製造方法。
  2. 前記シリコン酸化膜緻密化熱処理工程において、500℃以上1000℃未満、10分以上1時間以下の熱処理を施す、請求項1に記載のSOIウェーハの製造方法。
  3. 前記接合工程の後、1000℃以上1200℃未満で1分以上10分未満の熱処理を施す、請求項1又は2に記載のSOIウェーハの製造方法。
  4. 前記シリコン酸化膜形成工程において、形成するシリコン酸化膜の厚みの合計が5μm以上50μm以下である、請求項1~3のいずれか一項に記載のSOIウェーハの製造方法。
  5. 前記シリコン酸化膜緻密化熱処理工程における熱処理温度が700℃以上900℃未満である、請求項1~4のいずれか一項に記載のSOIウェーハの製造方法。
  6. 前記シリコン酸化膜形成工程の後、前記接合工程に先立ち、前記シリコン酸化膜の表面粗さを低減する研磨工程を含む、請求項1~5のいずれか一項に記載のSOIウェーハの製造方法。
  7. 前記シリコン酸化膜形成工程において、前記支持基板シリコンウェーハ及び前記活性層用シリコンウェーハのいずれか一方の表面上にのみシリコン酸化膜を形成する、請求項1~6のいずれか1項に記載のSOIウェーハの製造方法。
  8. 前記シリコン酸化膜形成工程の後に、前記シリコン酸化膜を形成しないた方と他方のシリコンウェーハの表面に、真空常温下で、イオンビーム又は中性原子ビームを照射する活性化処理を施して活性化面を形成する活性化処理工程を含み、
    前記接合工程では、前記活性化処理工程に引き続く前記真空常温下で、前記活性化面を介して前記支持基板シリコンウェーハ及び前記活性層用シリコンウェーハを貼り合わせる、
    請求項7に記載のSOIウェーハの製造方法。
  9. 前記接合工程において、接合面となるそれぞれの表面に対してプラズマ雰囲気下でイオンを照射した後、両接合面を接触させて接合する、請求項7に記載のSOIウェーハの製造方法。
  10. 前記シリコン酸化膜形成工程において、前記支持基板シリコンウェーハ及び前記活性層用シリコンウェーハの両方の表面上に前記シリコン酸化膜を形成する、請求項1~6のいずれか1項に記載のSOIウェーハの製造方法。
  11. 前記シリコン酸化膜形成工程の後に、真空常温下でシリコンターゲット材をスパッタリングして前記支持基板シリコンウェーハの表面上のシリコン酸化膜、若しくは前記活性層用シリコンウェーハの表面上のシリコン酸化膜、又は前記活性層用シリコンウェーハ及び前記活性層用シリコンウェーハの両方の表面上のシリコン酸化膜上にアモルファスシリコンを堆積させるアモルファス層形成工程を含み、
    前記接合工程では、前記アモルファス層形成工程に引き続く前記真空常温下で、前記アモルファス層を介して前記支持基板シリコンウェーハ及び前記活性層用シリコンウェーハを貼り合わせる、
    請求項10に記載のSOIウェーハの製造方法。
  12. 前記接合工程において、接合面となるそれぞれの表面に対してプラズマ雰囲気下でイオンを照射した後、両接合面を接触させて接合する、請求項10に記載のSOIウェーハの製造方法。
  13. 支持基板シリコンウェーハと、前記支持基板シリコンウェーハ上の単結晶シリコンからなる活性層と、前記支持基板シリコンウェーハと前記活性層との間に設けられたシリコン酸化膜とを有するSOIウェーハであって、前記シリコン酸化膜が下記(1)、(2):
    (1)KFM評価において測定端子と前記シリコン酸化膜とを50nm以上100nm以下の距離で変調電圧を3V印加した際に表面電位が5mV以下、かつ、
    (2)XRR評価において測定される前記シリコン酸化膜の密度が、2.2g/cm以上、を満足する、SOIウェーハ。
  14. 前記シリコン酸化膜の厚みが5μm以上50μm以下である、請求項13に記載のSOIウェーハ。
  15. 判定電流を1×10-4A/cmとした条件でのTZDB測定の結果が8.0MV/cm以上である、請求項13又は14に記載のSOIウェーハ。
  16. 前記活性層は、抵抗率が0.0010Ωcm以上50Ω・cm以下であり、かつ前記支持基板の抵抗率が1000Ω・cm以上100000Ω・cm以下である、請求項13~15のいずれか一項に記載のSOIウェーハ。
JP2020217849A 2020-12-25 2020-12-25 Soiウェーハの製造方法 Active JP7487659B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020217849A JP7487659B2 (ja) 2020-12-25 2020-12-25 Soiウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020217849A JP7487659B2 (ja) 2020-12-25 2020-12-25 Soiウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2022102851A true JP2022102851A (ja) 2022-07-07
JP7487659B2 JP7487659B2 (ja) 2024-05-21

Family

ID=82272838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020217849A Active JP7487659B2 (ja) 2020-12-25 2020-12-25 Soiウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP7487659B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100474529C (zh) 2004-09-16 2009-04-01 S.O.I.泰克绝缘体硅技术公司 制造二氧化硅层的方法
FR2888663B1 (fr) 2005-07-13 2008-04-18 Soitec Silicon On Insulator Procede de diminution de la rugosite d'une couche epaisse d'isolant
JP2011124280A (ja) 2009-12-08 2011-06-23 Shin Etsu Handotai Co Ltd Soiウェーハの製造方法及びsoiウェーハ
JP6524862B2 (ja) 2015-08-27 2019-06-05 株式会社Sumco Soiウェーハの製造方法およびsoiウェーハ
JP7024668B2 (ja) 2018-09-05 2022-02-24 株式会社Sumco Soiウェーハ及びその製造方法

Also Published As

Publication number Publication date
JP7487659B2 (ja) 2024-05-21

Similar Documents

Publication Publication Date Title
KR100958467B1 (ko) 두꺼운 절연층의 거칠기도 감소 방법
TWI544550B (zh) 具有減少的電損失的絕緣體上半導體型結構的製造方法及相應的結構
EP0977255A2 (en) A method of fabricating an SOI wafer and SOI wafer fabricated by the method
JP3900741B2 (ja) Soiウェーハの製造方法
WO2005124865A1 (ja) 貼り合わせウェーハの製造方法
WO2020137052A1 (ja) 多結晶ダイヤモンド自立基板及びその製造方法
JP4796066B2 (ja) 二酸化ケイ素層を製造する方法
WO2002050912A1 (fr) Procede de fabrication de plaquettes de silicium sur isolant et plaquette de silicium sur isolant
US7696059B2 (en) Method for manufacturing semiconductor substrate
WO2021201220A1 (ja) 複合基板およびその製造方法
JP7024668B2 (ja) Soiウェーハ及びその製造方法
JP7487659B2 (ja) Soiウェーハの製造方法
CN111033719B (zh) 绝缘体上半导体结构的制造方法
CN110085509B (zh) 一种均匀性厚膜soi硅片的制备方法
JP2024028041A (ja) Soiウェーハ及びその製造方法
JP2024031692A (ja) Soiウェーハ及びその製造方法
JP2023085098A (ja) 積層ウェーハ及びその製造方法
JP7380179B2 (ja) 多層soiウェーハ及びその製造方法並びにx線検出センサ
JP2019062020A (ja) Soiウェーハの製造方法およびsoiウェーハ
JP5643488B2 (ja) 低応力膜を備えたsoiウェーハの製造方法
JP7238753B2 (ja) 接合ウェーハ及びその製造方法
US12003227B2 (en) Composite substrate, piezoelectric device, and method for manufacturing composite substrate
EP3831988A1 (en) Composite substrate, piezoelectric element, and method for manufacturing composite substrate
JP2024021511A (ja) 接合シリコンウェーハ及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230926

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231117

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20240123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240307

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20240318

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240409

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240422