JP2019062020A - Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ - Google Patents

Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ Download PDF

Info

Publication number
JP2019062020A
JP2019062020A JP2017183912A JP2017183912A JP2019062020A JP 2019062020 A JP2019062020 A JP 2019062020A JP 2017183912 A JP2017183912 A JP 2017183912A JP 2017183912 A JP2017183912 A JP 2017183912A JP 2019062020 A JP2019062020 A JP 2019062020A
Authority
JP
Japan
Prior art keywords
diamond
layer
substrate
support substrate
soi wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017183912A
Other languages
English (en)
Other versions
JP6772995B2 (ja
Inventor
祥泰 古賀
Yoshiyasu Koga
祥泰 古賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2017183912A priority Critical patent/JP6772995B2/ja
Priority to FR1858146A priority patent/FR3071663B1/fr
Publication of JP2019062020A publication Critical patent/JP2019062020A/ja
Application granted granted Critical
Publication of JP6772995B2 publication Critical patent/JP6772995B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02444—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】真空常温接合法によって放熱性が高いＳＯＩウェーハを製造することが可能なＳＯＩウェーハの製造方法を提供する。【解決手段】本発明のＳＯＩウェーハ１００の製造方法は、シリコン単結晶からなる支持基板１０上に、ダイヤモンド粒子１４を付着させた後に、ダイヤモンド粒子１４を核として、支持基板１０上に、ダイヤモンド粒子の最大粒径が２．０μｍ以下となるダイヤモンド層１６を化学気相成長させる工程と、ダイヤモンド層の表面１６Ａを平坦化する工程と、真空常温接合法により支持基板１０とシリコン単結晶からなる活性層用基板２０とを貼り合わせる工程と、活性層用基板２０を減厚して、活性層２４を有するＳＯＩウェーハを得る工程と、を有することを特徴とする。【選択図】図１

Description

本発明は、ＳＯＩウェーハの製造方法およびＳＯＩウェーハに関する。
近年、高耐圧素子として、ＳＯＩ（Silicon On Insulator）構造を有するＳＯＩウェーハが注目されている。ＳＯＩウェーハは、シリコン単結晶からなる支持基板上に、絶縁性の高い酸化シリコン（ＳｉＯ2）等の絶縁層およびシリコン単結晶からなる活性層が順次形成された構造を有する。ところが、絶縁層として酸化シリコンを用いた場合、酸化シリコンの熱伝導率が小さいので、高耐圧デバイスにおける自己発熱が問題となる。この対策として、酸化シリコンの絶縁層に代えて、高い絶縁性と熱伝導率を有するダイヤモンドの絶縁層とすることで、ＳＯＩウェーハに放熱性を付与する技術が知られている。
特許文献１には、シリコン単結晶からなる活性層用基板および支持基板のうち、少なくとも一方の基板の表面に、化学蒸着（ＣＶＤ：Chemical Vapor Deposition）法を用いて、ダイヤモンドからなる炭素含有膜を形成する工程と、この炭素含有膜を境界として、支持基板と活性層用基板とを貼り合わせる工程と、８００℃以上の熱処理を施して、支持基板と活性層用基板との貼り合わせを強化する工程と、その後、活性層用基板を薄膜化して所望厚さの活性層を有するＳＯＩウェーハを得る工程と、を有するＳＯＩウェーハの製造方法が記載されている。
また、特許文献２には、シリコンからなる支持基板の上にＣＶＤ法によりダイヤモンド層を形成する工程と、このダイヤモンド層の表面を平滑に研磨する工程と、研磨したダイヤモンド層の上にシリコン単結晶からなる活性層用基板を重ね合せて、荷重をかけつつ不活性雰囲気下で８００℃の加熱処理を行うことによって、支持基板と活性層用基板とを貼り合わせる工程と、その後、活性層用基板を薄膜化して所望厚さの活性層を有するＳＯＩウェーハを得る工程と、を有するＳＯＩウェーハの製造方法が記載されている。
特開２０１５−３２７４２号公報 特開平２−２０６１１８号公報
特許文献１，２によれば、ダイヤモンドの絶縁層とすることでＳＯＩウェーハに放熱性が付与されるので、高耐圧デバイスにおける自己発熱の問題を解消することはできる。しかしながら、特許文献１，２の方法では、貼り合わせの際に少なくとも８００℃という高温の熱処理を必要とするので、ダイヤモンド層に熱応力が加わったり、支持基板中の不純物が活性層に外方拡散したり、活性層中の不純物が支持基板に外方拡散したりするという問題が生じ、ＳＯＩウェーハの品質には改善の余地がある。
これらの問題に対処すべく、本発明者らは、高温の熱処理を必要としない真空常温接合法によって、活性層用基板とダイヤモンド層を形成した支持基板とを貼り合わせることを試みた。すなわち、シリコン単結晶からなる支持基板上に、ＣＶＤ法によりダイヤモンド層を成長させた後に、ダイヤモンド層の表面を研磨して平坦化した。次に、シリコン単結晶からなる活性層用基板の表面と平坦化したダイヤモンド層の表面とに、真空常温下でイオンビームを照射して、当該両方の表面を活性化面とした。そして、引き続き真空常温下で上記両方の活性化面を接触させることで、支持基板と活性層用基板とを貼り合わせることを試みた。ところが、この方法では、支持基板と活性層用基板とが貼り合わないことが判明した。
そこで、本発明は、上記課題に鑑み、真空常温接合法によって放熱性が高いＳＯＩウェーハを製造することが可能なＳＯＩウェーハの製造方法を提供することを目的とする。また、本発明は、放熱性が高いＳＯＩウェーハを提供することを目的とする。
本発明者らは、上記課題を解決すべく検討したところ、活性層用基板とダイヤモンド層を形成した支持基板との真空常温接合の可否（以下、「接合可否」とも称する。）は、ダイヤモンド層の表面におけるダイヤモンド粒子の粒径に密接に関係しており、ダイヤモンド層の表面を研磨して平坦化しただけでは、支持基板と活性層用基板とが貼り合わないことを見出した。そして、本発明者らがさらなる検討を進めたところ、ダイヤモンド層の表面におけるダイヤモンド粒子の最大粒径が２．０μｍ以下になっていれば、支持基板と活性層用基板とを貼り合わせることができることを知見した。
本発明は、上記知見に基づいて完成されたものであり、その要旨構成は以下のとおりである。
（１）シリコン単結晶からなる支持基板上に、ダイヤモンド粒子を付着させた後に、前記ダイヤモンド粒子を核として、前記支持基板上に、ダイヤモンド粒子の最大粒径が２．０μｍ以下となるダイヤモンド層を化学気相成長させる工程と、
前記ダイヤモンド層の表面を平坦化する工程と、
シリコン単結晶からなる活性層用基板の表面と平坦化した前記ダイヤモンド層の表面とに、真空常温下でイオンビームまたは中性原子ビームを照射して、前記両方の表面を活性化面とした後に、引き続き真空常温下で前記両方の活性化面を接触させることで、前記支持基板と前記活性層用基板とを貼り合わせる工程と、
前記支持基板と前記活性層用基板との貼合せ面とは反対側から前記活性層用基板を減厚して、活性層を有するＳＯＩウェーハを得る工程と、
を有することを特徴とするＳＯＩウェーハの製造方法。
以下では、上述の支持基板と活性層用基板との貼合せ方法を「真空常温接合法」と称する。
（２）平坦化した前記ダイヤモンド層の表面粗さＲａを３ｎｍ以下とする、上記（１）に記載のＳＯＩウェーハの製造方法。
（３）前記活性層の前記ダイヤモンド層側には、厚さが１ｎｍ以上５ｎｍ以下のアモルファス層が形成されている、上記（１）又は（２）に記載のＳＯＩウェーハの製造方法。
（４）前記支持基板上に、平均粒径が１０ｎｍ以下のダイヤモンド粒子を含有する溶液を塗布した後に、前記支持基板に、１００℃未満かつ１分以上３０分以下の熱処理を施すことにより、前記支持基板上に前記ダイヤモンド粒子を付着させる、上記（１）〜（３）のいずれか一つに記載のＳＯＩウェーハの製造方法。
（５）前記支持基板および前記活性層用基板の酸素濃度が５×１０17ａｔｏｍｓ／ｃｍ3以下である、上記（１）〜（４）のいずれか一つに記載のＳＯＩウェーハの製造方法。
（６）前記支持基板の抵抗率が１０００Ω・ｃｍ以上である、上記（１）〜（５）のいずれか一つに記載のＳＯＩウェーハの製造方法。
（７）支持基板と、前記支持基板上に形成されたダイヤモンド層と、前記ダイヤモンド層上に形成された活性層とを有し、
前記ダイヤモンド層におけるダイヤモンド粒子の最大粒径が２．０μｍ以下であり、
前記活性層の前記ダイヤモンド層側にはアモルファス層が形成されていることを特徴とするＳＯＩウェーハ。
（８）前記アモルファス層の厚さが１ｎｍ以上５ｎｍ以下である、上記（７）に記載のＳＯＩウェーハ。
（９）前記支持基板および前記活性層の酸素濃度が５×１０17ａｔｏｍｓ／ｃｍ3以下である、上記（７）又は（８）に記載のＳＯＩウェーハ。
（１０）前記支持基板の抵抗率が１０００Ω・ｃｍ以上である、上記（７）〜（９）のいずれか一つに記載のＳＯＩウェーハ。
本発明によれば、真空常温接合法によって放熱性が高いＳＯＩウェーハを得ることができる。
本発明の一実施形態によるＳＯＩウェーハ１００の製造方法を説明する模式断面図である。 本発明の一実施形態において、真空常温接合を行う際に用いる装置の模式断面図である。 比較例３において、ダイヤモンド層の剥離を示す写真である。
以下、図面を参照しつつ本発明の一実施形態を詳細に説明する。なお、図１では説明の便宜上、実際の厚さの割合とは異なり、支持基板１０および活性層用基板２０の厚さに対して、ダイヤモンド粒子塗布層１２、ダイヤモンド層１６、ｓｐ2領域１８、アモルファス層２２、及び活性層２４の厚さを誇張して示す。
（ＳＯＩウェーハの製造方法）
図１を参照して、本発明の一実施形態によるＳＯＩウェーハ１００の製造方法を説明する。まず、シリコン単結晶からなる支持基板１０上に、ダイヤモンド粒子を含有する溶液（以下、「ダイヤモンド粒子含有液」とも称する。）を塗布する（図１（Ａ）,（Ｂ））。これにより、支持基板１０上には、ダイヤモンド粒子塗布層１２が形成される（図１（Ｂ））。次に、支持基板１０に熱処理を施すことにより、ダイヤモンド粒子塗布層１２中の溶媒を蒸発させ、かつ支持基板１０の表面とダイヤモンド粒子１４との結合力を強化して、支持基板１０の表面にダイヤモンド粒子１４を付着させる（図１（Ｂ）,（Ｃ））。次に、ＣＶＤ法により、付着したダイヤモンド粒子１４を核として、ダイヤモンド粒子の最大粒径が２．０μｍ以下となるダイヤモンド層１６を支持基板１０上に成長させる（図１（Ｃ）,（Ｄ））。次に、ダイヤモンド層の表面１６Ａを平坦化する（図１（Ｄ）,（Ｅ））。次に、シリコン単結晶からなる活性層用基板２０の表面と平坦化したダイヤモンド層の表面１６Ａとに、真空常温下でイオンビームまたは中性原子ビームを照射して、両方の表面を活性化面とする（図１（Ｆ）〜（Ｉ））。この時、ダイヤモンド層１６の表層部には、ダイヤモンド（ｓｐ3）粒子の一部がｓｐ2化された領域（以下、「ｓｐ2領域」とも称する）１８が形成される（図１（Ｇ））。また、活性層用基板２０の表層部には、アモルファス層２２が形成される（図１（Ｉ））。その後、真空常温下で両方の活性化面を接触させることで、活性化面を貼合せ面として、支持基板１０と活性層用基板２０とを貼り合わせる（図１（Ｇ）,（Ｉ）,（Ｊ））。次に、貼合せ面とは反対側から活性層用基板２０を研削および研磨して、所望厚さの活性層２４を有するＳＯＩウェーハ１００を得る（図１（Ｊ）,（Ｋ））。以下では、本実施形態における各工程を詳細に説明する。
［ダイヤモンド粒子含有液の塗布］
まず、図１（Ａ）,（Ｂ）を参照して、支持基板１０上にダイヤモンド粒子含有液を塗布して、ダイヤモンド粒子塗布層１２を形成する。ダイヤモンド粒子含有液を塗布する方法として、例えば、公知のスピンコート法を用いることができる。スピンコート法によれば、支持基板１０の両面のうちダイヤモンド粒子１４を付着させたい片側の表面のみに、ダイヤモンド粒子含有液を均一に塗布することができる。以下では、ダイヤモンド粒子含有液の作製方法を説明する。
ダイヤモンド粒子含有液に含まれるダイヤモンド粒子の平均粒径は１ｎｍ以上１０ｎｍ以下とすることが好ましい。１ｎｍ以上であれば、ダイヤモンド層１６を成長させる初期段階において、ダイヤモンド粒子１４がスパッタリング作用により支持基板１０の表面から弾き飛ばされる現象を抑制することができ、１０ｎｍ以下であれば、ダイヤモンド層の表面１６Ａにおけるダイヤモンド粒子の最大粒径を２．０μｍ以下にすることができるからである。このようなサイズのダイヤモンド粒子は、公知の爆轟法や爆縮法や粉砕法によりグラファイトから好適に作製することができる。なお、「ダイヤモンド粒子含有液に含まれるダイヤモンド粒子の平均粒径」は、ＪＩＳ ８８１９−２に従って算出されるものであり、公知のレーザー回折式粒度分布測定装置によって測定された粒度分布が正規分布に従うと仮定して算出された平均粒径を意味する。
ここで、ダイヤモンド粒子含有液を塗布する前の支持基板１０は、その表面に付着した金属不純物を除去するために、一般的にフッ酸などを用いて酸洗浄される。ところが、酸洗浄された支持基板１０の表面は活性な撥水面であるので、その表面にはパーティクルが付着しやすい。このため、酸洗浄した支持基板１０を純水などで洗浄して、支持基板１０の表面を自然酸化膜が形成された親水性面とすることが好ましい。あるいは、酸洗浄した支持基板１０をクリーンルーム内に長時間放置して、支持基板１０の表面に自然酸化膜を形成することが好ましい。これにより、支持基板１０の表面にパーティクルが付着するのを抑制することができる。この時、自然酸化膜中には正電荷を有する固定電荷が発生している。そのため、正電荷に帯電した自然酸化膜上に、負電荷に帯電させたダイヤモンド粒子を含有するダイヤモンド粒子含有液を塗布すれば、支持基板１０とダイヤモンド粒子１４とがクーロン引力により強固に結合する。その結果、ダイヤモンド層１６の支持基板１０に対する密着性が向上する。このように負電荷に帯電させたダイヤモンド粒子は、ダイヤモンド粒子に酸化処理を施すことによって、カルボキシル基やケトン基でダイヤモンド粒子を終端することで得られる。例えば、酸化処理としては、ダイヤモンド粒子を酸化熱する方法や、オゾン溶液、硝酸溶液、過酸化水素水溶液、又は過塩素酸溶液にダイヤモンド粒子を浸漬する方法などが挙げられる。
ダイヤモンド粒子含有液の溶媒としては、水の他、メタノール、エタノール、２−プロパノ−ル、及びトルエン等の有機溶媒が挙げられ、これらの溶媒を単独で用いてもよく、２種以上組み合わせて用いてもよい。
ダイヤモンド粒子含有液におけるダイヤモンド粒子の含有量は、ダイヤモンド粒子含有液全体に対して０．０３質量％以上１０質量％以下とすることが好ましい。０．０３質量％以上であれば、ダイヤモンド粒子１４を支持基板１０上に均一に付着させることができ、１０質量％以下であれば、付着したダイヤモンド粒子１４がダイヤモンド層１６の成長過程で異常成長するのを抑制することができるからである。
ダイヤモンド粒子１４と支持基板１０との密着性を向上させる観点から、ダイヤモンド粒子含有液をジェル状のものとすることが好ましく、ダイヤモンド粒子含有液に増粘剤を含有させてもよい。増粘剤としては、寒天、カラギーナン、キサンタンガム、ジェランガム、グアーガム、ポリビニルアルコール、ポリアクリル酸塩系増粘剤、水溶性セルロース類、ポリエチレンオキサイドなどが挙げられる。増粘剤を含有させる場合、ダイヤモンド粒子含有液のｐＨを６〜８の範囲とすることが好ましい。
ダイヤモンド粒子含有液の調製は、上記の溶媒にダイヤモンド粒子を混合して撹拌することにより、溶媒中にダイヤモンド粒子を分散させるようにして行えばよい。撹拌速度は５００〜３０００ｒｐｍとすることが好ましく、撹拌時間は１０分〜１時間とすることが好ましい。
［熱処理］
次に、図１（Ｂ）,（Ｃ）を参照して、支持基板１０に熱処理を施す。これにより、ダイヤモンド粒子塗布層１２中の溶媒が蒸発し、かつダイヤモンド粒子１４と支持基板１０との結合が強化されて、支持基板１０上にダイヤモンド粒子１４が付着する（図１（Ｃ））。熱処理中の支持基板１０の温度は、１００℃未満とすることが好ましく、３０℃以上８０℃以下とすることがより好ましい。１００℃未満であれば、ダイヤモンド粒子含有液の沸騰に伴う泡の発生を抑制することができるので、支持基板１０上にダイヤモンド粒子１４が部分的に存在しない部位が発生することがなく、この部位を起点としてダイヤモンド層１６が剥離するおそれもない。３０℃以上であれば、支持基板１０とダイヤモンド粒子１４とが十分に結合するので、ＣＶＤ法によってダイヤモンド層１６を成長させる過程で、スパッタリング作用によりダイヤモンド粒子１４が弾き飛ばされるのを抑制することができ、ダイヤモンド層１６を均一に成長させることができる。また、熱処理時間は１分以上３０分以下とすることが好ましい。なお、熱処理装置としては、公知の熱処理装置を用いればよく、例えば、加熱したホットプレート上に支持基板１０を載置することにより行うことができる。
［ダイヤモンド層の成長］
次に、図１（Ｃ）,（Ｄ）を参照して、支持基板１０の表面に付着したダイヤモンド粒子１４を核として、支持基板１０上にＣＶＤ法によりダイヤモンド層１６を成長させる。このとき、成長後のダイヤモンド層１６におけるダイヤモンド粒子の最大粒径を２．０μｍ以下にすることが重要であるが、詳細については後述する。なお、本実施形態におけるダイヤモンド層１６の支持基板１０との界面には、スピンコート法により塗布した平均粒径が１ｎｍ〜１０ｎｍの微小なダイヤモンド粒子が存在する。
本実施形態における「ダイヤモンド粒子の最大粒径」は、以下の定義に従う。すなわち、ダイヤモンド層の表面１６Ａの中心点（すなわち、ウェーハの中心点）、及びダイヤモンド層の表面１６Ａの半径９５％の円周とダイヤモンド層の表面１６Ａの直径との２つの交点の３点をそれぞれ中心とする１０μｍ×１０μｍの３つの領域を光学顕微鏡にて観測する。ここで、当該円周の中心は、ダイヤモンド層の表面１６Ａの中心点と一致する。そして、これら３つの領域における全てのダイヤモンド粒子の長径のうち最大のものを「ダイヤモンド粒子の最大粒径」と定義する。
ＣＶＤ法としてプラズマＣＶＤ法を用いる場合、例えば、水素をキャリアガスとして、メタン等のソースガスをチャンバー内に導入して、ダイヤモンド層１６を成長させる。ダイヤモンド層１６の厚さの均一性をさらに向上させる観点からは、マイクロ波プラズマＣＶＤ法を用いることが好ましい。マイクロ波プラズマＣＶＤ法とは、プラズマチャンバー内でメタン等のソースガスをマイクロ波によって分解してプラズマ化し、これを加熱した支持基板１０上に導くことにより、ダイヤモンド層１６を成長させる方法である。ここで、プラズマチャンバー内の圧力、マイクロ波の出力、及び支持基板１０の温度は、以下のように設定することが好ましい。プラズマチャンバー内の圧力は、１．３×１０3〜１．３×１０5Ｐａとすることが好ましく、１．１×１０4〜４．０×１０4Ｐａとすることがより好ましい。マイクロ波の出力は、０．１ｋ〜１００ｋＷとすることが好ましく、１ｋ〜１０ｋＷとすることがより好ましい。支持基板１０の温度は、７００〜１３００℃とすることが好ましく、９００〜１２００℃とすることがより好ましい。
ＣＶＤ法として熱フィラメントＣＶＤ法を用いる場合、タングステン、タンタル、レニウム、モリブデン、イリジウム等からなるフィラメントを用いて、フィラメント温度を１９００〜２３００℃程度とし、メタン等の炭化水素系のソースガスから炭素ラジカルを生成する。この炭素ラジカルを加熱した支持基板１０上に導くことにより、ダイヤモンド層１６を成長させる。熱フィラメントＣＶＤ法によれば、ウェーハの大口径化に容易に対応することができる。ここで、チャンバー内の圧力、フィラメントと支持基板１０との距離、及び支持基板１０の温度は、以下のように設定することが好ましい。チャンバー内の圧力は１．３×１０3〜１．３×１０5Ｐａとすることが好ましい。フィラメントと支持基板１０との距離は５〜２０ｍｍとすることが好ましい。支持基板１０の温度は７００〜１３００℃とすることが好ましい。
ダイヤモンド層１６の厚さは、ＳＯＩウェーハ１００の用途に応じて適宜選択することができる。例えば、高周波デバイス向けのいわゆる横型デバイスとしてＳＯＩウェーハ１００を使用する場合は、１００ｎｍ〜１ｍｍの厚さのダイヤモンド層１６が必要となる。一方で、パワーデバイス向けのいわゆる縦型デバイスとしてＳＯＩウェーハ１００を使用する場合は、１０μｍ〜１ｍｍの厚さのダイヤモンド層１６が必要となる。
［ダイヤモンド層の平坦化］
次に、図１（Ｄ）,（Ｅ）を参照して、ダイヤモンド層の表面１６Ａを研磨して平坦化する。ここで、本発明では、ダイヤモンド粒子の最大粒径が２．０μｍ以下になっているダイヤモンド層１６を平坦化処理に供することが重要である。以下では、この技術的意義を詳細に説明する。
シリコン単結晶からなる支持基板１０上にダイヤモンド層１６を成長させると、ダイヤモンド層１６の結晶性は多結晶となっている。ここで、ダイヤモンド粒子の粒径が大きいと、ダイヤモンド層の表面では、ダイヤモンド粒子は稠密に存在することができず、あるダイヤモンド粒子とその周りに存在するダイヤモンド粒子とでは深さ位置が異なっており、ダイヤモンド粒子の周りには隙間が形成されてしまう。そのため、あるダイヤモンド粒子の表面を研磨しても、より深い位置に存在するダイヤモンド粒子が研磨されていない状態で表面に露出してしまう。このような現象がダイヤモンド層の表面のあらゆる箇所で生じるので、表面を研磨してもダイヤモンド層の表面粗さＲａは小さくならない。これに対して、ダイヤモンド層におけるダイヤモンド粒子の最大粒径が２．０μｍ以下になっていれば、ダイヤモンド層の表面１６Ａを研磨した際に、その表面粗さＲａを３ｎｍ以下に調整することができる。そして、このように表面粗さＲａが３ｎｍ以下となった表面１６Ａを、後述する真空常温接合法を用いて活性化面とすると、ダイヤモンド粒子の結晶粒界に多数形成されたダングリングボンド（結合の手）を接合の際に効率よく利用することができるので、支持基板と活性層用基板とを貼り合わせることができる。ここで、平坦化には、公知の化学機械研磨（ＣＭＰ：chemical mechanical polishing）法を好適に用いることができる。また、本明細書における表面粗さＲａとは、ＪＩＳ Ｂ ０６０１（２００１）に規定の算術平均粗さＲａを意味する。
［真空常温接合法による貼り合わせ］
図１（Ｆ）〜（Ｊ）及び図２を参照して、真空常温接合法による貼合せ方法を説明する。真空常温接合法とは、支持基板１０と活性層用基板２０を加熱することなく、常温で貼り合わせる方法である。本実施形態では、シリコン単結晶からなる活性層用基板２０の表面と平坦化したダイヤモンド層の表面１６Ａに、真空常温下でイオンビームまたは中性原子ビームを照射する活性化処理をして、上記両方の表面を活性化面とする（図１（Ｇ）,（Ｉ））。これにより、活性化面にはダングリングボンドが現れる。そのため、引き続き真空常温下で上記両方の活性化面を接触させると、瞬時に接合力が働き、上記活性化面を貼合せ面として、支持基板１０と活性層用基板２０とが強固に貼り合う（図１（Ｊ））。
活性化処理の方法としては、プラズマ雰囲気でイオン化した元素を基板表面へ加速させる方法と、イオンビーム装置から加速したイオン化した元素を基板表面へ加速させる方法が挙げられる。この方法を実現する装置の一形態を、図２を参照して説明する。真空常温接合装置３０は、プラズマチャンバー３１と、ガス導入口３２と、真空ポンプ３３と、パルス電圧印加装置３４と、ウェーハ固定台３５Ａ，３５Ｂと、を有する。
まず、プラズマチャンバー３１内のウェーハ固定台３５Ａ，３５Ｂにそれぞれ支持基板１０および活性層用基板２０を載置して、固定する。次に、真空ポンプ３３によりプラズマチャンバー３１内を減圧し、ついで、ガス導入口３２からプラズマチャンバー３１内に原料ガスを導入する。続いて、パルス電圧印加装置３４によりウェーハ固定台３５Ａ，３５Ｂ（および支持基板１０，活性層用基板２０）に負電圧をパルス状に印加する。これにより、原料ガスのプラズマを生成するとともに、生成したプラズマに含まれる原料ガスのイオンを支持基板１０に形成されたダイヤモンド層１６および活性層用基板２０の表面に向けて加速、照射することができる。
照射する元素は、Ａｒ、Ｎｅ、Ｘｅ、Ｈ、ＨｅおよびＳｉから選択される少なくとも一種とすることが好ましい。
プラズマチャンバー３１内のチャンバー圧力は１×１０-5Ｐａ以下とすることが好ましい。１×１０-5Ｐａ以下であれば、スパッタされた元素が基板表面に再付着し、ダングリングボンドの形成率が低下するおそれがないからである。
支持基板１０および活性層用基板２０に印加するパルス電圧は、基板表面に対する照射元素の加速エネルギーが１００ｅＶ以上１０ｋｅＶ以下となるように設定する。１００ｅＶ以上であれば、照射した元素が基板表面に堆積するおそれがなく、１０ｋｅＶ以下であれば、照射した元素が基板内部へ注入するおそれがないので、ダングリングボンドを安定的に形成することができるからである。
パルス電圧の周波数は、支持基板１０および活性層用基板２０にイオンまたは中性原子が照射される回数を決定する。パルス電圧の周波数は、１０Ｈｚ以上１０ｋＨｚ以下とすることが好ましい。１０Ｈｚ以上であれば、イオンまたは中性原子の照射ばらつきを吸収することができるので、イオンまたは中性原子の照射量が安定し、１０ｋＨｚ以下であれば、グロー放電によるプラズマ形成が安定するからである。
パルス電圧のパルス幅は、支持基板１０および活性層用基板２０にイオンまたは中性原子が照射される時間を決定する。パルス幅は、１μ秒以上１０ｍ秒以下とすることが好ましい。１μ秒以上であれば、イオンまたは中性原子を支持基板および活性層用基板に安定的に照射することができ、１０ｍ秒以下であれば、グロー放電によるプラズマ形成が安定するからである。
支持基板１０および活性層用基板２０は加熱されないため、その温度は常温（通常、３０℃〜９０℃）となる。
このように真空常温接合法を用いることによって、以下の作用効果が得られる。真空常温接合法では、支持基板１０と活性層用基板２０とを貼り合わせる際に両基板が加熱されない。そのため、支持基板１０中の不純物が活性層用基板２０側に外方拡散したり、また活性層用基板２０中の不純物が支持基板１０側に外方拡散したりするのを抑制することができる。加えて、瞬時かつ強固に、両基板を接合することができるため、スリップおよび転位の発生を防止することができる。また、ダイヤモンド層１６には、高温熱処理に起因する熱応力が導入されない。さらに、真空常温接合法における活性化処理によって、活性層用基板２０のビームを照射した側の表面から１〜５ｎｍの深さ位置にわたって、アモルファス層２２が形成される（図１（Ｉ））。アモルファス層２２は、ゲッタリング層として機能し、支持基板１０中の酸素や不純物が活性層用基板２０に外方拡散するのを抑制することができる。さらに、アモルファス層２２は、熱伝導性が良いので、ＳＯＩウェーハ１００の放熱性の向上に寄与する。
［活性層用ウェーハの減厚］
次に、図１（Ｊ）,（Ｋ）を参照して、貼合せ面とは反対側から活性層用基板２０を研削および研磨して減厚する。これにより、所望厚さの活性層２４を有するＳＯＩウェーハ１００を得ることができる。活性層２４の厚さは、そこに形成するデバイスに応じて適宜決定することができ、１００ｎｍ〜１ｍｍとすることが好ましい。なお、この研削および研磨には、公知または任意の研削法および研磨法を好適に用いることができ、具体的には平面研削法および鏡面研磨法を用いることができる。
以下では、本実施形態において用いることができる支持基板１０および活性層用基板２０を説明する。
［支持基板］
本実施形態における支持基板１０としては、シリコン単結晶からなる単結晶シリコンウェーハを用いる。単結晶シリコンウェーハは、チョクラルスキー法（ＣＺ法）やＣＺ法に磁場をかけるＭＣＺ法（Magnetic field applied Czochralski法）や浮遊帯域溶融法（ＦＺ法）により育成した単結晶シリコンインゴットをワイヤーソー等でスライスしたものを使用することができる。
支持基板１０の酸素濃度は、５×１０17ａｔｏｍ／ｃｍ3以下とすることが好ましい。図１（Ｄ）を参照して、このような低酸素濃度の支持基板を用いると、ダイヤモンド層の表面１６Ａにおけるダイヤモンド粒子の最大粒径を２．０μｍ以下に制御しやすい。これは、以下の理由によると推測される。すなわち、低酸素濃度の支持基板を用いると、ダイヤモンド層１６の成長の際に、支持基板１０中の酸素がダイヤモンド層１６に外方拡散するのが抑制されるので、ダイヤモンド粒子周辺におけるグラファイト（ｓｐ2軌道）領域のエッチングが抑制される。そのため、化学気相成長の最初の段階からダイヤモンド層の成長に入るわけではなく、グラファイト領域をプラズマでエッチングして、ダイヤモンド（ｓｐ3軌道）領域を露出させた後にダイヤモンド層の成長を行うので、ダイヤモンド粒子の急成長が緩和される。なお、本明細書における「酸素濃度」とは、ＦＴ−ＩＲ法（Old ASTM F121-1979）により測定した場合における、基板の厚さ方向にわたる酸素濃度の平均値を意味する。
支持基板１０の抵抗率は、１０００Ω・ｃｍ以上とすることが好ましい。このような高抵抗の支持基板は、ボロンやリン等の不純物が少ないので、ダイヤモンド層１６の成長中に、これらの不純物がダイヤモンド層１６に外方拡散するのを抑制することができる。その結果、ダイヤモンド層１６の品質や絶縁性が劣化するおそれがなく、また、活性層２４から支持基板１０へのリーク電流を抑制することができる。なお、支持基板１０の抵抗率の上限は特に制限されないが、製造コストの観点から１００００Ω・ｃｍ以下とすることが好ましい。
支持基板１０の厚さは、ダイヤモンド層１６の厚さに応じて設定すればよく、ダイヤモンド層１６が厚くなるほど、基板の反りが大きくなるため、反りを発生させないように支持基板１０を厚くすることが好ましい。具体的には、支持基板１０の厚さは、１ｍｍ以上５ｍｍ以下とすることが好ましい。
［活性層用基板］
本実施形態における活性層用基板２０としては、ＣＺ法やＭＣＺ法やＦＺ法により育成した単結晶シリコンインゴットをワイヤーソー等でスライスして作製したシリコン単結晶からなる単結晶シリコンウェーハを用いることができる。
活性層用基板２０の酸素濃度は、デバイス特性を向上させる観点から５×１０17ａｔｏｍ／ｃｍ3以下とすることが好ましい。
活性層用基板２０の厚さは、活性層２４に形成するデバイスに応じて適宜決定することができ、３００μｍ〜１．５ｍｍとすることが好ましい。
以上、本実施形態を例にして本発明のＳＯＩウェーハ１００の製造方法を説明したが、本発明は、上記実施形態に限定されず、特許請求の範囲内において適宜変更を加えることができる。
（ＳＯＩウェーハ）
図１（Ｋ）を参照して、上記製造方法によって得られるＳＯＩウェーハ１００について説明する。ＳＯＩウェーハ１００は、支持基板１０と、支持基板１０上に形成されたダイヤモンド層１６と、ダイヤモンド層１６上に形成された活性層２４とを有し、ダイヤモンド層１６におけるダイヤモンド粒子の最大粒径が２．０μｍ以下であり、活性層２４のダイヤモンド層１６側には、アモルファス層２２が形成されていることを特徴とする。ＳＯＩウェーハ１００によれば、以下の作用効果が得られる。すなわち、ＳＯＩウェーハ１００は、熱伝導性の良いダイヤモンド層１６とアモルファス層２２を有するので、放熱性が高い。また、アモルファス層２２は、ゲッタリング層として機能し、支持基板１０中の酸素や不純物が活性層２４に外方拡散するのを抑制する。なお、アモルファス層２２の厚さは、１ｎｍ以上５ｎｍ以下であることが好ましい。
支持基板１０の酸素濃度は、５×１０17ａｔｏｍｓ／ｃｍ3以下であることが好ましい。支持基板１０の抵抗率は、１０００Ω・ｃｍ以上１００００Ω・ｃｍ以下であることが好ましい。支持基板１０の厚さは、１ｍｍ〜５ｍｍであることが好ましい。これらの理由の詳細については既述の説明を援用する。
ダイヤモンド層１６の厚さは、高周波デバイス向けのいわゆる横型デバイスとしてＳＯＩウェーハ１００を使用する場合は、１００ｎｍ〜１ｍｍであることが好ましく、パワーデバイス向けのいわゆる縦型デバイスとしてＳＯＩウェーハ１００を使用する場合は、１０μｍ〜１ｍｍであることが好ましい。これらの理由の詳細については既述の説明を援用する。
活性層２４の酸素濃度は５×１０17ａｔｏｍｓ／ｃｍ3以下であることが好ましく、厚さは１００ｎｍ〜１ｍｍとすることが好ましい。これらの理由の詳細については既述の説明を援用する。
以上、本実施形態を例にして本発明のＳＯＩウェーハを説明したが、本発明は、上記実施形態に限定されず、特許請求の範囲内において適宜変更を加えることができる。
＜実験１＞
実験１では、以下に説明する方法に従って、発明例１および比較例１，２のＳＯＩウェーハを３枚ずつ作製し、ダイヤモンド層の表面におけるダイヤモンド粒子の最大粒径と接合可否との関係を調査した。
（発明例１）
まず、ＭＣＺ法により育成したシリコン単結晶インゴットから切り出し加工した、直径が２インチ、厚さが３ｍｍ、抵抗率が３０００Ω・ｃｍ、面方位が（１００）、酸素濃度（ASTM F121-1979）が５．０×１０17ａｔｏｍｓ／ｃｍ3である支持基板を用意した。また、ＭＣＺ法により育成したシリコン単結晶インゴットから切り出し加工した、直径が２インチ、厚さが２８０μｍ、抵抗率が１０Ω・ｃｍ、面方位が（１００）、酸素濃度（ASTM F121-1979）が２．０×１０17ａｔｏｍｓ／ｃｍ3である活性層用基板を用意した。
次に、爆轟法によって、平均粒径が５ｎｍのダイヤモンド粒子を用意し、このダイヤモンド粒子を、過酸化水素水溶液に浸漬することによりカルボキシル基（ＣＯＯＨ）で終端して、負電荷に帯電させた。次に、溶液全体に対して０．１質量％のダイヤモンド粒子を溶媒（Ｈ2Ｏ）に混合し、撹拌して、ダイヤモンド粒子含有液を調製した。なお、撹拌速度は１１００ｒｐｍ、撹拌時間は５０分とし、撹拌中のダイヤモンド粒子含有液の温度は２５℃とした。続いて、支持基板を純水により洗浄して、表面に自然酸化膜を形成した後、スピンコート法によって支持基板上にダイヤモンド粒子含有液を塗布し、ダイヤモンド粒子塗布層を形成した（図１（Ａ）,（Ｂ））。
次に、８０℃に設定したホットプレート上に支持基板を３分間置くことにより、支持基板とダイヤモンド粒子との結合を強化する熱処理を施し、支持基板上にダイヤモンド粒子を付着させた（図１（Ｂ）,（Ｃ））。
次に、水素をキャリアガス、メタンをソースガスとして、既述のマイクロ波プラズマＣＶＤ法を用いて、支持基板上に付着したダイヤモンド粒子を核として、厚さ１０μｍのダイヤモンド層を成長させた（図１（Ｃ）,（Ｄ））。なお、プラズマチャンバー内の圧力を１．７×１０4Ｐａ、マイクロ波の出力を５ｋＷ、基板温度を１０５０℃、成長時間を２時間とした。ここで、既述の方法により、成長後のダイヤモンド層の表面におけるダイヤモンド粒子の最大粒径を測定した。測定結果を表１に示す。
次に、ＣＭＰ法によりダイヤモンド層の表面を平坦化した（図１（Ｄ），（Ｅ））。ここで、既述の方法により、ダイヤモンド層の表面の表面粗さＲａを測定した。測定結果を表１に示す。
次に、２５℃、１×１０-5Ｐａの真空チャンバー内にＡｒを流してプラズマを発生させ、活性層用基板の表面と平坦化したダイヤモンド層の表面に、加速電圧：１．０ｋｅＶ、周波数：１４０Ｈｚ、パルス幅：５５μ秒にてＡｒイオンを照射して、上記両方の表面を活性化面とした（図１（Ｆ）〜（Ｉ））。引き続き、真空常温下で上記両方の活性化面を接触させることで、活性化面を貼合せ面として、支持基板と活性層用基板とを貼り合わせた（図１（Ｊ））。なお、この活性化処理により、活性層のダイヤモンド層側には、厚さが１ｎｍのアモルファス層が生じていた。
次に、貼合せ面とは反対側から活性層用基板を研削および研磨して、厚さが１０μｍの活性層を有するＳＯＩウェーハを得た（図１（Ｊ）,（Ｋ））。このＳＯＩウェーハの断面をＴＥＭ（Transmission Electron Microscope：透過型電子顕微鏡）を用いて観察したところ、ダイヤモンド層におけるダイヤモンド粒子の最大粒径は２．０μｍとなっていた。
（比較例１，２）
比較例１として、平均粒径が４０ｎｍのダイヤモンド粒子を用いてダイヤモンド粒子含有液を作製した以外は、発明例１と同様の方法でＳＯＩウェーハを作製した。また、比較例２として、平均粒径が１００ｎｍのダイヤモンド粒子を用いてダイヤモンド粒子含有液を作製した以外は、発明例１と同様の方法でＳＯＩウェーハを作製した。ここで、得られたＳＯＩウェーハにおいて、比較例１では、ダイヤモンド層におけるダイヤモンド粒子の最大粒径は６．０μｍとなっており、比較例２では、ダイヤモンド層におけるダイヤモンド粒子の最大粒径は９．０μｍとなっていた。
［評価方法および評価結果の説明］
各発明例１および比較例１，２について、ダイヤモンド層の表面におけるダイヤモンド粒子の最大粒径と接合可否との関係を調査した。評価結果を表１に示す。表１では、真空常温接合が可能であった場合を○とし、真空常温接合が不可能であった場合を×として示す。
表１に示すように、比較例１，２では、いずれのサンプルもダイヤモンド層の表面におけるダイヤモンド粒子の最大粒径が２．０μｍを超えていた。そのため、ダイヤモンド層の表面を研磨しても、その表面粗さＲａは３ｎｍを超えており、これに起因して、貼合せ自体が不可能であった。一方で、発明例１では、いずれのサンプルもダイヤモンド層の表面におけるダイヤモンド粒子の最大粒径が２．０μｍ以内であった。そのため、ダイヤモンド層の表面を研磨して平坦化すると、その表面粗さＲａを３ｎｍ以下にすることができ、その結果、貼合せが可能であった。
＜実験２＞
実験２では、以下に説明する方法に従って、比較例３のＳＯＩウェーハを作製した。
（比較例３）
比較例３として、発明例１と同様の支持基板および活性層用基板を用意した。次に、公知の傷付け法によって、支持基板の表面にダイヤモンド粒子を埋め込んだ。すなわち、平均粒径１μｍのダイヤモンド粒子を含有する溶液中で、支持基板を超音波洗浄することによって、支持基板の表面にダイヤモンド粒子を埋め込んだ。
次に、発明例１と同様の条件で、マイクロ波プラズマＣＶＤ法を用いて、支持基板上に埋め込んだダイヤモンド粒子を核として、支持基板上に厚さ１０μｍのダイヤモンド層を成長させた。ここで、既述の方法により成長後のダイヤモンド層の表面におけるダイヤモンド粒子の最大粒径を測定したところ、最大粒径は１０μｍであった。
次に、ＣＭＰ法によりダイヤモンド層の表面を平坦化した。ここで、既述の方法で測定によりダイヤモンド層の表面の表面粗さＲａを測定したところ、表面粗さＲａは６１ｎｍであった。
次に、発明例１と同様の方法で、真空常温接合法によるＳＯＩウェーハの作製を試みた。
［実験結果の説明］
図３を参照して、比較例３では、貼り合せ過程で支持基板と活性層用基板との間において貼り合せ不良が発生し、ダイヤモンド層の一部が支持基板から剥離した。図３に示すウェーハ（黒い部分）中の白い部分が剥離した箇所である。この原因は、以下のように推測される。傷付け法では、一般的に、平均粒径１μｍのダイヤモンド粒子を支持基板に埋め込む。そのため、成長後のダイヤモンド層の表面におけるダイヤモンド粒子の最大粒径は２．０μｍを超えており、ダイヤモンド層の表面を研磨しても表面粗さＲａが３ｎｍ以下とならない。その結果、結晶粒界に存在するダングリングボンドを効率よく利用することができず、支持基板と活性層用基板とが貼り合わなかったと推測される。
本発明によれば、真空常温接合法によって放熱性が高いＳＯＩウェーハを得ることができる。
１００ ＳＯＩウェーハ
１０ 支持基板
１２ ダイヤモンド粒子塗布層
１４ ダイヤモンド粒子
１６ ダイヤモンド層
１６Ａ ダイヤモンド層の表面
１８ ｓｐ2領域
２０ 活性層用基板
２２ アモルファス層
２４ 活性層
３０ 真空常温接合装置
３１ プラズマチャンバー
３２ ガス導入口
３３ 真空ポンプ
３４ パルス電圧印加装置
３５Ａ，３５Ｂ ウェーハ固定台

Claims (10)

  1. シリコン単結晶からなる支持基板上に、ダイヤモンド粒子を付着させた後に、前記ダイヤモンド粒子を核として、前記支持基板上に、ダイヤモンド粒子の最大粒径が２．０μｍ以下となるダイヤモンド層を化学気相成長させる工程と、
    前記ダイヤモンド層の表面を平坦化する工程と、
    シリコン単結晶からなる活性層用基板の表面と平坦化した前記ダイヤモンド層の表面とに、真空常温下でイオンビームまたは中性原子ビームを照射して、前記両方の表面を活性化面とした後に、引き続き真空常温下で前記両方の活性化面を接触させることで、前記支持基板と前記活性層用基板とを貼り合わせる工程と、
    前記支持基板と前記活性層用基板との貼合せ面とは反対側から前記活性層用基板を減厚して、活性層を有するＳＯＩウェーハを得る工程と、
    を有することを特徴とするＳＯＩウェーハの製造方法。
  2. 平坦化した前記ダイヤモンド層の表面粗さＲａを３ｎｍ以下とする、請求項１に記載のＳＯＩウェーハの製造方法。
  3. 前記活性層の前記ダイヤモンド層側には、厚さが１ｎｍ以上５ｎｍ以下のアモルファス層が形成されている、請求項１又は２に記載のＳＯＩウェーハの製造方法。
  4. 前記支持基板上に、平均粒径が１０ｎｍ以下のダイヤモンド粒子を含有する溶液を塗布した後に、前記支持基板に、１００℃未満かつ１分以上３０分以下の熱処理を施すことにより、前記支持基板上に前記ダイヤモンド粒子を付着させる、請求項１〜３のいずれか一項に記載のＳＯＩウェーハの製造方法。
  5. 前記支持基板および前記活性層用基板の酸素濃度が５×１０17ａｔｏｍｓ／ｃｍ3以下である、請求項１〜４のいずれか一項に記載のＳＯＩウェーハの製造方法。
  6. 前記支持基板の抵抗率が１０００Ω・ｃｍ以上である、請求項１〜５のいずれか一項に記載のＳＯＩウェーハの製造方法。
  7. 支持基板と、前記支持基板上に形成されたダイヤモンド層と、前記ダイヤモンド層上に形成された活性層とを有し、
    前記ダイヤモンド層におけるダイヤモンド粒子の最大粒径が２．０μｍ以下であり、
    前記活性層の前記ダイヤモンド層側にはアモルファス層が形成されていることを特徴とするＳＯＩウェーハ。
  8. 前記アモルファス層の厚さが１ｎｍ以上５ｎｍ以下である、請求項７に記載のＳＯＩウェーハ。
  9. 前記支持基板および前記活性層の酸素濃度が５×１０17ａｔｏｍｓ／ｃｍ3以下である、請求項７又は８に記載のＳＯＩウェーハ。
  10. 前記支持基板の抵抗率が１０００Ω・ｃｍ以上である、請求項７〜９のいずれか一項に記載のＳＯＩウェーハ。
JP2017183912A 2017-09-25 2017-09-25 Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ Active JP6772995B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017183912A JP6772995B2 (ja) 2017-09-25 2017-09-25 Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
FR1858146A FR3071663B1 (fr) 2017-09-25 2018-09-11 Procede de fabrication de plaque soi, et plaque soi

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017183912A JP6772995B2 (ja) 2017-09-25 2017-09-25 Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ

Publications (2)

Publication Number Publication Date
JP2019062020A true JP2019062020A (ja) 2019-04-18
JP6772995B2 JP6772995B2 (ja) 2020-10-21

Family

ID=65858443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017183912A Active JP6772995B2 (ja) 2017-09-25 2017-09-25 Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ

Country Status (2)

Country Link
JP (1) JP6772995B2 (ja)
FR (1) FR3071663B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020230520A1 (ja) * 2019-05-10 2020-11-19 国立研究開発法人産業技術総合研究所 ダイヤモンド結晶体を備える複合体

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01138198A (ja) * 1987-11-26 1989-05-31 Nec Corp ダイヤモンド膜の製造方法
JPH02206118A (ja) * 1989-02-06 1990-08-15 Hitachi Ltd 半導体素子
JPH09263488A (ja) * 1996-03-27 1997-10-07 Matsushita Electric Ind Co Ltd ダイヤモンド膜の製造方法
JPH1081586A (ja) * 1996-09-03 1998-03-31 Sumitomo Electric Ind Ltd 気相合成ダイヤモンドおよびその製造方法
JP2007189171A (ja) * 2006-01-16 2007-07-26 Musashino Eng:Kk ダイヤモンドヒートスプレッダの常温接合方法，及び半導体デバイスの放熱部
JP2010258083A (ja) * 2009-04-22 2010-11-11 Panasonic Corp Ｓｏｉウェーハ、その製造方法および半導体装置の製造方法
WO2012105473A1 (ja) * 2011-01-31 2012-08-09 ボンドテック株式会社 接合基板作製方法、接合基板、基板接合方法、接合基板作製装置、及び基板接合体
JP2015032742A (ja) * 2013-08-05 2015-02-16 株式会社Sumco 貼り合わせウェーハの製造方法および貼り合わせウェーハ

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01138198A (ja) * 1987-11-26 1989-05-31 Nec Corp ダイヤモンド膜の製造方法
JPH02206118A (ja) * 1989-02-06 1990-08-15 Hitachi Ltd 半導体素子
JPH09263488A (ja) * 1996-03-27 1997-10-07 Matsushita Electric Ind Co Ltd ダイヤモンド膜の製造方法
JPH1081586A (ja) * 1996-09-03 1998-03-31 Sumitomo Electric Ind Ltd 気相合成ダイヤモンドおよびその製造方法
JP2007189171A (ja) * 2006-01-16 2007-07-26 Musashino Eng:Kk ダイヤモンドヒートスプレッダの常温接合方法，及び半導体デバイスの放熱部
JP2010258083A (ja) * 2009-04-22 2010-11-11 Panasonic Corp Ｓｏｉウェーハ、その製造方法および半導体装置の製造方法
WO2012105473A1 (ja) * 2011-01-31 2012-08-09 ボンドテック株式会社 接合基板作製方法、接合基板、基板接合方法、接合基板作製装置、及び基板接合体
JP2015032742A (ja) * 2013-08-05 2015-02-16 株式会社Sumco 貼り合わせウェーハの製造方法および貼り合わせウェーハ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020230520A1 (ja) * 2019-05-10 2020-11-19 国立研究開発法人産業技術総合研究所 ダイヤモンド結晶体を備える複合体
JPWO2020230520A1 (ja) * 2019-05-10 2020-11-19
JP7071775B2 (ja) 2019-05-10 2022-05-19 国立研究開発法人産業技術総合研究所 ダイヤモンド結晶体を備える複合体
EP3967792A4 (en) * 2019-05-10 2023-05-17 National Institute Of Advanced Industrial Science And Technology COMPOSITE BODY WITH DIAMOND CRYSTAL BODY

Also Published As

Publication number Publication date
JP6772995B2 (ja) 2020-10-21
FR3071663A1 (fr) 2019-03-29
FR3071663B1 (fr) 2022-02-18

Similar Documents

Publication Publication Date Title
JP7115297B2 (ja) 多結晶ダイヤモンド自立基板及びその製造方法
TW564500B (en) Process for controlling denuded zone dept in an ideal oxygen precipitating silicon wafer
EP0553860A2 (en) Semiconductor substrate and process for preparing the same
TW200913128A (en) Method for manufacturing SOI wafer
TWI355711B (en) Method of producing simox wafer
JP5499428B2 (ja) 貼り合わせウェーハの製造方法
JP2009272471A (ja) 貼り合わせウェーハの製造方法
CN113544318B (zh) 多晶金刚石自立基板的制造方法
JP6772995B2 (ja) Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
JP7480699B2 (ja) 多結晶ダイヤモンド自立基板を用いた積層基板及びその製造方法
JP5142282B2 (ja) ダイヤモンドの表層加工方法
JP6825509B2 (ja) ダイヤモンド積層シリコンウェーハの製造方法およびダイヤモンド積層シリコンウェーハ
TWI643250B (zh) Method for manufacturing epitaxial wafer and epitaxial wafer
JP2020038916A (ja) Ｓｏｉウェーハ及びその製造方法
JP2023085098A (ja) 積層ウェーハ及びその製造方法
JP6248458B2 (ja) 貼り合わせウェーハの製造方法および貼り合わせウェーハ
JP5766901B2 (ja) 貼り合わせウェーハの製造方法
CN113557588B (zh) 多晶金刚石自立基板及其制造方法
JP2009289948A (ja) 貼り合わせウェーハの製造方法
JP7487659B2 (ja) Ｓｏｉウェーハの製造方法
EP1354339A2 (en) Method of producing soi materials
JP7238753B2 (ja) 接合ウェーハ及びその製造方法
JP2024031692A (ja) Ｓｏｉウェーハ及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200901

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200914

R150 Certificate of patent or registration of utility model

Ref document number: 6772995

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250