CN113557588B - 多晶金刚石自立基板及其制造方法 - Google Patents

多晶金刚石自立基板及其制造方法 Download PDF

Info

Publication number
CN113557588B
CN113557588B CN201980086235.8A CN201980086235A CN113557588B CN 113557588 B CN113557588 B CN 113557588B CN 201980086235 A CN201980086235 A CN 201980086235A CN 113557588 B CN113557588 B CN 113557588B
Authority
CN
China
Prior art keywords
polycrystalline diamond
layer
substrate
compound semiconductor
diamond layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980086235.8A
Other languages
English (en)
Other versions
CN113557588A (zh
Inventor
古贺祥泰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of CN113557588A publication Critical patent/CN113557588A/zh
Application granted granted Critical
Publication of CN113557588B publication Critical patent/CN113557588B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/25—Diamond
    • C01B32/26—Preparation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/01—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes on temporary substrates, e.g. substrates subsequently removed by etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C23C16/27—Diamond only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Geology (AREA)
  • General Life Sciences & Earth Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供一种制造层叠有高品质的化合物半导体层的多晶金刚石自立基板的方法。以附着于单晶硅基板(10)上的金刚石粒子(14)为核心，通过化学气相沉积法，在单晶硅基板(10)上使厚度为100μm以上的多晶金刚石层(16)生长。此时，将多晶金刚石层的表面(16A)上的晶粒的最大粒径除以多晶金刚石层(16)的厚度的值设为0.20以下。然后，对多晶金刚石层的表面(16A)进行平坦化。然后，通过真空常温接合法或等离子体接合法，在多晶金刚石层(16)上贴合化合物半导体基板(20)。然后，对化合物半导体基板(20)进行减厚而形成化合物半导体层(26)。去除单晶硅基板(10)。如此，获得多晶金刚石层(16)作为化合物半导体层(26)的支撑基板而发挥作用的多晶金刚石自立基板(100)。

Description

多晶金刚石自立基板及其制造方法
技术领域
本发明涉及一种在作为支撑基板的多晶金刚石层上形成化合物半导体层而成的多晶金刚石自立基板及其制造方法。
背景技术
在高频器件或功率器件等高耐压的半导体器件中，器件的自发热成为问题。作为该对策，已知有在器件形成区域的下方配置导热系数较大的材料的技术。
例如，已知有在用于形成半导体器件的成为器件层的氮化镓(GaN)层等化合物半导体层的正下方配置散热性较高的金刚石层的技术。专利文献1中公开有金刚石上的氮化镓型晶圆的制造方法。该方法包括：在位于支撑基板上的GaN层上形成60nm以下的薄的氮化硅膜之后，利用干式刮擦在该氮化硅膜的表面埋入并固定金刚石粒子的工序；以固定于所述表面的金刚石粒子为核心，通过化学气相沉积法在GaN层上经由所述氮化硅膜使金刚石层生长的工序；及去除所述支撑基板的工序，制造在金刚石上形成有氮化镓层的晶圆。
并且，专利文献2中记载有将氮化物半导体薄膜设置于支撑基板的复合基板的制造方法(权利要求1)，该制造方法至少包括：获得从表面注入离子而在内部具有离子注入层的氮化物半导体基板的工序；对所述氮化物半导体基板的注入有所述离子的表面及与所述氮化物半导体基板贴合的支撑基板的表面中的至少一个表面实施表面活性处理的工序；对置重叠所述氮化物半导体基板的注入有所述离子的表面与所述支撑基板的所述表面，并且在0.5～5.0MPa的压力下进行贴合的工序；及沿所述离子注入层剥离所述氮化物半导体基板，在所述支撑基板上转印氮化物半导体薄膜的工序。在专利文献2中，所述氮化物半导体基板设为GaN基板或AlN基板(权利要求6)，所述支撑基板设为选自由硅、蓝宝石、氧化铝、SiC、AlN、SiN及金刚石组成的组中的基板(权利要求7)。
现有技术文献
专利文献
专利文献1：日本特表2015-509479号公报
专利文献2：日本特开2015-46486号公报
发明内容
发明所要解决的技术问题
根据本发明人的研究，判断出在专利文献1中所记载的方法中，由所述埋入引起而在GaN层中出现龟裂，在基于之后的化学气相沉积法的高温长时间的热处理的过程中，在GaN层内龟裂扩展，从而发生位错。若在这种GaN层上形成半导体器件，则漏电流增加而可能会导致器件特性恶化。
因此，本发明人构思出如下方法：不是在化合物半导体层上使金刚石层生长，而是在预先在其他基板(即单晶硅基板)上生长的多晶金刚石层上使用真空常温接合法或等离子体接合法贴合化合物半导体基板。然而，根据本发明人的研究，判断出无法贴合在单晶硅基板上生长的多晶金刚石层与化合物半导体基板。
专利文献2中记载有接合选自由硅、蓝宝石、氧化铝、SiC、AlN、SiN及金刚石组成的组中的支撑基板与氮化物半导体基板的内容。然而，在实施例中能够接合的情况得到确认的仅为蓝宝石基板与GaN基板及硅基板与GaN基板，金刚石基板与氮化物半导体基板的接合未得到确认。并且，在专利文献2中，关于能够使在单晶硅基板上生长的多晶金刚石层与氮化物半导体基板接合的条件，没有任何提示。
鉴于上述技术问题，本发明的目的在于提供一种使用真空常温接合法或等离子体接合法能够制造层叠有高品质的化合物半导体层的多晶金刚石自立基板的多晶金刚石自立基板的制造方法。并且，本发明的目的在于提供一种层叠有高品质的化合物半导体层的多晶金刚石自立基板。
用于解决技术问题的方案
为了解决上述技术问题，本发明人进行深入研究获得了以下见解。即，发现了在单晶硅基板上生长的多晶金刚石层与化合物半导体基板的接合与否与多晶金刚石层的表面上的晶粒的最大粒径有密切关联，只是简单地对多晶金刚石层的表面进行抛光并进行平坦化，则无法贴合。而且，本发明人进一步进行研究的结果发现，关于多晶金刚石层的表面，随着已成膜的多晶金刚石层变厚，多晶金刚石层的表面上的晶粒变大，表面的凹凸也变大。详细评价分析的结果发现，只要多晶金刚石层的表面上的晶粒的最大粒径除以多晶金刚石层的厚度的值成为0.20以下，则能够贴合并接合多晶金刚石层与化合物半导体基板。
根据上述见解完成的本发明的主旨方案如下。
(1)一种晶金刚石自立基板的制造方法，其特征在于，具有：
使金刚石粒子附着于单晶硅基板上的附着工序；
以所述金刚石粒子为核心，通过化学气相沉积法，在所述单晶硅基板上使厚度为100μm以上的多晶金刚石层生长，此时，将该多晶金刚石层的表面上的晶粒的最大粒径除以所述多晶金刚石层的厚度的值设为0.20以下的工序；
对所述多晶金刚石层的表面进行平坦化的平坦化工序；
然后，通过真空常温接合法或等离子体接合法，在所述多晶金刚石层上贴合化合物半导体基板而获得贴合基板的工序；
然后，对所述化合物半导体基板进行减厚而形成化合物半导体层的工序；及
从所述贴合基板去除所述单晶硅基板，获得所述多晶金刚石层作为所述化合物半导体层的支撑基板而发挥作用的多晶金刚石自立基板的工序。
(2)根据上述(1)所述的多晶金刚石自立基板的制造方法，其中，
所述真空常温接合法具有：
在真空常温下，对所述多晶金刚石层的表面及所述化合物半导体基板的表面照射离子束或中性原子束而将所述两者的表面设为活性表面的工序；及
继续在真空常温下，通过使所述两者的活性表面接触，贴合所述多晶金刚石层与所述化合物半导体基板的工序。
(3)根据上述(1)所述的多晶金刚石自立基板的制造方法，其中，
所述等离子体接合法具有：
进行(i)及(ii)中的至少一者的工序，所述(i)是在所述多晶金刚石层的表面形成厚度为100nm以上且1μm以下的硅氧化膜，所述(ii)是在所述化合物半导体基板的表面形成厚度为100nm以上且1μm以下的硅氧化膜、或者对所述化合物半导体基板进行热氧化而在其表层部形成厚度为100nm以上且1μm以下的氧化膜；
在由氧、氮、氢及氩中的一种以上组成的气氛下，对所述硅氧化膜及所述氧化膜的表面和所述多晶金刚石层的表面及所述化合物半导体基板的表面中未形成所述硅氧化膜及所述氧化膜的表面进行等离子体处理的工序；及
通过经由所述硅氧化膜及所述氧化膜重叠所述多晶金刚石层与所述化合物半导体基板，并进行气氛温度为300℃以上且1000℃以下的热处理，贴合所述多晶金刚石层与所述化合物半导体基板的工序。
(4)根据上述(1)～(3)中任一项所述的多晶金刚石自立基板的制造方法，其中，所述单晶硅基板的氧浓度为5×1017atoms/cm3以下。
(5)根据上述(1)～(4)中任一项所述的多晶金刚石自立基板的制造方法，其中，所述附着工序通过在所述单晶硅基板上涂布含有平均粒径为50nm以下的金刚石粒子的溶液，然后对所述单晶硅基板实施热处理来进行。
(6)根据上述(5)所述的多晶金刚石自立基板的制造方法，其中，所述溶液中的所述金刚石粒子带负电荷。
(7)根据上述(5)或(6)所述的多晶金刚石自立基板的制造方法，其中，在所述热处理中，将所述单晶硅基板的温度在小于100℃的温度下保持1分钟以上且30分钟以下。
(8)根据上述(1)～(7)中任一项所述的多晶金刚石自立基板的制造方法，其中，在所述平坦化工序中，将所述多晶金刚石层的表面粗糙度Ra设为3nm以下。
(9)根据上述(1)～(8)中任一项所述的多晶金刚石自立基板的制造方法，其中，所述化合物半导体基板由GaN、AlN、InN、SiC、Al2O3、Ga2O3、MgO、ZnO、CdO、GaAs、GaP、GaSb、InP、InAs、InSb或SiGe组成。
(10)根据上述(1)～(9)中任一项所述的多晶金刚石自立基板的制造方法，其中，将所述化合物半导体层的厚度设为1μm以上且500μm以下。
(11)一种多晶金刚石自立基板，其特征在于，具有：
支撑基板，由厚度为100μm以上的多晶金刚石层构成；及
化合物半导体层，形成于所述多晶金刚石层的表面上，
所述多晶金刚石层的表面上的晶粒的最大粒径除以所述多晶金刚石层的厚度的值为0.20以下。
(12)根据上述(11)所述的多晶金刚石自立基板，其中，在所述多晶金刚石层的表面与所述化合物半导体层之间具有合计厚度为2nm以上且10nm以下的金刚石的非晶层及构成所述化合物半导体层的化合物半导体的非晶层。
(13)根据上述(11)所述的多晶金刚石自立基板，其中，在所述多晶金刚石层的表面与所述化合物半导体层之间具有合计厚度为200nm以上且2μm以下的硅氧化膜及构成所述化合物半导体层的化合物半导体的氧化膜中的至少一个。
(14)根据上述(11)～(13)中任一项所述的多晶金刚石自立基板，其中，所述化合物半导体层由GaN、AlN、InN、SiC、Al2O3、Ga2O3、MgO、ZnO、CdO、GaAs、GaP、GaSb、InP、InAs、InSb或SiGe组成。
(15)根据上述(11)～(14)中任一项所述的多晶金刚石自立基板，其中，所述化合物半导体层的厚度为1μm以上且500μm以下。
发明效果
根据本发明的多晶金刚石自立基板的制造方法，使用真空常温接合法或等离子体接合法能够制造层叠有高品质的化合物半导体层的多晶金刚石自立基板。并且，本发明的多晶金刚石自立基板层叠有高品质的化合物半导体层。
附图说明
图1中(A)～(L)是对基于本发明的第1实施方式的使用了真空常温接合法的多晶金刚石自立基板100的制造方法进行说明的示意剖视图。
图2中(A)～(K)是对基于本发明的第2实施方式的使用等离子体接合法的多晶金刚石自立基板200的制造方法进行说明的示意剖视图。
图3是本发明的一实施方式中所使用的真空常温接合装置50的示意剖视图。
具体实施方式
(多晶金刚石自立基板的制造方法)
参考图1对基于本发明的第1实施方式的使用了真空常温接合法的多晶金刚石自立基板100的制造方法进行说明。首先，如图1(A)、(B)所示，在单晶硅基板10上涂布含有金刚石粒子的溶液。由此，在单晶硅基板10上形成含有金刚石粒子的液膜12。然后，如图1(B)、(C)所示，通过对单晶硅基板10实施热处理，使含有金刚石粒子的液膜12中的溶剂蒸发，且强化单晶硅基板10的表面与金刚石粒子14的结合力，使金刚石粒子14附着于单晶硅基板10上。然后，如图1(C)、(D)所示，以金刚石粒子14为核心，通过化学气相沉积法(CVD法：Chemical Vapor Deposition)在单晶硅基板10上使厚度为100μm以上的多晶金刚石层16生长。然后，如图1(D)、(E)所示，对多晶金刚石层的表面16A进行平坦化。
然后，如图1(F)、(G)、(H)、(I)所示，在真空常温下，对多晶金刚石层的表面16A及化合物半导体基板20的表面20A照射离子束或中性原子束而将两者的表面16A、20A设为活性表面。此时，如图1(G)所示，在多晶金刚石层16的表层部形成金刚石(sp3)粒子的一部分被sp2化的区域18(以下，称为“sp2区域”)。并且，如图1(I)所示，在化合物半导体基板20的表层部形成化合物半导体的非晶层22。然后，如图1(G)、(I)、(J)所示，继续在真空常温下，使两者的活性表面接触，由此将该活性表面作为贴合面(接合面)贴合多晶金刚石层16与化合物半导体基板20，获得贴合基板30。然后，如图1(J)、(K)所示，对化合物半导体基板20进行减厚而形成化合物半导体层26。然后，如图1(K)、(L)所示，从贴合基板30去除单晶硅基板10。
在本实施方式中，经以上工序，能够制造多晶金刚石层16作为化合物半导体层26的支撑基板而发挥作用的多晶金刚石自立基板100。在此，化合物半导体层26成为用于形成半导体器件的器件层。在多晶金刚石自立基板100中，在多晶金刚石层16的表面与化合物半导体层26之间存在金刚石的非晶层(sp2区域)18及化合物半导体的非晶层22。
参考图2对基于本发明的第2实施方式的使用等离子体接合法的多晶金刚石自立基板200的制造方法进行说明。图2(A)～(E)的工序与图1(A)～(E)的工序相同，因此省略说明。
然后，如图2(E)、(F)、(G)、(H)所示，在多晶金刚石层的表面16A及化合物半导体基板20的表面20A分别形成作为密合层而发挥作用的氧化膜24A及氧化膜24B。然后，如图2(F)、(H)、(I)所示，通过等离子体接合法，在多晶金刚石层16上贴合化合物半导体基板20，获得贴合基板40。具体而言，在由氧、氮、氢及氩中的一种以上组成的气氛下，对氧化膜24A及氧化膜24B的表面进行等离子体处理，然后，经由氧化膜24A、24B重叠多晶金刚石层16与化合物半导体基板20并进行热处理，由此贴合多晶金刚石层16与化合物半导体基板20。然后，如图2(I)、(J)所示，对化合物半导体基板20进行减厚而形成化合物半导体层26。然后，如图1(J)、(K)所示，从贴合基板40去除单晶硅基板10。
在本实施方式中，经以上工序，能够制造多晶金刚石层16作为化合物半导体层26的支撑基板而发挥作用的多晶金刚石自立基板200。在此，化合物半导体层26成为用于形成半导体器件的器件层。在多晶金刚石自立基板200中，在多晶金刚石层16的表面与化合物半导体层26之间存在氧化膜24。
在上述第1及第2实施方式中，在图1(D)及图2(D)的阶段，将多晶金刚石层的表面16A上的晶粒的最大粒径除以已成膜的多晶金刚石层16的厚度的值设为0.20以下是关键，关于其技术的含义，将在后面叙述。以下，对上述第1及第2实施方式中的各工序进行详细说明。
[金刚石粒子的附着工序]
使金刚石粒子14附着于单晶硅基板10上的工序优选通过在单晶硅基板10上涂布含有金刚石粒子的溶液，然后对单晶硅基板10实施热处理来进行。
[[含有金刚石粒子的溶液的涂布]]
如图1(A)、(B)及图2(A)、(B)所示，在单晶硅基板10上涂布含有金刚石粒子的溶液，在单晶硅基板10上形成含有金刚石粒子的液膜12。作为涂布方法，能够举出旋涂法、喷涂法及浸渍法，尤其优选为旋涂法。根据旋涂法，能够仅对单晶硅基板10的两个表面中希望附着金刚石粒子14的一侧表面均匀地涂布含有金刚石粒子的溶液。
含有金刚石粒子的溶液中所包含的金刚石粒子的平均粒径优选设为1nm以上且50nm以下，更优选设为10nm以下。这是因为，若为1nm以上，则在使多晶金刚石层16生长的初期阶段，能够抑制金刚石粒子14因溅射作用而从单晶硅基板10的表面弹飞的现象，若为50nm以下，则即便以100μm以上的厚度来形成多晶金刚石层16，也能够使多晶金刚石致密生长而不是异常生长，并且能够将其表面16A上的晶粒的最大粒径除以多晶金刚石层的厚度的值设为0.20以下。由此，在后述的平坦化处理中，能够实现可接合晶圆的平坦性。通过公知的爆轰法、内爆法、粉碎法，由石墨能够适当地制作这种尺寸的金刚石粒子。另外，“含有金刚石粒子的溶液中所包含的金刚石粒子的平均粒径”为按照JIS 8819-2计算的平均粒径，且表示假定通过公知的激光衍射式粒度分布测量装置测量的粒度分布遵循正态分布而计算出的平均粒径。
在此，涂布含有金刚石粒子的溶液之前的单晶硅基板10为了去除附着于其表面的金属杂质而通常使用氢氟酸等进行酸洗。已酸洗的单晶硅基板10的表面为活性的疏水面，因此在其表面上容易附着微粒。因此，优选用纯水等清洗已酸洗的单晶硅基板10而将单晶硅基板10的表面设为形成有自然氧化膜的亲水性表面。或者，优选将已酸洗的单晶硅基板10长时间放置于无尘室内而在单晶硅基板10的表面形成自然氧化膜。由此，能够抑制微粒附着于单晶硅基板10的表面。此时，在自然氧化膜中产生具有正电荷的固定电荷。因此，若在带正电荷的自然氧化膜上涂布含有带负电荷的金刚石粒子的含有金刚石粒子的溶液，则单晶硅基板10与金刚石粒子14通过库伦引力牢固地结合。其结果，多晶金刚石层16相对于单晶硅基板10的密合性得以提高。如此，通过对金刚石粒子实施氧化处理，利用羧基或酮基来终止金刚石粒子而获得带负电荷的金刚石粒子。例如，作为氧化处理，可举出对金刚石粒子进行热氧化的方法和在臭氧溶液、硝酸溶液、过氧化氢水溶液或高氯酸溶液中浸渍金刚石粒子的方法等。
作为含有金刚石粒子的溶液的溶剂，除了水以外，还可以举出甲醇、乙醇、2-丙醇及甲苯等有机溶剂，可以单独使用这些溶剂，也可以组合两种以上使用。
含有金刚石粒子的溶液中的金刚石粒子的含量相对于含有金刚石粒子的溶液总量优选设为0.03质量％以上且10质量％以下。这是因为，若为0.03质量％以上，则能够使金刚石粒子14均匀地附着于单晶硅基板10上，若为10质量％以下，则能够抑制所附着的金刚石粒子14在金刚石层16的生长过程中异常生长。
从提高金刚石粒子14与单晶硅基板10的密合性的观点考虑，优选将含有金刚石粒子的溶液设为凝胶状，也可以在含有金刚石粒子的溶液中含有增稠剂。作为增稠剂，可举出琼脂、角叉菜胶、黄原胶、结冷胶、瓜尔胶、聚乙烯醇、聚丙烯酸盐系增稠剂、水溶性纤维素类、聚环氧乙烷等，能够使用其中的一种或两种以上。当含有增稠剂时，优选将含有金刚石粒子的溶液的pH设为6以上且8以下的范围。
含有金刚石粒子的溶液的制备只要通过在上述溶剂中混合金刚石粒子并进行搅拌而使金刚石粒子分散于溶剂中即可。搅拌速度优选设为500rpm以上且3000rpm以下，搅拌时间优选设为10分钟以上且1个小时以下。
[[热处理]]
接着，如图1(B)、(C)及图2(B)、(C)所示，对单晶硅基板10实施热处理。由此，含有金刚石粒子的液膜12中的溶剂蒸发，且单晶硅基板10的表面与金刚石粒子14的结合力得到强化而金刚石粒子14附着于单晶硅基板10上。热处理中的单晶硅基板10的温度优选设为小于100℃，更优选设为30℃以上且80℃以下。若小于100℃，则能够抑制伴随含有金刚石粒子的溶液沸腾的气泡的产生，因此在单晶硅基板10上不会产生局部不存在金刚石粒子14的部位，多晶金刚石层16也不会以该部位为起点剥离。若为30℃以上，则单晶硅基板10与金刚石粒子14充分地结合，因此能够抑制在通过CVD法使多晶金刚石层16生长的过程中金刚石粒子14因溅射作用而弹飞，从而能够使多晶金刚石层16均匀地生长。并且，热处理时间优选设为1分钟以上且30分钟以下。另外，作为热处理装置，使用公知的热处理装置即可，例如能够通过在已加热的热板上载置单晶硅基板10来进行。
另外，使金刚石粒子附着于单晶硅基板上的方法并不限定于涂布含有金刚石粒子的溶液的涂布法，也可以是公知的划痕法。当采用划痕法时，通过在单晶硅基板的表面埋入金刚石粒子，使金刚石粒子附着于单晶硅基板上。作为埋入金刚石粒子的方法，可举出(1)使干燥状态的金刚石粉末分布于单晶硅基板的表面并对基板表面施加按压力的方法；(2)将包含金刚石粒子的高速气体向单晶硅基板的表面喷射的方法；(3)在金刚石粒子的流化床中放置单晶硅基板的方法；(4)在使金刚石粒子分散的溶液中对单晶硅基板进行超声波清洗的方法等。另外，在划痕法中，若因金刚石粒子的埋入深度出现偏差而多晶金刚石层的厚度变得不均匀或埋入金刚石粒子时在单晶硅基板的表面上所产生的划痕较大，则存在多晶金刚石层的表面的平滑性变差等倾向，因此优选使用涂布法。
[多晶金刚石层的生长]
接着，如图1(C)、(D)及图2(C)、(D)所示，以金刚石粒子14为核心，通过CVD法，在单晶硅基板10上使厚度为100μm以上的多晶金刚石层16生长。此时，将多晶金刚石层的表面16A上的晶粒的最大粒径除以多晶金刚石层16的厚度的值设为0.20以下是关键。作为CVD法，能够适当使用等离子体CVD法及热丝CVD法等。
在本说明书中，“多晶金刚石层的表面上的晶粒的最大粒径”及“多晶金刚石层的厚度”遵循以下定义。即，通过光学显微镜平面观测分别以多晶金刚石层的表面16A的中心点(即，晶圆的中心点)及多晶金刚石层的表面16A的半径95％的圆周与多晶金刚石层的表面16A的直径的两个交点合计三个点为中心的10μm×10μm的三个区域。在此，该圆周的中心与多晶金刚石层的表面16A的中心点一致。而且，将这三个区域中的所有晶粒的长径中最大的直径定义为“晶粒的最大粒径”。关于“多晶金刚石层的厚度”，采用通过光学显微镜截面观察上述三个区域并测量到的厚度的平均值。
当使用等离子体CVD法时，例如，将氢作为载气，将甲烷等源气体导入于腔室内，将单晶硅基板10的温度设为700℃以上且1300℃以下，使多晶金刚石层16生长。从提高多晶金刚石层16的厚度的均匀性的观点考虑，优选使用微波等离子体CVD法。微波等离子体CVD法是指，在等离子体腔室内通过微波分解甲烷等源气体而进行等离子体化，将已等离子体化的源气体引导至已加热的单晶硅基板10上，由此使多晶金刚石层16生长的方法。在此，等离子体腔室内的压力、微波的输出功率及单晶硅基板10的温度优选以如下方式设定。等离子体腔室内的压力优选设为1.3×103Pa以上且1.3×105Pa以下，更优选设为1.1×104Pa以上且4.0×104Pa以下。微波的输出功率优选设为0.1kW以上且100kW以下，更优选设为1kW以上且10kW以下。单晶硅基板10的温度优选设为700℃以上且1300℃以下，更优选设为900℃以上且1200℃以下。
当使用热丝CVD法时，使用由钨、钽、铼、钼、铱等组成的细丝，并将细丝温度设为1900℃以上且2300℃以下左右，从甲烷等烃系源气体生成碳自由基。通过将该碳自由基引导至已加热的单晶硅基板10上，使多晶金刚石层16生长。根据热丝CVD法，能够轻松地应对晶圆的大口径化。在此，腔室内的压力、细丝与单晶硅基板10之间的距离及单晶硅基板10的温度优选以如下方式设定。腔室内的压力优选设为1.3×103Pa以上且1.3×105Pa以下。细丝与单晶硅基板10之间的距离优选设为5mm以上且20mm以下。单晶硅基板10的温度优选设为700℃以上且1300℃以下。
多晶金刚石层16作为化合物半导体层26的支撑基板而发挥作用，因此其厚度设为100μm以上，更优选设为500μm以上。并且，关于多晶金刚石层16的厚度，对于上限并无特别限定，但从通过CVD法生长时的处理时间不宜过长的观点考虑，优选设为3mm以下。
[多晶金刚石层的平坦化]
接着，如图1(D)、(E)及图2(D)、(E)所示，对多晶金刚石层的表面16A进行平坦化。对于平坦化方法并无特别限定，但例如能够适当使用公知的化学机械抛光(CMP：ChemicalMechanical Polishing)法。另外，在进行平坦化之后，多晶金刚石层16的厚度也设为100μm以上，更优选设为500μm以上。
在此，在第1及第2实施方式中，将具有晶粒的最大粒径除以多晶金刚石层的厚度的值成为0.20以下的表面16A的多晶金刚石层16供平坦化处理使用是重要的。通过CVD法形成于单晶硅基板10上的金刚石层的结晶性成为多晶。在此，若金刚石的晶粒的粒径较大，则在多晶金刚石层的表面上，晶粒无法稠密地存在，在某些晶粒及其周围存在的晶粒中变得深度位置不同，从而在晶粒的周围可能会形成间隙。因此，即便对某些晶粒的表面进行抛光，存在于更深位置上的晶粒也可能会以未被抛光的状态露出于表面。这种现象在多晶金刚石层的表面的所有部位产生，因此即便对表面进行抛光，多晶金刚石层的表面粗糙度Ra也不会变小。相对于此，只要多晶金刚石层的表面上的晶粒的最大粒径除以多晶金刚石层的厚度的值成为0.20以下，则在对多晶金刚石层的表面16A进行抛光时，能够将其表面粗糙度Ra调整为3nm以下。而且，只要在进行平坦化之后多晶金刚石层的表面16A的Ra成为3nm以下，则通过后述的真空常温接合法或等离子体接合法，能够贴合并接合多晶金刚石层16与化合物半导体基板20。另外，本说明书中的表面粗糙度Ra表示JIS B 0601(2001)中所规定的算数平均粗糙度Ra。
[通过真空常温接合法的贴合]
在第1实施方式中，如图1(F)、(G)、(H)、(I)所示，通过真空常温接合法，在多晶金刚石层16上贴合化合物半导体基板20，获得贴合基板30。真空常温接合法是指，无需加热单晶硅基板10及化合物半导体基板20而在常温下进行贴合的方法。在本实施方式中，进行在真空常温下对多晶金刚石层的表面16A及化合物半导体基板的表面20A照射离子束或中性原子束的活化处理，将两者的表面16A、20A设为活性表面。由此，在活性表面出现悬挂键。因此，若继续在真空常温下使上述两者的活性表面接触，则接合力瞬间起作用，以上述活性表面为贴合面，多晶金刚石层16与化合物半导体基板20牢固地贴合。
作为活化处理的方法，可举出将在等离子体气氛下进行了离子化的元素向各基板的表面加速的方法及将从离子束装置加速的进行了离子化的元素向各基板的表面加速的方法。参考图3对实现该方法的装置的一方式进行说明。真空常温接合装置50具有等离子体腔室51、气体导入口52、真空泵53、脉冲电压施加装置54及晶圆固定台55A、55B。
首先，在等离子体腔室51内的晶圆固定台55A、55B上分别载置单晶硅基板10及化合物半导体基板20并进行固定。接着，通过真空泵53减压等离子体腔室51内，接着，将原料气体从气体导入口52导入于等离子体腔室51内。接着，通过脉冲电压施加装置54以脉冲状对晶圆固定台55A、55B(及单晶硅基板10、化合物半导体基板20)施加负电压。由此，生成原料气体的等离子体，并且能够朝向形成于单晶硅基板10上的多晶金刚石层16及化合物半导体基板20的表面加速照射所生成的等离子体中所包含的原料气体的离子。
所照射的元素优选设为选自Ar、Ne、Xe、H、He及Si中的至少一种。
等离子体腔室51内的腔室压力优选设为1×10-5Pa以下。这是因为，若为1×10-5Pa以下，则所溅射的元素不易再次附着于各基板的表面，悬挂键的形成率不会降低。
施加于单晶硅基板10及化合物半导体基板20的脉冲电压优选以对各基板的表面的照射元素的加速能量成为100eV以上且10keV以下的方式设定。这是因为，若为100eV以上，则所照射的元素不会沉积于各基板的表面，若为10keV以下，则所照射的元素不会注入于各基板的内部，因此能够稳定地形成悬挂键。
脉冲电压的频率决定离子或中性原子照射单晶硅基板10及化合物半导体基板20的次数。脉冲电压的频率优选设为10Hz以上且10kHz以下。这是因为，若为10Hz以上，则能够吸收离子或中性原子的照射偏差，因此离子或中性原子的照射量稳定，若为10kHz以下，则基于辉光放电的等离子体形成稳定。
脉冲电压的脉冲宽度决定离子或中性原子照射单晶硅基板10及化合物半导体基板20的时间。脉冲宽度优选设为1μ秒以上且10m秒以下。这是因为，若为1μ秒以上，则能够将离子或中性原子稳定地照射各基板，若为10m秒以下，则基于辉光放电的等离子体形成稳定。
不加热单晶硅基板10及化合物半导体基板20，因此其温度成为常温(通常为30℃～90℃)。
如此，通过使用真空常温接合法，可获得以下作用效果。在真空常温接合法中，不加热单晶硅基板10及化合物半导体基板20。因此，能够抑制单晶硅基板10中的杂质向外扩散到化合物半导体基板20。此外，能够瞬间且牢固地接合两个基板，因此能够防止滑动及位错的产生。并且，由高温热处理引起的热应力不会导入于多晶金刚石层16。而且，通过真空常温接合法中的活化处理，在化合物半导体基板20的表层部形成厚度为1nm以上且5nm以下的非晶层22(图1(I))。非晶层22作为吸杂层而发挥作用，并且能够抑制单晶硅基板10中的氧或杂质向外扩散到化合物半导体基板20。而且，非晶层22的导热性良好，因此有助于成品即多晶金刚石自立基板100的散热性的提高。
[通过等离子体接合法的贴合]
在第2实施方式中，如图2(E)、(F)、(G)、(H)所示，通过等离子体接合法，在多晶金刚石层16上贴合化合物半导体基板20，获得贴合基板40。等离子体接合法是指，通过将多晶金刚石层的表面及化合物半导体基板的表面暴露于等离子体气氛中，在各表面形成悬挂键，并结合该悬挂键彼此的晶圆接合方法。通常，在单独的装置中实施等离子体活性处理及晶圆接合处理，因此已活化的悬挂键暂时暴露于大气中且悬挂键密度减少，从而会导致晶圆接合强度降低。因此，为了确保晶圆接合强度，在晶圆接合后需要进行热处理。
[[氧化膜的形成]]
首先，在多晶金刚石层的表面16A及化合物半导体基板20的表面20A分别形成作为密合层而发挥作用的氧化膜24A及氧化膜24B。另外，在图2所示的本实施方式中，形成有氧化膜24A及氧化膜24B这两者，但在本发明中，也可以形成其中至少一个。
氧化膜24A优选通过以下方法来形成。即，在热氧化法中，多晶金刚石进行CO2气化，因此通过热氧化不易形成氧化膜。因此，通过沉积法(例如，CVD法、溅射法)，在多晶金刚石层的表面形成厚度为100nm以上且1μm以下，优选厚度为100nm以上且500nm以下的硅氧化膜24A。
氧化膜24B也能够通过热氧化法及沉积法中的任一个方法来形成。即，也可以通过沉积法(例如，CVD法、溅射法)，在化合物半导体基板的表面形成厚度为100nm以上且1μm以下、优选厚度为100nm以上且500nm以下的硅氧化膜24B。或者，也可以对化合物半导体基板进行热氧化而在其表层部形成厚度为100nm以上且1μm以下、优选厚度为100nm以上且500nm以下的氧化膜24B。
[[等离子体处理]]
接着，在由氧、氮、氢及氩中的一种以上组成的气氛下，对氧化膜24A的表面及氧化膜24B的表面进行等离子体处理。当尚未形成氧化膜24A或氧化膜24B时，分别对多晶金刚石层的表面16A或化合物半导体基板的表面20A进行等离子体处理。
为了形成等离子体气氛，优选对等离子体腔室内施加50W以上且200W以下。若为50W以上，则能够稳定地形成等离子体气氛，若为200W以下，则能够均匀地形成等离子体。
等离子体腔室内的腔室压力优选设定在10Pa以上且100Pa以下的范围内。这是因为，若为100Pa以下，则所溅射的元素不易再次附着于各基板的表面，悬挂键的形成率不会降低。
用于形成等离子体的施加脉冲电压的频率优选设为0.5MHz以上且2MHz以下。这是因为，若为0.5MHz以上，则能够稳定地形成等离子体，若为2MHz以下，则能够在进行等离子体处理的表面稳定地形成悬挂键。
相对于单晶硅基板10及化合物半导体基板20的等离子体条件优选以对各基板的表面的照射元素(氧、氮、氢及氩)的加速能量成为100eV以上且10keV以下的方式设定。这是因为，若为100eV以上，则所照射的元素不会沉积于各基板的表面，若为10keV以下，则所照射的元素不会注入于各基板的内部，因此能够稳定地形成悬挂键。
[[热处理]]
然后，经由氧化膜24A、24B重叠多晶金刚石层16与化合物半导体基板20并进行热处理，由此贴合多晶金刚石层16与化合物半导体基板20。热处理优选在由氧、氮、氢及氩中的一种以上组成的气氛下，并且在气氛温度为300℃以上且1000℃以下、10分钟以上且2个小时以下的条件下实施。另外，基板温度可以认为与热处理腔室的气氛温度相等。
如此，通过使用等离子体接合法，可获得以下作用效果。在等离子体接合法中，经由氧化膜接合多晶金刚石层16与化合物半导体基板20，因此能够在氧化膜中捕获从多晶金刚石层逐渐向化合物半导体基板扩散的杂质，从而具有抑制杂质向化合物半导体基板扩散的效果。
[化合物半导体基板的减厚]
接着，如图1(J)、(K)及图2(I)、(J)所示，对化合物半导体基板20进行减厚而形成化合物半导体层26。具体而言，通过从与接合面相反的一侧的表面对化合物半导体基板20进行磨削及抛光来进行减厚。化合物半导体层26的厚度能够根据形成于其中的半导体器件的种类或结构适当决定，优选设为1μm以上且500μm以下。另外，该磨削及抛光中能够适当使用公知或任意的磨削法及抛光法，具体而言，能够使用平面磨削法及镜面抛光法。
[单晶硅基板的去除]
接着，如图1(K)、(L)及图2(J)、(K)所示，从贴合基板30、40去除单晶硅基板10。由此，能够获得所期望的厚度的化合物半导体层26层叠于作为支撑基板的多晶金刚石层16上的多晶金刚石自立基板100、200。对于去除方法并无特别限定，例如，能够适当使用公知或任意的磨削法及抛光法，具体而言，能够使用平面磨削法及镜面抛光法。并且，也能够使用湿式蚀刻或干式蚀刻等化学蚀刻法。
[单晶硅基板]
单晶硅基板10能够使用将通过提拉法(CZ法)、CZ法中施加磁场的MCZ法(Magneticfield applied Czochralski法：磁控拉晶法)或悬浮区熔法(FZ法)培育的单晶硅锭用线锯等切片的基板。
单晶硅基板10的氧浓度优选设为5×1017atoms/cm3以下。另外，本说明书中的“氧浓度”是指，通过FT-IR法(Old ASTM F121-1979)测量时的遍及基板的厚度方向的氧浓度的平均值。根据本发明人的研究发现单晶硅基板10的氧浓度与多晶金刚石层的表面16A上的晶粒的最大粒径之间存在相关关系。而且，发现若使用如上所述的低氧浓度的单晶硅基板10，则在通过CVD法成膜时，无需特别的处理，即便以100μm以上的厚度来形成多晶金刚石层16，也能够将其表面16A上的晶粒的最大粒径除以多晶金刚石层16的厚度的值控制在0.20以下。
这可以根据以下的理由来推测。推测为当单晶硅基板的氧浓度较高时，在多晶金刚石层的生长过程中因热而从单晶硅基板向外扩散的氧优先蚀刻构成所生长的金刚石晶粒的结合力较弱的石墨(sp2轨道)区域，仅结合力较强的金刚石(sp3轨道)区域快速生长。相对于此，当单晶硅基板的氧浓度较低时，氧的向外扩散被抑制，因此石墨区域的蚀刻被抑制。因此，推测为通过一边以等离子体来蚀刻石墨区域一边进行金刚石区域的生长，金刚石区域的快速生长减缓。
单晶硅基板10的厚度根据多晶金刚石层16的厚度设定即可，多晶金刚石层16越变厚，翘曲越变大，因此优选加厚单晶硅基板10，以免产生翘曲。具体而言，单晶硅基板10的厚度优选设为1mm以上且5mm以下。
[化合物半导体基板]
对于构成化合物半导体基板20的化合物半导体并无特别限定，根据形成于化合物半导体层26的半导体器件的种类等适当选定即可，例如，优选设为由GaN、AlN、InN、SiC、Al2O3、Ga2O3、MgO、ZnO、CdO、GaAs、GaP、GaSb、InP、InAs、InSb或SiGe组成的化合物半导体。并且，化合物半导体基板20的厚度优选设为200μm以上且3mm以下。当小于200μm时，因化合物半导体基板翘曲而产生多晶金刚石的剥离，或产生化合物半导体基板的破裂。并且，当超过3mm时，从后述的化合物半导体基板20的减厚工序中的处理时间或材料成本的观点考虑，不优选。
根据以上说明的本实施方式的多晶金刚石自立基板的制造方法，使用真空常温接合法或等离子体接合法能够制造层叠有高品质的化合物半导体层的多晶金刚石自立基板。
(多晶金刚石自立基板)
参考图1(L)，通过本发明的第1实施方式制造的多晶金刚石自立基板100具有由厚度为100μm以上的多晶金刚石层16构成的支撑基板及形成于多晶金刚石层16的表面上的化合物半导体层26，在多晶金刚石层16的表面与化合物半导体层26之间存在合计厚度为2nm以上且10nm以下的金刚石的非晶层18及构成化合物半导体层的化合物半导体的非晶层22。各层18、22的厚度成为1nm以上且5nm以下。
并且，参考图2(K)，通过本发明的第2实施方式制造的多晶金刚石自立基板200具有由厚度为100μm以上的多晶金刚石层16构成的支撑基板及形成于多晶金刚石层16的表面上的化合物半导体层26，在多晶金刚石层16的表面与化合物半导体层26之间存在合计厚度为200nm以上且2μm以下的硅氧化膜及构成化合物半导体层的化合物半导体的氧化膜中的至少一个(氧化膜24)。
任一个多晶金刚石自立基板100、200的特征在于，多晶金刚石层的表面上的晶粒的最大粒径除以多晶金刚石层的厚度的值均为0.20以下。多晶金刚石自立基板100、200层叠有高品质的化合物半导体层26，且具有导热性较高的多晶金刚石层16，因此散热性较高。并且，关于多晶金刚石自立基板100，非晶层22也具有较高的导热性，因此能够获得更高的散热性。
化合物半导体层26优选设为由GaN、AlN、InN、SiC、Al2O3、Ga2O3、MgO、ZnO、CdO、GaAs、GaP、GaSb、InP、InAs、InSb或SiGe组成的化合物半导体层，如已经叙述般，其厚度优选设为1μm以上且500μm以下。
实施例
(实施例1：真空常温接合法)
经图1(A)～(L)所示的工序，制造了发明例或比较例所涉及的多晶金刚石自立基板。
准备了从通过CZ法培育的单晶硅锭进行了切出加工的直径为2英寸、厚度为3mm、电阻率为10Ω·cm，且具有表1所示的氧浓度的单晶硅基板。并且，准备了从通过HVPE(Hydride Vapor Phase Epitaxy：氢化物气相外延)法制作的氮化镓(GaN)单晶进行了切出加工的直径为2英寸、厚度为600μm的GaN基板。
接着，通过爆轰法，准备了平均粒径为6nm的金刚石粒子。通过将该金刚石粒子浸渍于过氧化氢水溶液中并用羧基(COOH)终止而使其带负电荷。接着，在溶剂(H2O)中混合金刚石粒子并进行搅拌，制备了金刚石粒子的含量为6质量％的含有金刚石粒子的溶液。另外，搅拌速度设为1100rpm，搅拌时间设为50分钟，搅拌中的含有金刚石粒子的溶液的温度设为25℃。接着，用纯水清洗单晶硅基板，在其表面形成自然氧化膜之后，通过旋涂法在单晶硅基板上涂布含有金刚石粒子的溶液，形成了含有金刚石粒子的液膜。
接着，通过在设定为80℃的热板上放置单晶硅基板5分钟，实施强化单晶硅基板与金刚石粒子结合的热处理，使金刚石粒子附着于单晶硅基板上。
接着，将氢作为载气，将甲烷作为源气体，使用已经叙述的微波等离子体CVD法，以附着于单晶硅基板上的金刚石粒子为核心，使厚度300μm的多晶金刚石层生长。另外，将等离子体腔室内的压力设为1.5×104Pa，将微波的输出功率设为5kW，将单晶硅基板的温度设为1050℃。在此，通过已经叙述的方法，测量了多晶金刚石层的表面上的晶粒的最大粒径。将结果示于表1中。
接着，通过CMP法对多晶金刚石层的表面进行了平坦化。平坦化后的多晶金刚石层的厚度设为290μm。通过已经叙述的方法，测量了多晶金刚石层的表面的表面粗糙度Ra。将测量结果示于表1中。
接着，在25℃、1×10-5Pa的真空腔室内流通Ar而产生等离子体，以加速能量：1.0keV、频率：140Hz、脉冲宽度：55μ秒来对多晶金刚石层的表面及GaN基板的表面照射Ar离子而将上述两者的表面设为活性表面。接着，通过在真空常温下使上述两者的活性表面接触，将活性表面设为贴合面，尝试了多晶金刚石层与GaN基板的贴合。将此时的接合与否示于表1中。另外，通过该活化处理，在多晶金刚石层的表面形成了厚度为1nm的非晶层，在GaN基板的表层部形成了厚度为1nm的非晶层。
关于能够接合的发明例，对GaN基板进行磨削及抛光而形成厚度为10μm的GaN层。而且，进行磨削及抛光而去除了单晶硅基板。如此，获得了在厚度为290μm的多晶金刚石层上层叠有厚度为10μm的GaN层的多晶金刚石自立基板。通过TEM观察了GaN层的截面的结果，如表1所示，未观察到位错。
[表1]
从No.1～5的结果明确可知，只要多晶金刚石层的表面上的晶粒的最大粒径除以多晶金刚石层的厚度的值成为0.20以下，则通过真空常温接合法能够贴合并接合多晶金刚石层与GaN基板。
(实施例2：等离子体接合法)
经图2(A)～(K)所示的工序，制造了发明例或比较例所涉及的多晶金刚石自立基板。
准备了从通过CZ法培育的单晶硅锭进行了切出加工的直径为2英寸、厚度为3mm、电阻率为10Ω·cm，且具有表2所示的氧浓度的单晶硅基板。并且，准备了从通过HVPE(Hydride Vapor Phase Epitaxy：氢化物气相外延)法制作的氮化镓(GaN)单晶进行了切出加工的直径为2英寸、厚度为600μm的GaN基板。
接着，通过爆轰法，准备了平均粒径为6nm的金刚石粒子。通过将该金刚石粒子浸渍于过氧化氢水溶液中并用羧基(COOH)终止而使其带负电荷。接着，在溶剂(H2O)中混合金刚石粒子并进行搅拌，制备了金刚石粒子的含量为3质量％的含有金刚石粒子的溶液。另外，搅拌速度设为1100rpm，搅拌时间设为50分钟，搅拌中的含有金刚石粒子的溶液的温度设为25℃。接着，用纯水清洗单晶硅基板，在其表面形成自然氧化膜之后，通过旋涂法在单晶硅基板上涂布含有金刚石粒子的溶液，形成了含有金刚石粒子的液膜。
接着，通过在设定为80℃的热板上放置单晶硅基板5分钟，实施强化单晶硅基板与金刚石粒子结合的热处理，使金刚石粒子附着于单晶硅基板上。
接着，将氢作为载气，将甲烷作为源气体，使用已经叙述的微波等离子体CVD法，以附着于单晶硅基板上的金刚石粒子为核心，使厚度300μm的多晶金刚石层生长。另外，将等离子体腔室内的压力设为1.5×104Pa，将微波的输出功率设为5kW，将单晶硅基板的温度设为1050℃。在此，通过已经叙述的方法，测量了多晶金刚石层的表面上的晶粒的最大粒径。将结果示于表2中。
接着，通过CMP法对多晶金刚石层的表面进行了平坦化。平坦化后的多晶金刚石层的厚度设为290μm。通过已经叙述的方法，测量了多晶金刚石层的表面的表面粗糙度Ra。将测量结果示于表2中。
接着，使用CVD法，在多晶金刚石层的表面及GaN基板的表面分别形成了厚度为100nm的硅氧化膜。然后，在压力40Pa的氧气氛下，对腔室内以1MHz来施加100W，以加速能量300eV来对两个硅氧化膜的表面进行了等离子体处理。然后，经由硅氧化膜重叠多晶金刚石层与GaN层，在氮气氛下，在500℃的温度下实施1个小时的热处理，尝试了多晶金刚石层与GaN基板的贴合。将此时的接合与否示于表2中。
关于能够接合的发明例，对GaN基板进行磨削及抛光而形成厚度为10μm的GaN层。而且，进行磨削及抛光而去除了单晶硅基板。如此，获得了在厚度为290μm的多晶金刚石层上层叠有厚度为10μm的GaN层的多晶金刚石自立基板。通过TEM观察了GaN层的截面的结果，如表2所示，未观察到位错。
[表2]
从No.1～5的结果明确可知，只要多晶金刚石层的表面上的晶粒的最大粒径除以多晶金刚石层的厚度的值成为0.20以下，则通过等离子体接合法能够贴合并接合多晶金刚石层与GaN基板。
(实施例3：等离子体接合法)
在多晶金刚石层的表面不形成硅氧化膜，而使用CVD法仅在GaN基板的表面形成了厚度为100nm的硅氧化膜，除此以外，进行了与实施例2相同的实验。将此时的接合与否示于表3中。
关于能够接合的发明例，对GaN基板进行磨削及抛光而形成厚度为10μm的GaN层。而且，进行磨削及抛光而去除了单晶硅基板。如此，获得了在厚度为290μm的多晶金刚石层上层叠有厚度为10μm的GaN层的多晶金刚石自立基板。通过TEM观察了GaN层的截面的结果，如表3所示，未观察到位错。
[表3]
从No.1～5的结果明确可知，只要多晶金刚石层的表面上的晶粒的最大粒径除以多晶金刚石层的厚度的值成为0.20以下，则通过等离子体接合法能够贴合并接合多晶金刚石层与GaN基板。
(实施例4)
准备了直径为2英寸、厚度为3mm、电阻率为10Ω·cm，且氧浓度为3.0×1017atoms/cm3的单晶硅基板。使用MOCVD法使三甲基镓气体及氨气在单晶硅基板上流动，并且在1100℃的温度下形成了厚度为10μm的GaN层。接着，通过公知的划痕法，在GaN层的表面埋入了金刚石粒子。即，在平均粒径为1μm的含有金刚石粒子的溶液中，对单晶硅基板进行超声波清洗，由此在GaN层的表面埋入了金刚石粒子。接着，在与实施例1、2相同的条件下，使用微波等离子体CVD法，以在GaN层上埋入的金刚石粒子为核心，使厚度为300μm的多晶金刚石层生长。
而且，进行磨削及抛光而去除了单晶硅基板。如此，获得了在厚度为300μm的多晶金刚石层上层叠有厚度为10μm的GaN层的多晶金刚石自立基板。然而，通过TEM观察GaN层的截面的结果，观察到位错。
产业上的可利用性
根据本发明的多晶金刚石自立基板的制造方法，使用真空常温接合法或等离子体接合法能够制造层叠有高品质的化合物半导体层的多晶金刚石自立基板。
附图标记说明
100、200-多晶金刚石自立基板，10-单晶硅基板，12-含有金刚石粒子的液膜，14-金刚石粒子，16-多晶金刚石层，16A-多晶金刚石层的表面，18-SP2区域，20-化合物半导体基板，20A-化合物半导体基板的表面，22-非晶层，24、24A、24B-氧化膜，26-化合物半导体层，30-贴合基板，40-贴合基板，50-真空常温接合装置，51-等离子体腔室，52-气体导入口，53-真空泵，54-脉冲电压施加装置，55A、55B-晶圆固定台。

Claims (12)

1.一种多晶金刚石自立基板的制造方法，其特征在于，具有：
使金刚石粒子附着于氧浓度为5×1017atoms/cm3以下的单晶硅基板上的附着工序；
以所述金刚石粒子为核心，通过化学气相沉积法，在所述单晶硅基板上使厚度为100μm以上的多晶金刚石层生长，此时，将该多晶金刚石层的表面上的晶粒的最大粒径除以所述多晶金刚石层的厚度的值设为0.20以下的工序；
对所述多晶金刚石层的表面进行平坦化的平坦化工序；
然后，通过真空常温接合法或等离子体接合法，在所述多晶金刚石层上贴合化合物半导体基板而获得贴合基板的工序；
然后，对所述化合物半导体基板进行减厚而形成化合物半导体层的工序；及
从所述贴合基板去除所述单晶硅基板，获得所述多晶金刚石层作为所述化合物半导体层的支撑基板而发挥作用的多晶金刚石自立基板的工序。
2.根据权利要求1所述的多晶金刚石自立基板的制造方法，其中，
所述真空常温接合法具有：
在真空常温下，对所述多晶金刚石层的表面及所述化合物半导体基板的表面照射离子束或中性原子束而将所述两者的表面设为活性表面的工序；及
继续在真空常温下，通过使所述两者的活性表面接触，贴合所述多晶金刚石层与所述化合物半导体基板的工序。
3.根据权利要求1所述的多晶金刚石自立基板的制造方法，其中，
所述等离子体接合法具有：
进行(i)及(ii)中的至少一者的工序，所述(i)是在所述多晶金刚石层的表面形成厚度为100nm以上且1μm以下的硅氧化膜，所述(ii)是在所述化合物半导体基板的表面形成厚度为100nm以上且1μm以下的硅氧化膜、或者对所述化合物半导体基板进行热氧化而在其表层部形成厚度为100nm以上且1μm以下的氧化膜；
在由氧、氮、氢及氩中的一种以上组成的气氛下，对所述硅氧化膜及所述氧化膜的表面和所述多晶金刚石层的表面及所述化合物半导体基板的表面中未形成所述硅氧化膜及所述氧化膜的表面进行等离子体处理的工序；及
通过经由所述硅氧化膜及所述氧化膜重叠所述多晶金刚石层与所述化合物半导体基板，并进行气氛温度为300℃以上且1000℃以下的热处理，贴合所述多晶金刚石层与所述化合物半导体基板的工序。
4.根据权利要求1至3中任一项所述的多晶金刚石自立基板的制造方法，其中，
所述附着工序通过在所述单晶硅基板上涂布含有平均粒径为50nm以下的金刚石粒子的溶液，然后对所述单晶硅基板实施热处理来进行。
5.根据权利要求4所述的多晶金刚石自立基板的制造方法，其中，
所述溶液中的所述金刚石粒子带负电荷。
6.根据权利要求4所述的多晶金刚石自立基板的制造方法，其中，
在所述热处理中，将所述单晶硅基板的温度在小于100℃的温度下保持1分钟以上且30分钟以下。
7.根据权利要求1至3中任一项所述的多晶金刚石自立基板的制造方法，其中，
在所述平坦化工序中，将所述多晶金刚石层的表面粗糙度Ra设为3nm以下。
8.根据权利要求1至3中任一项所述的多晶金刚石自立基板的制造方法，其中，
所述化合物半导体基板由GaN、AlN、InN、SiC、Al2O3、Ga2O3、MgO、ZnO、CdO、GaAs、GaP、GaSb、InP、InAs、InSb或SiGe组成。
9.根据权利要求1至3中任一项所述的多晶金刚石自立基板的制造方法，其中，
将所述化合物半导体层的厚度设为1μm以上且500μm以下。
10.一种多晶金刚石自立基板，其特征在于，具有：
支撑基板，由厚度为100μm以上的多晶金刚石层构成；及
化合物半导体层，形成于所述多晶金刚石层的表面上，
所述多晶金刚石层的表面上的晶粒的最大粒径除以所述多晶金刚石层的厚度的值为0.20以下，
在所述多晶金刚石层的表面与所述化合物半导体层之间具有合计厚度为2nm以上且10nm以下的金刚石的非晶层及构成所述化合物半导体层的化合物半导体的非晶层。
11.根据权利要求10所述的多晶金刚石自立基板，其中，
所述化合物半导体层由GaN、AlN、InN、SiC、Al2O3、Ga2O3、MgO、ZnO、CdO、GaAs、GaP、GaSb、InP、InAs、InSb或SiGe组成。
12.根据权利要求10或11所述的多晶金刚石自立基板，其中，
所述化合物半导体层的厚度为1μm以上且500μm以下。
CN201980086235.8A 2018-12-25 2019-09-25 多晶金刚石自立基板及其制造方法 Active CN113557588B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-241750 2018-12-25
JP2018241750A JP7115297B2 (ja) 2018-12-25 2018-12-25 多結晶ダイヤモンド自立基板及びその製造方法
PCT/JP2019/037652 WO2020137052A1 (ja) 2018-12-25 2019-09-25 多結晶ダイヤモンド自立基板及びその製造方法

Publications (2)

Publication Number Publication Date
CN113557588A CN113557588A (zh) 2021-10-26
CN113557588B true CN113557588B (zh) 2024-05-31

Family

ID=71127916

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980086235.8A Active CN113557588B (zh) 2018-12-25 2019-09-25 多晶金刚石自立基板及其制造方法

Country Status (4)

Country Link
JP (1) JP7115297B2 (zh)
CN (1) CN113557588B (zh)
DE (1) DE112019006396B4 (zh)
WO (1) WO2020137052A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111850334B (zh) * 2020-07-17 2022-03-08 苏州思珀利尔工业技术有限公司 聚晶金刚石微粉的制备方法、聚晶金刚石微粉及应用
CN112376034B (zh) * 2020-10-26 2021-09-07 北京科技大学 一种带光学增透膜的金刚石制备方法
JP7424274B2 (ja) * 2020-11-11 2024-01-30 株式会社Sumco 貼り合わせウェーハ及び貼り合わせウェーハの製造方法
JP7480699B2 (ja) * 2020-12-24 2024-05-10 株式会社Sumco 多結晶ダイヤモンド自立基板を用いた積層基板及びその製造方法
CN112760612B (zh) * 2020-12-28 2022-07-01 吉林工程技术师范学院 一种自支撑纳米针多孔金刚石的制备方法
CN113113306B (zh) * 2021-04-08 2024-05-28 绍兴同芯成集成电路有限公司 一种利用耐高温托盘进行化合物半导体晶圆高温回火工艺
WO2024004314A1 (ja) * 2022-06-30 2024-01-04 日本碍子株式会社 複合基板および１３族元素窒化物エピタキシャル成長用基板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017095766A (ja) * 2015-11-25 2017-06-01 株式会社アライドマテリアル 半導体パッケージ、及び半導体装置
WO2018016350A1 (ja) * 2016-07-19 2018-01-25 三菱電機株式会社 半導体基板及びその製造方法
JP2018049868A (ja) * 2016-09-20 2018-03-29 住友電気工業株式会社 半導体積層構造体および半導体デバイス
JP2018064057A (ja) * 2016-10-14 2018-04-19 株式会社Sumco シリコン接合ウェーハの製造方法およびシリコン接合ウェーハ
JP2018074172A (ja) * 2013-09-02 2018-05-10 アールエフエイチアイシー コーポレイション 基板近傍の熱伝導性が改善された多結晶性ｃｖｄダイヤモンドを含む半導体デバイス構造体
WO2018143344A1 (ja) * 2017-02-02 2018-08-09 三菱電機株式会社 半導体製造方法および半導体製造装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104285001A (zh) 2012-02-29 2015-01-14 六号元素技术美国公司 金刚石载氮化镓晶片以及制造设备和制造方法
JP6049571B2 (ja) 2013-08-28 2016-12-21 信越化学工業株式会社 窒化物半導体薄膜を備えた複合基板の製造方法
WO2015199180A1 (ja) * 2014-06-25 2015-12-30 住友電気工業株式会社 ダイヤモンド基板の製造方法、ダイヤモンド基板、及び、ダイヤモンド複合基板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018074172A (ja) * 2013-09-02 2018-05-10 アールエフエイチアイシー コーポレイション 基板近傍の熱伝導性が改善された多結晶性ｃｖｄダイヤモンドを含む半導体デバイス構造体
JP2017095766A (ja) * 2015-11-25 2017-06-01 株式会社アライドマテリアル 半導体パッケージ、及び半導体装置
WO2018016350A1 (ja) * 2016-07-19 2018-01-25 三菱電機株式会社 半導体基板及びその製造方法
JP2018049868A (ja) * 2016-09-20 2018-03-29 住友電気工業株式会社 半導体積層構造体および半導体デバイス
JP2018064057A (ja) * 2016-10-14 2018-04-19 株式会社Sumco シリコン接合ウェーハの製造方法およびシリコン接合ウェーハ
WO2018143344A1 (ja) * 2017-02-02 2018-08-09 三菱電機株式会社 半導体製造方法および半導体製造装置

Also Published As

Publication number Publication date
DE112019006396B4 (de) 2022-11-24
JP2020102598A (ja) 2020-07-02
WO2020137052A1 (ja) 2020-07-02
JP7115297B2 (ja) 2022-08-09
DE112019006396T5 (de) 2021-09-02
CN113557588A (zh) 2021-10-26

Similar Documents

Publication Publication Date Title
CN113557588B (zh) 多晶金刚石自立基板及其制造方法
US10658227B2 (en) Method of depositing charge trapping polycrystalline silicon films on silicon substrates with controllable film stress
US10381261B2 (en) Method of manufacturing high resistivity semiconductor-on-insulator wafers with charge trapping layers
US9853133B2 (en) Method of manufacturing high resistivity silicon-on-insulator substrate
US11380576B2 (en) Method of preparing an isolation region in a high resistivity silicon-on-insulator substrate
US10312134B2 (en) High resistivity silicon-on-insulator wafer manufacturing method for reducing substrate loss
US11699615B2 (en) High resistivity semiconductor-on-insulator wafer and a method of manufacture
CN113544318B (zh) 多晶金刚石自立基板的制造方法
JP6772995B2 (ja) Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
EP3656896A1 (en) Method for producing diamond laminated silicon wafer, and diamond laminated silicon wafer
US20240258155A1 (en) Methods of manufacturing semiconductor-on-insulator wafers having charge trapping layers with controlled stress

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant