JP2018049868A - 半導体積層構造体および半導体デバイス - Google Patents

Abstract

【課題】多結晶ダイヤモンド基板と半導体層とが好適に接合され放熱特性が高い半導体積層構造体およびそれを含む半導体デバイスを提供する。【解決手段】本半導体積層構造体１は、第１主面１０ｍおよび第２主面１０ｎを有する多結晶ダイヤモンド基板１０と、多結晶ダイヤモンド基板１０の第１主面１０ｍ側に配置された少なくとも１層の半導体層１２と、を含み、多結晶ダイヤモンド基板１０の第１主面１０ｍと第２主面１０ｎとの平均結晶粒径の大小比が１０以下である。【選択図】図１

Description

本発明は、半導体積層構造体および半導体デバイスに関する。

近年、半導体デバイスの高出力化、高速化、高集積化に伴い、作動時に半導体デバイスで発生する熱を効率よく放熱するための熱伝導率が高いヒートシンク（放熱基板）が要望されている。かかるヒートシンクとしては、現在汎用されているケイ素基板（熱伝導率が１５０Ｗ・ｍ^-1・Ｋ^-1程度）、窒化ケイ素基板（熱伝導率が４５０Ｗ・ｍ^-1・Ｋ^-1程度）などに比べて、熱伝導率が５００〜２０００Ｗ・ｍ^-1・Ｋ^-1程度に高いダイヤモンド基板が注目されている。

米国特許出願公開第２００６／０２６６２８０号明細書（特許文献１）は、ワイドギャップ半導体デバイスを含む層構造層と、層構造層下の核形成層と、核形成層下に成長された合成ダイヤモンド層とを含む半導体装置を開示する。

米国特許出願公開第２０１３／０１８３７９８号明細書（特許文献２）は、ワイドギャップ半導体層を含む層構造層を形成する工程と、その上に核形成層を形成する工程と、その上に合成ダイヤモンド層を形成する工程と、その上にワイドギャップ層を形成する工程と、を含む半導体デバイスの製造方法を開示する。

特開２００７−１８９１７１号公報（特許文献３）は、半導体デバイスに接合されているダイヤモンドヒートスプレッダと、ダイヤモンドヒートスプレッダの半導体デバイスの接合面とは反対側の面に接合されている金属製熱伝導体により構成される半導体デバイスの放熱部を開示する。

米国特許出願公開第２００６／０２６６２８０号明細書 米国特許出願公開第２０１３／０１８３７９８号明細書 特開２００７−１８９１７１号公報

米国特許出願公開第２００６／０２６６２８０号明細書（特許文献１）に開示される半導体デバイスは、ワイドギャップ半導体層を含む層構造層に核形成層を介在させて成長された合成ダイヤモンド層を含むことから、合成ダイヤモンド層の品質を高めることが困難なため、合成ダイヤモンド層の熱伝導率を高めることが困難であるという問題点があった。

米国特許出願公開第２０１３／０１８３７９８号明細書（特許文献２）に開示される半導体デバイスの製造方法は、ワイドギャップ半導体層を含む層構造層を形成する工程と、その上に核形成層を形成する工程と、その上に合成ダイヤモンド層を形成する工程と、その上にワイドギャップ層を形成する工程と、を含むことから、合成ダイヤモンド層の品質を高めることが困難なため、合成ダイヤモンド層の熱伝導率を高めることが困難であるという問題点があった。

特開２００７−１８９１７１号公報（特許文献３）に開示される半導体デバイスの放熱部であるダイヤモンドヒートスプレッダは、半導体デバイスに接合されていることから、ダイヤモンドヒートスプレッダとして、高価な単結晶ダイヤモンドを用いるとコストが著しく高くなるという問題があり、多結晶ダイヤモンドを用いると反りが大きくなり、多結晶ダイヤモンドと半導体デバイスとの接合が困難となり良好な放熱特性が得られないという問題があった。

そこで、多結晶ダイヤモンド基板と半導体層とが好適に接合され放熱特性が高い半導体積層構造体およびそれを含む半導体デバイスを提供することを目的とする。

本発明のある態様にかかる半導体積層構造体は、第１主面および第２主面を有する多結晶ダイヤモンド基板と、多結晶ダイヤモンド基板の第１主面側に配置された少なくとも１層の半導体層と、を含み、多結晶ダイヤモンド基板の第１主面と第２主面との平均結晶粒径の大小比が１０以下である。

本発明の別の態様にかかる半導体デバイスは、上記態様の半導体積層構造体を含む。

上記によれば、多結晶ダイヤモンド基板と半導体層とが好適に接合され放熱特性が高い半導体積層構造体およびそれを含む半導体デバイスを提供することができる。

本発明のある態様にかかる半導体積層構造体のある例を示す概略断面図である。 本発明のある態様にかかる半導体積層構造体の別の例を示す概略断面図である。 下地基板上に成長させた多結晶ダイヤモンド基板のある例を示す概略断面図である。 多結晶ダイヤモンド基板の第１主面と第２主面との平均結晶粒径の大小比と反りとの関係を示す概略断面図である。ここで、（Ａ）は大小比が大きい場合を示し、（Ｂ）は大小比が小さい場合を示す。 本発明のある態様にかかる半導体積層構造体を製造する工程のある例を示す概略断面図である。 本発明のある態様にかかる半導体積層構造体を製造する工程の別の例を示す概略断面図である。 本発明の別の態様にかかる半導体デバイスのある例を示す概略断面図である。 本発明の別の態様にかかる半導体デバイスの別の例を示す概略断面図である。

[本発明の実施形態の説明]
最初に本発明の実施態様を列記して説明する。

本発明のある実施形態にかかる半導体積層構造体は、第１主面および第２主面を有する多結晶ダイヤモンド基板と、多結晶ダイヤモンド基板の第１主面側に配置された少なくとも１層の半導体層と、を含み、多結晶ダイヤモンド基板の第１主面と第２主面との平均結晶粒径の大小比が１０以下である。本実施形態にかかる半導体積層構造体は、多結晶ダイヤモンド基板の第１主面と第２主面との平均結晶粒径の大小比が１０以下であることから、多結晶ダイヤモンド基板の反りが小さく、多結晶ダイヤモンド基板と半導体層とが好適に接合されているため、高い放熱特性を有する。

本実施形態にかかる半導体積層構造体において、多結晶ダイヤモンド基板は、その結晶粒子の形状を柱状とし、結合材および触媒を含まず、その真密度に対する嵩密度の百分率である相対密度を９８％以上とすることができる。かかる半導体積層構造体は、その結晶粒子が緻密に配置されているため、熱伝導率が５００Ｗ・ｍ^-1・Ｋ^-1以上２０００Ｗ・ｍ^-1・Ｋ^-1以下程度まで高くなり、放熱特性が高い。

本実施形態にかかる半導体積層構造体において、多結晶ダイヤモンド基板の第１主面および第２主面の平均結晶粒径を、いずれも５μｍ以上とすることができる。かかる半導体積層構造体は、多結晶ダイヤモンド基板の第１主面および第２主面の平均結晶粒径がいずれも５μｍ以上であることから、多結晶ダイヤモンド基板の第１主面と第２主面との平均結晶粒径の大小比を１０以下に小さくしやすいため、多結晶ダイヤモンド基板と半導体層との接合が好適である。

本実施形態にかかる半導体積層構造体において、多結晶ダイヤモンド基板の第２主面の曲率半径を５ｍ以上とすることができる。かかる半導体積層構造体は、多結晶ダイヤモンド基板の第２主面の曲率半径を５ｍ以上であることから、多結晶ダイヤモンド基板の反りが小さいため、多結晶ダイヤモンド基板と半導体層との接合が好適である。

本実施形態にかかる半導体積層構造体において、多結晶ダイヤモンド基板の熱伝導率を５００Ｗ・ｍ^-1・Ｋ^-1以上とすることができる。かかる半導体積層構造体は、多結晶ダイヤモンド基板の熱伝導率が５００Ｗ・ｍ^-1・Ｋ^-1以上であることから、放熱特性が高い。

本実施形態にかかる半導体積層構造体において、多結晶ダイヤモンド基板の第１主面および第２主面の直径を５０．８ｍｍ以上２０３．２ｍｍ以下とすることができる。かかる半導体積層構造体は、多結晶ダイヤモンド基板の第１主面および第２主面の直径を５０．８ｍｍ以上２０３．２ｍｍ以下と大きいことから、大型の半導体積層構造体およびこれを含む大型の半導体デバイスが安価に得られる。

本実施形態にかかる半導体積層構造体において、多結晶ダイヤモンド基板の厚さを５０μｍ以上１０００μｍ以下とし、半導体層の厚さを２μｍ以下とすることができる。かかる半導体積層構造体は、多結晶ダイヤモンド基板の厚さが５０μｍ以上１０００μｍ以下と大きいことから、放熱特性が高く、また、機械的強度も高い。また、かかる半導体積層構造体は、半導体層の厚さが２μｍ以下と小さいことから、放熱性を高めることができる。

本実施形態にかかる半導体積層構造体は、多結晶ダイヤモンド基板と半導体層との間に配置される中間層をさらに含むことができる。かかる半導体積層構造体は、多結晶ダイヤモンド基板と半導体層との間に配置される中間層をさらに含むことから、多結晶ダイヤモンド基板と半導体層との接合が好適である。

本実施形態にかかる半導体積層構造体において、上記中間層は、ケイ素、酸化ケイ素、酸化アルミニウム、炭化ケイ素、炭化チタン、窒化ケイ素および窒化アルミニウムからなる群から選ばれる少なくとも１つを含むことができる。かかる半導体積層構造体は、多結晶ダイヤモンド基板と半導体層との間に配置される中間層が、ケイ素、酸化ケイ素、酸化アルミニウム、炭化ケイ素、炭化チタン、窒化ケイ素および窒化アルミニウムからなる群から選ばれる少なくとも１つを含むことから、多結晶ダイヤモンド基板と半導体層との接合が好適である。

本実施形態にかかる半導体積層構造体において、中間層を、単結晶、多結晶、非結晶およびそれらの少なくとも２つの混合形態の少なくとも１つの形態とすることができる。かかる半導体積層構造体は、多結晶ダイヤモンド基板と半導体層との間に配置される中間層が、単結晶、多結晶、非結晶およびそれらの少なくとも２つの混合形態の少なくとも１つの形態であることから、多結晶ダイヤモンド基板と半導体層との接合が好適である。

本実施形態にかかる半導体積層構造体において、中間層の厚さを１ｎｍ以上１０００ｎｍ以下とすることができる。かかる半導体積層構造体は、中間層の厚さが１ｎｍ以上１０００ｎｍ以下と小さいことから、中間層の熱抵抗が小さいため、放熱特性が高い。

本実施形態にかかる半導体積層構造体において、中間層の熱抵抗を２×１０^-8ｍ²・Ｋ・Ｗ^-1以下とすることができる。かかる半導体積層構造体は、中間層の熱抵抗が２×１０^-8ｍ²・Ｋ・Ｗ^-1以下と小さいことから、放熱特性が高い。

本実施形態にかかる半導体積層構造体において、中間層の比抵抗を１０Ω・ｃｍ以上とすることができる。かかる半導体積層構造体は、中間層の比抵抗が１０Ω・ｃｍ以上と大きいことから、少なくとも１層の半導体層により形成される半導体素子の高周波応答特性に悪影響を与えることが無い。

本発明の別の実施形態にかかる半導体デバイスは、上記実施形態にかかる半導体積層構造体を含む。本実施形態にかかる半導体デバイスは、上記実施形態にかかる半導体積層構造体を含むことから、放熱特性が高い。

[本発明の実施形態の詳細]
＜実施形態１：半導体積層構造体＞
図１および図２を参照して、本実施形態の半導体積層構造体１は、第１主面１０ｍおよび第２主面１０ｎを有する多結晶ダイヤモンド基板１０と、多結晶ダイヤモンド基板１０の第１主面１０ｍ側に配置された少なくとも１層の半導体層１２と、を含み、多結晶ダイヤモンド基板１０の第１主面１０ｍと第２主面１０ｎとの平均結晶粒径の大小比が１０以下である。本実施形態の半導体積層構造体１は、多結晶ダイヤモンド基板１０の第１主面１０ｍと第２主面１０ｎとの平均結晶粒径の大小比が１０以下であることから、多結晶ダイヤモンド基板の反りが小さく、多結晶ダイヤモンド基板と半導体層とが好適に接合されているため、高い放熱特性を有する。

（多結晶ダイヤモンド基板）
本実施形態の半導体積層構造体１に含まれる多結晶ダイヤモンド基板１０は、ダイヤモンドの多結晶で形成されている基板をいう。多結晶ダイヤモンド基板１０は、焼結によって形成される焼結多結晶ダイヤモンド基板であってもよいが、熱伝導率を高くする観点から、多結晶ダイヤモンド以外のたとえば焼結助剤および／または触媒などを含んでいない多結晶ダイヤモンドのみで形成されている単相であることが好ましく、気相法により成長させた気相成長多結晶ダイヤモンド基板が好ましい。

本実施形態の半導体積層構造体１において、多結晶ダイヤモンド基板１０の第１主面１０ｍと第２主面１０ｎとの平均結晶粒径の大小比とは、多結晶ダイヤモンド基板１０の第１主面１０ｍにおける平均結晶粒径および第２主面１０ｎにおける平均結晶粒径の内、小さい平均結晶粒径に対する大きい平均結晶粒径の比をいい、大きい平均結晶粒径を小さい平均粒径で除することにより算出する。多結晶ダイヤモンド基板１０の第１主面１０ｍおよび第２主面１０ｎの平均結晶粒径は、第１主面１０ｍおよび第２主面１０ｎをＳＥＭ（走査型電子顕微鏡）により観察する。平均結晶粒径は、ＳＥＭの測定範囲内にある結晶粒子数を数え、測定範囲面積を結晶粒子数で除することにより平均結晶粒子１個当たりの面積を算出し、その等面積円の直径を平均結晶粒径とする。

多結晶ダイヤモンド基板１０は、特に制限はないが、大型で熱伝導率の高い多結晶ダイヤモンド基板を低コストで効率よく製造する観点から、気相法により成長された気相成長多結晶ダイヤモンド基板であることが好ましく、ＣＶＤ（化学気相成長法）により成長された化学気相成長多結晶ダイヤモンド基板であることがより好ましい。ＣＶＤ（化学気相成長）多結晶ダイヤモンド基板のうち、ＨＦ−ＣＶＤ（熱フィラメント−化学気相成長法）により成長されたＨＦ−ＣＶＤ多結晶ダイヤモンド基板の熱伝導率は５００Ｗ・ｍ^-1・Ｋ^-1以上１５００Ｗ・ｍ^-1・Ｋ^-1未満程度まで高く、ＭＰ−ＣＶＤ（マイクロ波プラズマ−化学気相成長法）などのＰ−ＣＶＤ（プラズマ−化学気相成長法）により成長されたＰ−ＣＶＤ多結晶ダイヤモンド基板の熱伝導率は１０００Ｗ・ｍ^-1・Ｋ^-1以上２０００Ｗ・ｍ^-1・Ｋ^-1未満程度まで高くなる。

図３を参照して、下地基板１００上に、たとえばＣＶＤなどの気相法により、多結晶ダイヤモンド基板を成長させると、多結晶ダイヤモンド基板の下地基板１００側の主面から結晶成長面側の主面に向かって柱状結晶が成長し、この柱状結晶の粒径Ｄは下地基板１００側の主面から結晶成長面側の主面に向かって大きくなるため、これら両主面における粒径Ｄの大小比により、多結晶ダイヤモンド基板１０内に応力が発生し、多結晶ダイヤモンド基板１０に反りが発生する。特に、下地基板１００側の主面およびその近傍の領域は、ダイヤモンドの核形成から結晶が急激に大きくなるため、多結晶ダイヤモンド基板１０内の応力も大きくなり、反りも大きくなる。したがって、多結晶ダイヤモンド基板の反りを低減するためには、上記のように多結晶ダイヤモンド基板１０内の応力が大きくなる領域を除去する必要がある。

図４の（Ａ）を参照して、第１主面における粒径Ｄｍと第２主面における粒径Ｄｎとの大小比が大きい多結晶ダイヤモンド基板１０は、多結晶ダイヤモンド基板１０内の応力が大きくなるため、反りが大きくなる。これに対して、図４の（Ｂ）を参照して、第１主面における粒径Ｄｍと第２主面における粒径Ｄｎとの大小比が小さい多結晶ダイヤモンド基板１０は、多結晶ダイヤモンド基板１０内の応力が小さくなるため、反りが小さくなる。

多結晶ダイヤモンド基板１０の第１主面１０ｍと第２主面１０ｎとの平均結晶粒径の大小比は、多結晶ダイヤモンド基板１０内の応力を小さくし、反りを小さくする観点から、１０以下であり、５以下が好ましく、２．５がより好ましく、１．２５以下がさらに好ましい。

多結晶ダイヤモンド基板１０の結晶粒子の形状は、多結晶ダイヤモンド基板１０の熱伝導率を高める観点から、柱状であることが好ましい。柱状であれば、とくに制限はないが、結晶粒子が緻密に結合する観点から、多角形柱状であることがより好ましい。ここで、多結晶ダイヤモンド基板１０の結晶粒子の形状は、ＳＥＭ（走査型電子顕微鏡）などにより観察する。

多結晶ダイヤモンド基板１０は、多結晶ダイヤモンド基板１０の熱伝導率を高める観点から、結合材および触媒を含まず、多結晶ダイヤモンドおよび不可避不純物のみを含んでいることが好ましい。結合材および触媒とは、多結晶ダイヤモンドの粒子を互いに結合する多結晶ダイヤモンド以外の材料をいい、タングステン（Ｗ）、コバルト（Ｃｏ）などが該当する。ここで、多結晶ダイヤモンド基板１０に結合材および触媒が含まれていないことは、ＳＥＭ−ＥＤＸ（エネルギー分散型Ｘ線分光法）により観察する。

多結晶ダイヤモンド基板１０の真密度に対する嵩密度の百分率である相対密度は、多結晶ダイヤモンド基板１０の熱伝導率を高める観点から、９８％以上が好ましく、９９％以上がより好ましく、９９．５％以上がさらに好ましい。ここで、多結晶ダイヤモンド基板１０の真密度は、ダイヤモンドの真密度である３．５１３ｇ／ｃｍ³とする。多結晶ダイヤモンド基板１０の嵩密度は、アルキメデス法により測定する。相対密度は、真密度に対する嵩密度の百分率であり、嵩密度を真密度で除したものに１００を乗ずることにより算出する。

多結晶ダイヤモンド基板１０の第１主面１０ｍおよび第２主面１０ｎの平均結晶粒径は、第１主面１０ｍと第２主面１０ｎとの平均結晶粒径の大小比を１０以下にしやすい観点から、いずれも５μｍ以上であることが好ましく、いずれも１０μｍ以上であることがより好ましい。

多結晶ダイヤモンド基板１０の第２主面１０ｎの曲率半径は、多結晶ダイヤモンド基板１０の反りが小さい観点から、５ｍ以上が好ましく、１０ｍ以上がより好ましい。ここで、多結晶ダイヤモンド基板１０の第２主面１０ｎの曲率半径は、光干渉式の平坦度測定装置、レーザ変位計などにより測定する。

多結晶ダイヤモンド基板１０の熱伝導率は、半導体積層構造体１の放熱特性が高い観点から、５００Ｗ・ｍ^-1・Ｋ^-1以上が好ましく、１０００Ｗ・ｍ^-1・Ｋ^-1以上がより好ましい。ここで、多結晶ダイヤモンド基板１０の熱伝導率は、周期加熱レーザ法などにより測定する。

多結晶ダイヤモンド基板１０の第１主面１０ｍおよび第２主面１０ｎの直径は、大型の半導体積層構造体およびこれを含む大型の半導体デバイスが得られる観点から、５０．８ｍｍ（２インチ）以上２０３．２ｍｍ（８インチ）以下が好ましく、７６．２ｍｍ（３インチ）以上１５２．４ｍｍ（６インチ）以下がより好ましい。多結晶ダイヤモンド基板１０の第１主面１０ｍおよび第２主面１０ｎの直径が２０３．２ｍｍ（８インチ）より大きくなると、多結晶ダイヤモンド基板１０の反りが大きくなり多結晶ダイヤモンド基板と半導体層との接合が難しくなる。

多結晶ダイヤモンド基板１０の厚さは、半導体積層構造体１の放熱特性が高くまた機械的強度が高い観点から、５０μｍ以上１０００μｍ以下が好ましく、１００μｍ以上１０００μｍ以下がより好ましい。多結晶ダイヤモンド基板１０の厚さが１０００μｍより大きくなるとコストが高くなる。ここで、多結晶ダイヤモンド基板１０の厚さは、マイクロメータにより測定する。

多結晶ダイヤモンド基板１０の第１主面１０ｍの算術平均粗さＲａは、多結晶ダイヤモンド基板１０と半導体層１２との接合強度を高くする観点から、１００ｎｍ以下が好ましく、１０ｎｍ以下がより好ましい。ここで、算術平均粗さＲａとは、ＪＩＳ Ｂ０６０１：２０１３に規定する算術平均粗さＲａをいい、ＡＦＭ（原子間力顕微鏡）または共焦点レーザ顕微鏡により測定する。

（多結晶ダイヤモンド基板の製造方法）
図３を参照して、多結晶ダイヤモンド基板１０の製造方法は、特に制限はないが、大型で熱伝導率の高い多結晶ダイヤモンド基板を低コストで効率よく製造する観点から、下地基板１００を準備する工程と、下地基板１００上に、気相法により多結晶ダイヤモンド基板１０を成長させる工程と、を含むことが好ましい。

下地基板１００を準備する工程において準備される下地基板１００は、多結晶ダイヤモンド基板１０を成長させることができる基板であれば特に制限はないが、大型で熱伝導率の高い多結晶ダイヤモンド基板を製造する観点から、ケイ素基板、モリブデン基板、炭化ケイ素基板などが好適である。また、下地基板１００として、上記の気相法により成長させた多結晶ダイヤモンド基板を用いることもできる。多結晶ダイヤモンド基板を下地基板１００として用いる場合、多結晶ダイヤモンド基板の一主面側に水素、ヘリウムなどの質量の小さな原子のイオンを注入し、その主面上に気相法により多結晶ダイヤモンド基板を成長させた後、熱処理などの応力を掛けることにより、成長させた多結晶ダイヤモンド基板がイオン注入領域で分離することにより得られる。

下地基板１００上に、気相法により多結晶ダイヤモンド基板１０を成長させる工程における気相法としては、大型で熱伝導率の高い多結晶ダイヤモンド基板を低コストで効率よく製造する観点から、ＣＶＤ（化学気相成長法）が好ましく、具体的には、ＰＦ−ＣＶＤ（熱フィラメント−化学気相成長法）が好ましく、Ｐ−ＣＶＤ（プラズマ−化学気相成長法）がより好ましい。

（半導体層）
本実施形態の半導体積層構造体１に含まれる少なくとも１層の半導体層１２は、特に制限はないが、高出力デバイス、高速デバイス、および／または高集積デバイスを形成するのに有利な観点から、ＩＩＩ族窒化物半導体層などが好ましい。

半導体層１２の厚さは、特に制限はないが、放熱性を高めるとともにコストを低減する観点から、２μｍ以下が好ましく、１．５μｍ以下がより好ましい。なお、半導体層１２の厚さは、動作するデバイスの性能を維持または向上する観点から、０．５μｍ以上が好ましい。

（中間層）
図２を参照して、実施形態の半導体積層構造体１は、多結晶ダイヤモンド基板１０と半導体層１２との接合が好適な観点から、多結晶ダイヤモンド基板１０と半導体層１２との間に配置される中間層１１をさらに含むことが好ましい。

中間層１１は、特に制限はないが、多結晶ダイヤモンド基板１０と半導体層１２との接合が好適な観点から、ケイ素、酸化ケイ素、酸化アルミニウム、炭化ケイ素、炭化チタン、窒化ケイ素および窒化アルミニウムからなる群から少なくとも１つを含むことが好ましい。

中間層１１は、特に制限はないが、多結晶ダイヤモンド基板１０と半導体層１２との接合が好適な観点から、単結晶、多結晶および非結晶およびそれらの少なくとも２つの混合形態の少なくとも１つを含むことが好ましい。

中間層１１の厚さは、中間層１１の熱抵抗を小さくして半導体積層構造体１の放熱特性を高める観点から、１ｎｍ以上１０００ｎｍ以下が好ましく、１０ｎｍ以上８００ｎｍ以下がより好ましい。

中間層１１の熱抵抗は、半導体積層構造体１の放熱特性を高める観点から、２×１０^-8ｍ²・Ｋ・Ｗ^-1以下が好ましく、１．５×１０^-8ｃｍ²・Ｋ・Ｗ^-1以下がより好ましい。

中間層１１の比抵抗は、半導体積層構造体１の高周波応答特性を高める観点から、１０Ω・ｃｍ以上が好ましく、１００Ω・ｃｍ以上がより好ましい。

（半導体積層構造体の製造方法）
図５および図６を参照して、本実施形態の半導体積層構造体１の製造方法は、特に制限はないが、接合強度が強く放熱特性が高い半導体積層構造体１を低コストで効率よく製造する観点から、下地基板２０上に少なくとも１層の半導体層１２を成長させる工程（図５（Ａ）および図６（Ａ））と、半導体層１２に仮支持基板３０を接合する工程（図５（Ｂ）および図６（Ｂ））と、半導体層１２から下地基板２０を除去する工程（図５（Ｃ）および図６（Ｃ））と、半導体層１２に多結晶ダイヤモンド基板１０を直接的または間接的に接合する工程（図５（Ｄ）および図６（Ｄ））と、半導体層１２から仮支持基板３０を除去する工程（図５（Ｅ）および図６（Ｅ））と、を含むことが好ましい。

図５（Ａ）および図６（Ａ）を参照して、まず、下地基板２０上に少なくとも１層の半導体層１２を成長させる。下地基板２０は、半導体層１２の成長に適したものであれば特に制限はなく、半導体層１２の種類に応じて、ケイ素基板、炭化ケイ素基板、サファイア基板などが用いられる。成長させる半導体層１２は、特に制限はないが、高出力デバイス、高速デバイス、および／または高集積デバイスを形成するのに有利な観点から、ＩＩＩ族窒化物半導体層などが好ましい。また、半導体層１２の成長方法は、半導体層１２の成長に適したものであれば特に制限はなく、半導体層１２の種類に応じて、ＭＯＣＶＤ（有機金属化学気相成長法）、ＭＢＥ（分子線成長法）、ＨＶＰＥ（ハイドライド気相成長法）、昇華法などの気相法、フラックス法などの液相法などが用いられる。

図５（Ｂ）および図６（Ｂ）を参照して、次に、半導体層１２に仮支持基板３０を接合する。かかる仮支持基板３０は、その後の工程において、半導体層１２から下地基板２０を除去し、半導体層１２に多結晶ダイヤモンド基板１０を直接的または間接的に接合するまでの間、半導体層１２を支持するのに適したものであれば特に制限はなく、ケイ素基板、炭化ケイ素基板、モリブデン基板、ガラス基板などが用いられる。半導体層１２に仮支持基板３０を接合する方法は、特に制限はないが、脱着が容易でかつ半導体層１２を十分に支持する観点から、ワックスによる接着、ろう材、はんだなどが好ましい。

図５（Ｃ）および図６（Ｃ）を参照して、次に、半導体層１２から下地基板２０を除去する。下地基板２０の除去方法は、下地基板２０の除去に適したものであれば特に制限はなく、切削、研削、研磨などの物理的な方法であっても、エッチングなどの化学的な方法であってもよい。

図５（Ｄ）および図６（Ｄ）を参照して、次に、半導体層１２に多結晶ダイヤモンド基板１０を直接的または間接的に接合する。ここで、半導体層１２に多結晶ダイヤモンド基板１０を直接的に接合するとは、図５（Ｄ）に示すように、半導体層１２の露出している主面と多結晶ダイヤモンド基板１０の一主面とが直接接触するように接合することをいう。また、半導体層１２に多結晶ダイヤモンド基板１０を間接的に接合するとは、図６（Ｄ）に示すように、半導体層１２の露出している主面と多結晶ダイヤモンド基板１０の一主面とを中間層１１などを介在させて間接的に接合することをいう。

半導体層１２に多結晶ダイヤモンド基板１０を直接的または間接的に接合する方法は、接合に適したものであれば特に制限はないが、接合の際の熱履歴を低減して接合を容易にする観点から、接合する面を洗浄しプラズマやイオンなどで活性化処理した後に、室温（たとえば２５℃）から４００℃程度までの低温雰囲気で接合する表面活性化接合法、接合する面を薬液と純水で洗浄した後に、０．１ＭＰａから１０ＭＰａまでの高圧力を掛けて接合する高圧接合法、接合する面を薬液と純水で洗浄した後に、１０^-6Ｐａから１０^-3Ｐａ程度の高真空雰囲気下で接合する高真空接合法などが好ましい。

図６（Ｄ）に示すように、半導体層１２の露出している主面と多結晶ダイヤモンド基板１０の一主面とを中間層１１を介在させて間接的に接合する場合は、接合強度を高める観点から、多結晶ダイヤモンド基板１０の一主面上に第１の中間層を形成し、半導体層１２の露出している主面上に第２の中間層を形成し、第１の中間層の主面と第２の中間層の主面とを、上記の方法で接合することが好ましい。

図５（Ｅ）および図６（Ｅ）を参照して、次に、半導体層１２から仮支持基板３０を除去する。仮支持基板３０の除去方法は、仮支持基板３０の除去に適したものであれば特に制限はなく、脱離、分離、研削、研磨などの物理的な方法であっても、エッチングなどの化学的な方法であってもよい。

＜実施形態２：半導体デバイス＞
図７および図８を参照して、本実施形態の半導体デバイス２は、実施形態１の半導体積層構造体１を含む。本実施形態の半導体デバイス２は、実施形態１の半導体積層構造体１を含むことから、放熱特性が高い。

図７および図８を参照して、本実施形態の半導体デバイス２における半導体層１２は、デバイス特性を発現するものであれば特に制限はなく、たとえば、多結晶ダイヤモンド基板１０側から、ＡｌＮ層１２０、ＧａＮ層１２１およびＡｌ_xＧａ_1-xＮ（０＜ｘ＜１）層１２２をこの順に含み、Ａｌ_xＧａ_1-xＮ（０＜ｘ＜１）層１２２上に、電極４０として、ゲート電極４０ｇ、ソース電極４０ｓおよびドレイン電極４０ｄを形成することにより、電子デバイスの一種であるＨＥＭＴ（高電子移動度トランジスタ）が得られる。ここで、電極４０の形成方法は、電極４０の形成に適したものであれば特に制限はなく、スパッタ法、蒸着法、ＭＢＥ（分子線成長）法などが用いられる。

（半導体デバイスの製造方法）
本実施形態の半導体デバイスの製造方法は、図５および図６に示す半導体積層構造体の製造方法において、図５（Ａ）および図６（Ａ）に示す下地基板２０上に少なくとも１層の半導体層１２を成長させる際に、半導体層１２として、多結晶ダイヤモンド基板１０側から、ＡｌＮ層１２０、ＧａＮ層１２１およびＡｌ_xＧａ_1-xＮ（０＜ｘ＜１）層１２２をこの順に成長させ、さらに、Ａｌ_xＧａ_1-xＮ（０＜ｘ＜１）層１２２上に、電極４０として、ゲート電極４０ｇ、ソース電極４０ｓおよびドレイン電極４０ｄを形成する（図７および図８を参照）。また、形成された半導体層１２および電極４０上に仮支持基板３０を接合し、半導体層１２に多結晶ダイヤモンド基板１０を直接的または間接的に接合し、半導体層１２および電極４０から仮支持基板３０を除去する。

（実施例１）
１．多結晶ダイヤモンド基板の作製
下地基板である直径１０１．６ｍｍ（４インチ）のケイ素基板上にＭＰ−ＣＶＤ（マイクロ波プラズマ−化学気相成長法）により多結晶ダイヤモンド基板を成長させた。多結晶ダイヤモンド基板の結晶成長側の主面を研磨した後、ケイ素基板をフッ化水素酸−硝酸混合液によるエッチングにより除去して、自立基板である厚さ１０００μｍの多結晶ダイヤモンド基板を得た。得られた多結晶ダイヤモンド基板の結晶成長側および下地基板側の主面における平均結晶粒径は、ＳＥＭにより観察したところ、１５μｍおよび０．１μｍであり、多結晶ダイヤモンド基板の曲率半径は、光干渉式の平坦度測定装置により測定したところ、１ｍであり、反りが大きかった。

上記の多結晶ダイヤモンド基板を下地基板側からドライエッチングを行ない、直径１０１．６ｍｍ（４インチ）で厚さ１００μｍで結晶成長側および下地基板側の主面（それぞれ、第１主面および第２主面とする。以下同じ。）における平均結晶粒径が１５μｍおよび１２μｍ（すなわち、平均結晶粒径の大小比が１．２５）で、結晶粒子の形状が多角形柱状であり、結合材および触媒が含まれず、真密度に対する嵩密度の相対密度が９９．７％で、曲率半径が１０ｍで、第１主面の算術平均粗さＲａが１ｎｍの多結晶ダイヤモンド基板を作製した。作製された多結晶ダイヤモンド基板について、比抵抗は比抵抗測定機により測定したところ１×１０⁹Ω・ｃｍであり、２５℃における熱伝導率は周期加熱レーザ法により測定したところ１８００Ｗ・ｍ^-1・Ｋ^-1であった。

ここで、多結晶ダイヤモンド基板の第１主面および第２主面の平均結晶粒径は、第１主面１０ｍおよび第２主面１０ｎをＳＥＭ（走査型電子顕微鏡）により観察した。結晶粒子の形状は、ＳＥＭにより観察した。結合材および触媒の有無は、ＳＥＭ−ＥＤＸ（エネルギー分散型Ｘ線分光法）により観察した。さらに、真密度に対する嵩密度の相対密度は、真密度を３．５１３ｇ／ｃｍ³とし、嵩密度をアルキメデス法により測定して、嵩密度を真密度で除したものに１００を乗じることにより算出した。平均結晶粒径は、ＳＥＭの測定範囲内にある結晶粒子数を数え、測定範囲面積を結晶粒子数で除することにより平均結晶粒子１個当たりの面積を算出し、その等面積円の直径を平均結晶粒径とした。また、多結晶ダイヤモンド基板の第１主面と第２主面との平均結晶粒径の大小比は、多結晶ダイヤモンド基板の第１主面における平均結晶粒径および第２主面における平均結晶粒径の内、小さい平均結晶粒径に対する大きい平均結晶粒径の比であり、大きい平均結晶粒径を小さい平均粒径で除することにより算出した。

２．半導体デバイスの作製
また、直径１０１．６ｍｍ（４インチ）のケイ素基板上に、ＭＯＣＶＤ法により、半導体層として、厚さ０．５μｍのＡｌＮ層、厚さ１μｍのＧａＮ層、厚さ０．１μｍのＡｌ_xＧａ_1-xＮ（ｘ＝０．２５）層を成長させた。ＧａＮ層上に、蒸着法により、電極として、ゲート電極である厚さ２μｍのＮｉ／Ａｕ電極、ソース電極である厚さ２μｍのＴｉ／Ａｌ電極、およびドレイン電極である厚さ２μｍのＴｉ／Ａｌ電極を形成した。

次に、Ａｌ_xＧａ_1-xＮ（ｘ＝０．２５）層および電極に仮支持基板である厚さ５００μｍのケイ素基板をはんだにより接合した。下地基板であるケイ素基板をフッ化水素酸−硝酸混合液によるエッチングにより除去することにより、ＡｌＮ層を露出させて研磨することにより、ＡｌＮ層の露出した主面の算術平均粗さＲａが１ｎｍとした。次いで、表面活性化接合法を用いて、室温（２５℃）で、上記で作製した多結晶ダイヤモンド基板の第１主面と、上記で作製した半導体デバイスのＡｌＮ層の主面と、を直接接合した。次いで、フッ化水素酸−硝酸混合液により、Ａｌ_xＧａ_1-xＮ（ｘ＝０．２５）層および電極から、仮支持基板を分離することにより除去した。

３．半導体デバイスの物性測定
このようにして作製された半導体デバイスについて、その多結晶ダイヤモンド基板と半導体層との接合強度は、ブレード法により測定したところ、１Ｊ／ｍ²であった。また、この半導体デバイスで１ｍｍ×１ｍｍ×厚さ１００μｍのチップを作製し、そのチップの電極部に１００Ｗの熱発生がある場合の温度上昇ΔＴｊは、熱電対により測定したところ、６．８℃であった。比較のために作製した、多結晶ダイヤモンド基板に替えて、単結晶ケイ素基板を用いたこと以外は同じ構造の半導体デバイスの温度上昇ΔＴｊは３９℃であった。また、多結晶ダイヤモンド基板に替えて、単結晶窒化ケイ素基板を用いたこと以外は同じ構造の半導体デバイスの温度上昇ΔＴｊは１６℃であった。すなわち、多結晶ダイヤモンド基板を含む半導体デバイスは、単結晶ケイ素基板または単結晶窒化ケイ素基板を含む半導体デバイスに比べて良好な放熱特性を示した。結果を表１にまとめた。

ここで、ブレード法による接合強度は、接合している多結晶ダイヤモンド基板と半導体層との間にブレードを挿入したときのクラック距離Ｌ、挿入したブレードの厚さ２ｙ、接合された多結晶ダイヤモンド基板のヤング率Ｅ₁、半導体層のヤング率Ｅ₂、多結晶ダイヤモンド基板の厚さｔ₁、および半導体層の厚さｔ₂から、以下の式（１）により、接合強度の表面エネルギー（単位はＪ／ｍ²）を算出した。バルクのケイ素基板の破壊強度は約２．５Ｊ／ｍ²であり、接合強度が０．５Ｊ／ｍ²以上であれば、接合部はダイシングによって剥離しなかった。

（実施例２）
１．多結晶ダイヤモンド基板の作製
実施例１で作製した多結晶ダイヤモンド基板の結晶成長側の主面に水素イオンを注入した後、その主面上に実施例１と同様にして厚さ８００μｍの多結晶ダイヤモンド基板を成長させた。その後、アルゴン雰囲気中１０００℃で熱処理することにより、水素イオン注入領域で成長させた多結晶ダイヤモンド基板を分離した。分離した多結晶ダイヤモンド基板の両主面を研磨することにより、直径１０１．６ｍｍ（４インチ）で厚さ１００μｍで結晶成長側およびその反対側の主面（それぞれ、第１主面および第２主面とする。以下同じ。）における平均結晶粒径が２０μｍおよび１７μｍ（すなわち、平均結晶粒径の大小比が１．１８）で、結晶粒子の形状が多角形柱状であり、結合材および触媒が含まれず、真密度に対する嵩密度の相対密度が９９．８％で、曲率半径が１５ｍで第１主面の算術平均粗さＲａが１ｎｍの多結晶ダイヤモンド基板を作製した。作製された多結晶ダイヤモンド基板について、比抵抗は１×１０⁹Ω・ｃｍであり、２５℃における熱伝導率は１８００Ｗ・ｍ^-1・Ｋ^-1であった。

２．半導体デバイスの作製
上記で作製した多結晶ダイヤモンド基板を用いたこと以外は、実施例１と同様にして、半導体デバイスを作製した。

３．半導体デバイスの物性測定
このようにして作製された半導体デバイスについて、その多結晶ダイヤモンド基板と半導体層との接合強度は、１Ｊ／ｍ²であった。また、この半導体デバイスから作製された１ｍｍ×１ｍｍ×厚さ１００μｍのチップの電極部に１００Ｗの熱発生がある場合の温度上昇ΔＴｊは６．７℃であった。比較のために作製した、多結晶ダイヤモンド基板に替えて、単結晶ケイ素基板を用いたこと以外は同じ構造の半導体デバイスの温度上昇ΔＴｊは３９℃であった。また、多結晶ダイヤモンド基板に替えて、単結晶窒化ケイ素基板を用いたこと以外は同じ構造の半導体デバイスの温度上昇ΔＴｊは１６℃であった。すなわち、多結晶ダイヤモンド基板を含む半導体デバイスは、単結晶ケイ素基板または単結晶窒化ケイ素基板を含む半導体デバイスに比べて良好な放熱特性を示した。結果を表１にまとめた。

（比較例１）
１．多結晶ダイヤモンド基板の作製
実施例１において最初に得られた多結晶ダイヤモンド基板の結晶成長側の主面を研磨することにより作製された直径１０１．６ｍｍ（４インチ）で厚さ１００μｍで結晶成長側および下地基板側の主面（それぞれ、第１主面および第２主面とする。以下同じ。）における平均結晶粒径が５μｍおよび０．１μｍ（すなわち、平均結晶粒径の大小比が５０）で、結晶粒子の形状が多角形柱状であり、結合材および触媒が含まれず、真密度に対する嵩密度の相対密度が９９．７％で、曲率半径が１ｍで第１主面の算術平均粗さＲａが１ｎｍの多結晶ダイヤモンド基板を作製した。作製された多結晶ダイヤモンド基板について、比抵抗は１×１０⁹Ω・ｃｍであり、２５℃における熱伝導率は１１００Ｗ・ｍ^-1・Ｋ^-1であった。

２．半導体デバイスの作製
上記で作製した多結晶ダイヤモンド基板を用いたこと以外は、実施例１と同様にして、半導体デバイスを作製しようとしたが、多結晶ダイヤモンド基板と半導体層とは接合せず、剥離した。結果を表１にまとめた。

（実施例３）
１．多結晶ダイヤモンド基板の作製
実施例１において最初に得られた多結晶ダイヤモンド基板の結晶成長側および下地基板側の主面を研磨することにより作製された直径１０１．６ｍｍ（４インチ）で厚さ１００μｍで結晶成長側および下地基板側の主面（それぞれ、第１主面および第２主面とする。以下同じ。）における平均結晶粒径が１８μｍおよび１４μｍ（すなわち、平均結晶粒径の大小比が１．２９で、結晶粒子の形状が多角形柱状であり、結合材および触媒が含まれず、真密度に対する嵩密度の相対密度が９９．９％で、曲率半径が５ｍで第１主面の算術平均粗さＲａが１ｎｍの多結晶ダイヤモンド基板を作製した。作製された多結晶ダイヤモンド基板について、比抵抗は１×１０⁹Ω・ｃｍであり、２５℃における熱伝導率は１７４０Ｗ・ｍ^-1・Ｋ^-1であった。

２．半導体デバイスの作製
また、直径１０１．６ｍｍ（４インチ）のケイ素基板上に、ＭＯＣＶＤ法により、半導体層として、厚さ０．５μｍのＡｌＮ層、厚さ１μｍＧａＮ層、厚さ０．１μｍのＡｌ_xＧａ_1-xＮ（ｘ＝０．２５）層を成長させた。ＧａＮ層上に、蒸着法により、電極として、ゲート電極である厚さ２μｍのＮｉ／Ａｕ電極、ソース電極である厚さ２μｍのＴｉ／Ａｌ電極、およびドレイン電極である厚さ２μｍのＴｉ／Ａｌ電極を形成した。

次に、Ａｌ_xＧａ_1-xＮ（ｘ＝０．２５）層および電極に仮支持基板である厚さ１０００μｍのモリブデン基板をはんだにより接合した。下地基板であるケイ素基板をフッ化水素酸−硝酸混合液によるエッチングにより除去することにより、ＡｌＮ層を露出させて研磨することにより、ＡｌＮ層の露出した主面の算術平均粗さＲａが１ｎｍとした。

次に、作製した多結晶ダイヤモンドの第１主面上および上記で作製した半導体体デバイスのＡｌＮ層の主面上に、スパッタ法により、第１および第２の中間層として厚さ２０ｎｍのＡｌＮ層をそれぞれ形成した。次いで、表面活性化接合法を用いて、室温（２５℃）で、上記で作製した多結晶ダイヤモンド基板の第１主面上に形成した第１の中間層と、上記で作製した半導体デバイスのＡｌＮ層の主面上に形成した第２の中間層と、を接合することにより、中間層として厚さ４０ｎｍのＡｌＮ層を介在させて多結晶ダイヤモンド基板と半導体層のＡｌＮ層とを接合した。次いで、硝酸により、Ａｌ_xＧａ_1-xＮ（ｘ＝０．２５）層および電極から、仮支持基板を分離することにより除去した。

３．半導体デバイスの物性測定
このようにして作製された半導体デバイスについて、その多結晶ダイヤモンド基板と半導体層との接合強度は、１Ｊ／ｍ²であった。また、この半導体デバイスから作製された１ｍｍ×１ｍｍ×厚さ１００μｍのチップの電極部に１００Ｗの熱発生がある場合の温度上昇ΔＴｊは６．７℃であった。比較のために作製した、多結晶ダイヤモンド基板に替えて、単結晶ケイ素基板を用いたこと以外は同じ構造の半導体デバイスの温度上昇ΔＴｊは３９℃であった。また、多結晶ダイヤモンド基板に替えて、単結晶窒化ケイ素基板を用いたこと以外は同じ構造の半導体デバイスの温度上昇ΔＴｊは１６℃であった。すなわち、多結晶ダイヤモンド基板およびＡｌＮ層で形成された中間層を含む半導体デバイスは、単結晶ケイ素基板または単結晶窒化ケイ素基板を含む半導体デバイスに比べて良好な放熱特性を示した。結果を表１にまとめた。

（実施例４）
第１および第２の中間層として厚さ５０ｎｍのＳｉＮ層を形成したこと以外は、実施例３と同様にして、半導体デバイスを作製し、その物性を測定した。この半導体デバイスから作製された１ｍｍ×１ｍｍ×厚さ１００μｍのチップの電極部に１００Ｗの熱発生がある場合の温度上昇ΔＴｊは７．４℃であり、良好な放熱特性を示した。結果を表１にまとめた。

（実施例５）
第１および第２の中間層として厚さ１０ｎｍのＳｉ層を形成したこと以外は、実施例３と同様にして、半導体デバイスを作製し、その物性を測定した。この半導体デバイスから作製された１ｍｍ×１ｍｍ×厚さ１００μｍのチップの電極部に１００Ｗの熱発生がある場合の温度上昇ΔＴｊは７．６℃であり、良好な放熱特性を示した。結果を表１にまとめた。

今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した実施の形態および実施例ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。

１ 半導体積層構造体
２ 半導体デバイス
１０ 多結晶ダイヤモンド基板
１０ｍ 第１主面
１０ｎ 第２主面
１１ 中間層
１２ 半導体層
２０，１００ 下地基板
３０ 仮支持基板
４０ 電極
４０ｄ ドレイン電極
４０ｇ ゲート電極
４０ｓ ソース電極
１２０ ＡｌＮ層
１２１ ＧａＮ層
１２２ Ａｌ_xＧａ_1-xＮ（０＜ｘ＜１）層。

Claims (14)

1. 第１主面および第２主面を有する多結晶ダイヤモンド基板と、前記多結晶ダイヤモンド基板の前記第１主面側に配置された少なくとも１層の半導体層と、を含み、
   前記多結晶ダイヤモンド基板の前記第１主面と前記第２主面との平均結晶粒径の大小比が１０以下である半導体積層構造体。
2. 前記多結晶ダイヤモンド基板は、その結晶粒子の形状が柱状であり、結合材および触媒を含まず、その真密度に対する嵩密度の百分率である相対密度が９８％以上である請求項１に記載の半導体積層構造体。
3. 前記多結晶ダイヤモンド基板の前記第１主面および前記第２主面の平均結晶粒径がいずれも５μｍ以上である請求項１または請求項２に記載の半導体積層構造体。
4. 前記多結晶ダイヤモンド基板の前記第２主面の曲率半径が５ｍ以上である請求項１から請求項３のいずれか１項に記載の半導体積層構造体。
5. 前記多結晶ダイヤモンド基板の熱伝導率は５００Ｗ・ｍ^-1・Ｋ^-1以上である請求項１から請求項４のいずれか１項に記載の半導体積層構造体。
6. 前記多結晶ダイヤモンド基板の前記第１主面および第２主面の直径が５０．８ｍｍ以上２０３．２ｍｍ以下である請求項１から請求項５のいずれか１項に記載の半導体積層構造体。
7. 前記多結晶ダイヤモンド基板の厚さは５０μｍ以上１０００μｍ以下であり、前記半導体層の厚さは２μｍ以下である請求項１から請求項６のいずれか１項に記載の半導体積層構造体。
8. 前記多結晶ダイヤモンド基板と前記半導体層との間に配置される中間層をさらに含む請求項１から請求項７のいずれか１項に記載の半導体積層構造体。
9. 前記中間層は、ケイ素、酸化ケイ素、酸化アルミニウム、炭化ケイ素、炭化チタン、窒化ケイ素および窒化アルミニウムからなる群から選ばれる少なくとも１つを含む請求項８に記載の半導体積層構造体。
10. 前記中間層は、単結晶、多結晶、非結晶およびそれらの少なくとも２つの混合形態の少なくとも１つの形態である請求項８または請求項９に記載の半導体積層構造体。
11. 前記中間層の厚さは、１ｎｍ以上１０００ｎｍ以下である請求項８から請求項１０のいずれか１項に記載の半導体積層構造体。
12. 前記中間層の熱抵抗は、２×１０^-8ｍ²・Ｋ・Ｗ^-1以下である請求項８から請求項１１のいずれか１項に記載の半導体積層構造体。
13. 前記中間層の比抵抗は、１０Ω・ｃｍ以上である請求項８から請求項１２のいずれか１項に記載の半導体積層構造体。
14. 請求項１から請求項１３のいずれか１項に記載の半導体積層構造体を含む半導体デバイス。

Images