CN114038750B - 一种氮化镓功率器件的制备方法 - Google Patents

一种氮化镓功率器件的制备方法 Download PDF

Info

Publication number
CN114038750B
CN114038750B CN202111304770.1A CN202111304770A CN114038750B CN 114038750 B CN114038750 B CN 114038750B CN 202111304770 A CN202111304770 A CN 202111304770A CN 114038750 B CN114038750 B CN 114038750B
Authority
CN
China
Prior art keywords
gallium nitride
adopting
cleaning
finished
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111304770.1A
Other languages
English (en)
Other versions
CN114038750A (zh
Inventor
陈兴
黄永
沈琪
王东
吴勇
陆俊
季亚军
陈军飞
操焰
孙凯
常娟雄
陈财
邵语嫣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhu Research Institute of Xidian University
Original Assignee
Wuhu Research Institute of Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhu Research Institute of Xidian University filed Critical Wuhu Research Institute of Xidian University
Priority to CN202111304770.1A priority Critical patent/CN114038750B/zh
Publication of CN114038750A publication Critical patent/CN114038750A/zh
Application granted granted Critical
Publication of CN114038750B publication Critical patent/CN114038750B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种氮化镓功率器件的制备方法，涉及半导体技术领域，通过上述方法获得了氮化镓功率器件，其结构组成为：包括衬底、低温氮化镓成核层、氮化镓缓冲层、氮化镓沟道层、氮化铝插入层、铝镓氮势垒层、漏电极、源电极、栅电极和介质层，其中在氮化镓缓冲层生长中间过程中选区插入多晶金刚石，本发明基于自身在氮化镓器件制备以及金刚石生长方面的基础，提出了一种在AlGaN/GaN异质结外延过程中穿插生长多晶金刚石的方案，可以有效的提高AlGaN/GaN HEMT功率器件散热能力，同时优化生长条件，改善AlGaN/GaN异质结生长质量。

Description

一种氮化镓功率器件的制备方法
技术领域
本发明属于半导体技术领域，具体涉及一种氮化镓功率器件的制备方法，制备的器件可用于高压大功率等应用场合。
背景技术
第三代半导体材料即宽禁带(Wide Band Gap Semiconductor，简称WBGS)半导体材料是继第一代硅、锗和第二代砷化镓、磷化铟等以后发展起来。在第三代半导体材料中，氮化镓(GaN)具有宽带隙、直接带隙、高击穿电场、较低的介电常数、高电子饱和漂移速度、抗辐射能力强和良好的化学稳定性等优越性质，成为继锗、硅、砷化镓之后制造新一代微电子器件和电路的关键半导体材料。AlGaN/GaN HEMT器件因为具有高击穿电压、低导通电阻等特点，被认为是出色的功率开关器件或电力电子器件，在高温、大功率、高频和抗辐照电子器件以及全波长、短波长光电器件方面具有得天独厚的优势，是实现高温与大功率、高频及抗辐射、全波长光电器件的理想材料，是微电子、电力电子、光电子等高新技术以及国防工业、信息产业、机电产业和能源产业等支柱产业进入21世纪后赖以继续发展的关键基础材料。
氮化镓功率器件一般采用硅材料作为外延衬底，而硅材料的低导热性已经成为制约氮化镓基功率器件应用与发展的关键障碍，未有有效的解决方法。现有技术中会采用多晶金刚石与氮化镓基功率器件键合方法来提高氮化镓基功率器件的散热性能，未有采用在AlGaN/GaN异质结生长过程中插入多晶金刚石薄膜层的方法来达到上述目的，其原因在于晶圆级尺寸的金刚石生长、金刚石生长在AlN层以及氮化镓生长在金刚石上都存在较大的技术瓶颈。
发明内容
本发明的目的在于提供一种氮化镓功率器件的制备方法，以解决现有技术中导致的上述缺陷。
一种氮化镓功率器件的制备方法，包括如下步骤：
S1、采用MOCVD技术与设备在衬底材料进行AlGaN/GaN异质结外延，所述AlGaN/GaN异质结结构包括从下至上依次设置的低温氮化镓成核层和氮化镓缓冲层；
S2、所述氮化镓缓冲层生长后从MOCVD中取出，通过匀胶显影、光刻手段对氮化镓缓冲层进行选区保护，形成凹孔；
S3、采用氢氧化钠-双氧水湿法刻蚀方法对氮化镓缓冲层进行选区腐蚀，形成V型凹孔；
S4、在所述的氮化镓缓冲层凹孔上进行多晶金刚石生长，采用微波等离子体化学气相沉积系统设备生长多晶金刚石薄膜；
S5、上述多晶金刚石生长结束后采用光刻自对准方法，使用氢气刻蚀掉凹孔之外的多晶金刚石；
S6、凹孔之外的多晶金刚石被刻蚀后再送回MOCVD设备，依次进行氮化镓缓冲层、氮化镓沟道层、氮化铝插入层以及铝镓氮势垒层的生长。
S7、采用等离子增强化学沉积方法在上述AlGaN/GaN异质结材料表面沉积一层SiNx膜层作为介质层；
S8、将上一步获得的材料进行有机清洗，清洗结束后采用光刻和刻蚀技术将AlGaN/GaN异质结材料两端的薄膜介质层祛除掉，其余地方保留光刻胶涂层，形成源漏电极凹槽；
S9、将上一步获得的材料进行有机清洗，清洗结束后采用电子束蒸镀技术进行金属沉积，依次沉积锗、钛、铝、钛和氮化钛五种金属，蒸镀结束后采用金属剥离设备将光刻胶上面的多层金属祛除掉，形成只有上述异质结两端才存在该多层金属的图案；
S10、将上一步获得的材料进行有机清洗，清洗结束后对上一步获得的材料进行退火处理；
S11、将上一步获得的材料进行有机清洗，清洗结束后采用光刻和刻蚀技术将异质结中间的薄膜介质层祛除掉，其余地方保留光刻胶涂层，形成栅电极凹槽；
S12、将上一步获得的材料进行有机清洗，清洗结束后采用电子束蒸镀技术进行金属沉积，依次沉积镍和金两种金属，蒸镀结束后采用金属剥离设备将光刻胶上面的多层金属祛除掉，形成只有上述异质结中间栅电极位置才存在该多层金属的图案。
优选的，所述衬底采用绝缘或半绝缘的蓝宝石、硅、碳化硅、氮化镓、氧化锌或金刚石。
优选的，所述步骤S1中氮化镓缓冲层的厚度为100-1000nm。
优选的，所述步骤S4中多晶金刚石薄膜的生长条件为：腔体压强95-105Torr，甲烷流量22-26sccm，氢气流量365-380sccm，多晶金刚石生长厚度为10-100nm。
优选的，所述步骤S10中的退火温度为750℃-850℃，退火时间为25-35s。
本发明基于自身在氮化镓器件制备以及金刚石生长方面的基础，提出了一种在AlGaN/GaN异质结外延过程中穿插生长多晶金刚石的方案，可以有效的提高AlGaN/GaNHEMT功率器件散热能力，同时优化生长条件，改善AlGaN/GaN异质结生长质量(结晶质量)。
本发明的优点在于：采用本方法制成的功率器件，其散热能力能得到有效提升(高于30％)，本方法在湿法刻蚀缓冲层时，会优先腐蚀缓冲层生长过程中位错聚集的区域，降低材料位错密度，经过工艺的优化，AlGaN/GaN异质结的结晶质量也会有所改善。同时结合器件HEMT原有的高阈值电压、高击穿电压、高电流密度、以及优良的夹断特性，适用于高压大功率电子器件应用。
附图说明
图1为本发明制备出的氮化镓功率器件的结构示意图。
图2为本发明中步骤S2获得的器件结构示意图。
图3为本发明中步骤S3获得的器件结构示意图。
图4为本发明中步骤S4获得的器件结构示意图。
图5为本发明中步骤S5获得的器件结构示意图。
其中：101衬底，102低温氮化镓成核层，103氮化镓缓冲层，104氮化镓沟道层，105铝镓氮势垒层，106氮化铝插入层，107漏电极，108源电极，109栅电极，110二维电子气，111介质层，112多晶金刚石。
具体实施方式
为使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体实施方式，进一步阐述本发明。
实施例1
S1、用MOCVD技术与设备在6inch大小的衬底101(绝缘或半绝缘的蓝宝石、硅、碳化硅、氮化镓、氧化锌和金刚石等)材料进行AlGaN/GaN异质结外延。该技术为一般传统技术，AlGaN/GaN异质结结构包括从下至上依次设置的低温氮化镓成核层102和厚度为100nm的氮化镓缓冲层103。
S2、所述氮化镓缓冲层103生长后从MOCVD中取出，通过匀胶显影、光刻等手段对氮化镓缓冲层103进行选区保护，形成凹孔。如图2所示。
S3、采用氢氧化钠-双氧水湿法刻蚀方法对氮化镓缓冲层103进行选区腐蚀，形成V型凹孔。如图3所示。
S4、在所述的氮化镓缓冲层103凹孔上进行多晶金刚石112生长，采用微波等离子体化学气相沉积系统设备生长多晶金刚石薄膜，具体生长条件为：腔体压强100Torr，甲烷流量24sccm，氢气流量376sccm，多晶金刚石112生长厚度为60nm。如图4所示。
S5、上述多晶金刚石112生长结束后采用光刻自对准方法，使用氢气刻蚀掉凹孔之外的多晶金刚石112。刻蚀后如图5所示。
S6、凹孔之外的多晶金刚石112被刻蚀后再送回MOCVD设备进行氮化镓缓冲层103、氮化镓沟道层104、氮化铝插入层106、铝镓氮势垒层105的生长。
S7、采用等离子增强化学沉积方法(PECVD)在上述AlGaN/GaN异质结材料表面沉积一层SiNx膜层作为介质层111，厚度为200nm。
S8、将上一步获得的材料进行有机清洗，清洗结束后采用光刻和刻蚀技术将异质结两端的薄膜介质层111祛除掉，其余地方保留光刻胶涂层，形成源漏电极凹槽。
S9、将上一步获得的材料进行有机清洗，清洗结束后采用电子束蒸镀技术进行金属沉积。依次沉积锗(Ge)、钛(Ti)、铝(Al)、钛(Ti)和氮化钛(TiN)五种金属，五层金属层的厚度分别为3nm、20nm、1500nm、30nm和100nm。蒸镀结束后采用金属剥离设备将光刻胶上面的多层金属祛除掉，形成只有上述异质结两端才存在该多层金属的图案。
S10、将上一步获得的材料进行有机清洗，清洗结束后对上一步获得的材料进行退火处理，退火温度为800℃，退火时间为30s。
S11、将上一步获得的材料进行有机清洗，清洗结束后采用光刻和刻蚀技术将异质结中间的薄膜介质层111祛除掉，其余地方保留光刻胶涂层，形成栅电极109凹槽。
S12、将上一步获得的材料进行有机清洗，清洗结束后采用电子束蒸镀技术进行金属沉积。依次沉积镍(Ni)和金(Au)两种金属，厚度分别15nm、5000nm。蒸镀结束后采用金属剥离设备将光刻胶上面的多层金属祛除掉，形成只有上述异质结中间栅电极109位置才存在该多层金属的图案。
实施例2
S1、MOCVD技术与设备在6inch大小的衬底101(绝缘或半绝缘的蓝宝石、硅、碳化硅、氮化镓、氧化锌和金刚石等)材料进行AlGaN/GaN异质结外延。该技术为一般传统技术，AlGaN/GaN异质结结构包括从下至上依次设置的低温氮化镓成核层102和厚度为500nm的氮化镓缓冲层103。
S2、氮化镓缓冲层103生长后从MOCVD中取出，通过匀胶显影、光刻等手段对氮化镓缓冲层103进行选区保护，形成凹孔。
S3、采用氢氧化钠-双氧水湿法刻蚀方法对氮化镓缓冲层103进行选区腐蚀，形成V型凹孔。
S4、在所述的氮化镓缓冲层103凹孔上进行多晶金刚石112生长，采用微波等离子体化学气相沉积系统设备生长多晶金刚石薄膜，具体生长条件为：腔体压强95Torr，甲烷流量22sccm，氢气流量365sccm，多晶金刚石112生长厚度为10nm。
S5、上述多晶金刚石112生长结束后采用光刻自对准方法，使用氢气刻蚀掉凹孔之外的多晶金刚石112。
S6、凹孔之外的多晶金刚石112被刻蚀后再送回MOCVD设备进行氮化镓缓冲层103、氮化镓沟道层104、氮化铝插入层106以及铝镓氮势垒层105的生长。
S7、采用等离子增强化学沉积方法(PECVD)在上述AlGaN/GaN异质结材料表面沉积一层SiNx膜层作为介质层111，厚度为200nm。
S8、将上一步获得的材料进行有机清洗，清洗结束后采用光刻和刻蚀技术将异质结两端的薄膜介质层111祛除掉，其余地方保留光刻胶涂层，形成源漏电极凹槽。
S9、将上一步获得的材料进行有机清洗，清洗结束后采用电子束蒸镀技术进行金属沉积。依次沉积锗(Ge)、钛(Ti)、铝(Al)、钛(Ti)和氮化钛(TiN)五种金属，五层金属层的厚度分别为3nm、20nm、1500nm、30nm和100nm。蒸镀结束后采用金属剥离设备将光刻胶上面的多层金属祛除掉，形成只有上述异质结两端才存在该多层金属的图案。
S10、将上一步获得的材料进行有机清洗，清洗结束后对上一步获得的材料进行退火处理，退火温度为750℃，退火时间为35s。
S11、将上一步获得的材料进行有机清洗，清洗结束后采用光刻和刻蚀技术将异质结中间的薄膜介质层111祛除掉，其余地方保留光刻胶涂层，形成栅电极109凹槽。
S12、将上一步获得的材料进行有机清洗，清洗结束后采用电子束蒸镀技术进行金属沉积。依次沉积镍(Ni)和金(Au)两种金属，厚度分别15nm、5000nm。蒸镀结束后采用金属剥离设备将光刻胶上面的多层金属祛除掉，形成只有上述异质结中间栅电极109位置才存在该多层金属的图案。
实施例3
S1、用MOCVD技术与设备在6inch大小的衬底101(绝缘或半绝缘的蓝宝石、硅、碳化硅、氮化镓、氧化锌和金刚石等)材料进行AlGaN/GaN异质结外延。该技术为一般传统技术，AlGaN/GaN异质结结构包括从下至上依次设置的低温氮化镓成核层102和1000nm的氮化镓缓冲层103。
S2、所述氮化镓缓冲层103生长后从MOCVD中取出，通过匀胶显影、光刻等手段对氮化镓缓冲层103进行选区保护，形成凹孔。
S3、氢氧化钠-双氧水湿法刻蚀方法对氮化镓缓冲层103进行选区腐蚀，形成V型凹孔。
S4、在所述的氮化镓缓冲层103凹孔上进行多晶金刚石112生长，采用微波等离子体化学气相沉积系统设备生长多晶金刚石薄膜，具体生长条件为：腔体压强105Torr，甲烷流量26sccm，氢气流量380sccm，多晶金刚石112生长厚度为10nm。
S5、上述多晶金刚石112生长结束后采用光刻自对准方法，使用氢气刻蚀掉凹孔之外的多晶金刚石112。
S6、凹孔之外的多晶金刚石112被刻蚀后再送回MOCVD设备对进行氮化镓缓冲层103、氮化镓沟道层104、氮化铝插入层106以及铝镓氮势垒层105的生长。
S7、采用等离子增强化学沉积方法(PECVD)在上述AlGaN/GaN异质结材料表面沉积一层SiNx膜层作为介质层111，厚度为200nm。
S8、将上一步获得的材料进行有机清洗，清洗结束后采用光刻和刻蚀技术将异质结两端的薄膜介质层111祛除掉，其余地方保留光刻胶涂层，形成源漏电极凹槽。
S9、将上一步获得的材料进行有机清洗，清洗结束后采用电子束蒸镀技术进行金属沉积。依次沉积锗(Ge)、钛(Ti)、铝(Al)、钛(Ti)和氮化钛(TiN)五种金属，五层金属层的厚度分别为3nm、20nm、1500nm、30nm和100nm。蒸镀结束后采用金属剥离设备将光刻胶上面的多层金属祛除掉，形成只有上述异质结两端才存在该多层金属的图案。
S10、将上一步获得的材料进行有机清洗，清洗结束后对上一步获得的材料进行退火处理，退火温度为850℃，退火时间为25s。
S11、将上一步获得的材料进行有机清洗，清洗结束后采用光刻和刻蚀技术将异质结中间的薄膜介质层111祛除掉，其余地方保留光刻胶涂层，形成栅电极109凹槽。
S12、将上一步获得的材料进行有机清洗，清洗结束后采用电子束蒸镀技术进行金属沉积。依次沉积镍(Ni)和金(Au)两种金属，厚度分别15nm、5000nm。蒸镀结束后采用金属剥离设备将光刻胶上面的多层金属祛除掉，形成只有上述异质结中间栅电极109位置才存在该多层金属的图案。
如图1所示，由上述步骤获得的氮化镓功率器件的结构组成为：包括衬底101、低温氮化镓成核层102、氮化镓缓冲层103、氮化镓沟道层104、氮化铝插入层106、铝镓氮势垒层105、漏电极107、源电极108、栅电极109和介质层111，其中在氮化镓缓冲层103生长中间过程中选区插入多晶金刚石112。
由技术常识可知，本发明可以通过其它的不脱离其精神实质或必要特征的实施方案来实现。因此，上述公开的实施方案，就各方面而言，都只是举例说明，并不是仅有的。所有在本发明范围内或在等同于本发明的范围内的改变均被本发明包含。

Claims (3)

1.一种氮化镓功率器件的制备方法，其特征在于，包括如下步骤：
S1、采用MOCVD技术与设备在衬底(101)材料进行AlGaN/GaN异质结外延，所述AlGaN/GaN异质结结构包括从下至上依次设置的低温氮化镓成核层(102)和氮化镓缓冲层(103)；
S2、所述氮化镓缓冲层(103)生长后从MOCVD中取出，通过匀胶显影、光刻手段对氮化镓缓冲层(103)进行选区保护，形成凹孔；
S3、采用氢氧化钠-双氧水湿法刻蚀方法对氮化镓缓冲层(103)进行选区腐蚀，形成V型凹孔；
S4、在所述的氮化镓缓冲层(103)凹孔上进行多晶金刚石(112)生长，采用微波等离子体化学气相沉积系统设备生长多晶金刚石薄膜；
S5、上述多晶金刚石(112)生长结束后采用光刻自对准方法，使用氢气刻蚀掉凹孔之外的多晶金刚石(112)；
S6、凹孔之外的多晶金刚石(112)被刻蚀后再送回MOCVD设备，依次进行氮化镓缓冲层(103)、氮化镓沟道层(104)、氮化铝插入层(106)以及铝镓氮势垒层(105)的生长；
S7、采用等离子增强化学沉积方法在上述AlGaN/GaN异质结材料表面沉积一层SiNx膜层作为介质层(111)；
S8、将上一步获得的材料进行有机清洗，清洗结束后采用光刻和刻蚀技术将AlGaN/GaN异质结材料两端的薄膜介质层(111)祛除掉，其余地方保留光刻胶涂层，形成源漏电极凹槽；
S9、将上一步获得的材料进行有机清洗，清洗结束后采用电子束蒸镀技术进行金属沉积，依次沉积锗、钛、铝、钛和氮化钛五种金属，蒸镀结束后采用金属剥离设备将光刻胶上面的多层金属祛除掉，形成只有上述异质结两端才存在该多层金属的图案；
S10、将上一步获得的材料进行有机清洗，清洗结束后对上一步获得的材料进行退火处理；
S11、将上一步获得的材料进行有机清洗，清洗结束后采用光刻和刻蚀技术将异质结中间的薄膜介质层(111)祛除掉，其余地方保留光刻胶涂层，形成栅电极(109)凹槽；
S12、将上一步获得的材料进行有机清洗，清洗结束后采用电子束蒸镀技术进行金属沉积，依次沉积镍和金两种金属，蒸镀结束后采用金属剥离设备将光刻胶上面的多层金属祛除掉，形成只有上述异质结中间栅电极(109)位置才存在该多层金属的图案；
所述衬底(101)采用绝缘或半绝缘的蓝宝石、硅、碳化硅、氮化镓、氧化锌或金刚石；
所述步骤S4中多晶金刚石薄膜的生长条件为：腔体压强95-105 Torr，甲烷流量22-26sccm，氢气流量365-380sccm，多晶金刚石(112)生长厚度为10-100nm。
2.根据权利要求1所述的一种氮化镓功率器件的制备方法，其特征在于，所述步骤S1中氮化镓缓冲层(103)的厚度为100-1000nm。
3.根据权利要求1所述的一种氮化镓功率器件的制备方法，其特征在于，所述步骤S10中的退火温度为750℃-850℃，退火时间为25-35s。
CN202111304770.1A 2021-11-05 2021-11-05 一种氮化镓功率器件的制备方法 Active CN114038750B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111304770.1A CN114038750B (zh) 2021-11-05 2021-11-05 一种氮化镓功率器件的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111304770.1A CN114038750B (zh) 2021-11-05 2021-11-05 一种氮化镓功率器件的制备方法

Publications (2)

Publication Number Publication Date
CN114038750A CN114038750A (zh) 2022-02-11
CN114038750B true CN114038750B (zh) 2022-12-02

Family

ID=80136331

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111304770.1A Active CN114038750B (zh) 2021-11-05 2021-11-05 一种氮化镓功率器件的制备方法

Country Status (1)

Country Link
CN (1) CN114038750B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018049868A (ja) * 2016-09-20 2018-03-29 住友電気工業株式会社 半導体積層構造体および半導体デバイス
US10128107B1 (en) * 2017-08-31 2018-11-13 Rfhic Corporation Wafers having III-Nitride and diamond layers
CN109659363A (zh) * 2018-11-20 2019-04-19 西安电子科技大学芜湖研究院 一种氮化镓hemt结构低欧姆接触结构的制备方法
CN109659362A (zh) * 2018-11-20 2019-04-19 西安电子科技大学芜湖研究院 一种基于氮化镓功率hemt结构低欧姆接触电阻的结构及其制作方法
CN112768419A (zh) * 2021-01-28 2021-05-07 英诺赛科(苏州)半导体有限公司 一种半导体装置封装
CN113380876A (zh) * 2021-06-10 2021-09-10 四川美阔电子科技有限公司 一种氮化镓功率器件结构及制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9601327B2 (en) * 2014-08-15 2017-03-21 The Board Of Regents Of The University Of Oklahoma High-power electronic device packages and methods
JP7159080B2 (ja) * 2018-05-10 2022-10-24 株式会社東芝 積層体および半導体装置
CN112466942B (zh) * 2020-12-01 2022-06-07 西安电子科技大学 具有插指型金刚石散热层的GaN HEMT及制备方法
CN113257675B (zh) * 2021-05-12 2022-02-01 智程半导体设备科技(昆山)有限公司 一种具有高散热性的半导体器件制备方法及半导体器件

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018049868A (ja) * 2016-09-20 2018-03-29 住友電気工業株式会社 半導体積層構造体および半導体デバイス
US10128107B1 (en) * 2017-08-31 2018-11-13 Rfhic Corporation Wafers having III-Nitride and diamond layers
CN109659363A (zh) * 2018-11-20 2019-04-19 西安电子科技大学芜湖研究院 一种氮化镓hemt结构低欧姆接触结构的制备方法
CN109659362A (zh) * 2018-11-20 2019-04-19 西安电子科技大学芜湖研究院 一种基于氮化镓功率hemt结构低欧姆接触电阻的结构及其制作方法
CN112768419A (zh) * 2021-01-28 2021-05-07 英诺赛科(苏州)半导体有限公司 一种半导体装置封装
CN113380876A (zh) * 2021-06-10 2021-09-10 四川美阔电子科技有限公司 一种氮化镓功率器件结构及制备方法

Also Published As

Publication number Publication date
CN114038750A (zh) 2022-02-11

Similar Documents

Publication Publication Date Title
US10580879B2 (en) Enhancement-mode GaN-based HEMT device on Si substrate and manufacturing method thereof
CN110112215B (zh) 兼具栅介质与刻蚀阻挡功能结构的功率器件及制备方法
TWI533453B (zh) 具垂直結構之氮化鎵功率半導體裝置
CN108538723A (zh) 基于金刚石的氮面极性氮化镓器件及其制造方法
CN114899227A (zh) 一种增强型氮化镓基晶体管及其制备方法
CN109728087B (zh) 基于纳米球掩模的低欧姆接触GaN基HEMT制备方法
CN113555429B (zh) 高击穿电压和低导通电阻的常开hfet器件及其制备方法
CN112713190B (zh) 一种垂直结构氮化镓hemt器件的制备方法
CN206697485U (zh) 基于Si衬底AlGaN/GaN异质结基的增强型HEMT器件
CN111223777A (zh) GaN基HEMT器件及其制作方法
CN210897283U (zh) 一种半导体器件
CN114038750B (zh) 一种氮化镓功率器件的制备方法
CN110890423A (zh) 一种高压氮化镓功率器件结构及其制备方法
CN114121656B (zh) 一种基于硅衬底的新型hemt器件的制备方法及器件
CN115642177A (zh) 基于Fin-MESFET栅结构HEMT及其制作方法
CN114725022A (zh) 一种基于GaOx-GaN的CMOS反相器的制备方法
CN110718591B (zh) 基于凹槽型保护环结构的AlGaN/GaN肖特基势垒二极管及制作方法
CN114551239B (zh) 一种带有刻蚀保护层的金刚石基氮化镓器件的制备方法
CN110867488A (zh) 一种氮化镓hemt器件结构及其制备方法
CN212380426U (zh) 一种二维AlN/GaN HEMT射频器件
CN112599586B (zh) 一种高可靠性氮化镓基功率器件及制备方法
CN115910782B (zh) 常关型高电子迁移率晶体管的制造方法
CN114122108A (zh) 一种散热增强的常关型GaN HEMT结构及其制备方法
CN113555442A (zh) 一种三栅Ga2O3横向MOSFET功率器件及其制备方法
CN113540230A (zh) 半导体器件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 241000 building 7, science and Technology Industrial Park, high tech Industrial Development Zone, Yijiang District, Wuhu City, Anhui Province

Applicant after: Wuhu Research Institute of Xidian University

Address before: No. 8, Wen Jin Xi Road, Yijiang District, Wuhu, Anhui Province

Applicant before: Wuhu Research Institute of Xidian University

GR01 Patent grant
GR01 Patent grant