JP7159080B2 - 積層体および半導体装置 - Google Patents

積層体および半導体装置 Download PDF

Info

Publication number
JP7159080B2
JP7159080B2 JP2019032985A JP2019032985A JP7159080B2 JP 7159080 B2 JP7159080 B2 JP 7159080B2 JP 2019032985 A JP2019032985 A JP 2019032985A JP 2019032985 A JP2019032985 A JP 2019032985A JP 7159080 B2 JP7159080 B2 JP 7159080B2
Authority
JP
Japan
Prior art keywords
layer
beryllium oxide
diamond semiconductor
oxide layer
diamond
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019032985A
Other languages
English (en)
Other versions
JP2019201199A (ja
JP2019201199A5 (ja
Inventor
久生 宮崎
忠司 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to US16/290,442 priority Critical patent/US10847364B2/en
Publication of JP2019201199A publication Critical patent/JP2019201199A/ja
Publication of JP2019201199A5 publication Critical patent/JP2019201199A5/ja
Application granted granted Critical
Publication of JP7159080B2 publication Critical patent/JP7159080B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Description

積層体および半導体装置に関する。
ダイヤモンドはその優れた機械的、化学的および熱的特性に加え、優れた半導体特性を持つことから、半導体デバイス材料として注目されている。特に、室温で約5.5eVのバンドギャップを持ち絶縁破壊耐性が高いため、パワーデバイス用材料として期待される。さらに、堅牢な結晶性から、特に高温や放射線などの過酷な環境下で用いられる耐環境性デバイス材料としても期待される。そのため、ショットキー接合を有するショットキーバリアダイオード、PIN構造のデバイス、電界効果トランジスタ等のダイヤモンド半導体デバイスに関する報告がなされている。
ダイヤモンドを用いた半導体デバイスを製造する場合、Ir層を有する基板にCVD法でダイヤモンド層を形成し、これを剥離して別の基板に貼りあわせたダイヤモンド層を使用することが提案されている。しかしながら、基板コストが高いことや剥離工程による品質低下が生じることから、安価なシリコン(Si)基板上に高品質なダイヤモンド半導体層を直接形成することが求められている。
しかしながら、ダイヤモンドとSi基板との格子不整合率が高いため、Si上に均一で高品質であるダイヤモンド半導体層を形成することは困難である。したがって、シリコン基板上に均一で高品質であるダイヤモンド半導体層を有する積層体およびそれを用いた半導体装置が望まれる。
S. Gsell et al.,Applied Physics Letters.,84,4541(2004)
本発明が解決しようとする課題は、シリコン基板上に均一で高品質であるダイヤモンド半導体層を有する積層体およびそれを用いた半導体装置を提供することにある。
本発明の積層体は、シリコン層と、前記シリコン層上にある第1の酸化ベリリウム層と、前記酸化ベリリウム層上にあるダイヤモンド半導体層と、を備える。シリコン層の面方位は(111)面であり、前記第1の酸化ベリリウム層の面方位は(0001)面であり、前記ダイヤモンド半導体層の面方位は(111)面である。
本発明の半導体装置は、シリコン層と、前記シリコン層上にある第1の酸化ベリリウム層と、前記酸化ベリリウム層上にあるダイヤモンド半導体層と、前記ダイヤモンド半導体層上にある、ソース電極およびドレイン電極と、前記ダイヤモンド半導体層上にあるゲート電極と、前記ゲート電極と前記ダイヤモンド半導体層の間にある第2の酸化ベリリウム層と、を備える。ダイヤモンド半導体層上に第2の酸化ベリリウム層である第1の絶縁層をさらに備える。第2の酸化ベリリウム層上に第2の絶縁層をさらに備える。
第1の実施形態の積層体の模式断面図。 第1の実施形態の積層体の模式図。 第1の実施形態の積層体の模式断面図。 第1の実施形態の積層体の模式断面図。 第2の実施形態の半導体装置の模式断面図。 第2の実施形態の半導体装置の模式断面図。 第3の実施形態の半導体装置の模式断面図。
以下図面を参照して、本発明の実施形態を説明する。同じ符号が付されているものは同様のものを示す。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比係数などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比係数が異なって表される場合もある。
本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。
本明細書中、i型の半導体とは、真性半導体を意味する。真性半導体は、積極的にn型またはp型のドーパントを導入していない半導体を意味する。半導体の製造に伴い不可避的に導入されるドーパントについては、これを許容する。
(第1の実施形態)
図1に積層体100の模式断面図を示す。
積層体100は、シリコン(Si)層1上に、第1の酸化ベリリウム(BeO)層2、ダイヤモンド半導体層3の順に積層されている。
積層体100は、例えば、電界効果トランジスタ等の半導体装置、センサ等の検出装置、電子放出源、超伝導装置等の電子部品に用いられる。
シリコン層1の格子定数とダイヤモンド半導体層3の格子定数は大きく異なっており、その格子不整合率は大きい。そのため、本実施形態ではシリコン層1上にダイヤモンド半導体層3を形成する際にシリコン層1とダイヤモンド半導体層3の間に、シリコン層1の格子定数とダイヤモンド半導体層3の格子定数の間の値となる格子定数を有する酸化ベリリウムをバッファ層として形成する。シリコン層1の面方位は(111)面であり、第1の酸化ベリリウム層2の面方位は(0001)面であり、ダイヤモンド半導体層3の面方位は(111)面であることが好ましい。
酸化ベリリウムを、例えば、シリコンの(111)面上に成長すると、シリコンの(111)面と同じ回転対称性を有する酸化ベリリウム(BeO)の(0001)面が結晶成長しやすい。このとき、酸化ベリリウムは、シリコンから圧縮応力を受ける。これは、シリコンの(111)面におけるシリコン原子の間隔(3.83Å)の2倍に対して、酸化ベリリウムの(0001)面におけるベリリウム原子の間隔(2.66Å)の3倍がわずかに大きいことによる。これによって、酸化ベリリウムの(0001)面が圧縮され、酸化ベリリウムの(0001)面のベリリウム原子の間隔がダイヤモンドの(111)面の炭素原子の間隔に近づき、酸化ベリリウム上にダイヤモンドを成長することができる。すなわち、シリコン、酸化ベリリウム、およびダイヤモンドの順で積層すると、均一で高品質であるダイヤモンドを形成することが可能となる。
図2に実施形態の積層体100の模式図を示す。図2の模式図は、上の段落で説明したシリコン層1のシリコン原子の間隔と第1の酸化ベリリウム層2のベリリウム原子の間隔との差及び第1の酸化ベリリウム層2のベリリウム原子の間隔とダイヤモンド半導体層3の炭素原子の間隔の差を理解するための図である。シリコン層1の(111)面が第1の酸化ベリリウム層2の(0001)面と界面を形成している。第1の酸化ベリリウム層2の(0001)面とダイヤモンドの(111)面が界面を形成している。図2中の丸は原子を表し、丸の中には、原子の元素記号(Si、Be、C)を示している。シリコンの(111)面のシリコン原子の間隔であるA1は、3.84Åである。酸化ベリリウムの(0001)面のベリリウム原子の間隔であるA2は、2.70Åである。ダイヤモンドの(111)面の炭素原子の間隔A3は、2.52Åである。図2に示すように、シリコンのシリコン原子の間隔A1の2倍が酸化ベリリウムのベリリウム原子の間隔A2の3倍に近いということ(2×A1≒3×A2)と酸化ベリリウムのベリリウム原子の間隔A2がダイヤモンドの炭素原子の間隔A3に近いという(A2≒A3)関係にある。実施形態の積層体100では、第1の酸化ベリリウム層2がシリコン層1から圧縮応力を受けているため、第1の酸化ベリリウム層2上のダイヤモンド半導体層3は、圧縮応力を受けている第1の酸化ベリリウム層2からヘテロエピタキシャル成長されやすい。ヘテロエピタキシャル成長されやすいことで、形成されるダイヤモンド半導体層3は、大面積となり結晶性がよい。このようなダイヤモンド半導体層3は粒界が少なく、実効の移動度が高い。単体の酸化ベリリウム層(シリコン層1からの圧縮応力を受けていない)からダイヤモンドを成長させることは出来るが、ミスフィットが大きいため、大きくても島状で面積が100μm程度の小さなダイヤモンド結晶(単結晶又は多結晶)が得られるだけである。小さなダイヤモンド結晶には、半導体素子等を形成することが出来ないか困難である。このような小さなダイヤモンド結晶を用いて実験室レベルで半導体素子としての動作の確認が出来たとしても半導体素子等を量産することが出来ないため、産業上有用ではない。一方、実施形態の積層体100においては、mmオーダーの大きなダイヤモンド結晶に成長することが出来るため、積層体100を産業的に半導体素子等の製造に用いることが出来る。なお、図2においては、圧縮応力と膨張応力をわかりやすくするために、原子間隔の変化等を誇張して示している。
シリコン層のシリコン原子の間隔A1の2倍が酸化ベリリウム層のベリリウム原子の間隔A2の3倍に近く、A2の3倍である8.10Åは、A1の2倍の7.68Åよりも5.5%大きい([8.10-7.68]/7.68=0.055)。すなわち、シリコン層1上に設けられた(ヘテロエピタキシャル成長された)第1の酸化ベリリウム層2の酸化ベリリウムの間隔は、シリコン層1からの圧縮応力を受けて縮むことになる。そのため、シリコン層1上に設けられた第1の酸化ベリリウム層2の(0001)面のベリリウム原子の間隔は、2.56Å以上2.65Å以下に縮んでいる。シリコン層1側の第1の酸化ベリリウム層2の(0001)面のベリリウム原子の間隔は、ダイヤモンド半導体層3側の第1の酸化ベリリウム層2の(0001)面のベリリウム原子の間隔よりも狭い。つまり、シリコン層1が第1の酸化ベリリウム層2へ及ぼす圧縮応力は、第1の酸化ベリリウム層2のシリコン層1側からダイヤモンド半導体層3側に向かうにつれて減少する。シリコン層1に直接接した第1の酸化ベリリウム層2の(0001)面のベリリウム原子の間隔A4(シリコン層1に最近接した酸化ベリリウム(図2の原子層S1)のベリリウム原子間距離)と、ダイヤモンド半導体層3に直接接した第1の酸化ベリリウム層2の(0001)面のベリリウム原子の間隔A5(ダイヤモンド半導体層3に最近接した酸化ベリリウム(図2の原子層S2)のベリリウム原子間距離)は、A4<A5の関係を満たす。シリコン層1に直接接した第1の酸化ベリリウム層2の(0001)面のベリリウム原子の間隔A4は、2.56Å以上2.65Å以下となる。図2において、圧縮応力の強さを実線の矢印で示している。圧縮応力が小さくなると、第1の酸化ベリリウム層2とダイヤモンド半導体層3とのミスフィットが大きくなるので、厚さの薄い第1の酸化ベリリウム層2が好ましい。ダイヤモンド半導体層3に直接接した第1の酸化ベリリウム層2の(0001)面のベリリウム原子の間隔A5は、2.56Å以上2.65Å以下となる。なお、シリコン層1と第1の酸化ベリリウム層2のミスフィットは比較的小さいため、シリコン層1上には、大面積の第1の酸化ベリリウム層2をヘテロエピタキシャル成長することができる。
次に、ダイヤモンド半導体層3と第1の酸化ベリリウム層2との関係について説明する。上記に説明したように酸化ベリリウム層のベリリウム原子の間隔A2がダイヤモンドの炭素原子の間隔A3に近く、ダイヤモンドの炭素原子の間隔A3は、酸化ベリリウム層のベリリウム原子の間隔A2よりも約7%小さい。約7%の差があると上述したように、形成されるダイヤモンド結晶は小さくて産業上実用的ではない。酸化ベリリウムとダイヤモンドの原子の間隔の差がシリコンと酸化ベリリウムよりも大きいため、実施形態の構成を採用しない場合、大面積の結晶を成長させることは難しい。ダイヤモンド半導体層3側の第1の酸化ベリリウム層2のベリリウム原子間距離は、2.56Å以上2.65Å以下に縮んでいるため、ダイヤモンド半導体層3の(111)面の炭素原子の間隔は、シリコン層1上に設けられた第1の酸化ベリリウム層2のダイヤモンド半導体層3に直接接した第1の酸化ベリリウム層2の(0001)面のベリリウム原子の間隔よりも2%以上5%以下小さい。これは、第1の酸化ベリリウム層2がシリコン層1から圧縮応力を受けているために、第1の酸化ベリリウム層2とダイヤモンド半導体層3とのミスフィットが小さくなることを表している。対向するベリリウム原子の間隔と炭素原子の間隔の差が5%以下であり、この差が約7%から5%以下となることで、ダイヤモンド結晶の成長性が大きく向上し、大面積のダイヤモンド結晶を含むダイヤモンド半導体層3を得ることができる。実施形態のダイヤモンド半導体層3は、実効の移動度が高いため、ダイヤモンド半導体層3を加工することで、特性の優れた半導体素子等を得ることが出来る。ダイヤモンド半導体層3の(111)面の炭素原子の間隔は、第1の酸化ベリリウム層2の(0001)面のベリリウム原子の間隔よりも小さいことから、ダイヤモンド半導体層3の炭素原子は、(111)面は膨張応力を受けている。実施形態のダイヤモンド半導体層3は、ミスフィットが小さいため、圧縮応力を受けている第1の酸化ベリリウム層2からダイヤモンド半導体層3を好適にヘテロエピタキシャル成長させることができる。
シリコンのシリコン原子の間隔A1の2倍の距離D1と酸化ベリリウムのベリリウム原子の間隔A2の3倍の距離D2は、D1<D2の関係にある。また、酸化ベリリウムのベリリウム原子の間隔A2の1倍の距離D3とダイヤモンドの炭素原子の間隔A3の1倍の距離D4は、D3>D4の関係にある。すなわち、シリコン層1からダイヤモンド半導体層3に向かって、小、大、小の順に重なる層は良好なヘテロエピタキシャル関係になるように積層している。この関係を満たすことによって、例えば、大、中、小のように一方向に大小関係が変化する場合に比べて、中間にある第1の酸化ベリリウム層2はダイヤモンド半導体層3の成長に非常に適したバッファ層として機能すると考えられる。
また、酸化ベリリウムは、大きなバンドギャップ(約10.6eV)を有し高い絶縁性を有する。そのため、第1の酸化ベリリウム層2はシリコン層1とダイヤモンド半導体層3の間を電気的に絶縁することができる。
さらに、第1の酸化ベリリウム層2は、酸化物としては高い熱伝導率(約3.3W/(cm・K))を有する。シリコンとダイヤモンドも高い熱伝導率を有するため、酸化ベリリウムを用いることで、積層体100を半導体装置等に用いた場合、放熱性の高い半導体装置を実現することが可能である。
以下、積層体100について、さらに詳細に説明する。
シリコン(Si)層1は、市販のシリコン基板を用いることができる。シリコン層1の面方位は例えば、(111)面である。シリコン層1は第1の酸化ベリリウム層2及びダイヤモンド半導体層3を支持する。シリコン層1の厚さは、例えば、10μm以上1000μm以下であることが望ましい。
第1の酸化ベリリウム(BeO)層2は、シリコン層1上に設けられる。第1の酸化ベリリウム(BeO)層2の面方位は、ヘテロエピタキシャル成長のしやすさを考慮すると(0001)面が望ましい。また、第1の酸化ベリリウム層2の面方位(0001)面は、シリコン層1の面方位(111)面と同じ回転対称性を有する。そのため、(111)面のシリコン層1上に(0001)面の第1の酸化ベリリウム層2を成長させやすい。
第1の酸化ベリリウム層2を積層する際には、シリコン層1を加熱するが、シリコン層1を加熱中にシリコン層1の反りやクラックの発生を防ぐため、第1の酸化ベリリウム層2の厚さは、例えば、100nm以下が望ましい。また、第1の酸化ベリリウム層2がシリコン層1から受ける圧縮応力を考慮した場合に、ミスフィット転移による欠陥を防ぐため、第1の酸化ベリリウム層2の厚さは、例えば、10nm以下がさらに望ましい。
例えば、100nm以上の厚さの酸化ベリリウム層をシリコン層上に形成させると、酸化ベリリウム層のシリコン層側とは反対側の表面は、シリコン層からの圧縮応力が非常に小さくなってしまう。シリコン層1から第1の酸化ベリリウム層2への圧縮応力が小さくなると、第1の酸化ベリリウム層2とダイヤモンド半導体層3とのミスフィットが大きくなることから第1の酸化ベリリウム層2の厚さは、薄いことが好ましい。ミスフィットを考慮すると、第1の酸化ベリリウム層2の厚さは、1層(2.66Å)以上が好ましく、1層以上5nm以下がより好ましく、1層以上3nm以下がより好ましい。第1の酸化ベリリウム層2の厚さが薄すぎると、第1の酸化ベリリウム層2の欠陥が生じやすく、欠陥である穴があるとダイヤモンド半導体層3のヘテロエピタキシャル成長がしにくくなることから、第1の酸化ベリリウム層2の厚さは、2層(5.32Å)以上であることが好ましく、2層以上5nm以下であることがより好ましい。
また、酸化ベリリウムのバンドギャップは、ダイヤモンドよりもバンドギャップが大きいことから第1の酸化ベリリウム層2は、ダイヤモンド半導体層3の絶縁層として機能する。第1の酸化ベリリウム層2の厚さが薄いと絶縁性や絶縁の信頼性が低下する。そこで、第1の酸化ベリリウム層2の厚さは、10層(26.6Å)以上であることが好ましい。また、第1の酸化ベリリウム層2は熱伝導性が高く、ダイヤモンド半導体層3で発生した熱を第1の酸化ベリリウム層2から放出しやすい。熱伝導を考慮すると、第1の酸化ベリリウム層2の厚さは、10層以上であることが好ましい。
圧縮応力と絶縁性の両方を考慮すると、第1の酸化ベリリウム層2の厚さは、10層以上5nm以下であることが好ましい。
なお、第1の酸化ベリリウム層2には、意図せずに水素(H)、ホウ素(B)、炭素(C)、窒素(N)、マグネシウム(Mg)、アルミニウム(Al)、シリコン(Si)及びリン(P)等からなる群より選ばれる1種以上が含まれていても良い。
ダイヤモンド半導体層3は、第1の酸化ベリリウム層2上に設けられる。ダイヤモンド半導体層3の面方位は、例えば、(111)面である。(111)面のダイヤモンド半導体層3と(0001)面の第1の酸化ベリリウム層2は、回転対称性において相性が良い。そのため、(0001)面の第1の酸化ベリリウム層2上に(111)面のダイヤモンド半導体層3を成長させやすい。
ダイヤモンド半導体層3は、i型または第1の導電型を有する。第1の導電型は、例えば、n型である。ダイヤモンド半導体層3は、意図的にドープせずとも微量に混入する不純物によりn型となっていてもよい。ダイヤモンド半導体層3のn型不純物は、例えば、リン(P)である。ダイヤモンド半導体層3は、耐圧を得るために弱いn型伝導とすることが望ましい。図1中ではnと示す。ダイヤモンド半導体層3の導電型の不純物濃度は、例えば、1×1015cm-3以上1×1022cm-3以下である。また、ダイヤモンド半導体層3が第1の酸化ベリリウム層2から受ける引っ張り応力を考慮した場合に、ミスフィット転移による欠陥を防ぐため、ダイヤモンド半導体層3の厚さは、1nm以上が望ましく、1nm以上であれば任意の厚さとしてよい。ダイヤモンド半導体層3の厚さは、例えば、1nm以上100nm以下が望ましい。
本実施形態の積層体100において、ダイヤモンド半導体層3は第1の酸化ベリリウム層2から引っ張り応力を受けるため、ダイヤモンド半導体層3の(111)面の格子が広がる。したがって、リン(P)等の炭素原子より大きな原子半径を持つ不純物がダイヤモンド半導体層3にドープされやすくなる。
また、従来ダイヤモンドを作製する場合、ダイヤモンドをイリジウム(Ir)層上に成長させていた。しかしながら、イリジウム層は絶縁体ではないため、例えば、半導体デバイス等のダイヤモンドの下地に絶縁体が必要な用途に用いる場合、イリジウム層をダイヤモンドから剥離する必要があった。本実施形態の積層体100の場合では、ダイヤモンド半導体層3を絶縁層である第1の酸化ベリリウム層2上に形成しているため、積層体100をそのまま半導体デバイス等に用いることが可能である。
また、第1の酸化ベリリウム層2は結晶性の品質が高いため、第1の酸化ベリリウム層2とダイヤモンド半導体層3の界面で欠陥を抑制することができ、界面における欠陥由来の電子あるいは正孔の散乱を抑制し、ダイヤモンド層中のキャリア移動度を向上させることができる。
以下に、積層体100の作製方法について述べる。
まず、市販のシリコン基板を用意し、これをシリコン層1とする。
シリコン層1上に、原子層堆積(ALD)法により、第1の酸化ベリリウム層2を形成する。ALD法の原料ガスとして、ジメチルベリリウム(Be(CH)またはジエチルベリリウム(Be(C)と、水(HO)またはオゾン(O)を含む混合ガスを用いる。ALD法で第1の酸化ベリリウム層2を形成する際に、シリコン層1の温度は250℃とする。
次に、第1の酸化ベリリウム層2上に、CVD法により、ダイヤモンド半導体層3を形成する。CVD法の原料ガスとして、メタン(CH)等の炭化水素を用いる。n型の領域を形成する際には、フォスフィン(PH)等のリン原料ガスを原料ガスに添加することで、リンを不純物として含むダイヤモンド層を形成する。n型の領域については、リンが取り込まれやすさを考慮して、(111)面に積層するとよい。
なお、ダイヤモンド半導体層3に含まれる炭素の置換のし易さを考慮して、n型不純物はリン(P)が好ましいが、窒素(N)、ヒ素(As)、アンチモン(Sb)、または硫黄(S)等を適用することも可能である。
また、本実施形態ではダイヤモンド半導体層3の導電型はn型として説明したが、ダイヤモンド半導体層3の導電型はp型でもよい。ダイヤモンド半導体層3がp型の場合、p型不純物は、例えば、ボロン(B)等が用いられる。
図3に図1の積層体100の変形例である積層体101を示す。
図3の積層体101は、ダイヤモンド半導体層3上に第1の絶縁層として、第2の酸化ベリリウム層4をさらに備える点で、図1の積層体100と異なる。第1の絶縁層としては、他にも二酸化ケイ素(SiO)層、酸化アルミニウム(Al)層やケイ酸アルミニウム(AlSi)層等の酸化物層を用いることができる。すなわち、第1の絶縁層は、第2の酸化ベリリウム層、酸化ケイ素層、酸化アルミニウム層及びケイ酸アルミニウム層からなる群より選ばれる1種以上である。積層体101のダイヤモンド半導体層3は、第1の酸化ベリリウム層2と第1の絶縁層に挟まれる。第1の絶縁層として上記に挙げた酸化物層を複数用いて、これらを積層することも出来る。以下、第1の絶縁層として、第2の酸化ベリリウム層4を例に説明するが他の材料で構成された酸化物層を第1の絶縁層として用いた形態についても同様である。
第2の酸化ベリリウム層4は、ダイヤモンド半導体層3上に設けられる。第2の酸化ベリリウム層4は、上述した第1の酸化ベリリウム層2と同様の材料である。
第1の酸化ベリリウム層2はダイヤモンド形成のためのバッファ層、一方、第2の酸化ベリリウム層4は半導体装置のゲート絶縁膜等の絶縁層、ダイヤモンド半導体層3はキャリアが通るチャネル層として用いることが可能である。
第2の酸化ベリリウム層4の厚さは、絶縁性の観点から、例えば、3nm以上1000nm以下が望ましい。特に、積層体101を半導体装置に用い、第2の酸化ベリリウム層4を例えばゲート絶縁膜として用いる場合、ダイヤモンド半導体層3のキャリアをゲート電極側に漏出させないために、第2の酸化ベリリウム層4の厚さは、例えば、3nm以上200nm以下が望ましい。
第2の酸化ベリリウム層4は結晶性の品質が高いため、第2の酸化ベリリウム層4とダイヤモンド半導体層3の界面で欠陥を抑制することができる。そのため、界面における欠陥由来の電子あるいは正孔の散乱を抑制し、キャリア移動度を向上させることができる。
図4に図3の積層体101の変形例である積層体100Aを示す。
図4の積層体100Aは、ダイヤモンド半導体層3上に第2の酸化ベリリウム層4及び第2の絶縁層10をさらに備える点で、図3の積層体101と異なる。
第2の絶縁層10は第2の酸化ベリリウム層4上に設けられる。第2の絶縁層10は酸化ベリリウム層とは異なる材料の絶縁層であって、例えば、二酸化ケイ素(SiO)、酸化アルミニウム(Al)、酸化ハフニウム(HfO)等から選択される少なくとも一種の材料の層である。複数の異なる材料の層の積層であってもよい。
酸化ベリリウムの使用量を抑えるため、積層体100Aでは、第2の酸化ベリリウム層4上に第2の絶縁層10を設けることで、絶縁性に必要な厚さは保ちつつも、第2の酸化ベリリウム層4の厚さを薄くして使用量を抑えることができる。
第2の酸化ベリリウム層4と第2の絶縁層10を合わせた厚さは、絶縁性の観点から、例えば、3nm以上1000nm以下が望ましい。特に、積層体100Aを半導体装置に用い、第2の酸化ベリリウム層4及び第2の絶縁層10をゲート絶縁膜として用いる場合、ダイヤモンド半導体層3のキャリアをゲート電極側に漏出させないために、第2の酸化ベリリウム層4と第2の絶縁層10との合計の厚さは、例えば、3nm以上200nm以下が望ましい。
ダイヤモンド半導体層3上に酸化ベリリウム以外の絶縁層を直接積層する場合は、ダイヤモンド半導体層3と酸化ベリリウム以外の絶縁層の間に界面トラップが多く生じてしまい、さらに酸化ベリリウム以外の絶縁層が酸化ハフニウム(HfO)等のhigh-k膜の場合にはリモートフォノン散乱によるキャリア移動度の低下が生じてしまう。そのため、ダイヤモンド半導体層3上には、第1の絶縁層としては、第2の酸化ベリリウム層4を用いることが好ましい。。第2の酸化ベリリウム層4上にさらに第2の絶縁層10を設けることができる。第2の絶縁層10としては、二酸化ケイ素(SiO)、酸化アルミニウム(Al)及び酸化ハフニウム(HfO)等からなる群より選ばれる1種以上の酸化物層であることが好ましい。第2の絶縁層10とダイヤモンドを一緒に使用することが可能となる。
(第2の実施形態)
図5に半導体装置200の模式断面図を示す。
図3の積層体101と同様の部分には同じ符号を付して説明を省略する。
半導体装置200は、シリコン層1上に、第1の酸化ベリリウム層2、ダイヤモンド半導体層3、第2の酸化ベリリウム層4の順に積層されている。また、ソース電極5、ドレイン電極6、およびゲート電極7がダイヤモンド半導体層3上に設けられており、ゲート電極7とダイヤモンド半導体層3の間に第2の酸化ベリリウム層4が設けられている。
半導体装置200は、半導体層として積層体101を用いた、電界効果トランジスタ(Field Effect Transistor:FET)である。
ソース電極5およびドレイン電極6は、ダイヤモンド半導体層3上に設けられる。ソース電極5およびドレイン電極6は、例えば、ポリシリコンである。ソース電極5およびドレイン電極6はダイヤモンド半導体層3と接しており、特に、後述するダイヤモンド半導体層3の領域8と接する。
ゲート電極7は、第2の酸化ベリリウム層4上に設けられる。ゲート電極7は、例えば、ポリシリコン、シリサイドまたは金属である。ゲート電極7がポリシリコンである場合、例えば、ホウ素(B)、アルミニウム(Al)、リン(P)及びヒ素(As)からなる群より選ばれるいずれか1種以上によってドープされる。ゲート電極7がシリサイドである場合、そのシリサイドは、例えば、モリブデン(Mo)、タンタル(Ta)及びタングステン(W)からなる群より選ばれる1つ以上の元素を含む。ゲート電極7が金属である場合、その金属は、例えば、ニッケル(Ni)、チタン(Ti)、アルミニウム(Al)、プラチナ(Pt)、クロム(Cr)、パラジウム(Pd)、コバルト(Co)、タングステン(W)、モリブデン(Mo)、タンタル(Ta)、ニオブ(Nb)、バナジウム(V)、ジルコニウム(Zr)及び金(Au)からなる群より選ばれる1以上の元素を含む。
領域8はダイヤモンド半導体層3に含まれる。領域8は、2つあり、ダイヤモンド半導体層3とソース電極5が接している面の近傍と、ダイヤモンド半導体層3とドレイン電極6が接している面の近傍に設けられる。領域8は第2の導電型を有する。領域8の第2の導電型は、例えば、p型である。p型の不純物は、例えば、ホウ素(B)である。領域8とソース電極5の間の接合と、ドレイン電極6とソース電極5の間の接合でショットキー障壁ができないようにするため、領域8の不純物濃度はダイヤモンド半導体層3の他の領域よりも高濃度にする。高濃度であるp型領域を図5中でpと示す。領域8の不純物濃度は、例えば、1×1019cm-3以上1×1022cm-3以下である。第2の酸化ベリリウム層4からシリコン層1へ向かう方向において、領域8の厚さは、例えば、1nm以上300nm以下である。
第2の酸化ベリリウム層4は、大きなバンドギャップ(約10.6eV)を有するため、半導体装置200のゲート絶縁膜として使用される。第2の酸化ベリリウム層4の厚さは、絶縁性の観点から、例えば、3nm以上1000nm以下が望ましい。特に、ダイヤモンド半導体層3のキャリアをゲート電極側に漏出させないために、第2の酸化ベリリウム層4の厚さは、例えば、3nm以上200nm以下が望ましい。
以下に、半導体装置200の動作について説明する。
半導体装置200では、ソース電極5側の領域8、2つの領域8の間のダイヤモンド半導体層3、ドレイン電極6側の領域8に電流が流れるチャネルが形成される。図5の点線で示した矢印方向に電流が流れる。
チャネルに電流を流すために、ゲート電極7に負の電圧を印加する。ゲート電極7に負の電圧を印加すると、ゲート電極7下のダイヤモンド半導体層3にキャリアとなる正孔が存在して電流が流れるようになる。
以下に、半導体装置200の作用効果について述べる。
ダイヤモンド半導体層3は第1の酸化ベリリウム層2から引っ張り応力を受けるため、ダイヤモンド半導体層3の構造中の格子が広がる。したがって、ホウ素(B)等のp型不純物やリン(P)等のn型不純物がダイヤモンド半導体層3にドープされやすくなる。そのため、半導体装置200においては、領域8を高濃度のp型とすることが可能である。
第1の酸化ベリリウム層2は高い熱伝導率を有する。シリコン層1とダイヤモンド半導体層3も高い熱伝導率を有するため、第1の酸化ベリリウム層2を用いることで、放熱性の高い半導体装置200を実現することが可能である。
第1の酸化ベリリウム層2は結晶性の品質が高いため、第1の酸化ベリリウム層2とダイヤモンド半導体層3の界面で欠陥を抑制することができ、界面における各巻由来の電子あるいは正孔の散乱を抑制し、半導体装置200のキャリア移動度を向上させることができる。
図6に図5の半導体装置200の変形例である半導体装置200Aを示す。
図6の半導体装置200Aは、第2の酸化ベリリウム層4上に第2の絶縁層10をさらに備える点で、図5の半導体装置200と異なる。
半導体装置200Aは積層体100Aを半導体層として用いている。
第2の酸化ベリリウム層4と第2の絶縁層10を合わせた厚さは、絶縁性の観点から、例えば、3nm以上1000nm以下が望ましい。特に、ダイヤモンド半導体層3のキャリアをゲート電極側に漏出させないために、第2の酸化ベリリウム層4と第2の絶縁層10を合わせた厚さは、例えば、3nm以上200nm以下が望ましい。
なお、半導体装置200、200Aでは、ダイヤモンド半導体層3の導電型をn型、領域8の導電型をp型として説明したが、ダイヤモンド半導体層3の導電型をp型、領域8の導電型をn型としてもよい。この場合、チャネルに電流を流すために、ゲート電極7に正の電圧を印加する。ゲート電極7に正の電圧を印加すると、ゲート電極7下のダイヤモンド半導体層3にキャリアとなる電子が存在して電流が流れるようになる。
(第3の実施形態)
図7に半導体装置300の模式断面図を示す。
図5の半導体装置200と同様の部分には同じ符号を付して説明を省略する。
半導体装置300は、1つのシリコン層1上に、半導体装置200と同様の構成のFETを複数設けたものである。
半導体装置300では、第1の酸化ベリリウム層2、ダイヤモンド半導体層3、および第2の酸化ベリリウム層4はシリコン層1上の全面には設けておらず、個々のFETは間隔を設けてシリコン層1上に形成される。そのため、第1の酸化ベリリウム層2、ダイヤモンド半導体層3、および第2の酸化ベリリウム層4の各層の界面に発生する応力を抑え、各層にクラックや湾曲が生じることを防ぐことが可能である。
なお、図7の半導体装置300において、複数のFETを半導体装置200を例として示したが、半導体装置200は半導体装置200Aであってもよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。この実施形態やその変形は、説明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
1 シリコン層
2 第1の酸化ベリリウム層3 ダイヤモンド半導体層
4 第2の酸化ベリリウム層(第1の絶縁層)
5 ソース電極
6 ドレイン電極
7 ゲート電極
8 領域
10 第2の絶縁層
100、101、100A 積層体
200、200A、300 半導体装置

Claims (18)

  1. シリコン層と、
    前記シリコン層上にある第1の酸化ベリリウム層と、
    前記第1の酸化ベリリウム層上にあるダイヤモンド半導体層と、
    を備え、
    前記シリコン層の面方位は(111)面であり、前記第1の酸化ベリリウム層の面方位は(0001)面であり、前記ダイヤモンド半導体層の面方位は(111)面である積層体。
  2. シリコン層と、
    前記シリコン層上にある第1の酸化ベリリウム層と、
    前記第1の酸化ベリリウム層上にあるダイヤモンド半導体層と、
    を備え、
    前記ダイヤモンド半導体層上に第2の酸化ベリリウム層である第1の絶縁層をさらに備え、
    前記第2の酸化ベリリウム層上に第2の絶縁層をさらに備える積層体。
  3. 前記ダイヤモンド半導体層上に第2の酸化ベリリウム層、二酸化ケイ素層、ケイ酸アルミニウム層及び酸化ハフニウム層からなる群より選ばれる1種以上の第1の絶縁層をさらに備える請求項1に記載の積層体。
  4. 前記第1の絶縁層は、第2の酸化ベリリウム層であり、
    前記第2の酸化ベリリウム層上に第2の絶縁層をさらに備える請求項3に記載の積層体。
  5. 前記第2の絶縁層は、二酸化ケイ素、酸化アルミニウム、および酸化ハフニウムからなる群より選ばれる少なくとも一種の酸化物層である請求項2又は4に記載の積層体。
  6. 前記ダイヤモンド半導体層の導電型はn型である請求項1ないし5のいずれか1項に記載の積層体。
  7. 前記ダイヤモンド半導体層に含まれるn型不純物の濃度は1×1015cm-3以上1×1022cm-3以下である請求項1ないし6のいずれか1項に記載の積層体。
  8. 前記ダイヤモンド半導体層の導電型はp型である請求項1ないし5のいずれか1項に記載の積層体。
  9. 前記第1の酸化ベリリウム層の厚さは、2.66Å以上50Å以下である請求項1ないし請求項8のいずれか1項に記載の積層体。
  10. 前記第1の酸化ベリリウム層の厚さは、26.6Å以上50Å以下である請求項1ないし請求項9のいずれか1項に記載の積層体。
  11. 請求項2ないし5のいずれか1項に記載の積層体と、
    前記積層体の前記ダイヤモンド半導体層上にある、ソース電極およびドレイン電極と、
    前記ダイヤモンド半導体層上にあるゲート電極と、を備え、
    前記ゲート電極と前記ダイヤモンド半導体層の間に前記第1の絶縁層が配置されている、
    半導体装置。
  12. 前記ダイヤモンド半導体層に含まれ、前記ソース電極と前記ダイヤモンド半導体層が接する面の近傍および前記ドレイン電極と前記ダイヤモンド半導体層が接する面の近傍にあり、かつ導電型を有する領域をさらに備える請求項11に記載の半導体装置。
  13. 前記領域はp型である請求項12に記載の半導体装置。
  14. 前記領域に含まれるp型不純物の濃度は1×1019cm-3以上1×1022cm-3以下である請求項13に記載の半導体装置。
  15. 前記ダイヤモンド半導体層はn型である請求項11ないし請求項14のいずれか1項に記載の半導体装置。
  16. 前記ダイヤモンド半導体層に含まれるn型不純物の濃度は1×1015cm-3以上1×1022cm-3以下である請求項15に記載の半導体装置。
  17. 前記領域はn型である請求項12に記載の半導体装置。
  18. 前記ダイヤモンド半導体層はp型である請求項17に記載の半導体装置。
JP2019032985A 2018-05-10 2019-02-26 積層体および半導体装置 Active JP7159080B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/290,442 US10847364B2 (en) 2018-05-10 2019-03-01 Laminated body and semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018091273 2018-05-10
JP2018091273 2018-05-10

Publications (3)

Publication Number Publication Date
JP2019201199A JP2019201199A (ja) 2019-11-21
JP2019201199A5 JP2019201199A5 (ja) 2020-10-15
JP7159080B2 true JP7159080B2 (ja) 2022-10-24

Family

ID=68612314

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019032985A Active JP7159080B2 (ja) 2018-05-10 2019-02-26 積層体および半導体装置

Country Status (1)

Country Link
JP (1) JP7159080B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114038750B (zh) * 2021-11-05 2022-12-02 西安电子科技大学芜湖研究院 一种氮化镓功率器件的制备方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005175278A (ja) 2003-12-12 2005-06-30 Kobe Steel Ltd ダイヤモンド半導体素子及びその製造方法
JP2006120885A (ja) 2004-10-22 2006-05-11 Kobe Steel Ltd 半導体素子の製造方法
WO2006103853A1 (ja) 2005-03-25 2006-10-05 Japan Science And Technology Agency 二酸化チタンを活性層として用いる半導体装置およびその製造方法
JP4218639B2 (ja) 2002-06-18 2009-02-04 住友電気工業株式会社 n型半導体ダイヤモンド製造方法及び半導体ダイヤモンド
US20130161648A1 (en) 2011-12-21 2013-06-27 Akhan Technologies, Inc. Diamond Semiconductor System and Method
US20130181189A1 (en) 2010-02-22 2013-07-18 Nantero, Inc. Logic Elements Comprising Carbon Nanotube Field Effect Transistor (CNTFET) Devices and Methods of Making Same
US20140145314A1 (en) 2012-10-19 2014-05-29 Jing Wang Semiconductor structure with beryllium oxide
JP2014107454A (ja) 2012-11-28 2014-06-09 Toshiba Corp 半導体装置
US20150001623A1 (en) 2013-06-26 2015-01-01 Tsinghua University Field effect transistor and method for forming the same
JP2015073123A (ja) 2009-09-07 2015-04-16 ローム株式会社 半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4404265A (en) * 1969-10-01 1983-09-13 Rockwell International Corporation Epitaxial composite and method of making
JPH07245409A (ja) * 1994-03-07 1995-09-19 Mitsubishi Electric Corp 半導体装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4218639B2 (ja) 2002-06-18 2009-02-04 住友電気工業株式会社 n型半導体ダイヤモンド製造方法及び半導体ダイヤモンド
JP2005175278A (ja) 2003-12-12 2005-06-30 Kobe Steel Ltd ダイヤモンド半導体素子及びその製造方法
JP2006120885A (ja) 2004-10-22 2006-05-11 Kobe Steel Ltd 半導体素子の製造方法
WO2006103853A1 (ja) 2005-03-25 2006-10-05 Japan Science And Technology Agency 二酸化チタンを活性層として用いる半導体装置およびその製造方法
JP2015073123A (ja) 2009-09-07 2015-04-16 ローム株式会社 半導体装置
US20130181189A1 (en) 2010-02-22 2013-07-18 Nantero, Inc. Logic Elements Comprising Carbon Nanotube Field Effect Transistor (CNTFET) Devices and Methods of Making Same
US20130161648A1 (en) 2011-12-21 2013-06-27 Akhan Technologies, Inc. Diamond Semiconductor System and Method
US20140145314A1 (en) 2012-10-19 2014-05-29 Jing Wang Semiconductor structure with beryllium oxide
JP2014107454A (ja) 2012-11-28 2014-06-09 Toshiba Corp 半導体装置
US20150001623A1 (en) 2013-06-26 2015-01-01 Tsinghua University Field effect transistor and method for forming the same

Also Published As

Publication number Publication date
JP2019201199A (ja) 2019-11-21

Similar Documents

Publication Publication Date Title
US10559660B2 (en) Semiconductor device including metal-2 dimensional material-semiconductor contact
JP5344037B2 (ja) 炭化珪素基板および半導体装置
US9166062B2 (en) Field effect transistor using graphene
US8426893B2 (en) Epitaxial substrate for electronic device and method of producing the same
JP5818853B2 (ja) n型窒化アルミニウム単結晶基板を用いた縦型窒化物半導体デバイス
JP4449467B2 (ja) 半導体装置
JP5892495B2 (ja) Ga2O3系結晶膜の成膜方法、及び結晶積層構造体
KR20080100430A (ko) 장치, 장치 제조 방법 및 전계 효과 트랜지스터
CN108431963B (zh) 半导体元件和使用该半导体元件的电气设备
JP2016076681A (ja) 半導体装置およびその製造方法
JP2016213473A (ja) 炭化珪素半導体装置
JP4888537B2 (ja) Iii族窒化物半導体積層ウェハ及びiii族窒化物半導体デバイス
JP7159080B2 (ja) 積層体および半導体装置
WO2017110940A1 (ja) 半導体素子及びそれを用いた電気機器
TW201513365A (zh) InGaAlN系半導體元件
US10847364B2 (en) Laminated body and semiconductor device
JP2014022698A (ja) 窒化物半導体成長用Si基板およびそれを用いた電子デバイス用エピタキシャル基板およびそれらの製造方法
JP2019169544A (ja) グラフェン含有構造体、半導体装置、およびグラフェン含有構造体の製造方法
JP2012064977A (ja) Iii族窒化物半導体積層ウェハ及びiii族窒化物半導体デバイス
JP3982070B2 (ja) Iii族窒化物半導体fet及びその製造方法
JP5870619B2 (ja) Iii族窒化物半導体電子デバイス、iii族窒化物半導体電子デバイスを作製する方法、及びエピタキシャルウエハ
JP5070229B2 (ja) 半導体を用いた電子デバイス
JP2008130725A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20190226

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200826

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200904

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220502

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220913

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221012

R151 Written notification of patent or utility model registration

Ref document number: 7159080

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151