JP2019201199A5 - - Google Patents

Claims (18)

1. シリコン層と、
   前記シリコン層上にある第１の酸化ベリリウム層と、
   前記第１の酸化ベリリウム層上にあるダイヤモンド半導体層と、
   を備える積層体。
2. 前記ダイヤモンド半導体層の導電型はｎ型である請求項１に記載の積層体。
3. 前記ダイヤモンド半導体層に含まれるｎ型不純物の濃度は１×１０^１５ｃｍ^−３以上１×１０^２２ｃｍ^−３以下である請求項１または請求項２に記載の積層体。
4. 前記ダイヤモンド半導体層の導電型はｐ型である請求項１に記載の積層体。
5. 前記シリコン層の面方位は（１１１）面であり、前記第１の酸化ベリリウム層の面方位は（０００１）面であり、前記ダイヤモンド半導体層の面方位は（１１１）面である請求項１ないし請求項４のいずれか１項に記載の積層体。
6. 前記ダイヤモンド半導体層上に第２の酸化ベリリウム層、二酸化ケイ素層、酸化アルミニウム層、ケイ酸アルミニウム層及び酸化ハフニウム層からなる群より選ばれる１種以上の第１の絶縁層をさらに備える請求項１ないし請求項５のいずれか１項に記載の積層体。
7. 前記第１の絶縁層は、第２の酸化ベリリウム層であり、
   前記第２の酸化ベリリウム層上に第２の絶縁層をさらに備える請求項６に記載の積層体。
8. 前記第２の絶縁層は、二酸化ケイ素、酸化アルミニウム、および酸化ハフニウムからなる群より選ばれる少なくとも一種の酸化物層である請求項７に記載の積層体。
9. 前記第１の酸化ベリリウム層の厚さは、２．６６Å以上５０Å以下である請求項１ないし請求項８のいずれか１項に記載の積層体。
10. 前記第１の酸化ベリリウム層の厚さは、２６．６Å以上５０Å以下である請求項１ないし請求項９のいずれか１項に記載の積層体。
11. 請求項６ないし８のいずれか１項に記載の積層体と、
    前記積層体の前記ダイヤモンド半導体層上にある、ソース電極およびドレイン電極と、
    前記ダイヤモンド半導体層上にあるゲート電極と、を備え、
    前記ゲート電極と前記ダイヤモンド半導体層の間に前記第１の絶縁層が配置されている、
    半導体装置。
12. 前記ダイヤモンド半導体層に含まれ、前記ソース電極と前記ダイヤモンド半導体層が接する面の近傍および前記ドレイン電極と前記ダイヤモンド半導体層が接する面の近傍にあり、かつ導電型を有する領域をさらに備える請求項１１に記載の半導体装置。
13. 前記領域はｐ型である請求項１２に記載の半導体装置。
14. 前記領域に含まれるｐ型不純物の濃度は１×１０^１９ｃｍ^−３以上１×１０^２２ｃｍ^−３以下である請求項１３に記載の半導体装置。
15. 前記ダイヤモンド半導体層はｎ型である請求項１１ないし請求項１４のいずれか１項に記載の半導体装置。
16. 前記ダイヤモンド半導体層に含まれるｎ型不純物の濃度は１×１０^１５ｃｍ^−３以上１×１０^２２ｃｍ^−３以下である請求項１５に記載の半導体装置。
17. 前記領域はｎ型である請求項１２に記載の半導体装置。
18. 前記ダイヤモンド半導体層はｐ型である請求項１７に記載の半導体装置。