JP6104575B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6104575B2
JP6104575B2 JP2012260233A JP2012260233A JP6104575B2 JP 6104575 B2 JP6104575 B2 JP 6104575B2 JP 2012260233 A JP2012260233 A JP 2012260233A JP 2012260233 A JP2012260233 A JP 2012260233A JP 6104575 B2 JP6104575 B2 JP 6104575B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
diamond semiconductor
diamond
plane
plane orientation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012260233A
Other languages
English (en)
Other versions
JP2014107454A (ja
Inventor
鈴木 真理子
真理子 鈴木
酒井 忠司
忠司 酒井
佐久間 尚志
尚志 佐久間
片桐 雅之
雅之 片桐
雄一 山崎
雄一 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012260233A priority Critical patent/JP6104575B2/ja
Priority to US14/090,064 priority patent/US9142618B2/en
Publication of JP2014107454A publication Critical patent/JP2014107454A/ja
Priority to US14/825,235 priority patent/US9349800B2/en
Application granted granted Critical
Publication of JP6104575B2 publication Critical patent/JP6104575B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1602Diamond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02376Carbon, e.g. diamond-like carbon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/02433Crystal orientation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02441Group 14 semiconducting materials
    • H01L21/02444Carbon, e.g. diamond-like carbon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/02502Layer structure consisting of two layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02516Crystal orientation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02527Carbon, e.g. diamond-like carbon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02576N-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02579P-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0405Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/041Making n- or p-doped regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0405Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/042Changing their shape, e.g. forming recesses
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors
    • H01L29/1033Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66015Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66022Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6603Diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66015Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045Field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H01L29/8128Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate with recessed gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/868PIN diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356Disposition, e.g. buried gate electrode
    • H01L29/4236Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Description

本発明の実施の形態は半導体装置に関する。
ダイヤモンドはその機械的、化学的および熱的特性に加え、優れた半導体特性を持つことから、半導体デバイス材料として注目されている。特に、室温で約5.5eVのバンドギャップを持つため、紫外線発光デバイスや負性電子親和力を利用した電子放出デバイスとして期待される。また、絶縁破壊耐性が高いため、パワーデバイスとしても期待される。さらに、堅牢な結晶性から、特に高温や放射線などの過酷な環境下で用いられる耐環境性デバイスとして期待される。
ダイヤモンドのパワーデバイスは近年盛んに開発が行われ、ショットキー接合を有するショットキーバリアダイオード、pin構造のデバイス、ショットキー接合にpn接合を組み合わせたデバイス、等に関する報告がなされている。
また、ダイヤモンド半導体層形成時の不純物の取り込み効率は、下地層の面方位に強く依存することが知られている。
国際公開第2010/001705号
本発明は、上記事情を考慮してなされたものであり、その目的とするところは、不純物濃度が制御されたダイヤモンド半導体層を備え、低オン抵抗で高耐圧の半導体装置を提供することにある。
実施の形態の半導体装置は、主面が{111}面から<011>方向に45度以下の傾斜を有する面方位である第1導電型の第1のダイヤモンド半導体層と、前記第1のダイヤモンド半導体層に形成されるトレンチ構造と、前記トレンチ構造内の前記第1のダイヤモンド半導体層上に形成され、前記第1のダイヤモンド半導体層より低不純物濃度の第2のダイヤモンド半導体層と、前記第2のダイヤモンド半導体層上に形成され、前記第2のダイヤモンド半導体層よりも高不純物濃度の第2導電型の第3のダイヤモンド半導体層と、前記第1のダイヤモンド半導体層に電気的に接続される第1の電極と、前記第3のダイヤモンド半導体層に電気的に接続される第2の電極と、を備え、前記第1のダイヤモンド半導体層と前記第2のダイヤモンド半導体層の界面の面方位が{100}面または{110}面から±10度以内の面方位であることを特徴とする。
第1の実施の形態の半導体装置の模式断面図である。 第1の実施の形態の半導体装置の製造方法を示す模式断面図である。 第2の実施の形態の半導体装置の模式断面図である。 第2の実施の形態の半導体装置の製造方法を示す模式断面図である。 第3の実施の形態の半導体装置の模式断面図である。 第3の実施の形態の半導体装置の製造方法を示す模式断面図である。 第4の実施の形態の半導体装置の模式断面図である。 第4の実施の形態の半導体装置の製造方法を示す模式断面図である。
ダイヤモンド半導体では、不純物のドーピングをイオン注入や固相拡散で行うことは困難であり、通常、半導体層成膜時にドーピングを行う方法が採用される。
そして、ダイヤモンド半導体の成膜時には、不純物取り込み効率の面方位依存性が顕著である。このため、半導体ダイヤモンド層形成の際に、下地層に含有される不純物によるオートドーピングの程度にも面方位依存性が顕著に現れる。
本発明の実施の形態では、ダイヤモンド半導体を材料とする半導体装置を形成する際に、トレンチ構造を用いることで、異なる半導体層を異なる面方位で形成可能とする。これにより、ダイヤモンド半導体に取り込まれる不純物濃度を制御する。したがって、ダイヤモンド半導体層内の不純物濃度を所望の値に精度高く制御することが可能である。特に、半導体装置の特性を大きく作用する真性あるいは低濃度不純物層の不純物濃度の制御性が向上し、安定して低オン抵抗で高耐圧の半導体装置が実現される。
以下、図面を参照しつつ本発明の実施の形態を説明する。
(第1の実施の形態)
本実施の形態の半導体装置は、主面が第1の面方位を有する第1導電型の第1のダイヤモンド半導体層と、第1のダイヤモンド半導体層に形成されるトレンチ構造と、トレンチ構造内の第1のダイヤモンド半導体層上に形成され、第1のダイヤモンド半導体層より低不純物濃度の第2のダイヤモンド半導体層と、第2のダイヤモンド半導体層上に形成され、第2のダイヤモンド半導体層よりも高不純物濃度の第2導電型の第3のダイヤモンド層と、第1のダイヤモンド半導体層に電気的に接続される第1の電極と、第3のダイヤモンド半導体層に電気的に接続される第2の電極と、を備える。
本実施の形態の半導体装置は、上記構成を備えることにより、特に、真性半導体または低不純物濃度の第2のダイヤモンド半導体層の不純物が精度良く制御される。したがって、安定した特性を備える低オン抵抗で高耐圧の半導体装置を実現することが可能となる。
図1は、本実施の形態の半導体装置の模式断面図である。本実施の形態の半導体装置100は、トレンチ型のpinダイオードである。
半導体装置100は、例えば、主面が第1の面方位を備える単結晶ダイヤモンドの基板10上に形成される。第1の面方位は、例えば、{111}面から<011>方向に45度以下の傾斜を備える面方位である。ここで、主面とは、基板10の最も広い面を意味し、基板10がウェハであれば、ウェハの表面および裏面を意味する。
基板10上に、主面が第1の面方位を有するn型の第1のダイヤモンド半導体層12が形成される。第1の面方位は、例えば、{111}面から0度から10度のオフ角を備える面方位である。
第1のダイヤモンド半導体層12の不純物濃度は、例えば、1×1018atoms/cm以上1×1021atoms/cm以下である。n型不純物は、例えば、リン(P)である。
そして、第1のダイヤモンド半導体層12にトレンチ構造14が形成される。トレンチ構造14は、例えば、断面がV字形状を備える。そして、トレンチ構造14は、第1の面方位と異なる第2の面方位、例えば、{100}面または{110}面が、トレンチ内面に形成されるように設けられている。
そして、トレンチ構造14内の第1のダイヤモンド半導体層12上に、第2のダイヤモンド半導体層16が形成される。第2のダイヤモンド半導体層16は、いわゆるドリフト層である。
第2のダイヤモンド半導体層16は、第1のダイヤモンド半導体層12より低不純物濃度である。第2のダイヤモンド半導体層16は、例えば、n型、p型または真性半導体であるi(intrinsic)型である。第2のダイヤモンド半導体層16の不純物濃度は、1×1015atoms/cm以下であることが高耐圧および高移動度を実現する観点から望ましい。
そして、第2のダイヤモンド半導体層16上に、p型の第3のダイヤモンド半導体層18が形成される。第3のダイヤモンド半導体層18は、第2のダイヤモンド半導体層16よりも高不純物濃度である。
第3のダイヤモンド半導体層18の不純物濃度は、例えば、1×1018atoms/cm以上1×1021atoms/cm以下である。p型不純物は、例えば、ボロン(B)である。
さらに、第1のダイヤモンド半導体層12に電気的に接続される第1の電極20を備えている。第1の電極20は、カソード(陰極)である。
第1の電極20は、第1のダイヤモンド半導体層12に設けられた溝内に形成される。この構造により、第1のダイヤモンド半導体層12との接触面積を増大させ、コンタクト抵抗を低減している。
第1の電極20は、金属で形成される。金属は、例えば、チタン(Ti)である。第1の電極20と第1のダイヤモンド半導体層12との間は、オーミックコンタクトであることが望ましい。
また、第3のダイヤモンド半導体層18に電気的に接続される第2の電極22を備えている。第2の電極22は、アノード(陽極)である。
第2の電極22は、金属で形成される。金属は、例えば、チタン(Ti)である。第2の電極22と第3のダイヤモンド半導体層18との間は、オーミックコンタクトであることが望ましい。
第1のダイヤモンド半導体層12、第2のダイヤモンド半導体層16、第3のダイヤモンド半導体層18の表面には、絶縁膜24が形成されている。絶縁膜24上には、第1の電極20および第2の電極22の一部が形成されている。
本実施の形態では、{111}面近傍の面方位を備えるn型の第1のダイヤモンド半導体層12上に、ドリフト層となる第2のダイヤモンド半導体層16を形成する。この際、第1のダイヤモンド半導体層12に形成したトレンチ構造14内に第2のダイヤモンド半導体層16を形成する。トレンチ構造14は、{111}面と面方位の異なる第2の面、例えば、{100}面または{110}面が、トレンチ内面に形成されるように設けられる。
CVD(Chemical Vapor Deposition)成長によって形成されるダイヤモンド半導体層では、不純物の層内への取り込み効率は、面方位に強く依存する。例えば、不純物がn型ドーパントであるリン(P)の場合、{111}面基板上の{111}面成長の場合、すなわち<111>方向への成長の場合、リンの取り込み効率は0.02%程度である。
これに対し、{110}面基板上の{110}面成長の場合、すなわち<110>方向への成長の場合、リンの取り込み効率は0.0002%程度である。また、{100}面基板上の{100}面成長の場合、すなわち<100>方向への成長の場合、リンの取り込み効率は0.00001%未満である。
そして、ボロン(B)についても、リン(P)と同様の傾向があり、{111}面基板上の<111>方向の{111}面成長の場合に取り込み効率が高くなる。
このため、ダイヤモンド半導体層を形成する際の下地層に、高濃度の不純物が含有されていると、下地由来の不純物の取り込み、いわゆる、オートドーピングが生じ、不純物濃度の安定した制御が困難となる。特に真性半導体や低濃度のダイヤモンド半導体層を形成する際、この問題は顕著となる。
本実施の形態の半導体装置100の構成によれば、第1のダイヤモンド半導体層12は{111}面近傍の面方位を備えることで、n型不純物のリンを高濃度に含有させることが容易となる。第1のダイヤモンド半導体層12は、第1の電極20とのコンタクト層として、コンタクト抵抗とオン抵抗とを低くするため不純物濃度が高濃度であることが要求される。
一方、ドリフト層である第2のダイヤモンド半導体層16は、薄膜で高耐圧とするために、低不純物濃度であることが要求される。本実施の形態の半導体装置100の構成によれば、高不純物濃度の第1のダイヤモンド半導体層12にトレンチ構造を設け、{100}面、{110}面等、{111}面と面方位の異なる面を下地として、第2のダイヤモンド半導体層16を成長させることが可能になる。
したがって、第1のダイヤモンド半導体層12由来の不純物の取り込みが抑制され、安定して不純物濃度を低濃度に制御することが可能となる。よって、例えば、オン抵抗が0.1mΩcm以下、と低オン抵抗で、例えば、耐圧が1kV以上、と高耐圧のpinダイオードを再現性良く安定して製造することが可能となる。
また、不純物の取り込みが抑制されることで、接合界面の急峻性の劣化や欠陥の発生を抑制することが可能となる。よって、キャリア移動度の低下や逆方向のリーク電流の増大も抑制することが可能となる。
なお、第1のダイヤモンド半導体層12への不純物取り込み効率を大きくする観点から、第1の面方位が{111}面から<011>方向に45度以下の傾斜を有する面方位であることが望ましく、第1の面方位が{111}面から<011>方向に30度以下の傾斜を有する面方位であることがより望ましく、第1の面方位が{111}面から<011>方向に15度以下の傾斜を有する面方位であることがさらに望ましい。
また、第2のダイヤモンド半導体層16への不純物の取り込みを抑制する観点から、第1のダイヤモンド半導体層12と第2のダイヤモンド半導体層16の界面の面方位が{100}面または{110}面から±10度以内の面方位であることが望ましく、±5度以内の面方位であることがより望ましい。
また、トレンチ構造14については、V字形状である場合を例に説明したが、内面に第1の面方位以外の、第2の面方位を備える構造であれば、V字形状に限らず、例えば、U字形状、矩形形状等であってもかまわない。また、第2のダイヤモンド半導体層16は、トレンチ構造14の内面の全領域に形成されていなくとも、一部の領域に形成されるものであってもかまわない。
次に、本実施の形態の半導体装置の製造方法について説明する。本実施の形態の半導体装置の製造方法は、主面が第1の面方位を備える基板を準備し、基板上に主面が第1の面方位を備える第1導電型の第1のダイヤモンド半導体層を形成し、第1のダイヤモンド半導体層にトレンチ構造を形成し、トレンチ構造内の第1のダイヤモンド半導体層上に、第1のダイヤモンド半導体層より低不純物濃度の第2のダイヤモンド半導体層を形成し、第2のダイヤモンド半導体層上に、第2のダイヤモンド半導体層よりも高不純物濃度の第2導電型の第3のダイヤモンド半導体層を形成し、第1のダイヤモンド半導体層に電気的に接続される第1の電極を形成し、第3のダイヤモンド半導体層に電気的に接続される第2の電極を形成する。
図2(a)〜(g)は、本実施の形態の半導体装置の製造方法を示す模式断面図である。
まず、主面が第1の面方位を備える基板10を準備する。基板10は、例えば、ノンドープのダイヤモンド半導体である。第1の面方位は、例えば{111}である。
そして、基板10上に、主面が、例えば{111}の面方位を備えるn型の第1のダイヤモンド半導体層12を形成する(図2(a))。第1のダイヤモンド半導体層12には不純物としてリン(P)が含まれる。第1のダイヤモンド半導体層12の不純物濃度は、例えば、1×1018atoms/cm以上1×1021atoms/cm以下である。第1のダイヤモンド半導体層12は、例えば、マイクロ波プラズマCVD法で形成する。
なお、第1のダイヤモンド半導体層12に不純物を高濃度に含有させる観点から、第1の面方位が{111}面から<011>方向に45度以下の傾斜を有する面方位であることが望ましい。
次に、第1のダイヤモンド半導体層12に、例えば、リソグラフィー法とRIE(Reactive Ion Etching)法を用いて、トレンチ構造14を形成する(図2(b))。トレンチ構造14は、例えば、V字型である。V字型のトレンチ構造14の内面は、第1の面方位と異なる第2の面方位を備える。第2の面方位は、例えば、{110}である。
次に、トレンチ構造14内の第1のダイヤモンド半導体層12上に、第1のダイヤモンド半導体層12より低不純物濃度の第2のダイヤモンド半導体層16を形成する。第2のダイヤモンド半導体層16は、例えば、不純物を積極的に導入しないノンドープのダイヤモンド半導体層である。トレンチ構造内14では、内面に露出する第2の面方位、例えば、{110}、と同じ面方位の第2のダイヤモンド半導体層16が形成される。すなわち、第2のダイヤモンド半導体層16は、<110>方向に成長する。第2のダイヤモンド半導体層16は、例えば、マイクロ波プラズマCVD法で形成する。
<110>方向に{110}面方位で成長する場合、<111>方向に{111}面方位で成長する場合に比較して、リン(P)の取り込み効率は小さい。したがって、第2のダイヤモンド半導体層16形成の際に、下地のリンを高濃度に含有する第1のダイヤモンド半導体層12からの、リンのオートドーピングが抑制される。したがって、極めて真性半導体に近い第2のダイヤモンド半導体層16を形成することが可能となる。
なお、ここでは、第2の面方位が{110}である場合を例に説明したが、第2の面方位は、第1面方位と異なる面方位であれば、これに限定されるものではない。第2の面方位は、第2のダイヤモンド半導体層16への不純物のオートドーピングを抑制する観点から、{100}面または{110}面から±10度以内の面方位であることが望ましい。
次に、第2のダイヤモンド半導体層16上に、第2のダイヤモンド半導体層16よりも高不純物濃度のp型の第3のダイヤモンド半導体層18を形成する(図2(c))。第3のダイヤモンド半導体層18には不純物としてボロン(B)が含まれる。第3のダイヤモンド半導体層18の不純物濃度は、例えば、1×1018atoms/cm以上1×1021atoms/cm以下である。第3のダイヤモンド半導体層18は、例えば、マイクロ波プラズマCVD法で形成する。
次に、第3のダイヤモンド半導体層18上のトレンチ構造14内の斜面を含む領域に、保護膜(図示せず)を形成する。保護膜は、例えば、シリコン酸化膜である。
その後、例えば、酸素系のRIEにより、第2のダイヤモンド半導体層16および第3のダイヤモンド半導体層18を、第1のダイヤモンド半導体層12が表面に露出するまでエッチングする。その後、保護膜はウェットエッチング等により除去する(図2(d))。
次に、第3のダイヤモンド半導体層18上のトレンチ構造14内の斜面を含む領域に、絶縁膜24を形成する(図2(e))。絶縁膜24は、例えば、シリコン窒化膜である。
次に、例えば、リソグラフィー法とRIE法により、絶縁膜24に開口部30a、30bを形成する。そして、開口部30a、30bに、例えば、RIE法により、例えば、基板10に達する溝を形成する。また、例えば、リソグラフィー法とRIE法により、絶縁膜24に開口部30cを形成する(図2(f))。
その後、金属膜32、例えば、チタン(Ti)膜を、スパッタ法により形成する(図2(g))。
その後、例えば、リソグラフィー法とRIE法により、金属膜32をパターニングし、第1の電極20および第2の電極22を形成する。以上の製造方法により、図1に示す半導体装置100が形成される。
(第2の実施の形態)
本実施の形態の半導体装置は、主面が第1の面方位を有する第1導電型の第1のダイヤモンド半導体層と、第1のダイヤモンド半導体層に形成されるトレンチ構造と、トレンチ構造内の第1のダイヤモンド半導体層上に形成され、第1のダイヤモンド半導体層より低不純物濃度の第2のダイヤモンド半導体層と、第1のダイヤモンド半導体層に電気的に接続される第1の電極と、第2のダイヤモンド半導体層に電気的に接続される第2の電極と、
を備える。
本実施の形態の半導体装置は、第3のダイヤモンド半導体層を備えない、ショットキーダイオードである点で、第1の実施の形態と異なっている。第1の実施の形態と重複する内容については記載を省略する。
図3は、本実施の形態の半導体装置の模式断面図である。本実施の形態の半導体装置200は、トレンチ型のショットキーダイオードである。
半導体装置200は、例えば、主面が第1の面方位を備える単結晶ダイヤモンドの基板10上に形成される。第1の面方位は、例えば、{111}面から<011>方向に45度以下の傾斜を備える面方位である。
基板10上に、主面が第1の面方位を有するn型の第1のダイヤモンド半導体層12が形成される。第1の面方位は、例えば、{111}面から0度から10度のオフ角を備える面方位である。
第1のダイヤモンド半導体層12の不純物濃度は、例えば、1×1018atoms/cm以上1×1021atoms/cm以下である。n型不純物は、例えば、リン(P)である。
そして、第1のダイヤモンド半導体層12にトレンチ構造14が形成される。トレンチ構造14は、例えば、断面がV字形状を備える。そして、トレンチ構造14は、第1の面方位と異なる第2の面方位、例えば、{100}面または{110}面が、トレンチ内面に形成されるように設けられている。
そして、トレンチ構造14内の第1のダイヤモンド半導体層12上に、第2のダイヤモンド半導体層16が形成される。第2のダイヤモンド半導体層16は、いわゆるドリフト層である。
第2のダイヤモンド半導体層16は、第1のダイヤモンド半導体層12より低不純物濃度である。第2のダイヤモンド半導体層16は、例えば、n型、p型または真性半導体であるi(intrinsic)型である。第2のダイヤモンド半導体層16の不純物濃度は、1×1015atoms/cm以下であることが高耐圧を実現する観点から望ましい。
さらに、第1のダイヤモンド半導体層12に電気的に接続される第1の電極20を備えている。第1の電極20は、カソード(陰極)である。
第1の電極20は、第1のダイヤモンド半導体層12に設けられた溝内に形成される。この構造により、第1のダイヤモンド半導体層12との接触面積を増大させ、コンタクト抵抗を低減している。
第1の電極20は、金属で形成される。金属は、例えば、チタン(Ti)である。第1の電極20と第1のダイヤモンド半導体層12との間は、オーミックコンタクトであることが望ましい。
また、第2のダイヤモンド半導体層16に電気的に接続される第2の電極22を備えている。第2の電極22は、アノード(陽極)である。
第2の電極22は、金属で形成される。金属は、例えば、ニッケル(Ni)である。第2の電極22と第2のダイヤモンド半導体層16との間は、ショットキー接合である。第2の電極22の金属は、第2のダイヤモンド半導体層16とショットキー接合を形成する材料であれば、ニッケルに限定されることなく、例えば、アルミニウム(Al)、金(Au)、白金(Pt)、ルテニウム(Ru)、チタン(Ti)、タングステン(W)を適用することも可能である。
第1のダイヤモンド半導体層12、第2のダイヤモンド半導体層16の表面には、絶縁膜24が形成されている。絶縁膜24上には、第1の電極20および第2の電極22の一部が形成されている。
本実施の形態の半導体装置200の構成によれば、第1のダイヤモンド半導体層12は{111}面近傍の面方位を備えることで、n型不純物のリンを高濃度に含有させることが容易となる。第1のダイヤモンド半導体層12は、第1の電極20とのコンタクト層として、コンタクト抵抗とオン抵抗とを低くするため不純物濃度が高濃度であることが要求される。
そして、ドリフト層である第2のダイヤモンド半導体層16は、薄膜で高耐圧とするために、低不純物濃度であることが要求される。本実施の形態の半導体装置100の構成によれば、高不純物濃度の第1のダイヤモンド半導体層12にトレンチ構造を設け、{100}面、{110}面等、{111}面と面方位の異なる面を下地として、第2のダイヤモンド半導体層16を成長させることが可能になる。
したがって、第1のダイヤモンド半導体層12由来の不純物の取り込みが抑制され、安定して不純物濃度を低濃度に制御することが可能となる。よって、例えば、オン抵抗が0.1mΩcm以下、と低オン抵抗で、例えば、耐圧が1kV以上、と高耐圧のショットキーダイオードを再現性良く安定して製造することが可能となる。
また、不純物の取り込みが抑制されることで、接合界面の急峻性の劣化や欠陥の発生を抑制することが可能となる。よって、キャリア移動度の低下や逆方向のリーク電流の増大も抑制することが可能となる。
次に、本実施の形態の半導体装置の製造方法について説明する。本実施の形態の半導体装置の製造方法は、主面が第1の面方位を備える基板を準備し、基板上に主面が第1の面方位を備える第1導電型の第1のダイヤモンド半導体層を形成し、第1のダイヤモンド半導体層にトレンチ構造を形成し、トレンチ構造内の第1のダイヤモンド半導体層上に、第1のダイヤモンド半導体層より低不純物濃度の第2のダイヤモンド半導体層を形成し、第1のダイヤモンド半導体層に電気的に接続される第1の電極を形成し、第2のダイヤモンド半導体層に電気的に接続される第2の電極を形成する。
図4(a)〜(g)は、本実施の形態の半導体装置の製造方法を示す模式断面図である。
まず、主面が第1の面方位を備える基板10を準備する。基板10は、例えば、ノンドープのダイヤモンド半導体である。第1の面方位は、例えば{111}である。
そして、基板10上に、主面が、例えば{111}の面方位を備えるn型の第1のダイヤモンド半導体層12を形成する(図4(a))。第1のダイヤモンド半導体層12には不純物としてリン(P)が含まれる。第1のダイヤモンド半導体層12の不純物濃度は、例えば、1×1018atoms/cm以上1×1021atoms/cm以下である。第1のダイヤモンド半導体層12は、例えば、マイクロ波プラズマCVD法で形成する。
なお、第1のダイヤモンド半導体層12に不純物を高濃度に含有させる観点から、第1の面方位が{111}面から<011>方向に45度以下の傾斜を有する面方位であることが望ましい。
次に、第1のダイヤモンド半導体層12に、例えば、リソグラフィー法とRIE(Reactive Ion Etching)法を用いて、トレンチ構造14を形成する(図4(b))。トレンチ構造14は、例えば、断面がV字形状である。V字形状のトレンチ構造14の内面は、第1の面方位と異なる第2の面方位を備える。第2の面方位は、例えば、{110}である。
次に、トレンチ構造14内の第1のダイヤモンド半導体層12上に、第1のダイヤモンド半導体層12より低不純物濃度の第2のダイヤモンド半導体層16を形成する(図4(c))。第2のダイヤモンド半導体層16は、例えば、不純物を積極的に導入しないノンドープのダイヤモンド半導体層である。トレンチ構造内14では、内面に露出する第2の面方位、例えば、{110}、と同じ面方位の第2のダイヤモンド半導体層16が形成される。第2のダイヤモンド半導体層16は、<110>方向に成長して形成される。第2のダイヤモンド半導体層16は、例えば、マイクロ波プラズマCVD法で形成する。
<110>方向に{110}面方位で成長する場合、<111>方向に{111}面方位で成長する場合に比較して、リン(P)の取り込み効率は小さい。したがって、第2のダイヤモンド半導体層16形成の際に、下地のリンを高濃度に含有する第1のダイヤモンド半導体層12からの、リンのオートドーピングが抑制される。したがって、極めて真性半導体に近い第2のダイヤモンド半導体層16を形成することが可能となる。
なお、ここでは、第2の面方位が{110}である場合を例に説明したが、第2の面方位は、第1の面方位と異なる面方位であれば、これに限定されるものではない。第2の面方位は、第2のダイヤモンド半導体層16への不純物のオートドーピングを抑制する観点から、{100}面または{110}面から±10度以内の面方位であることが望ましい。
次に、第2のダイヤモンド半導体層16上のトレンチ構造14内の斜面を含む領域に、保護膜(図示せず)を形成する。保護膜は、例えば、シリコン酸化膜である。
その後、例えば、酸素系のRIEにより、第2のダイヤモンド半導体層16を、第1のダイヤモンド半導体層12が表面に露出するまでエッチングする。その後、保護膜はウェットエッチング等により除去する(図4(d))。
次に、第3のダイヤモンド半導体層18上のトレンチ構造14内の斜面を含む領域に、絶縁膜24を形成する(図4(e))。絶縁膜24は、例えば、シリコン窒化膜である。
次に、例えば、リソグラフィー法とRIE法により、絶縁膜24に開口部30a、30bを形成する。そして、開口部30a、30bに、例えば、RIE法により、例えば、基板10に達する溝を形成する。また、例えば、リソグラフィー法とRIE法により、絶縁膜24に開口部30cを形成する(図4(f))。
その後、金属膜32、例えば、チタン(Ti)膜を、スパッタ法により形成する(図4(g))。
その後、例えば、リソグラフィー法とRIE法により、金属膜32をパターニングし、第1の電極20および第2の電極22を形成する。以上の製造方法により、図3に示す半導体装置200が形成される。
なお、第1の電極20と第2の第2の電極22とに、異なる金属材料を適用してもかまわない。
(第3の実施の形態)
本実施の形態の半導体装置は、基板と、基板上に形成され、主面が第1の面方位を有する第1導電型の第1のダイヤモンド半導体層と、第1のダイヤモンド半導体層に形成され、最深部が基板に達し、第1のダイヤモンド半導体層を第1の領域と第2の領域に分離するトレンチ構造と、トレンチ構造内の第1のダイヤモンド半導体層上に形成され、第1のダイヤモンド半導体層より低不純物濃度の第2のダイヤモンド半導体層と、第1の領域に電気的に接続されるソース電極と、第2の領域に電気的に接続されるドレイン電極と、第2のダイヤモンド半導体層上に形成されるゲート電極と、を備える。
本実施の形態の半導体装置は、ダイオードではなく電界効果トランジスタである点で、第1および第2の実施の形態と異なる。第1または第2の実施の形態と重複する内容については記載を省略する。
図5は、本実施の形態の半導体装置の模式断面図である。本実施の形態の半導体装置300は、トレンチ型の電界効果トランジスタである。
半導体装置300は、例えば、主面が第1の面方位を備える単結晶ダイヤモンドの基板10上に形成される。第1の面方位は、例えば、{111}面から<011>方向に45度以下の傾斜を備える面方位である。
基板10上に、主面が第1の面方位を有するn型の第1のダイヤモンド半導体層12が形成される。第1の面方位は、例えば、{111}面から0度から10度のオフ角を備える面方位である。
第1のダイヤモンド半導体層12の不純物濃度は、例えば、1×1018atoms/cm以上1×1021atoms/cm以下である。n型不純物は、例えば、リン(P)である。
そして、第1のダイヤモンド半導体層12にトレンチ構造14が形成される。トレンチ構造14は、例えば、断面がV字形状を備える。トレンチ構造14により、第1のダイヤモンド半導体層12がソース領域(第1の領域)12aとドレイン領域(第2の領域)12bに分離される。そして、トレンチ構造14は、第1の面方位と異なる第2の面方位、例えば、{100}面または{110}面が、トレンチ内面に形成されるように設けられている。
そして、トレンチ構造14内の第1のダイヤモンド半導体層12上に、第2のダイヤモンド半導体層16が形成される。第2のダイヤモンド半導体層16は、キャリアが伝導される、いわゆるチャネル層である。
第2のダイヤモンド半導体層16は、第1のダイヤモンド半導体層12より低不純物濃度である。第2のダイヤモンド半導体層16は、例えば、n型、p型または真性半導体であるi(intrinsic)型である。第2のダイヤモンド半導体層16の不純物濃度は、1×1015atoms/cm以下であることが適切な閾値設定の観点から望ましい。
さらに、第1のダイヤモンド半導体層12の第1の領域12aに電気的に接続されるソース電極40を備えている。ソース電極40は、例えば、第1のダイヤモンド半導体層12の第1の領域12aに設けられた溝内に形成される。この構造により、第1のダイヤモンド半導体層12との接触面積を増大させ、コンタクト抵抗を低減している。
ソース電極40は、金属で形成される。金属は、例えば、チタン(Ti)である。ソース電極40と第1のダイヤモンド半導体層12との間は、オーミックコンタクトであることが望ましい。
また、第1のダイヤモンド半導体層12の第2の領域12bに電気的に接続されるドレイン電極42を備えている。ドレイン電極42は、例えば、第1のダイヤモンド半導体層12の第2の領域12bに設けられた溝内に形成される。この構造により、第1のダイヤモンド半導体層12との接触面積を増大させ、コンタクト抵抗を低減している。
ドレイン電極42は、金属で形成される。金属は、例えば、チタン(Ti)である。ドレイン電極42と第1のダイヤモンド半導体層12との間は、オーミックコンタクトであることが望ましい。
また、第2のダイヤモンド半導体層16に電気的に接続されるゲート電極44を備えている。ゲート電極44は、金属で形成される。金属は、例えば、ニッケル(Ni)である。ゲート電極44と第2のダイヤモンド半導体層16との間は、ショットキー接合である。ゲート電極44の金属は、第2のダイヤモンド半導体層16とショットキー接合を形成する材料であれば、ニッケルに限定されることなく、例えば、アルミニウム(Al)、金(Au)、白金(Pt)、ルテニウム(Ru)、チタン(Ti)、タングステン(W)を適用することも可能である。
第1のダイヤモンド半導体層12、第2のダイヤモンド半導体層16の表面には、絶縁膜24が形成されている。絶縁膜24上には、ソース電極40、ドレイン電極42およびゲート電極44の一部が形成されている。
本実施の形態の半導体装置300の構成によれば、第1のダイヤモンド半導体層12は{111}面近傍の面方位を備えることで、n型不純物のリンを高濃度に含有させることが容易となる。第1のダイヤモンド半導体層12は、ソース電極40、ドレイン電極42とのコンタクト層として、コンタクト抵抗とオン抵抗とを低くするため不純物濃度が高濃度であることが要求される。
そして、チャネル層である第2のダイヤモンド半導体層16は、薄膜で高耐圧とするために、低不純物濃度であることが要求される。本実施の形態の半導体装置100の構成によれば、高不純物濃度の第1のダイヤモンド半導体層12にトレンチ構造を設け、{100}面、{110}面等、{111}面と面方位の異なる面を下地として、第2のダイヤモンド半導体層16を成長させることが可能になる。よって、第1のダイヤモンド半導体層12由来の不純物の取り込みが抑制され、安定して不純物濃度を低濃度に制御することが可能となる。よって、オン抵抗が低く、高耐圧の電界効果トランジスタを再現性良く安定して製造することが可能となる。
また、不純物の取り込みが抑制されることで、接合界面の急峻性の劣化や欠陥の発生を抑制することが可能となる。よって、キャリア移動度の低下やリーク電流の増大も抑制することが可能となる。
なお、第2のダイヤモンド半導体層16とゲート電極44との間にゲート絶縁膜を設け、MISFET(Metal Insulator Semiconductor Fieled Effect Transistor)構造を採用することも可能である。
次に、本実施の形態の半導体装置の製造方法について説明する。本実施の形態の半導体装置の製造方法は、主面が第1の面方位を備える基板を準備し、基板上に主面が第1の面方位を備える第1導電型の第1のダイヤモンド半導体層を形成し、第1のダイヤモンド半導体層に、最深部が基板に達するトレンチ構造を形成し、トレンチ構造内の第1のダイヤモンド半導体層上に、第1のダイヤモンド半導体層より低不純物濃度の第2のダイヤモンド半導体層を形成し、第1のダイヤモンド半導体層に電気的に接続されるソース電極およびドレイン電極を形成し、第2のダイヤモンド半導体層に電気的に接続されるゲート電極を形成する。
図6(a)〜(g)は、本実施の形態の半導体装置の製造方法を示す模式断面図である。
まず、主面が第1の面方位を備える基板10を準備する。基板10は、例えば、ノンドープのダイヤモンド半導体である。第1の面方位は、例えば{111}である。
そして、基板10上に、主面が、例えば{111}の面方位を備えるn型の第1のダイヤモンド半導体層12を形成する(図6(a))。第1のダイヤモンド半導体層12には不純物としてリン(P)が含まれる。第1のダイヤモンド半導体層12の不純物濃度は、例えば、1×1018atoms/cm以上1×1021atoms/cm以下である。第1のダイヤモンド半導体層12は、例えば、マイクロ波プラズマCVD法で形成する。
なお、第1のダイヤモンド半導体層12に不純物を高濃度に含有させる観点から、第1の面方位が{111}面から<011>方向に45度以下の傾斜を有する面方位であることが望ましい。
次に、第1のダイヤモンド半導体層12に、例えば、リソグラフィー法とRIE(Reactive Ion Etching)法を用いて、最深部が基板10に達するトレンチ構造14を形成する(図6(b))。トレンチ構造14は、例えば、V字型である。V字型のトレンチ構造14の内面は、第1の面方位と異なる第2の面方位を備える。第2の面方位は、例えば、{110}である。
次に、トレンチ構造14内の第1のダイヤモンド半導体層12上に、第1のダイヤモンド半導体層12より低不純物濃度の第2のダイヤモンド半導体層16を形成する(図6(c))。第2のダイヤモンド半導体層16は、例えば、不純物を積極的に導入しないノンドープの真性ダイヤモンド半導体層である。トレンチ構造内14では、内面に露出する第2の面方位、例えば、{110}、と同じ面方位の第2のダイヤモンド半導体層16が形成される。すなわち、第2のダイヤモンド半導体層16は、<110>方向に成長して形成される。第2のダイヤモンド半導体層16は、例えば、マイクロ波プラズマCVD法で形成する。
<110>方向に{110}面方位で成長する場合、<111>方向に{111}面方位で成長する場合に比較して、リン(P)の取り込み効率は小さい。したがって、第2のダイヤモンド半導体層16形成の際に、下地のリンを高濃度に含有する第1のダイヤモンド半導体層12からのオートドーピングが抑制される。したがって、極めて真性半導体に近い第2のダイヤモンド半導体層16を形成することが可能となる。
なお、ここでは、第2の面方位が{110}である場合を例に説明したが、第2の面方位は、これに限定されるものではない。例えば、第2の面方位は、第2のダイヤモンド半導体層16への不純物のオートドーピングを抑制する観点から、{100}面または{110}面から±10度以内の面方位であることが望ましい。
次に、第2のダイヤモンド半導体層16上のトレンチ構造14内の斜面を含む領域に、保護膜(図示せず)を形成する。保護膜は、例えば、シリコン酸化膜である。
その後、例えば、酸素系のRIEにより、第2のダイヤモンド半導体層16を、第1のダイヤモンド半導体層12が表面に露出するまでエッチングする。その後、保護膜はウェットエッチング等により除去する(図6(d))。
次に、第3のダイヤモンド半導体層18上のトレンチ構造14内の斜面を含む領域に、絶縁膜24を形成する(図6(e))。絶縁膜24は、例えば、シリコン窒化膜である。
次に、例えば、リソグラフィー法とRIE法により、絶縁膜24に開口部30a、30bを形成する。そして、開口部30a、30bに、例えば、RIE法により、例えば、基板10に達する溝を形成する。また、例えば、リソグラフィー法とRIE法により、絶縁膜24に開口部30cを形成する(図6(f))。
その後、金属膜32、例えば、チタン(Ti)膜を、スパッタ法により形成する(図6(g))。
その後、例えば、リソグラフィー法とRIE法により、金属膜32をパターニングし、ソース電極40、ドレイン電極42およびゲート電極44を形成する。以上の製造方法により、図5に示す半導体装置300が形成される。
なお、ソース電極40、ドレイン電極42とゲート電極44とに異なる金属材料を適用してもかまわない。
(第4の実施の形態)
本実施の形態の半導体装置は、主面が第1の面方位を有する第1導電型の第1のダイヤモンド半導体層と、第1のダイヤモンド半導体層上に形成され、第1のダイヤモンド半導体層より低不純物濃度の第2のダイヤモンド半導体層と、第2のダイヤモンド半導体層に形成されるトレンチ構造と、トレンチ構造内の第2のダイヤモンド半導体層上に形成され、第2のダイヤモンド半導体層より高不純物濃度の第3のダイヤモンド半導体層と、第1のダイヤモンド半導体層に電気的に接続される第1の電極と、第3のダイヤモンド半導体層に電気的に接続される第2の電極と、を備える。
本実施の形態の半導体装置は、第1のダイヤモンド半導体層が高濃度のp型である点、第2のダイヤモンド半導体層にトレンチ構造が形成される点、半導体装置の裏面に電極を備える縦型の素子構造である点で、第1および第2の実施の形態と異なる。第1または第2の実施の形態と重複する内容については記載を省略する。
図7は、本実施の形態の半導体装置の模式断面図である。本実施の形態の半導体装置400は、トレンチ型の縦型のpinダイオードである。
半導体装置400は、例えば、主面が第1の面方位を有するp型の第1のダイヤモンド半導体層12を備える。第1の面方位は、例えば、{100}である。なお、p型のダイヤモンド半導体は、n型のダイヤモンド半導体と比較して、{100}や{110}面方位の成長でも高濃度の半導体層を形成することが容易である。
第1のダイヤモンド半導体層12の不純物濃度は、例えば、1×1018atoms/cm以上1×1021atoms/cm以下である。p型不純物は、例えば、ボロン(B)である。
第1のダイヤモンド半導体層12上に、第2のダイヤモンド半導体層16が形成される。第2のダイヤモンド半導体層16は、いわゆるドリフト層である。
第2のダイヤモンド半導体層16は、第1のダイヤモンド半導体層12より低不純物濃度である。第2のダイヤモンド半導体層16は、例えば、p型または真性半導体であるi(intrinsic)型である。第2のダイヤモンド半導体層16の不純物濃度は、1×1015atoms/cm以下であることが高耐圧を実現する観点から望ましい。
そして、第2のダイヤモンド半導体層16にトレンチ構造14が形成される。トレンチ構造14は、例えば、断面がV字形状を備える。そして、トレンチ構造14は、第1の面方位と異なる第2の面方位、例えば、{111}面が、トレンチ内面に形成されるように設けられている。
そして、トレンチ構造14内の第2のダイヤモンド半導体層16上に、n型の第3のダイヤモンド半導体層18が形成される。3のダイヤモンド半導体層18は、第2のダイヤモンド半導体層16よりも高不純物濃度である。
第3のダイヤモンド半導体層18の不純物濃度は、例えば、1×1018atoms/cm以上1×1021atoms/cm以下である。n型不純物は、例えば、リン(P)である。
さらに、半導体装置400の裏面側には、第1のダイヤモンド半導体層12に電気的に接続される第1の電極50を備えている。第1の電極50は、アノード(陽極)である。
第1の電極20は、金属で形成される。金属は、例えば、チタン(Ti)である。第1の電極50と第1のダイヤモンド半導体層12との間は、オーミックコンタクトであることが望ましい。
また、第3のダイヤモンド半導体層18に電気的に接続される第2の電極52を備えている。第2の電極52は、カソード(陰極)である。
第2の電極52は、金属で形成される。金属は、例えば、チタン(Ti)である。第2の電極52と第3のダイヤモンド半導体層18との間は、オーミックコンタクトであることが望ましい。
第2のダイヤモンド半導体層16、第3のダイヤモンド半導体層18の表面には、絶縁膜24が形成されている。絶縁膜24上には、第2の電極52の一部が形成されている。
本実施の形態では、ボロンの取り込み効率が比較的低い{100}面方向の成長により、低不純物濃度の第2のダイヤモンド半導体層16を形成する。これにより、高不純物濃度の第1のダイヤモンド半導体層12からのオートドーピングにより、不純物濃度が上昇あるいは不安定になることが抑制可能となる。
そして、{100}面を備える低不純物濃度の第2のダイヤモンド半導体層16上に、n型の高不純物濃度の第3のダイヤモンド半導体層18を形成する。この際、第2のダイヤモンド半導体層16に形成したトレンチ構造14内に第3のダイヤモンド半導体層18を形成する。トレンチ構造14は、{100}面と面方位の異なる第2の面、例えば、{111}が、トレンチ内面に形成されるように設けられる。
したがって、第3のダイヤモンド半導体層18は、リンの取り込み効率が高い{111}面方向の成長による形成が可能となり、安定して高不純物濃度のn型半導体層の形成が実現できる。リンの取り込み効率を上げる観点から、第2のダイヤモンド半導体層16と第3のダイヤモンド半導体層18の界面の面方位が{111}面から<011>方向に45度以下の傾斜を有する面方位であることが望ましい。
本実施の形態の半導体装置は、上記構成を備えることにより、真性半導体または低不純物濃度の第2のダイヤモンド半導体層の不純物が精度良く制御される。また、安定して高濃度の第3のダイヤモンド半導体層の形成が可能となる。したがって、安定した特性を備える低オン抵抗で高耐圧の半導体装置を実現することが可能となる。
次に、本実施の形態の半導体装置の製造方法について説明する。本実施の形態の半導体装置の製造方法は、主面が第1の面方位を備える第1導電型の第1のダイヤモンド半導体層を準備し、第1のダイヤモンド半導体層上に主面が第1の面方位を備え第1のダイヤモンド半導体層より低不純物濃度の第2のダイヤモンド半導体層を形成し、第2のダイヤモンド半導体層にトレンチ構造を形成し、トレンチ構造内の第2のダイヤモンド半導体層上に、第2のダイヤモンド半導体層よりも高不純物濃度の第2導電型の第3のダイヤモンド半導体層を形成し、第1のダイヤモンド半導体層に電気的に接続される第1の電極を形成し、第3のダイヤモンド半導体層に電気的に接続される第2の電極を形成する。
図8(a)〜(h)は、本実施の形態の半導体装置の製造方法を示す模式断面図である。
まず、主面が第1の面方位を備えるp型の第1のダイヤモンド半導体層(基板)12を準備する。第1のダイヤモンド半導体層12は、第1のダイヤモンド半導体層12には不純物としてボロン(B)が含まれる。第1のダイヤモンド半導体層18の不純物濃度は、例えば、1×1018atoms/cm以上1×1021atoms/cm以下である。第1の面方位は、例えば{100}である。
そして、第1のダイヤモンド半導体層12上に、主面が{100}の第1のダイヤモンド半導体層12より低不純物濃度の第2のダイヤモンド半導体層16を形成する(図8(a))。第2のダイヤモンド半導体層16は、例えば、不純物を積極的に導入しないノンドープのダイヤモンド半導体層である。第2のダイヤモンド半導体層16は、例えば、マイクロ波プラズマCVD法で形成する。
{100}面方位で成長する場合、{111}面方位で成長する場合に比較して、ボロン(B)の取り込み効率は小さい。したがって、第2のダイヤモンド半導体層16形成の際に、下地のボロンを高濃度に含有する第1のダイヤモンド半導体層12からのオートドーピングが抑制される。したがって、極めて真性半導体に近い第2のダイヤモンド半導体層16を形成することが可能となる。
次に、第2のダイヤモンド半導体層16に、例えば、リソグラフィー法とRIE(Reactive Ion Etching)法を用いて、トレンチ構造14を形成する(図8(b))。トレンチ構造14は、例えば、断面がV字形状である。V字形状のトレンチ構造14の内面は、第1の面方位と異なる第2の面方位を備える。第2の面方位は、例えば、{111}である。
次に、トレンチ構造14内の第2のダイヤモンド半導体層16上に、第2のダイヤモンド半導体層16より高不純物濃度の第3のダイヤモンド半導体層18を形成する(図8(c))。トレンチ構造内14では、内面に露出する第2の面方位、例えば、{111}、と同じ面方位の第3のダイヤモンド半導体層18が形成される。
第3のダイヤモンド半導体層18には不純物としてリン(P)が含まれる。第3のダイヤモンド半導体層18の不純物濃度は、例えば、1×1018atoms/cm以上1×1021atoms/cm以下である。第3のダイヤモンド半導体層18は、例えば、マイクロ波プラズマCVD法で形成する。
<111>方向に{111}面方位で成長する場合、<100>方向に{100}面方位で成長する場合に比較して、リン(P)の取り込み効率は大きい。したがって、第3のダイヤモンド半導体層18形成の際に、高濃度の半導体層を安定して形成することが可能となる。
なお、ここでは、第1の面方位が{100}である場合を例に説明したが、第1の面方位は、これに限定されるものではない。例えば、第1の面方位は、第2のダイヤモンド半導体層16への不純物のオートドーピングを抑制する観点から、{100}面または{110}面から±10度以内の面方位であることが望ましい。
また、ここでは、第2の面方位が{111}である場合を例に説明したが、第2の面方位は、これに限定されるものではない。例えば、第2の面方位は、第3のダイヤモンド半導体層18の不純物濃度を高濃度にする観点から、{111}面から<011>方向に45度以下の傾斜を有する面方位であることが望ましい。
次に、第3のダイヤモンド半導体層18上のトレンチ構造14内の斜面を含む領域に、保護膜(図示せず)を形成する。保護膜は、例えば、シリコン酸化膜である。
その後、例えば、酸素系のRIEにより、第3のダイヤモンド半導体層18を、第2のダイヤモンド半導体層16が表面に露出するまでエッチングする。その後、保護膜はウェットエッチング等により除去する(図8(d))。
次に、第3のダイヤモンド半導体層18上のトレンチ構造14内の斜面を含む領域に、絶縁膜24を形成する(図8(e))。絶縁膜24は、例えば、シリコン窒化膜である。
次に、例えば、リソグラフィー法とRIE法により、絶縁膜24に開口部30を形成する。(図8(f))。
その後、金属膜32、例えば、チタン(Ti)膜を、スパッタ法により形成する(図8(g))。
その後、例えば、リソグラフィー法とRIE法により、金属膜32をパターニングし、第2の電極52を形成する(図8(h))。さらに、裏面の第1のダイヤモンド半導体層12上に金属膜(図示せず)、例えば、チタン(Ti)膜を、スパッタ法により形成することで第1の電極50(図7)を形成する。以上の製造方法により、図7に示す半導体装置400が形成される。
以下、実施例について説明する。
(実施例1)
第1の実施の形態の構造のpinダイオードを作成した。
まず、主面が{111}のノンドープのダイヤモンド基板10上に、マイクロ波プラズマCVD法で、リンドープのn型ダイヤモンド層(第1のダイヤモンド半導体層)12を形成した。そして、n型ダイヤモンド層12に、リソグラフィー法とRIE法を用いて、V字形状のトレンチ構造14を形成した。トレンチ構造14のV字形状をなす面は、{110}となるように形成した。
トレンチ構造14内のn型ダイヤモンド層12上に、ノンドープダイヤモンド層(第2のダイヤモンド半導体層)16と、ボロンドープのp型ダイヤモンド半導体層(第3のダイヤモンド半導体層)18をマイクロ波プラズマCVD法で形成した。
その後、V字形状内側の斜面にパターニングによりSiO保護膜を形成し、それ以外の部分を、酸素系RIEにより、n型の第1のダイヤモンド層12が表面に出るところまでエッチングを行った。そして、SiOをフッ化アンモニウムなどのエッチャントにより除去し、上面にパターニングによりSiN保護膜(絶縁膜)24を形成した。
さらにn型ダイヤモンド層12に縦方向に基板10が出るまで溝を形成し、V字形状内面およびn型ダイヤモンド層12に形成した溝にオーミック電極(第2の電極)22およびオーミック電極(第1の電極)20をそれぞれ形成した。
オーミック電極としてTi/Pt/Auを電子ビーム蒸着により堆積し、500℃で15分アニールした。p型ダイヤモンド層18はボロン濃度5×1020atoms/cm、n型ダイヤモンド層12のリン濃度は1×1020atoms/cmであった。ノンドープダイヤモンド層16中のリンおよびボロンの濃度はSIMS(2次イオン質量分析法)の検出下限以下(<〜1×1015atoms/cm)であった。
作製したpinダイオードのI−V特性を測定したところ、±10Vにおける整流比10桁以上、10Vにおける順方向電流密度が10000A/cmという値が得られた。また、逆方向のリーク電流は100Vで1pA以下であり、3kVまで電圧をかけてもブレークダウンは起こらなかった。
(実施例2)
第2の実施の形態の構造のショットキーダイオードを作成した。
まず、主面が{111}のノンドープのダイヤモンド基板10上に、マイクロ波プラズマCVD法で、リンドープのn型ダイヤモンド層(第1のダイヤモンド半導体層)12を形成した。そして、n型ダイヤモンド層12に、リソグラフィー法とRIE法を用いて、V字形状のトレンチ構造14を形成した。トレンチ構造14のV字形状をなす面は、{110}となるように形成した。
トレンチ構造14内のn型ダイヤモンド層12上に、ノンドープダイヤモンド層(第2のダイヤモンド半導体層)16をマイクロ波プラズマCVD法で形成した。
その後、V字形状内側の斜面にパターニングによりSiO保護膜を形成し、それ以外の部分を、酸素系RIEにより、n型の第1のダイヤモンド層12が表面に出るところまでエッチングを行った。そして、SiOをフッ化アンモニウムなどのエッチャントにより除去し、上面にパターニングによりSiN保護膜(絶縁膜)24を形成した。
さらにn型ダイヤモンド層12に縦方向に基板10が出るまで溝を形成し、V字形状内面およびn型ダイヤモンド層12に形成した溝にオーミック電極(第2の電極)22およびオーミック電極(第1の電極)20をそれぞれ形成する。
オーミック電極としてTi/Pt/Auを電子ビーム蒸着により堆積し、500℃で15分アニールした。n型ダイヤモンド層12のリン濃度は1×1020atoms/cmであった。ノンドープダイヤモンド層16中のリンおよびボロンの濃度はSIMS(2次イオン質量分析法)の検出下限以下(<〜1×1015atoms/cm)であった。
作製したpinダイオードのI−V特性を測定したところ、±10Vにおける整流比10桁以上、10Vにおける順方向電流密度が1000A/cmという値が得られた。また、逆方向のリーク電流は100Vで1pA以下であり、3kVまで電圧をかけてもブレークダウンは起こらなかった。
(実施例3)
第3の実施の形態の構造の電界効果トランジスタを作成した。
まず、主面が{111}のノンドープのダイヤモンド基板10上に、マイクロ波プラズマCVD法で、リンドープのn型ダイヤモンド層(第1のダイヤモンド半導体層)12を形成した。そして、n型ダイヤモンド層12に、リソグラフィー法とRIE法を用いて、基板10に達するV字形状のトレンチ構造14を形成した。トレンチ構造14のV字形状の溝をなす面は、{110}となるように形成した。
トレンチ構造14内のn型ダイヤモンド層12上に、ノンドープダイヤモンド層(第2のダイヤモンド半導体層)16をマイクロ波プラズマCVD法で形成した。
その後、V字形状内側の斜面にパターニングによりSiO保護膜を形成し、それ以外の部分を、酸素系RIEにより、n型の第1のダイヤモンド層12が表面に出るところまでエッチングを行った。そして、SiOをフッ化アンモニウムなどのエッチャントにより除去し、上面にパターニングによりSiN保護膜(絶縁膜)24を形成した。
さらに、V字形状内面およびn型ダイヤモンド層12にソース電極40およびドレイン電極42を形成した。ソース電極40およびドレイン電極42の形成において、Ti/Pt/Auを電子ビーム蒸着により堆積し、500℃で15分アニールした。その後さらにノンドープダイヤモンド層16上にゲート電極44を形成した。
型ダイヤモンド層12のリン濃度は1×1020atoms/cmであり、ノンドープダイヤモンド層16中のリンおよびボロンの濃度はSIMS(2次イオン質量分析法)の検出下限以下(<〜1×1015atoms/cm)であった。
作製した電界効果トランジスタは、しきい値電圧4.5Vで、ゲート電圧を印加しない時ドレイン電流が流れないノーマリオフ特性を示した。ゲート電圧20Vで電流密度1000A/cmの時の特性オン抵抗は1mΩcmであり、オフ状態での耐圧は3kVであった。
第1ないし第3の実施の形態では、基板に到達する溝内に電極を形成する構造を例に説明した。コンタクト抵抗を低減する観点からは、上記形態が望ましいが、例えば、溝が基板に到達しない構造であっても、溝を設けない構造であってもかまわない。
以上、具体例を参照しつつ本発明の実施の形態について説明した。上記、実施の形態はあくまで、例として挙げられているだけであり、本発明を限定するものではない。また、実施の形態の説明においては、半導体装置、半導体装置の製造方法等で、本発明の説明に直接必要としない部分等については記載を省略したが、必要とされる半導体装置、半導体装置の製造方法等に関わる要素を適宜選択して用いることができる。
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置が、本発明の範囲に包含される。本発明の範囲は、特許請求の範囲およびその均等物の範囲によって定義されるものである。
10 基板
12 第1のダイヤモンド半導体層
12a 第1の領域
12b 第2の領域
14 トレンチ構造
16 第2のダイヤモンド半導体層
18 第3のダイヤモンド半導体層
20 第1の電極
22 第2の電極
40 ソース電極
42 ドレイン電極
44 ゲート電極
50 第1の電極
52 第2の電極
100 半導体装置
200 半導体装置
300 半導体装置
400 半導体装置

Claims (12)

  1. 主面が{111}面から<011>方向に45度以下の傾斜を有する面方位である第1導電型の第1のダイヤモンド半導体層と、
    前記第1のダイヤモンド半導体層に形成されるトレンチ構造と、
    前記トレンチ構造内の前記第1のダイヤモンド半導体層上に形成され、前記第1のダイヤモンド半導体層より低不純物濃度の第2のダイヤモンド半導体層と、
    前記第2のダイヤモンド半導体層上に形成され、前記第2のダイヤモンド半導体層よりも高不純物濃度の第2導電型の第3のダイヤモンド半導体層と、
    前記第1のダイヤモンド半導体層に電気的に接続される第1の電極と、
    前記第3のダイヤモンド半導体層に電気的に接続される第2の電極と、
    を備え
    前記第1のダイヤモンド半導体層と前記第2のダイヤモンド半導体層の界面の面方位が{100}面または{110}面から±10度以内の面方位であることを特徴とする半導体装置。
  2. 前記第1導電型がn型であり、前記第2導電型がp型であることを特徴とする請求項1記載の半導体装置。
  3. 前記第2のダイヤモンド半導体層の不純物濃度が1×1015atoms/cm以下であることを特徴とする請求項1または請求項2に記載の半導体装置。
  4. 主面が{111}面から<011>方向に45度以下の傾斜を有する面方位である第1導電型の第1のダイヤモンド半導体層と、
    前記第1のダイヤモンド半導体層に形成されるトレンチ構造と、
    前記トレンチ構造内の前記第1のダイヤモンド半導体層上に形成され、前記第1のダイヤモンド半導体層より低不純物濃度の第2のダイヤモンド半導体層と、
    前記第1のダイヤモンド半導体層に電気的に接続される第1の電極と、
    前記第2のダイヤモンド半導体層に電気的に接続される第2の電極と、
    を備え
    前記第1のダイヤモンド半導体層と前記第2のダイヤモンド半導体層の界面の面方位が{100}面または{110}面から±10度以内の面方位であることを特徴とする半導体装置。
  5. 前記第1導電型がn型であることを特徴とする請求項4記載の半導体装置。
  6. 前記第2のダイヤモンド半導体層の不純物濃度が1×1015atoms/cm以下であることを特徴とする請求項4または請求項5記載の半導体装置。
  7. 基板と、
    前記基板上に形成され、主面が{111}面から<011>方向に45度以下の傾斜を有する面方位である第1導電型の第1のダイヤモンド半導体層と、
    前記第1のダイヤモンド半導体層に形成され、最深部が前記基板に達し、前記第1のダイヤモンド半導体層を第1の領域と第2の領域に分離するトレンチ構造と、
    前記トレンチ構造内の前記第1のダイヤモンド半導体層上に形成され、前記第1のダイヤモンド半導体層より低不純物濃度の第2のダイヤモンド半導体層と、
    前記第1の領域に電気的に接続されるソース電極と、
    前記第2の領域に電気的に接続されるドレイン電極と、
    前記第2のダイヤモンド半導体層上に形成されるゲート電極と、
    を備え
    前記第1のダイヤモンド半導体層と前記第2のダイヤモンド半導体層の界面の面方位が{100}面または{110}面から±10度以内の面方位であることを特徴とする半導体装置。
  8. 前記第1導電型がn型であることを特徴とする請求項7記載の半導体装置。
  9. 前記第2のダイヤモンド半導体層の不純物濃度が1×1015atoms/cm以下であることを特徴とする請求項7または請求項8に記載の半導体装置。
  10. 主面が{100}面または{110}面から±10度以内の面方位を有する第1導電型の第1のダイヤモンド半導体層と、
    前記第1のダイヤモンド半導体層上に形成され、前記第1のダイヤモンド半導体層より低不純物濃度の第2のダイヤモンド半導体層と、
    前記第2のダイヤモンド半導体層に形成されるトレンチ構造と、
    前記トレンチ構造内の前記第2のダイヤモンド半導体層上に形成され、前記第2のダイヤモンド半導体層より高不純物濃度の第2導電型の第3のダイヤモンド半導体層と、
    前記第1のダイヤモンド半導体層に電気的に接続される第1の電極と、
    前記第3のダイヤモンド半導体層に電気的に接続される第2の電極と、
    を備え
    前記第2のダイヤモンド半導体層と前記第3のダイヤモンド半導体層の界面の面方位が{111}面から<011>方向に45度以下の傾斜を有する面方位であることを特徴とする半導体装置。
  11. 前記第1導電型がp型であり、前記第2導電型がn型であることを特徴とする請求項10記載の半導体装置。
  12. 前記第2のダイヤモンド半導体層の不純物濃度が1×1015atoms/cm以下であることを特徴とする請求項10または請求項11に記載の半導体装置。
JP2012260233A 2012-11-28 2012-11-28 半導体装置 Active JP6104575B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012260233A JP6104575B2 (ja) 2012-11-28 2012-11-28 半導体装置
US14/090,064 US9142618B2 (en) 2012-11-28 2013-11-26 Semiconductor device
US14/825,235 US9349800B2 (en) 2012-11-28 2015-08-13 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012260233A JP6104575B2 (ja) 2012-11-28 2012-11-28 半導体装置

Publications (2)

Publication Number Publication Date
JP2014107454A JP2014107454A (ja) 2014-06-09
JP6104575B2 true JP6104575B2 (ja) 2017-03-29

Family

ID=50772477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012260233A Active JP6104575B2 (ja) 2012-11-28 2012-11-28 半導体装置

Country Status (2)

Country Link
US (2) US9142618B2 (ja)
JP (1) JP6104575B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6139340B2 (ja) 2013-09-03 2017-05-31 株式会社東芝 半導体装置およびその製造方法
JP6252900B2 (ja) * 2013-11-29 2017-12-27 株式会社デンソー 半導体装置
WO2017027451A1 (en) * 2015-08-07 2017-02-16 North Carolina State University Synthesis and processing of q-carbon and q-bn, and direct conversion of carbon into diamond, bn, and c-bn
JP6441192B2 (ja) * 2015-09-11 2018-12-19 株式会社東芝 半導体装置
US9922791B2 (en) 2016-05-05 2018-03-20 Arizona Board Of Regents On Behalf Of Arizona State University Phosphorus doped diamond electrode with tunable low work function for emitter and collector applications
US10704160B2 (en) 2016-05-10 2020-07-07 Arizona Board Of Regents On Behalf Of Arizona State University Sample stage/holder for improved thermal and gas flow control at elevated growth temperatures
US10121657B2 (en) 2016-05-10 2018-11-06 Arizona Board Of Regents On Behalf Of Arizona State University Phosphorus incorporation for n-type doping of diamond with (100) and related surface orientation
US10240251B2 (en) 2016-06-28 2019-03-26 North Carolina State University Synthesis and processing of pure and NV nanodiamonds and other nanostructures for quantum computing and magnetic sensing applications
US10418475B2 (en) 2016-11-28 2019-09-17 Arizona Board Of Regents On Behalf Of Arizona State University Diamond based current aperture vertical transistor and methods of making and using the same
EP3379580A1 (en) * 2017-03-22 2018-09-26 Evince Technology Ltd Diamond semiconductor device
JP6817917B2 (ja) 2017-09-07 2021-01-20 株式会社東芝 ダイヤモンド半導体素子
CN108206220B (zh) * 2017-12-29 2020-09-01 中国电子科技集团公司第十三研究所 金刚石肖特基二极管的制备方法
JP7159080B2 (ja) * 2018-05-10 2022-10-24 株式会社東芝 積層体および半導体装置
US10847364B2 (en) * 2018-05-10 2020-11-24 Kabushiki Kaisha Toshiba Laminated body and semiconductor device
US10497817B1 (en) * 2018-07-09 2019-12-03 Wisconsin Alumni Research Foundation P-n diodes and p-n-p heterojunction bipolar transistors with diamond collectors and current tunneling layers

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243314A (ja) * 2002-02-20 2003-08-29 Nippon Telegr & Teleph Corp <Ntt> ダイヤモンド膜の製造方法およびそれを用いた電子デバイスの製造方法
JP5140998B2 (ja) * 2006-11-18 2013-02-13 住友電気工業株式会社 ワイドバンドギャップ半導体装置およびその製造方法
JP5419101B2 (ja) 2008-07-01 2014-02-19 独立行政法人産業技術総合研究所 ダイヤモンド半導体装置及びその製造方法
JP2011119512A (ja) * 2009-12-04 2011-06-16 Denso Corp 半導体装置およびその製造方法
DE102011079747A1 (de) * 2010-07-27 2012-02-02 Denso Corporation Halbleitervorrichtung mit Schaltelement und Freilaufdiode, sowie Steuerverfahren hierfür
TWI602303B (zh) * 2011-01-26 2017-10-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8610235B2 (en) * 2011-09-22 2013-12-17 Alpha And Omega Semiconductor Incorporated Trench MOSFET with integrated Schottky barrier diode
JP5537525B2 (ja) 2011-09-26 2014-07-02 株式会社東芝 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US9142618B2 (en) 2015-09-22
JP2014107454A (ja) 2014-06-09
US20140145210A1 (en) 2014-05-29
US20150349060A1 (en) 2015-12-03
US9349800B2 (en) 2016-05-24

Similar Documents

Publication Publication Date Title
JP6104575B2 (ja) 半導体装置
US11342420B2 (en) Heterojunction devices and methods for fabricating the same
WO2018010545A1 (zh) 一种异质结终端的碳化硅功率器件及其制备方法
US10062750B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP6139340B2 (ja) 半導体装置およびその製造方法
US20120228734A1 (en) High breakdown voltage semiconductor rectifier
JP2018022851A (ja) 半導体装置およびその製造方法
JP2015185700A (ja) 半導体装置
US10141439B2 (en) Semiconductor device and method of manufacturing the same
JP6125748B2 (ja) 半導体装置
US20230017518A1 (en) Semiconductor device
JP5621198B2 (ja) 半導体装置
CN211017091U (zh) 一种垂直型GaN基凹槽结势垒肖特基二极管
JP2023101772A (ja) 半導体装置および半導体装置の製造方法
JP2015170654A (ja) 半導体装置
CN110931571A (zh) 一种垂直型GaN基凹槽结势垒肖特基二极管及其制作方法
WO2019202349A1 (ja) 半導体装置及びその製造方法
JP6256008B2 (ja) 半導体装置及び半導体装置の製造方法
JP2008103392A (ja) 半導体装置および半導体装置の製造方法
US11756994B2 (en) Semiconductor device and method of manufacturing semiconductor device
US10734483B2 (en) Semiconductor device
CN116417520B (zh) 一种氧化镓场效应晶体管及其制备方法
JP7312616B2 (ja) 半導体装置及びその製造方法
JP2019047096A (ja) ダイヤモンド半導体素子
WO2023120443A1 (ja) ジャンクションバリアショットキーダイオード及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161018

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161020

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170301

R151 Written notification of patent or utility model registration

Ref document number: 6104575

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151