WO2023120443A1 - ジャンクションバリアショットキーダイオード及びその製造方法 - Google Patents

ジャンクションバリアショットキーダイオード及びその製造方法 Download PDF

Info

Publication number
WO2023120443A1
WO2023120443A1 PCT/JP2022/046558 JP2022046558W WO2023120443A1 WO 2023120443 A1 WO2023120443 A1 WO 2023120443A1 JP 2022046558 W JP2022046558 W JP 2022046558W WO 2023120443 A1 WO2023120443 A1 WO 2023120443A1
Authority
WO
WIPO (PCT)
Prior art keywords
type semiconductor
semiconductor layer
trenches
semiconductor film
layer
Prior art date
Application number
PCT/JP2022/046558
Other languages
English (en)
French (fr)
Inventor
章夫 高塚
Original Assignee
株式会社タムラ製作所
株式会社ノベルクリスタルテクノロジー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社タムラ製作所, 株式会社ノベルクリスタルテクノロジー filed Critical 株式会社タムラ製作所
Priority to CN202280085639.7A priority Critical patent/CN118435360A/zh
Publication of WO2023120443A1 publication Critical patent/WO2023120443A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Definitions

  • the present invention relates to a junction barrier Schottky diode and its manufacturing method.
  • an n-type semiconductor layer formed on an n-type semiconductor substrate and having a trench opening on the side opposite to the n-type semiconductor substrate, a p-type semiconductor layer embedded in the trench of the n-type semiconductor layer, A trench junction comprising an anode electrode formed on an n-type semiconductor layer so as to be in contact with a p-type semiconductor layer, and a cathode electrode formed on a surface of an n-type semiconductor substrate opposite to the n-type semiconductor layer.
  • a barrier Schottky (JBS) diode is known (see Patent Document 1).
  • An object of the present invention is to provide a junction barrier Schottky diode with a trench structure, which has excellent surge resistance and reduced energy loss during switching operation, and a method for manufacturing the same.
  • one aspect of the present invention provides a junction barrier Schottky diode of [1] to [4] below and a method of manufacturing a junction barrier Schottky diode of [5] below.
  • An n-type semiconductor layer made of an n-type semiconductor and having a plurality of trenches opening on a first surface, and a p-type semiconductor film made of a p-type semiconductor provided in contact with the inner surfaces of the plurality of trenches.
  • junction barrier Schottky diode according to [1] above, wherein the n-type semiconductor layer and the p-type semiconductor film are made of different semiconductors.
  • the p-type semiconductor contains Cu 2 O, NiO, Ag 2 O, polycrystalline Si, single crystal Si, amorphous Si, SnO, or CuO.
  • [5] forming a plurality of trenches on a first surface of an n-type semiconductor layer made of an n-type semiconductor; forming a p-type semiconductor film made of a p-type semiconductor in contact with the inner surfaces of the plurality of trenches; forming, on the first surface of the n-type semiconductor layer, an anode electrode partially covered with the p-type semiconductor film in the plurality of trenches; and forming a cathode electrode directly or through another layer on a second surface opposite to the surface, wherein the electron affinity ⁇ p and work function ⁇ p of the p-type semiconductor and the n-type semiconductor.
  • the present invention it is possible to provide a junction barrier Schottky diode with a trench structure, which has excellent surge resistance and reduced energy loss during switching operation, and a method for manufacturing the same.
  • FIG. 1 is a vertical cross-sectional view of a junction barrier Schottky (JBS) diode according to an embodiment of the invention.
  • FIG. 2A is a vertical cross-sectional view of a JBS diode showing a modification of the p-type semiconductor film.
  • FIG. 2B is a vertical cross-sectional view of a JBS diode showing a modification of the p-type semiconductor film.
  • FIG. 3A is a vertical cross-sectional view of a JBS diode showing another modification of the p-type semiconductor film.
  • FIG. 3B is a vertical cross-sectional view of a JBS diode showing another modification of the p-type semiconductor film.
  • FIG. 1 is a vertical cross-sectional view of a junction barrier Schottky (JBS) diode according to an embodiment of the invention.
  • FIG. 2A is a vertical cross-sectional view of a JBS diode showing a modification of the p-type semiconductor film.
  • FIG. 4A is a vertical sectional view for explaining the manufacturing process of the JBS diode according to this embodiment.
  • FIG. 4B is a vertical sectional view for explaining the manufacturing process of the JBS diode according to this embodiment.
  • FIG. 4C is a vertical sectional view for explaining the manufacturing process of the JBS diode according to this embodiment.
  • FIG. 5A is a vertical sectional view for explaining the manufacturing process of the JBS diode according to this embodiment.
  • FIG. 5B is a vertical sectional view for explaining the manufacturing process of the JBS diode according to this embodiment.
  • FIG. 5C is a vertical sectional view for explaining the manufacturing process of the JBS diode according to this embodiment.
  • FIG. 6A is a vertical sectional view for explaining the manufacturing process of the JBS diode according to this embodiment.
  • FIG. 6B is a vertical sectional view for explaining the manufacturing process of the JBS diode according to this embodiment.
  • the JBS diode 1 includes an n-type semiconductor layer 11 having a plurality of trenches 111 opening in a first surface 113, a p-type semiconductor film 12 provided in contact with the inner surface of the trenches 111 of the n-type semiconductor layer 11, an n provided on the first surface 113 of the n-type semiconductor layer 11 in contact with the mesa-shaped portion 112 between the plurality of trenches 111 of the n-type semiconductor layer 11, a portion 132 of which is located within the plurality of trenches to form the p-type semiconductor film. and a cathode electrode 14 provided directly or via another layer on a second surface 114 opposite to the first surface 113 of the n-type semiconductor layer 11 .
  • the JBS diode 1 comprises an n-type semiconductor substrate 10 as a base for epitaxial growth of the n-type semiconductor layer 11, the second surface 114 of the n-type semiconductor layer 11 being n contact with the mold semiconductor substrate 10 .
  • cathode electrode 14 is provided on the surface of n-type semiconductor substrate 10 opposite to n-type semiconductor layer 11 . That is, the cathode electrode 14 is provided on the second surface 114 of the n-type semiconductor layer 11 with the n-type semiconductor substrate 10 interposed therebetween.
  • the n-type semiconductor layer 11 and the anode electrode 13 form a Schottky junction, and the JBS diode 1 utilizes the rectifying property of this Schottky junction.
  • the JBS diode 1 by applying a forward voltage (positive potential on the anode electrode 13 side) between the anode electrode 13 and the cathode electrode 14, the anode electrode 13 and the n-type semiconductor as viewed from the n-type semiconductor layer 11 The potential barrier at the interface with layer 11 is lowered, and current flows from anode electrode 13 to cathode electrode 14 .
  • the JBS diode 1 Since the JBS diode 1 according to the present embodiment has a trench JBS structure, a high breakdown voltage can be obtained without increasing the resistance of the n-type semiconductor layer 11 . That is, the JBS diode 1 is a high-voltage, low-loss Schottky barrier diode.
  • the n-type semiconductor substrate 10 is composed of a single crystal of an n-type gallium oxide based semiconductor containing IV group elements such as Si and Sn as donors.
  • the donor concentration of the n-type semiconductor substrate 10 is, for example, 1.0 ⁇ 10 16 cm ⁇ 3 or more and 1.0 ⁇ 10 22 cm ⁇ 3 or less, preferably 1.0 ⁇ 10 18 cm ⁇ 3 or more and 1.0 ⁇ 10 22 cm ⁇ 3 or more. .0 ⁇ 10 22 cm ⁇ 3 or less.
  • the thickness of the n-type semiconductor substrate 10 is, for example, 5 ⁇ m or more and 650 ⁇ m or less.
  • the gallium oxide-based semiconductor is Ga 2 O 3 or Ga 2 O 3 doped with one or both of Al and In, and (Ga x Al y In (1-xy) ) 2 It has a composition represented by O 3 (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x+y ⁇ 1).
  • Al is added to Ga 2 O 3
  • the bandgap widens, and when In is added, the bandgap narrows.
  • the single crystal of the gallium oxide-based semiconductor described above typically has a ⁇ -type crystal structure.
  • Ga 2 O 3 which is a typical example of a gallium oxide-based semiconductor, has a bandgap energy of 4.5 to 4.9 eV and a breakdown electric field strength of about 8.0 MV/cm.
  • the n-type semiconductor layer 11 is composed of a single crystal of an n-type gallium oxide-based semiconductor containing IV group elements such as Si and Sn as donors.
  • the donor concentration of n-type semiconductor layer 11 is lower than the donor concentration of n-type semiconductor substrate 10 .
  • the n-type semiconductor layer 11 is, for example, an epitaxial layer epitaxially grown on the n-type semiconductor substrate 10 .
  • a high donor concentration layer containing a high concentration of donors may be formed between the n-type semiconductor substrate 10 and the n-type semiconductor layer 11 .
  • This high donor concentration layer is used, for example, when the n-type semiconductor layer 11 is epitaxially grown on the n-type semiconductor substrate 10 .
  • the amount of dopant incorporated is unstable and the acceptor impurity diffuses from the n-type semiconductor substrate 10. is directly grown, the resistance of the region of the n-type semiconductor layer 11 near the interface with the n-type semiconductor substrate 10 may increase.
  • a high donor concentration layer is used.
  • the donor concentration of the high-donor-concentration layer is, for example, set higher than the donor concentration of the n-type semiconductor layer 11, and more preferably set to 10 times or more the donor concentration of the n-type semiconductor layer 11.
  • the donor concentration of the n-type semiconductor layer 11 is, for example, 2 ⁇ 10 14 cm ⁇ 3 or more and 4 ⁇ 10 17 cm ⁇ 3 or less.
  • the donor concentration of the n-type semiconductor layer 11 is preferably 4 ⁇ 10 17 cm ⁇ 3 or less, more preferably 8 ⁇ 10 15 cm ⁇ 3 or more and 4 ⁇ 10 17 cm ⁇ 3 or less. It is more preferably 10 17 cm ⁇ 3 or less.
  • the donor concentration of the n-type semiconductor layer 11 is preferably 8 ⁇ 10 16 cm ⁇ 3 or less, more preferably 1.6 ⁇ 10 15 cm ⁇ 3 or more and 8 ⁇ 10 16 cm ⁇ 3 or less. It is more preferably 10 16 cm ⁇ 3 or less.
  • the donor concentration of the n-type semiconductor layer 11 is preferably 5 ⁇ 10 16 cm ⁇ 3 or less, more preferably 1 ⁇ 10 15 cm ⁇ 3 or more and 5 ⁇ 10 16 cm ⁇ 3 or less is more preferable.
  • the depth of the trench 111 is As the depth D increases, the electric field at the Schottky interface between the anode electrode 13 and the first surface 113 can be reduced when a reverse voltage is applied. On the other hand, if the depth D of the trench 111 is too deep, the electric resistance between the anode electrode 13 and the cathode electrode 14 of the JBS diode 1 increases. Therefore, the depth D of the trench 111 is preferably 0.5 ⁇ m or more and 5 ⁇ m or less.
  • the thickness T of the n-type semiconductor layer 11 has, for example, a value obtained by adding 0.5 to 110 ⁇ m to the depth D of the trench 111 measured from the first surface 113 .
  • the thickness T of the n-type semiconductor layer 11 preferably has a value obtained by adding 0.6 to 9 ⁇ m to the depth D of the trench 111. More preferably, it has a value of 0.6 to 6 ⁇ m plus.
  • the thickness T of the n-type semiconductor layer 11 preferably has a value obtained by adding 0.8 to 11 ⁇ m to the depth D of the trench 111. More preferably, it has a value of 0.8 to 7 ⁇ m plus. In order for the JBS diode 1 to have a withstand voltage of 1200 V or more, the thickness T of the n-type semiconductor layer 11 preferably has a value obtained by adding 1.5 to 20 ⁇ m to the depth D of the trench 111. More preferably, it has a value that adds ⁇ 12 ⁇ m.
  • the thickness T of the n-type semiconductor layer 11 preferably has a value obtained by adding 4 to 40 ⁇ m to the depth D of the trench 111, and adding 4 to 25 ⁇ m. It is more preferable to have a value
  • the thickness T of the n-type semiconductor layer 11 preferably has a value obtained by adding 5 to 50 ⁇ m to the depth D of the trench 111, and adding 5 to 30 ⁇ m. It is more preferable to have a value
  • the thickness T of the n-type semiconductor layer 11 preferably has a value obtained by adding 7 to 90 ⁇ m to the depth D of the trench 111, and adding 7 to 55 ⁇ m. It is more preferable to have a value
  • the thickness T of the n-type semiconductor layer 11 preferably has a value obtained by adding 12 to 180 ⁇ m to the depth D of the trench 111, and adding 12 to 110 ⁇ m. It is more preferable to have a value
  • the width Wm of the mesa-shaped portion 112 between the adjacent trenches 111 of the n-type semiconductor layer 11 decreases, the electric field intensity directly below the anode electrode 13 in the mesa-shaped portion 112 and the n-type semiconductor layer 11 and the p-type semiconductor film increase. The electric field strength at the junction of 12 is reduced. In order to effectively reduce these electric field strengths, it is preferable that the width Wm of the mesa-shaped portion 112 is 5 ⁇ m or less. On the other hand, the smaller the width Wm of the mesa portion 112, the more difficult it is to manufacture the trench 111. Therefore, the width Wm of the mesa portion 112 is preferably 0.25 ⁇ m or more.
  • the anode electrode 13 includes a portion 131 outside the trench 111 and a portion 132 inside the trench 111 .
  • the anode electrode 13 is made of a material that forms a Schottky junction with the n-type semiconductor layer 11 at the portion of the anode electrode 13 that contacts the n-type semiconductor layer 11 . That is, when the anode electrode 13 has a single layer structure, the entire anode electrode 13 is made of a material that forms a Schottky junction with the n-type semiconductor layer 11, and when it has a multilayer structure, at least the layer in contact with the n-type semiconductor layer 11 is n It is made of a material that forms a Schottky junction with the type semiconductor layer 11 .
  • Examples of the material of the portion of the anode electrode 13 in contact with the n-type semiconductor layer 11 include Pt, Ni, Au, Cu, Mo, W, which form a Schottky junction with the n-type semiconductor layer 11 made of a gallium oxide-based semiconductor. Fe, Pd, or Cr can be used.
  • the rising voltage depends on the width Wm of the mesa portion 112 and increases as the width Wm decreases.
  • the electric field strength in the JBS diode 1 is affected by the width W m of the mesa-shaped portion 112 between two adjacent trenches 111, the depth D of the trench 111, and the like. is hardly affected by Therefore, the planar pattern of the trenches 111 of the n-type semiconductor layer 11 is not particularly limited. Also, if the planar pattern of the trenches 111 is a planar pattern (for example, a mesh pattern) that forms the mesa-shaped portion 112, the plurality of trenches 111 may be included in one continuous trench.
  • the p-type semiconductor film 12 is used to improve the surge resistance of the JBS diode 1.
  • the p-type semiconductor film 12 is a deposited film deposited by sputtering, CVD, or the like, and is formed as part of the n-type semiconductor layer 11 by implanting impurities into the inner surface of the trench 111 by ion implantation. It is not an area where
  • a pn diode has a higher on-voltage (forward rising voltage) than a Schottky diode. Therefore, it is possible to design so that the pn diode portion (pn junction between the p-type semiconductor film 12 and the n-type semiconductor layer 11) is not turned on by the voltage at which the JBS diode 1 is turned on.
  • the on-voltage of the JBS diode 1 can be about 1V
  • the on-voltage of the pn diode portion can be about 2V.
  • the resistance of the drift layer decreases and a large rush current flows through the JBS diode 1, but since the voltage rise is suppressed, the temperature rise is suppressed and damage to the JBS diode 1 due to the rush current can be prevented. can.
  • the p-type semiconductor film 12 is in the form of a film, it is compared with a p-type semiconductor layer embedded in the entire region of the trench, such as the p-type semiconductor layer included in the trench-type JBS diode described in Patent Document 1 above. and low electrical resistance. Therefore, when a surge current is generated, heat generation is small, and damage to the connecting portion around the p-type semiconductor film can be suppressed. Also, since the electric resistance of the p-type semiconductor film 12 is small, energy loss during the switching operation of the JBS diode 1 can be suppressed.
  • the p-type semiconductor film 12 Since the p-type semiconductor film 12 forms a potential barrier with the n-type semiconductor layer 11, the p-type semiconductor film 12 is made of a material that satisfies the condition represented by the following formula 1.
  • ⁇ p and ⁇ p in Equation 1 are the electron affinity and work function of the p-type semiconductor, which is the material of the p-type semiconductor film 12, respectively, and ⁇ n and ⁇ n are the n-type semiconductor, which is the material of the n-type semiconductor layer 11, respectively.
  • ⁇ n of Ga 2 O 3 which is a typical material of the n-type semiconductor layer 11, is approximately 4.0 eV, and ⁇ n varies depending on the carrier concentration of the n-type semiconductor layer 11, but the carrier concentration is 1 ⁇ 10. It is approximately 4.3 to 4.0 eV in the range of 14 cm ⁇ 3 to 1 ⁇ 10 19 cm ⁇ 3 .
  • Materials that can be used as the material of the p-type semiconductor film 12 and can satisfy the conditions represented by the above formula 1 include, for example, Cu 2 O, NiO, Ag 2 O, polycrystalline Si, single crystal Si, It is a p-type semiconductor such as amorphous Si, SnO, CuO.
  • a mixture containing a p-type semiconductor such as Cu 2 O, NiO, Ag 2 O, polycrystalline Si, single-crystal Si, amorphous Si, SnO, and CuO at a concentration such that the p-type semiconductor film 12 becomes p-type is used as p-type. It can also be used as a material for the mold semiconductor film 12 .
  • the p-type semiconductor that is the material of the p-type semiconductor film 12 includes Cu 2 O, NiO, Ag 2 O, polycrystalline Si, single crystal Si, amorphous Si, SnO, or CuO, for example.
  • Cu 2 O, NiO, and SnO exhibit p-type conductivity without adding dopants, but may contain acceptor impurities such as Li and nitrogen (N).
  • Polycrystalline Si, single crystal Si, and amorphous Si preferably contain acceptor impurities such as B and Al.
  • the carrier concentration of the p-type semiconductor film 12 is increased by the thickness of the depletion layer generated in the p-type semiconductor film 12 from the interface with the n-type semiconductor layer 11 when a reverse voltage is applied to the JBS diode 1, and the anode electrode. 13, it is preferably higher than the carrier concentration of the n-type semiconductor layer 11 .
  • the thickness d of the p-type semiconductor film 12 preferably satisfies the condition expressed by the following formula 2.
  • VBR is the desired breakdown voltage (design breakdown voltage)
  • ND is the carrier concentration of the n-type semiconductor layer 11
  • NA is the carrier concentration of the p-type semiconductor film 12
  • ⁇ n is the dielectric constant of the n-type semiconductor layer 11
  • q is the elementary charge.
  • the breakdown voltage of the JBS diode 1 can be made 1200 V or more.
  • FIG. 2A and 2B are vertical cross-sectional views of the JBS diode 1 showing modifications of the p-type semiconductor film.
  • the height of the upper end of the p-type semiconductor film 12 does not need to match the height of the first surface 113 . That is, the upper end of the p-type semiconductor film 12 may be higher than the first surface 113 as shown in FIG. 2A, and the upper end of the p-type semiconductor film 12 may be higher than the first surface as shown in FIG. 2B. It may be lower than 113.
  • the p-type semiconductor film 12 may be composed of a p-type semiconductor film 121 in contact with the inner surface of the trench 111 and a p-type semiconductor film 122 laminated inside thereof.
  • the impurity concentration of the p-type semiconductor film 122 is higher than that of the p-type semiconductor film 121 . Since the carrier concentration of the p-type semiconductor film 121 in the structure shown in FIG.
  • 3A can be set lower than the constraint on the carrier concentration determined by the above (Equation 2), when a reverse voltage is applied to the JBS diode 1, the p-type semiconductor
  • the electric field applied to the trench corner portions of the film 121 and the n-type semiconductor layer 11 (portions near the curved portion of the bottom edge of the trench 111) can be made smaller than in the structure of FIG.
  • the p-type semiconductor film 122 may have a shape that covers only the bottom periphery of the portion 132 inside the trench 111 of the anode electrode 13, as shown in FIG. 3B. Also in this case, the carrier concentration of the p-type semiconductor film 121 in the structure shown in FIG. , the electric field applied to the trench corner portions of the p-type semiconductor film 121 and the n-type semiconductor layer 11 can be made smaller than in the structure of FIG.
  • FIG. 4A to 4C, 5A to 5C, 6A and 6B are vertical sectional views for explaining the manufacturing process of the JBS diode 1 according to this embodiment.
  • a gallium oxide-based semiconductor single crystal having a donor concentration controlled by HVPE, CVD, MBE, or the like is epitaxially grown to form an n-type semiconductor layer 11. to form
  • a plurality of trenches 111 are formed in the first surface 113 of the n-type semiconductor layer 11 by photolithography and dry etching.
  • Preferred conditions for dry etching used to form the trench 111 are, for example, etching gas BCl 3 (30 sccm), pressure 1.0 Pa, antenna output 160 W, bias output 17 W, and time 90 minutes.
  • Non-Patent Document “Appl. Phys. Lett. tered Cu2O :N /c-Si heterojunction diode” can be used.
  • non-patent document “Appl. Phys. Lett . -vertical pn heterojunction diode” can be used.
  • polycrystalline Si, amorphous Si, or single crystal Si as the material of the p-type semiconductor film 12
  • each known film forming method can be used.
  • a photoresist 20 is deposited on the entire surface of the p-type semiconductor film 12 by spin coating or the like to a height that at least fills the voids in the trenches 111 .
  • the height difference of the unevenness on the surface of the photoresist 20 is made smaller than the height difference of the unevenness on the p-type semiconductor film 12 .
  • the photoresist 20 is etched back to expose the p-type semiconductor film 12 on the first surface 113. Then, as shown in FIG. 5B, a plasma asher device using oxygen plasma is used.
  • the p-type semiconductor film 12 is etched to expose the first surface 113 of the n-type semiconductor layer 11 .
  • the p-type semiconductor film 12 is etched by a wet etching method using an acidic solution such as buffered hydrofluoric acid, diluted hydrofluoric acid, diluted aqua regia, diluted sulfuric acid, or the like.
  • a dry etching method can be used, and the wet etching method and the dry etching method may be used in combination.
  • the photoresist 20 is removed.
  • an organic chemical such as NMP or acetone is used.
  • the anode electrode 13 is formed on the first surface 113 of the n-type semiconductor layer 11 such that a portion 132 thereof is covered with the p-type semiconductor film 12 within the plurality of trenches 111.
  • a cathode electrode 14 is formed on the bottom surface of the n-type semiconductor substrate 10 . Electron beam evaporation, for example, is used to form the anode electrode 13 and the cathode electrode 14 .
  • the p-type semiconductor film 12 is a film that covers the inner surface of the trench 111, the time required for depositing the material is shorter than when the trench 111 is filled with the p-type semiconductor. The time required for removal of the stubborn portion is also short.
  • the portion of the p-type semiconductor film 12 formed outside the trench 111 is removed by the resist etch-back method using the photoresist 20, but it is removed by polishing such as CMP. good too.
  • the n-type semiconductor layer 11 may be made of a material other than a gallium oxide-based semiconductor. Also in this case, the electron affinity ⁇ n and work function ⁇ n of the material of the n-type semiconductor layer 11 and the electron affinity ⁇ p and work function ⁇ p of the material of the p-type semiconductor film 12 are expressed by the above equation 1. meet the conditions.
  • the p-type semiconductor film 12 is a deposited film and is not formed as part of the n-type semiconductor layer 11 by ion implantation. Even if it is made of a material that is difficult to mold, it can be formed using a material (base material) different from that of the n-type semiconductor layer 11 .
  • the n-type semiconductor layer 11 is preferably made of a material having a dielectric breakdown field strength of 1 MV/cm or more or a bandgap energy of 1 or more.
  • the n-type semiconductor substrate 10 may be made of a material other than a gallium oxide-based semiconductor.
  • the material of the n-type semiconductor substrate 10 the same material as that of the n-type semiconductor layer 11 can be used.
  • the JBS diode 1 having a trench structure, which is excellent in surge resistance and suppresses energy loss during switching operation, and a method of manufacturing the same. Since the JBS diode 1 has high surge resistance and a low start-up voltage, it can be suitably used in a power conversion circuit such as an ACDC converter.
  • a junction barrier Schottky diode with a trench structure which has excellent surge resistance and reduced energy loss during switching operation, and a method for manufacturing the same.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

サージ耐性に優れ、スイッチング動作時のエネルギー損失が抑えられた、トレンチ構造を備えたジャンクションバリアショットキーダイオード及びその製造方法を提供する。　一実施の形態として、複数のトレンチ１１１を有するｎ型半導体層１１と、複数のトレンチ１１１の内面に接して設けられたｐ型半導体膜１２と、ｎ型半導体層１１の第１の面１１３上に、ｎ型半導体層１１のメサ形状部１１２と接触して設けられ、その一部が複数のトレンチ１１１内においてｐ型半導体膜１２に覆われるアノード電極１３と、ｎ型半導体層１１の第２の面１１４上に直接又は他の層を介して設けられたカソード電極１４と、を備えた、ジャンクションバリアショットキーダイオード１を提供する。

Description

ジャンクションバリアショットキーダイオード及びその製造方法
　本発明は、ジャンクションバリアショットキーダイオード及びその製造方法に関する。
　従来、ｎ型半導体基板上に形成された、ｎ型半導体基板と反対側の面に開口するトレンチを有するｎ型半導体層と、ｎ型半導体層のトレンチ内に埋め込まれたｐ型半導体層と、ｎ型半導体層上にｐ型半導体層と接触するように形成されたアノード電極と、ｎ型半導体基板のｎ型半導体層と反対側の面上に形成されたカソード電極と、を備えるトレンチ型ジャンクションバリアショットキー（ＪＢＳ）ダイオードが知られている（特許文献１参照）。
　特許文献１に記載のトレンチ型ＪＢＳダイオードによれば、アノード電極とカソード電極との間に逆方向の電圧が印加されたときにはショットキー障壁により電流は流れず、このとき、ｐ型半導体層から空乏層が広がり、隣接するｐ型半導体層間のチャネルが閉じるため、リーク電流が効果的に抑制される。
特開２０１９－３６５９３号公報
　しかしながら、特許文献１に記載のトレンチ型ＪＢＳダイオードによれば、ｐ型半導体層がトレンチ内の全領域に埋め込まれているため、ｐ型半導体層の電気抵抗が大きい。このため、サージ電流が発生した際の発熱が大きく、ｐ型半導体層周辺の接続部分が損傷しやすくなるおそれがある。すなわち、サージ耐性が低くなる原因となる場合がある。また、ｐ型半導体層の電気抵抗が大きいと、ｐｎ接合付近の空乏領域の形成、消滅のための充放電に必要な電化の移動の妨げになるため、スイッチング動作時のエネルギー損失が大きくなる場合がある。
　本発明の目的は、サージ耐性に優れ、スイッチング動作時のエネルギー損失が抑えられた、トレンチ構造を備えたジャンクションバリアショットキーダイオード及びその製造方法を提供することにある。
　本発明の一態様は、上記目的を達成するために、下記［１］～［４］のジャンクションバリアショットキーダイオード、及び下記［５］のジャンクションバリアショットキーダイオードの製造方法を提供する。
［１］第１の面に開口する複数のトレンチを有する、ｎ型半導体からなるｎ型半導体層と、前記複数のトレンチの内面に接して設けられた、ｐ型半導体からなるｐ型半導体膜と、前記ｎ型半導体層の前記第１の面上に、前記ｎ型半導体層の前記複数のトレンチの間のメサ形状部と接触して設けられ、その一部が前記複数のトレンチ内において前記ｐ型半導体膜に覆われるアノード電極と、前記ｎ型半導体層の前記第１の面の反対側の第２の面上に直接又は他の層を介して設けられたカソード電極と、を備え、前記ｐ型半導体の電子親和力χｐと仕事関数φｐ、及び前記ｎ型半導体の電子親和力χｎと仕事関数φｎが、χｎ－χｐ＞φｐ－φｎの式で表される条件を満たす、ジャンクションバリアショットキーダイオード。
［２］前記ｎ型半導体層と前記ｐ型半導体膜が異なる半導体からなる、上記［１］に記載のジャンクションバリアショットキーダイオード。
［３］前記ｎ型半導体層が酸化ガリウム系半導体からなる、上記［２］に記載のジャンクションバリアショットキーダイオード。
［４］前記ｐ型半導体が、Ｃｕ２Ｏ、ＮｉＯ、Ａｇ２Ｏ、多結晶Ｓｉ、単結晶Ｓｉ、アモルファスＳｉ、ＳｎＯ、又はＣｕＯを含む、上記［１］～［３］のいずれか１項に記載のジャンクションバリアショットキーダイオード。
［５］ｎ型半導体からなるｎ型半導体層の第１の面に複数のトレンチを形成する工程と、前記複数のトレンチの内面に接するｐ型半導体からなるｐ型半導体膜を形成する工程と、前記ｎ型半導体層の前記第１の面上に、その一部が前記複数のトレンチ内において前記ｐ型半導体膜に覆われるアノード電極を形成する工程と、前記ｎ型半導体層の前記第１の面の反対側の第２の面上に直接又は他の層を介してカソード電極を形成する工程と、を含み、前記ｐ型半導体の電子親和力χｐと仕事関数φｐ、及び前記ｎ型半導体の電子親和力χｎと仕事関数φｎが、χｎ－χｐ＞φｐ－φｎの式で表される条件を満たす、ジャンクションバリアショットキーダイオードの製造方法。
　本発明によれば、サージ耐性に優れ、スイッチング動作時のエネルギー損失が抑えられた、トレンチ構造を備えたジャンクションバリアショットキーダイオード及びその製造方法を提供することができる。
図１は、本発明の実施の形態に係るジャンクションバリアショットキー（ＪＢＳ）ダイオードの垂直断面図である。 図２Ａは、ｐ型半導体膜の変形例を示すＪＢＳダイオードの垂直断面図である。 図２Ｂは、ｐ型半導体膜の変形例を示すＪＢＳダイオードの垂直断面図である。 図３Ａは、ｐ型半導体膜の他の変形例を示すＪＢＳダイオードの垂直断面図である。 図３Ｂは、ｐ型半導体膜の他の変形例を示すＪＢＳダイオードの垂直断面図である。 図４Ａは、本実施の形態に係るＪＢＳダイオードの製造工程を説明するための垂直断面図である。 図４Ｂは、本実施の形態に係るＪＢＳダイオードの製造工程を説明するための垂直断面図である。 図４Ｃは、本実施の形態に係るＪＢＳダイオードの製造工程を説明するための垂直断面図である。 図５Ａは、本実施の形態に係るＪＢＳダイオードの製造工程を説明するための垂直断面図である。 図５Ｂは、本実施の形態に係るＪＢＳダイオードの製造工程を説明するための垂直断面図である。 図５Ｃは、本実施の形態に係るＪＢＳダイオードの製造工程を説明するための垂直断面図である。 図６Ａは、本実施の形態に係るＪＢＳダイオードの製造工程を説明するための垂直断面図である。 図６Ｂは、本実施の形態に係るＪＢＳダイオードの製造工程を説明するための垂直断面図である。
〔実施の形態〕
（ＪＢＳダイオードの構成）
　図１は、本発明の実施の形態に係るジャンクションバリアショットキー（ＪＢＳ）ダイオード１の垂直断面図である。ＪＢＳダイオード１は、トレンチ構造を有する縦型のＪＢＳダイオードである。
　ＪＢＳダイオード１は、第１の面１１３に開口する複数のトレンチ１１１を有するｎ型半導体層１１と、ｎ型半導体層１１のトレンチ１１１の内面に接して設けられたｐ型半導体膜１２と、ｎ型半導体層１１の第１の面１１３上に、ｎ型半導体層１１の複数のトレンチ１１１の間のメサ形状部１１２と接触して設けられ、その一部分１３２が複数のトレンチ内においてｐ型半導体膜１２に覆われるアノード電極１３と、ｎ型半導体層１１の第１の面１１３の反対側の第２の面１１４上に直接又は他の層を介して設けられたカソード電極１４と、を備える。
　典型的には、ＪＢＳダイオード１は、図１に示されるように、ｎ型半導体層１１のエピタキシャル成長の下地としてのｎ型半導体基板１０を備え、ｎ型半導体層１１の第２の面１１４がｎ型半導体基板１０と接触する。この場合、カソード電極１４はｎ型半導体基板１０のｎ型半導体層１１と反対側の面上に設けられる。すなわち、カソード電極１４は、ｎ型半導体層１１の第２の面１１４上にｎ型半導体基板１０を介して設けられる。
　ｎ型半導体層１１とアノード電極１３とは、ショットキー接合を形成し、ＪＢＳダイオード１は、このショットキー接合の整流性を利用している。ＪＢＳダイオード１においては、アノード電極１３とカソード電極１４との間に順方向の電圧（アノード電極１３側が正電位）を印加することにより、ｎ型半導体層１１から見たアノード電極１３とｎ型半導体層１１との界面のポテンシャル障壁が低下し、アノード電極１３からカソード電極１４へ電流が流れる。
　一方、アノード電極１３とカソード電極１４との間に逆方向の電圧（アノード電極１３側が負電位）を印加したときは、ショットキー障壁により、電流は流れない。このとき、トレンチ１１１内のｐ型半導体膜１２から空乏層が広がり、隣接するトレンチ１１１間のメサ形状部１１２においてチャネルが閉じるため、リーク電流が効果的に抑制される。
　本実施の形態に係るＪＢＳダイオード１は、トレンチ型ＪＢＳ構造を有するため、ｎ型半導体層１１の抵抗を増加することなく、高い耐圧を得ることができる。すなわち、ＪＢＳダイオード１は、高耐圧かつ低損失のショットキーバリアダイオードである。
　ｎ型半導体基板１０は、ドナーとしてのＳｉ、ＳｎなどのＩＶ族元素を含むｎ型の酸化ガリウム系半導体の単結晶からなる。ｎ型半導体基板１０のドナー濃度は、例えば、１．０×１０１６ｃｍ－３以上かつ１．０×１０２２ｃｍ－３以下であり、好ましくは１．０×１０１８ｃｍ－３以上かつ１．０×１０２２ｃｍ－３以下である。ｎ型半導体基板１０の厚さは、例えば、５μｍ以上かつ６５０μｍ以下である。
　ここで、酸化ガリウム系半導体とは、Ｇａ２Ｏ３、又は、Ａｌ、Ｉｎの一方若しくは両方が添加されたＧａ２Ｏ３であり、（ＧａｘＡｌｙＩｎ（１－ｘ－ｙ））２Ｏ３（０＜ｘ≦１、０≦ｙ＜１、０＜ｘ＋ｙ≦１）で表される組成を有する。Ｇａ２Ｏ３にＡｌを添加した場合にはバンドギャップが広がり、Ｉｎを添加した場合にはバンドギャップが狭くなる。なお、上記の酸化ガリウム系半導体の単結晶は、典型的には、β型の結晶構造を有する。例えば、酸化ガリウム系半導体の典型例であるＧａ２Ｏ３のバンドギャップエネルギーは４．５～４．９ｅＶであり、絶縁破壊電界強度は、約８．０ＭＶ／ｃｍである。
　ｎ型半導体層１１は、ドナーとしてのＳｉ、Ｓｎ等のＩＶ族元素を含むｎ型の酸化ガリウム系半導体の単結晶からなる。ｎ型半導体層１１のドナー濃度は、ｎ型半導体基板１０のドナー濃度よりも低い。ｎ型半導体層１１は、例えば、ｎ型半導体基板１０上にエピタキシャル成長したエピタキシャル層である。
　なお、ｎ型半導体基板１０とｎ型半導体層１１との間に、高濃度のドナーを含む高ドナー濃度層を形成してもよい。この高ドナー濃度層は、例えば、ｎ型半導体基板１０上にｎ型半導体層１１をエピタキシャル成長させる場合に用いられる。ｎ型半導体層１１の成長初期は、ドーパントの取り込み量が不安定であったり、ｎ型半導体基板１０からのアクセプター不純物の拡散があったりするため、ｎ型半導体基板１０上にｎ型半導体層１１を直接成長させると、ｎ型半導体層１１のｎ型半導体基板１０との界面に近い領域が高抵抗化する場合がある。このような問題を避けるため、高ドナー濃度層が用いられる。高ドナー濃度層のドナー濃度は、例えば、ｎ型半導体層１１のドナー濃度よりも高く設定され、より好ましくは、ｎ型半導体層１１のドナー濃度の１０倍以上に設定される。
　ｎ型半導体層１１のドナー濃度が増加するほど、ＪＢＳダイオード１の各部の電界強度が増加する。ｎ型半導体層１１のドナー濃度は、例えば、２×１０１４ｃｍ－３以上かつ４×１０１７ｃｍ－３以下である。そして、ＪＢＳダイオード１が４００Ｖ以上の耐圧を得るためには、ｎ型半導体層１１のドナー濃度が４×１０１７ｃｍ－３以下であることが好ましく、８×１０１５ｃｍ－３以上かつ４×１０１７ｃｍ－３以下であることがより好ましい。
　また、ＪＢＳダイオード１が６００Ｖ以上の耐圧を得るためには、２×１０１７ｃｍ－３以下であることが好ましく、４×１０１５ｃｍ－３以上かつ２×１０１７ｃｍ－３以下であることがより好ましい。ＪＢＳダイオード１が１２００Ｖ以上の耐圧を得るためには、ｎ型半導体層１１のドナー濃度が１×１０１７ｃｍ－３以下であることが好ましく、２×１０１５ｃｍ－３以上かつ１×１０１７ｃｍ－３以下であることがより好ましい。
　ＪＢＳダイオード１が２２００Ｖ以上の耐圧を得るためには、ｎ型半導体層１１のドナー濃度が８×１０１６ｃｍ－３以下であることが好ましく、１．６×１０１５ｃｍ－３以上かつ８×１０１６ｃｍ－３以下であることがより好ましい。ＪＢＳダイオード１が３３００Ｖ以上の耐圧を得るためには、ｎ型半導体層１１のドナー濃度が５×１０１６ｃｍ－３以下であることが好ましく、１×１０１５ｃｍ－３以上かつ５×１０１６ｃｍ－３以下であることがより好ましい。
　ＪＢＳダイオード１が５０００Ｖ以上の耐圧を得るためには、ｎ型半導体層１１のドナー濃度が３×１０１６ｃｍ－３以下であることが好ましく、６×１０１４ｃｍ－３以上かつ３×１０１６ｃｍ－３以下であることがより好ましい。ＪＢＳダイオード１が１００００Ｖ以上の耐圧を得るためには、ｎ型半導体層１１のドナー濃度が１×１０１６ｃｍ－３以下であることが好ましく、２×１０１４ｃｍ－３以上かつ１×１０１６ｃｍ－３以下であることがより好ましい。
　設計耐圧に等しい逆方向電圧をＪＢＳダイオード１に加えたときに各部に発生する電界が絶縁破壊電界より小さくなるようにｎ型半導体層１１の厚さＴが設計されているとき、トレンチ１１１の深さＤが深いほど、逆方向電圧を加えたときのアノード電極１３と第１の面１１３のショットキー界面の電界を低減することができる。一方で、トレンチ１１１の深さＤが深すぎると、ＪＢＳダイオード１のアノード電極１３とカソード電極１４の間の電気抵抗が増大する。このため、トレンチ１１１の深さＤは、０．５μｍ以上かつ５μｍ以下であることが好ましい。
　ｎ型半導体層１１の厚さＴは、例えば、第１の面１１３から計測されるトレンチ１１１の深さＤに０．５～１１０μｍを加算した値を有する。そして、ＪＢＳダイオード１が４００Ｖ以上の耐圧を得るためには、ｎ型半導体層１１の厚さＴは、トレンチ１１１の深さＤに０．６～９μｍを加算した値を有することが好ましく、０．６～６μｍを加算した値を有することがより好ましい。
　また、ＪＢＳダイオード１が６００Ｖ以上の耐圧を得るためには、ｎ型半導体層１１の厚さＴは、トレンチ１１１の深さＤに０．８～１１μｍを加算した値を有することが好ましく、０．８～７μｍを加算した値を有することがより好ましい。ＪＢＳダイオード１が１２００Ｖ以上の耐圧を得るためには、ｎ型半導体層１１の厚さＴは、トレンチ１１１の深さＤに１．５～２０μｍを加算した値を有することが好ましく、１．５～１２μｍを加算した値を有することがより好ましい。
　ＪＢＳダイオード１が２２００Ｖ以上の耐圧を得るためには、ｎ型半導体層１１の厚さＴは、トレンチ１１１の深さＤに４～４０μｍを加算した値を有することが好ましく、４～２５μｍを加算した値を有することがより好ましい。ＪＢＳダイオード１が３３００Ｖ以上の耐圧を得るためには、ｎ型半導体層１１の厚さＴは、トレンチ１１１の深さＤに５～５０μｍを加算した値を有することが好ましく、５～３０μｍを加算した値を有することがより好ましい。
　ＪＢＳダイオード１が５０００Ｖ以上の耐圧を得るためには、ｎ型半導体層１１の厚さＴは、トレンチ１１１の深さＤに７～９０μｍを加算した値を有することが好ましく、７～５５μｍを加算した値を有することがより好ましい。ＪＢＳダイオード１が１００００Ｖ以上の耐圧を得るためには、ｎ型半導体層１１の厚さＴは、トレンチ１１１の深さＤに１２～１８０μｍを加算した値を有することが好ましく、１２～１１０μｍを加算した値を有することがより好ましい。
　トレンチ１１１の幅Ｗｔは、狭いほど導通損失を低減できるが、狭いほど製造難度が上がり、それに起因して製造歩留まりが低下するため、０．３μｍ以上かつ５μｍ以下であることが好ましい。
　ｎ型半導体層１１の隣接するトレンチ１１１の間のメサ形状部１１２の幅Ｗｍが低減するほど、メサ形状部１１２中のアノード電極１３直下の電界強度及びｎ型半導体層１１とｐ型半導体膜１２の接合部の電界強度が低減する。これらの電界強度を効果的に低減するためには、メサ形状部１１２の幅Ｗｍが５μｍ以下であることが好ましい。一方、メサ形状部１１２の幅Ｗｍが小さいほどトレンチ１１１の製造難度が上がるため、メサ形状部１１２の幅Ｗｍが０．２５μｍ以上であることが好ましい。
　アノード電極１３は、トレンチ１１１の外側の部分１３１と、トレンチ１１１の内側の部分１３２を含む。アノード電極１３は、アノード電極１３のｎ型半導体層１１と接触する部分がｎ型半導体層１１とショットキー接合を形成する材料からなる。すなわち、アノード電極１３が単層構造を有する場合はその全体がｎ型半導体層１１とショットキー接合を形成する材料からなり、多層構造を有する場合は少なくともｎ型半導体層１１と接触する層がｎ型半導体層１１とショットキー接合を形成する材料からなる。
　アノード電極１３のｎ型半導体層１１と接触する部分の材料としては、例えば、酸化ガリウム系半導体からなるｎ型半導体層１１とショットキー接合を形成するＰｔ、Ｎｉ、Ａｕ、Ｃｕ、Ｍｏ、Ｗ、Ｆｅ、Ｐｄ、又はＣｒを用いることができる。
　例えば、ｎ型半導体層１１がＧａ２Ｏ３からなる場合、アノード電極１３の材料にＰｔ又はＮｉを用いると、ＪＢＳダイオード１の立ち上がり電圧は０．７以上かつ１．２Ｖ以下となり、アノード電極１３の材料にＭｏを用いると、ＪＢＳダイオード１の立ち上がり電圧は０．３以上かつ０．８Ｖ以下となる。
　ＪＢＳダイオード１においては、メサ形状部１１２にポテンシャル障壁が形成されるため、立ち上がり電圧はメサ形状部１１２の幅Ｗｍに依存し、幅Ｗｍが小さくなるほど大きくなる。
　ＪＢＳダイオード１中の電界強度は、上述のように、隣接する２つのトレンチ１１１の間のメサ形状部１１２の幅Ｗｍ、トレンチ１１１の深さＤ等の影響を受けるが、トレンチ１１１の平面パターンにはほとんど影響を受けない。このため、ｎ型半導体層１１のトレンチ１１１の平面パターンは特に限定されない。また、トレンチ１１１の平面パターンがメサ形状部１１２を形成する平面パターン（例えば網目状パターン）であれば、複数のトレンチ１１１は連続した１つのトレンチに含まれるものであってもよい。
　カソード電極１４は、ＪＢＳダイオード１がｎ型半導体基板１０を備える場合には、ｎ型半導体基板１０とオーミック接触する。カソード電極１４は、Ｔｉなどの金属からなる。カソード電極１４は、異なる金属膜を積層した多層構造、例えば、Ｔｉ／Ａｕ、Ｔｉ／Ａｌ、Ｔｉ／Ｎｉ／Ａｕ、又はＴｉ／Ａｌ／Ｎｉ／Ａｕを有してもよい。カソード電極１４とｎ型半導体基板１０を確実にオーミック接触させるため、カソード電極１４のｎ型半導体基板１０と接触する層がＴｉからなることが好ましい。なお、ＪＢＳダイオード１がｎ型半導体基板１０を備えず、カソード電極１４がｎ型半導体層１１に直接接続される場合は、ｎ型半導体層１１とオーミック接触する。
　ｐ型半導体膜１２は、ＪＢＳダイオード１のサージ耐性を向上させるために用いられる。ｐ型半導体膜１２は、スパッタ法、ＣＶＤ法などによる堆積により成膜される堆積膜であり、トレンチ１１１の内面にイオン注入法による不純物注入を行うことによりｎ型半導体層１１の一部として形成される領域ではない。
　通常、ｐｎダイオードはショットキーダイオードよりもオン電圧（順方向の立ち上がり電圧）が大きい。このため、ＪＢＳダイオード１がオンになる電圧でｐｎダイオード部分（ｐ型半導体膜１２とｎ型半導体層１１のｐｎ接合部）がオンしないような設計にすることができる。例えば、ＪＢＳダイオード１のオン電圧を１Ｖ程度、ｐｎダイオード部分のオン電圧を２Ｖ程度とすることができる。
　これによって、ＪＢＳダイオード１の通常動作においてはｐｎダイオード部分がオンしないため、ショットキーダイオード本来の高速動作が可能になる。一方、突入電流発生時はＪＢＳダイオード１の電圧が上昇し、ｐｎダイオード部分がオンする電圧に達し、ｐ型半導体膜１２からｎ型半導体層１１へ電流が注入される。
　そのとき、ドリフト層の抵抗が減少し、突入電流という大電流がＪＢＳダイオード１を流れるが、電圧の上昇は抑えられるため、温度上昇が抑えられ、突入電流によるＪＢＳダイオード１の損傷を防ぐことができる。
　ｐ型半導体膜１２は膜状であるため、上記の特許文献１に記載のトレンチ型ＪＢＳダイオードに含まれるｐ型半導体層のような、トレンチ内の全領域に埋め込まれたｐ型半導体層と比較して、電気抵抗が小さい。このため、サージ電流が発生した際の発熱が小さく、ｐ型半導体膜周辺の接続部分の損傷を抑えることができる。また、ｐ型半導体膜１２の電気抵抗が小さいため、ＪＢＳダイオード１のスイッチング動作時のエネルギー損失を抑えることができる。
　ｐ型半導体膜１２は、ｎ型半導体層１１との間にポテンシャル障壁を形成させるため、下記の式１で表される条件を満たす材料からなる。式１のχｐとφｐはそれぞれｐ型半導体膜１２の材料であるｐ型半導体の電子親和力と仕事関数であり、χｎとφｎはそれぞれｎ型半導体層１１の材料であるｎ型半導体の電子親和力と仕事関数である。なお、上記の仕事関数は、真空順位から見たフェルミ準位のエネルギーである。例えば、ｎ型半導体層１１の典型的な材料であるＧａ２Ｏ３のχｎはおよそ４．０ｅＶであり、φｎはｎ型半導体層１１のキャリア濃度によって変動するが、キャリア濃度１×１０１４ｃｍ－３～１×１０１９ｃｍ－３の範囲ではおよそ、４．３～４．０ｅＶである。
Figure JPOXMLDOC01-appb-M000001
　ｐ型半導体膜１２の材料として用いることのできる、上記の式１で表される条件を満たすことのできる材料は、例えば、Ｃｕ２Ｏ、ＮｉＯ、Ａｇ２Ｏ、多結晶Ｓｉ、単結晶Ｓｉ、アモルファスＳｉ、ＳｎＯ、ＣｕＯ、などのｐ型半導体である。また、Ｃｕ２Ｏ、ＮｉＯ、Ａｇ２Ｏ、多結晶Ｓｉ、単結晶Ｓｉ、アモルファスＳｉ、ＳｎＯ、ＣｕＯなどのｐ型半導体をｐ型半導体膜１２がｐ型になる程度の濃度で含む混合物をｐ型半導体膜１２の材料に用いることもできる。
　すなわち、ｐ型半導体膜１２の材料であるｐ型半導体は、例えば、Ｃｕ２Ｏ、ＮｉＯ、Ａｇ２Ｏ、多結晶Ｓｉ、単結晶Ｓｉ、アモルファスＳｉ、ＳｎＯ、又はＣｕＯを含む。Ｃｕ２Ｏ、ＮｉＯ、ＳｎＯはドーパントを添加しなくてもｐ型の導電性を示すが、Ｌｉ、窒素（Ｎ）などのアクセプター不純物を含んでもよい。多結晶Ｓｉ、単結晶Ｓｉ、アモルファスＳｉは、Ｂ、Ａｌなどのアクセプター不純物を含むことが好ましい。
　ｐ型半導体膜１２のキャリア濃度は、ＪＢＳダイオード１に逆方向電圧を印加したときにｐ型半導体膜１２内にｎ型半導体層１１との界面より発生する空乏層の厚さが増してアノード電極１３に達しないようにするため、ｎ型半導体層１１のキャリア濃度よりも高いことが好ましい。
　また、ｐ型半導体膜１２の厚さｄは、所望のＪＢＳダイオード１の耐圧を得るため、下記の式２で表される条件を満たすことが好ましい。式２のＶＢＲは所望の耐圧（設計耐圧）、ＮＤはｎ型半導体層１１のキャリア濃度、ＮＡはｐ型半導体膜１２のキャリア濃度、εｎはｎ型半導体層１１の誘電率、ｑは電気素量である。
Figure JPOXMLDOC01-appb-M000002
　例えば、酸化ガリウム系半導体からなるｎ型半導体層１１のキャリア濃度が１×１０１６ｃｍ－３、ｐ型半導体膜１２のキャリア濃度が１×１０１９ｃｍ－３であるとき、ｐ型半導体膜１２の厚さが２００ｎｍ以上であれば、ＪＢＳダイオード１の耐圧を１２００Ｖ以上とすることができる。
　図２Ａ、図２Ｂは、ｐ型半導体膜の変形例を示すＪＢＳダイオード１の垂直断面図である。ＪＢＳダイオード１において、ｐ型半導体膜１２の上端の高さは第１の面１１３の高さと一致している必要はない。すなわち、図２Ａに示されるように、ｐ型半導体膜１２の上端が第１の面１１３よりも高くてもよく、図２Ｂに示されるように、ｐ型半導体膜１２の上端が第１の面１１３よりも低くてもよい。
　図３Ａ、図３Ｂは、ｐ型半導体膜の他の変形例を示すＪＢＳダイオード１の垂直断面図である。図３Ａに示されるように、ｐ型半導体膜１２は、トレンチ１１１の内面に接するｐ型半導体膜１２１と、その内側に積層されたｐ型半導体膜１２２から構成されてもよい。ｐ型半導体膜１２２の不純物濃度は、ｐ型半導体膜１２１の不純物濃度よりも高い。図３Ａに示される構造におけるｐ型半導体膜１２１のキャリア濃度は上記の（式２）で決まるキャリア濃度の制約よりも低く設定できるため、ＪＢＳダイオード１に逆方向電圧を印加した場合、ｐ型半導体膜１２１及びｎ型半導体層１１のトレンチコーナ部分（トレンチ１１１の底部の縁の湾曲部に近い部分）にかかる電界を、図１の構造に比べ小さくすることができる。
　また、ｐ型半導体膜１２２は、図３Ｂに示されるように、アノード電極１３のトレンチ１１１の内側の部分１３２の底部周辺のみを覆う形状を有してもよい。この場合も、図３Ｂに示される構造におけるｐ型半導体膜１２１のキャリア濃度は上記の（式２）で決まるキャリア濃度の制約よりも低く設定できるため、ＪＢＳダイオード１に逆方向電圧を印加した場合、ｐ型半導体膜１２１及びｎ型半導体層１１のトレンチコーナ部分にかかる電界を、図１の構造に比べより小さくすることができる。
（ＪＢＳダイオードの製造方法）
　以下に、ＪＢＳダイオード１の製造方法の一例を示す。
　図４Ａ～図４Ｃ、図５Ａ～図５Ｃ、図６Ａ、図６Ｂは、本実施の形態に係るＪＢＳダイオード１の製造工程を説明するための垂直断面図である。まず、図４Ａに示されるように、ｎ型半導体基板１０上に、ＨＶＰＥ法、ＣＶＤ法、ＭＢＥ法などによりドナー濃度を制御された酸化ガリウム系半導体の単結晶をエピタキシャル成長させ、ｎ型半導体層１１を形成する。
　次に、図４Ｂに示されるように、フォトリソグラフィとドライエッチングなどにより、ｎ型半導体層１１の第１の面１１３に複数のトレンチ１１１を形成する。トレンチ１１１の形成に用いられるドライエッチングの好ましい条件は、例えば、エッチングガスがＢＣｌ３（３０ｓｃｃｍ）、圧力が１．０Ｐａ、アンテナ出力が１６０Ｗ、バイアス出力が１７Ｗ、時間が９０分である。
　次に、図４Ｃに示されるように、スパッタ法、ＣＶＤ法などにより、ｎ型半導体層１１の第１の面１１３側の全面にｐ型半導体を堆積させ、ｐ型半導体膜１２を形成する。この時点では、ｐ型半導体膜１２はトレンチ１１１の内面及び第１の面１１３を覆う。
　例えば、ｐ型半導体膜１２の材料としてＣｕ２Ｏを用いる場合は、非特許文献“Ａｐｐｌ．　Ｐｈｙｓ．　Ｌｅｔｔ．　１１１，　０９３５０１　（２０１７），Ｆａｂｒｉｃａｔｉｏｎ　ａｎｄ　ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ　ｏｆ　ｓｐｕｔｔｅｒｅｄ　Ｆａｂｒｉｃａｔｉｏｎ　ａｎｄ　ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ　ｏｆ　ｓｐｕｔｔｅｒｅｄ　Ｃｕ２Ｏ　：Ｎ／ｃ－Ｓｉ　ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ　ｄｉｏｄｅ”に記載の方法を用いることができる。また、ｐ型半導体膜１２の材料としてＮｉＯを用いる場合は、非特許文献“Ａｐｐｌ．　Ｐｈｙｓ．　Ｌｅｔｔ．　１１７，　０２２１０４　（２０２０），Ａ　１．８６－ｋＶ　ｄｏｕｂｌｅ－ｌａｙｅｒｅｄ　ＮｉＯ／β－Ｇａ２Ｏ３－ｖｅｒｔｉｃａｌ　ｐｎ　ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ　ｄｉｏｄｅ”に記載の方法を用いることができる。また、ｐ型半導体膜１２の材料として多結晶Ｓｉ、アモルファスＳｉ、単結晶Ｓｉを用いる場合は、それぞれ公知の成膜方法を用いることができる。
　次に、図５Ａに示されるように、スピンコート法などによりｐ型半導体膜１２の全面に、少なくともトレンチ１１１内の空隙が埋まる高さまでフォトレジスト２０を堆積させる。このとき、フォトレジスト２０の表面の凹凸の高低差が、ｐ型半導体膜１２の凹凸の高低差よりも小さくなるようにする。
　次に、図５Ｂに示されるように、フォトレジスト２０をエッチバックして、第１の面１１３上のｐ型半導体膜１２を露出させる。フォトレジスト２０のエッチングには、例えば、酸素プラズマなどを利用したプラズマアッシャー装置を用いる。
　次に、図５Ｃに示されるように、ｐ型半導体膜１２をエッチングして、ｎ型半導体層１１の第１の面１１３を露出させる。例えば、ｐ型半導体膜１２がＣｕ２Ｏからなる場合は、ｐ型半導体膜１２のエッチングに、緩衝フッ酸液、希フッ酸、希釈王水、希硫酸などの酸性溶液を用いるウエットエッチング法や、ドライエッチング法を用いることができ、上記のウエットエッチング法とドライエッチング法を併用してもよい。
　次に、図６Ａに示されるように、フォトレジスト２０を除去する。フォトレジスト２０の除去には、例えば、ＮＭＰ、アセトンなどの有機系薬剤を用いる。
　次に、図６Ｂに示されるように、ｎ型半導体層１１の第１の面１１３上に、その一部分１３２が複数のトレンチ１１１内においてｐ型半導体膜１２に覆われるようにアノード電極１３を形成し、ｎ型半導体基板１０の底面にカソード電極１４を形成する。アノード電極１３とカソード電極１４の形成には、例えば、電子ビーム蒸着法を用いる。
　ｐ型半導体膜１２はトレンチ１１１の内面を覆う膜であるため、トレンチ１１１をｐ型半導体で充填する場合と比較して、材料の堆積に要する時間が短く、また、トレンチ１１１の外側に形成された部分の除去に要する時間も短い。
　また、上記の方法では、ｐ型半導体膜１２のトレンチ１１１の外側に形成された部分を、フォトレジスト２０を用いたレジストエッチバック法により除去しているが、ＣＭＰなどの研磨処理により除去してもよい。
（変形例）
　ｎ型半導体層１１は、酸化ガリウム系半導体以外の材料からなるものであってもよい。この場合も、そのｎ型半導体層１１の材料の電子親和力χｎと仕事関数φｎと、ｐ型半導体膜１２の材料の電子親和力χｐと仕事関数φｐが上記の式１で表される条件を満たす。
　上述のように、ｐ型半導体膜１２は堆積膜であり、イオン注入によりｎ型半導体層１１の一部として形成されるものではないため、ｎ型半導体層１１が酸化ガリウム系半導体のようなｐ型化が困難な材料からなる場合であっても、ｎ型半導体層１１と異なる材料（母材）を用いて形成することができる。
　ｎ型半導体層１１の絶縁破壊電界強度が大きいと、オン抵抗の増加を抑えつつ耐圧を大きくとることができる。このため、例えば、ｎ型半導体層１１は、絶縁破壊電界強度が１ＭＶ／ｃｍ以上、又はバンドギャップエネルギーが１以上の材料からなることが好ましい。
　ｎ型半導体層１１の材料として、酸化ガリウム系半導体の他、例えば、絶縁破壊電界強度が２．５ＭＶ／ｃｍ、バンドギャップエネルギーが３．３ｅＶであるＳｉＣ、絶縁破壊電界強度が３．３ＭＶ／ｃｍ、バンドギャップエネルギーが３．４ｅＶであるＧａＮ、絶縁破壊電界強度が１．２～１２ＭＶ／ｃｍ、バンドギャップエネルギーが０．６～６．２ｅＶであるＡｌｘＩｎｙＧａ１－ｘ－ｙＮ、又は絶縁破壊電界強度が約８．０ＭＶ／ｃｍ、バンドギャップエネルギーが５．５ｅＶであるダイヤモンドを用いることができる。
　また、ｎ型半導体基板１０も、酸化ガリウム系半導体以外の材料からなるものであってよい。ｎ型半導体基板１０の材料として、ｎ型半導体層１１と同様の材料を用いることができる。
（実施の形態の効果）
　上記実施の形態によれば、サージ耐性に優れ、スイッチング動作時のエネルギー損失が抑えられた、トレンチ構造を備えたＪＢＳダイオード１及びその製造方法を提供することができる。ＪＢＳダイオード１はサージ耐性が高く、立ち上がり電圧が低いので、例えば、ＡＣＤＣコンバータなどの電力変換回路に好適に用いることができる。
　以上、本発明の実施の形態を説明したが、本発明は、上記実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。また、上記に記載した実施の形態は請求の範囲に係る発明を限定するものではない。また、実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
　サージ耐性に優れ、スイッチング動作時のエネルギー損失が抑えられた、トレンチ構造を備えたジャンクションバリアショットキーダイオード及びその製造方法を提供する。
１…ジャンクションバリアショットキーダイオード、　１０…ｎ型半導体基板、　１１…ｎ型半導体層、　１１１…トレンチ、　１１２…メサ形状部、　１１３…第１の面、　１１４…第２の面、　１２…ｐ型半導体膜、　１３…アノード電極、　１４…カソード電極

Claims (5)

  1. 　第１の面に開口する複数のトレンチを有する、ｎ型半導体からなるｎ型半導体層と、
    　前記複数のトレンチの内面に接して設けられた、ｐ型半導体からなるｐ型半導体膜と、
    　前記ｎ型半導体層の前記第１の面上に、前記ｎ型半導体層の前記複数のトレンチの間のメサ形状部と接触して設けられ、その一部が前記複数のトレンチ内において前記ｐ型半導体膜に覆われるアノード電極と、
    　前記ｎ型半導体層の前記第１の面の反対側の第２の面上に直接又は他の層を介して設けられたカソード電極と、
    　を備え、
    　前記ｐ型半導体の電子親和力χｐと仕事関数φｐ、及び前記ｎ型半導体の電子親和力χｎと仕事関数φｎが、χｎ－χｐ＞φｐ－φｎの式で表される条件を満たす、
    　ジャンクションバリアショットキーダイオード。
  2. 　前記ｎ型半導体層と前記ｐ型半導体膜が異なる半導体からなる、
    　請求項１に記載のジャンクションバリアショットキーダイオード。
  3. 　前記ｎ型半導体層が酸化ガリウム系半導体からなる、
    　請求項２に記載のジャンクションバリアショットキーダイオード。
  4. 　前記ｐ型半導体が、Ｃｕ２Ｏ、ＮｉＯ、Ａｇ２Ｏ、多結晶Ｓｉ、単結晶Ｓｉ、アモルファスＳｉ、ＳｎＯ、又はＣｕＯを含む、
    　請求項１～３のいずれか１項に記載のジャンクションバリアショットキーダイオード。
  5. 　ｎ型半導体からなるｎ型半導体層の第１の面に複数のトレンチを形成する工程と、
    　前記複数のトレンチの内面に接するｐ型半導体からなるｐ型半導体膜を形成する工程と、
    　前記ｎ型半導体層の前記第１の面上に、その一部が前記複数のトレンチ内において前記ｐ型半導体膜に覆われるアノード電極を形成する工程と、
    　前記ｎ型半導体層の前記第１の面の反対側の第２の面上に直接又は他の層を介してカソード電極を形成する工程と、
    　を含み、
    　前記ｐ型半導体の電子親和力χｐと仕事関数φｐ、及び前記ｎ型半導体の電子親和力χｎと仕事関数φｎが、χｎ－χｐ＞φｐ－φｎの式で表される条件を満たす、
    　ジャンクションバリアショットキーダイオードの製造方法。
     
PCT/JP2022/046558 2021-12-24 2022-12-17 ジャンクションバリアショットキーダイオード及びその製造方法 WO2023120443A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202280085639.7A CN118435360A (zh) 2021-12-24 2022-12-17 结势垒肖特基二极管及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-210457 2021-12-24
JP2021210457A JP2023094888A (ja) 2021-12-24 2021-12-24 ジャンクションバリアショットキーダイオード及びその製造方法

Publications (1)

Publication Number Publication Date
WO2023120443A1 true WO2023120443A1 (ja) 2023-06-29

Family

ID=86902410

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/046558 WO2023120443A1 (ja) 2021-12-24 2022-12-17 ジャンクションバリアショットキーダイオード及びその製造方法

Country Status (4)

Country Link
JP (1) JP2023094888A (ja)
CN (1) CN118435360A (ja)
TW (1) TW202329251A (ja)
WO (1) WO2023120443A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009130013A (ja) * 2007-11-21 2009-06-11 Nippon Light Metal Co Ltd 酸化ガリウム基板用電極の製造方法及びそれにより製造される酸化ガリウム基板用電極
JP2012234949A (ja) * 2011-04-28 2012-11-29 Panasonic Corp 固体撮像装置及びその製造方法
JP2013222858A (ja) * 2012-04-17 2013-10-28 Univ Of Electro-Communications 整流素子
JP2019036593A (ja) 2017-08-10 2019-03-07 株式会社タムラ製作所 ダイオード
WO2019155768A1 (ja) * 2018-02-09 2019-08-15 三菱電機株式会社 電力用半導体装置
JP2021103747A (ja) * 2019-12-25 2021-07-15 株式会社ノベルクリスタルテクノロジー トレンチ型ｍｅｓｆｅｔ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009130013A (ja) * 2007-11-21 2009-06-11 Nippon Light Metal Co Ltd 酸化ガリウム基板用電極の製造方法及びそれにより製造される酸化ガリウム基板用電極
JP2012234949A (ja) * 2011-04-28 2012-11-29 Panasonic Corp 固体撮像装置及びその製造方法
JP2013222858A (ja) * 2012-04-17 2013-10-28 Univ Of Electro-Communications 整流素子
JP2019036593A (ja) 2017-08-10 2019-03-07 株式会社タムラ製作所 ダイオード
WO2019155768A1 (ja) * 2018-02-09 2019-08-15 三菱電機株式会社 電力用半導体装置
JP2021103747A (ja) * 2019-12-25 2021-07-15 株式会社ノベルクリスタルテクノロジー トレンチ型ｍｅｓｆｅｔ

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"A 1.86-kV double-layered NiO/P-Ga O -vertical pn heterojunction diode", APPL. PHYS. LETT., vol. 117, no. 022104, 2020
"Fabrication and characterization of sputtered Cu O:N/c-Si heterojunction diode", APPL. PHYS. LETT., vol. 111, no. 093501, 2017

Also Published As

Publication number Publication date
CN118435360A (zh) 2024-08-02
TW202329251A (zh) 2023-07-16
JP2023094888A (ja) 2023-07-06

Similar Documents

Publication Publication Date Title
US11355594B2 (en) Diode
US11081598B2 (en) Trench MOS Schottky diode
US9349800B2 (en) Semiconductor device
US7906796B2 (en) Bipolar device and fabrication method thereof
CN110112207B (zh) 一种氧化镓基混合PiN肖特基二极管及其制备方法
US8841741B2 (en) High breakdown voltage semiconductor rectifier
US11923464B2 (en) Schottky barrier diode
US11456388B2 (en) Trench MOS schottky diode and method for producing same
CN112201697A (zh) 肖特基二极管以及制备该肖特基二极管的方法
CN104218087A (zh) 半导体器件及其制造方法
JP5140998B2 (ja) ワイドバンドギャップ半導体装置およびその製造方法
CN108711578A (zh) 一种部分P型GaN帽层RESURF GaN基肖特基势垒二极管
US20240063311A1 (en) Gan-based trench metal oxide schottky barrier diode and preparation method therefor
CN108206220B (zh) 金刚石肖特基二极管的制备方法
CN108649075A (zh) 基于场板和P型AlGaN帽层的RESURF GaN基肖特基势垒二极管
CN110534582B (zh) 一种具有复合结构的快恢复二极管及其制造方法
JP5028749B2 (ja) 半導体装置の製造方法
CN111129166A (zh) 氧化镓基半导体结构及其制备方法
WO2023120443A1 (ja) ジャンクションバリアショットキーダイオード及びその製造方法
CN213242560U (zh) 肖特基二极管
EP4456147A1 (en) Junction barrier schottky diode and method for manufacturing same
WO2024122610A1 (ja) ジャンクションバリアショットキーダイオード及びその製造方法
CN112838006B (zh) 一种氮化镓pin二极管及其制备方法
KR20040019477A (ko) 쇼트키 다이오드 및 그 제조방법
CN118016665B (zh) 集成SBD的SiC衬底上增强型GaN HEMT器件

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22911146

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2022911146

Country of ref document: EP

Effective date: 20240724