CN211017091U

CN211017091U - 一种垂直型GaN基凹槽结势垒肖特基二极管

Info

Publication number: CN211017091U
Application number: CN201922302278.5U
Authority: CN
Inventors: 刘扬; 王亚朋
Original assignee: National Sun Yat Sen University
Current assignee: Sun Yat Sen University; National Sun Yat Sen University
Priority date: 2019-12-18
Filing date: 2019-12-18
Publication date: 2020-07-14
Anticipated expiration: 2029-12-18

Abstract

本实用新型属于半导体功率电子器件技术领域，更具体地，涉及一种垂直型GaN基凹槽结势垒肖特基二极管。器件结构由下往上依次包括：覆盖衬底的欧姆接触电极‑二极管阴极；GaN自支撑衬底；n型低载流子浓度区域‑器件漂移区，包括第一漂移区和位于器件第一漂移区之上的器件第二漂移区；与器件第二漂移区交错排列的p型GaN区域；与器件第二漂移区形成肖特基接触的电极‑二极管阳极。本实用新型通过外延的方法形成p型GaN区域，获得高载流子浓度的p型GaN；通过对p‑GaN刻蚀后再选区外延生长器件漂移区的方法，形成GaN基凹槽型JBS，获得了高的p‑GaN深度，因此反向偏压下增强了pn结对肖特基结的屏蔽效果，减小了器件反向漏电，提高了器件击穿电压。

Description

一种垂直型GaN基凹槽结势垒肖特基二极管

技术领域

本发明属于半导体功率电子器件技术领域，更具体地，涉及一种垂直型GaN基凹槽结势垒肖特基二极管。

背景技术

肖特基二极管由于具有低开启电压、反向快速恢复的特性，在电源、驱动电路等多个领域具有广泛的应用。对肖特基器件的应用需求包含低导通电阻、高击穿电压。随着传统半导体材料Si工艺的成熟，基于Si材料的半导体器件已达到理论极限。GaN材料由于具有高的临界击穿电场(3.3MV/cm)、高迁移率(1000cm²/(V·s))等特性，材料的理论极限远超过Si材料，应用于功率器件可获得更高的击穿电压、更低的导通电阻。因此发展GaN基的肖特基二极管具有巨大的应用前景。

但肖特基二极管存在的主要问题是反向漏电大导致的器件软击穿，这是由反向偏压下肖特基结镜像势垒降低效应、以及肖特基结的隧穿电流导致的。为了降低肖特基结反向漏电，主要采用的方法是反向偏压下隔离肖特基结，结势垒肖特基(JBS)二极管是一种常用的器件结构。在JBS二极管中，器件的漂移区内通过离子注入形成多个pn结，与肖特基结交错排列。JBS器件工作原理为：正向偏压下，肖特基结势垒高度低，可率先开启，因此JBS器件的开启电压较小，保留了肖特基二极管优异的正向特性；反向偏压下，相邻的pn结耗尽区扩展连通，可以隔离肖特基结，器件的反向特性表现为pn结的反向特性，pn结具有比肖特基结更高的势垒，可以降低器件的反向漏电流，提高器件的击穿电压，因此JBS二极管摒弃了肖特基二极管在反向偏压下存在的缺点。

高击穿电压的GaN基JBS二极管对于推动GaN材料产业化、高效率功率电子器件应用等都具有重要意义，目前已经出现了小部分有关GaN基JBS二极管的报道，但二极管击穿电压远低于理论值，在实际应用中并没有优势，这主要是因为存在以下几个关键问题：

1.离子注入形成p-GaN困难。传统的在Si、SiC基JBS结构中，通过离子注入受主杂质形成p型区域。在GaN材料中常用Mg作为受主杂质，为了激活GaN中离子注入的Mg，需要进行约1300℃的高温退火，这会导致n型GaN分解。目前优化的激活离子注入Mg的方法为SMRTA(对称多次循环快速热退火)，但即使采用该方法激活受主杂质，激活效率和激活后空穴浓度仍然很低，该激活效率和空穴浓度并不适用于JBS结构二极管。

2.p-GaN深度小。在此p-GaN深度是指JBS单元中p型格子底部与漂移区顶部肖特基结之间的距离。在JBS结构二极管中，大的p-GaN深度有利于反向偏压下肖特基结的隔离、扩大器件设计窗口。但受限于离子注入机的功率，采用离子注入法形成的p型格子深度很小，如离子注入机功率为500keV时的注入深度通常小于500nm；而在已报道的选择区域外延JBS器件中(CN105405897A；2019.02.05)，p型格子的深度依赖于外延台的高度；而通过二次外延回刻蚀方法形成JBS结构(US 8,969,994B2；2015.01.21)中，p型格子的深度依赖于器件漂移区的刻蚀深度。有限的p-GaN深度限制了GaN基JBS二极管的设计窗口、器件击穿电压。

发明内容

本发明为克服上述现有技术中的缺陷，提供一种垂直型GaN基凹槽结势垒肖特基二极管，使GaN基的肖特基二极管在正向导通时保持低开启电压、低导通压降、低导通损耗，而在反向偏压下具有低漏电流、高击穿电压。

为解决上述技术问题，本发明采用的技术方案是：一种垂直型GaN基凹槽结势垒肖特基二极管，器件结构由下往上依次包括：覆盖衬底的欧姆接触电极-二极管阴极；GaN自支撑衬底；n型低载流子浓度区域-器件漂移区，包括第一漂移区和位于器件第一漂移区之上的器件第二漂移区；与器件第二漂移区交错排列的p型GaN区域；与器件第二漂移区形成肖特基接触的电极-二极管阳极。

在其中一个实施例中，所述的器件第二漂移区与二极管阳极之间还设有Al₂O₃介质层区域。

在其中一个实施例中，在所述的器件第二漂移区与p型GaN区域之间还设有掩膜层。

在其中一个实施例中，所述的衬底为n型GaN自支撑衬底，衬底电阻率范围为0.005Ω·cm～0.1Ω·cm，厚度为100μm～500μm。

在其中一个实施例中，所述的器件第一漂移区为非故意掺杂的GaN外延层、Si掺杂外延层、As掺杂外延层的任一种；器件第一漂移区厚度为1μm～50μm，载流子浓度为1×10¹⁴cm^-3～5×10¹⁷cm^-3。

在其中一个实施例中，所述的器件第二漂移区为非故意掺杂的GaN外延层、Si掺杂外延层、As掺杂外延层的任一种；器件第二漂移区厚度为0.2μm～25μm，载流子浓度为1×10¹⁴cm^-3～5×10¹⁷cm^-3。

在其中一个实施例中，所述的p型GaN区域为p型的GaN材料，空穴浓度为1×10¹⁶cm^-3～1×10¹⁹cm^-3，厚度为0.1μm～20μm。

在其中一个实施例中，所述的二极管阴极的材料为Ti/Al/Ni/Au合金、Ti/Al/Ti/Au合金、Ti/Al/Mo/Au合金、或Ti/Al/Ti/TiN合金中的任一种；所述的二极管阳极的材料为金属Ni、Au、Pt、Pd、Ir、Mo、Al、Ti、TiN、Ta、TaN、ZrN、VN、NbN中的一种或其堆叠结构。

本发明提供的一种垂直型GaN基凹槽结势垒肖特基二极管的制作方法，包括以下步骤：

S1.在衬底上外延生长器件第一漂移区；

S2.在器件第一漂移区上继续外延生长p型GaN区域；

S3.在p型GaN区域上通过PECVD沉积介质层SiO2作为掩膜，去除器件第二漂移区位置处的SiO₂掩膜层；

S4.对p型GaN进行刻蚀，露出器件第一漂移区，刻蚀完毕后采用丙酮去除光刻胶；

S5.外延生长出器件第二漂移区，生长完成后采用缓冲氢氟酸去除掩膜层SiO₂；

S6.对衬底采用电子束蒸发法或磁控溅射法蒸镀Ti/Al/Ni/Au形成欧姆接触电极作为二极管阴极；

S7.经过光刻程序后，采用电子束蒸发法或磁控溅射法在器件的正面蒸镀Ni/Au形成肖特基电极，采用剥离的方法选择性留下电极，作为二极管阳极。

在本发明中，为了解决GaN基JBS二极管中离子注入Mg激活效率低的问题，采用外延的方法形成p型GaN；为了解决GaN基JBS二极管中p-GaN深度小的问题，先在p-GaN上刻蚀出凹槽，然后通过外延的方法生长出台型器件漂移区，由此可以获得更大的p-GaN深度。

在其中一个实施例中，所述步骤S1、S2、S5中，器件第一漂移区、p型GaN区域、器件第二漂移区还可以采用MBE、HVPE方法外延生长。

在其中一个实施例中，所述步骤S3中通过光刻、湿法腐蚀、RIE、ICP方式进行刻蚀去除SiO₂掩膜；所述步骤S4中，对p型GaN区域进行刻蚀，通过ICP、反应离子刻蚀、TMAH湿法刻蚀实现。

在其中一个实施例中，所述的S3步骤具体包括：

S31.使用PECVD在p型GaN上沉积0.1μm～10μm的SiO₂掩膜层；

S32.在要生长器件第二漂移区位置的掩膜层上通过光刻开窗口；

S33.使用缓冲氢氟酸去除未被光刻胶覆盖的掩膜层。

在本发明中，使用本方法解决目前GaN基JBS存在问题的原理简要描述如下：

1.离子注入形成p-GaN困难：由于离子注入法存在的诸多问题，本制造方案采用外延的方法形成p型GaN，由此获得高的空穴浓度，同时避免了离子注入损伤；

2.提高p-GaN深度：本制造方案中为了形成JBS器件结构，器件第二漂移区外延之前的初始外延片结构由上至下依次为：p型GaN；低载流子浓度n型GaN；GaN自支撑衬底。在p-GaN上刻出凹槽后进行选择区域外延，生长出台状的器件第二漂移区，由此形成p-GaN的深度是p型GaN区域、超出p型GaN区域的漂移区台两者高度之和。相比于其他方案中单一的靠ICP刻蚀凹槽，或着靠台状漂移区高度控制p-GaN深度，本制造方案可形成更大的p-GaN深度。

与现有技术相比，有益效果是：本发明提供的一种垂直型GaN基凹槽结势垒肖特基二极管，通过外延的方法形成p型GaN区域，获得高载流子浓度的p型GaN；通过对p-GaN刻蚀后再选区外延生长器件漂移区的方法，形成GaN基凹槽型JBS，获得了高的p-GaN深度，因此反向偏压下增强了pn结对肖特基结的屏蔽效果，减小了器件反向漏电，提高了器件击穿电压。

附图说明

图1至图5是本发明实施例1的器件的工艺过程示意图，其中图5表示实施例1中器件的整体结构示意图。

图6至图8是本发明实施例2的器件的工艺过程示意图，其中图8表示实施例2中器件的整体结构示意图。

图9至图12是本发明实施例3的器件的工艺过程示意图，其中图12表示实施例3中器件的整体结构示意图。

图13至图15是本发明实施例4的器件的工艺过程示意图，其中，图15表示实施例4中器件的整体结构示意图。

具体实施方式

附图仅用于示例性说明，不能理解为对本发明的限制；为了更好说明本实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对于本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。附图中描述位置关系仅用于示例性说明，不能理解为对本发明的限制。

实施例1：

如图5所示，图5所示是本实施例的器件结构示意图，其结构由下至上依次为：覆盖衬底11的欧姆接触电极-二极管阴极15；GaN自支撑衬底11；n型低载流子浓度区域-器件第一漂移区12和器件第二漂移区14；与器件第二漂移区14间错排列的p型GaN区域13；与器件第二漂移区14形成肖特基接触的电极-二极管阳极16。

本实施例的具体工艺流程如下：

1.初始外延结构形成

在n型低电阻率衬底11上外延n型导电的器件第一漂移区12，完成后继续外延p型导电的p型GaN区域13，本步骤完成后材料外延结构如图1所示。

2.选择区域外延掩膜制备

2.1.在p型导电的p型GaN区域13上采用PECVD沉积SiO₂作为掩膜层17；

2.2.在SiO₂掩膜层17涂覆光刻胶，曝光显影后露出要刻蚀的掩膜层17区域；

2.3.使用缓冲氢氟酸溶液选择性刻蚀掩膜区；

2.4.采用ICP对外延片进行刻蚀，将无掩膜区的p型GaN去除，露出器件第一漂移区12后停止刻蚀；

2.5采用丙酮去除光刻胶，完成后器件结构如图2所示。

3.器件第二漂移区14外延

3.1.将外延片放入MOCVD设备，外延生长器件第二漂移区14，完成后结构如图3所示；

3.2.采用缓冲氢氟酸刻蚀去除掩膜层17，完成后结构如图4所示。

4.电极蒸镀

4.1.在外延片的背面蒸镀Ti/Al/Ni/Au形成欧姆接触，作为二极管阴极15；

4.2.在外延片器件第二漂移区14以及p型GaN区域13表面涂覆光刻胶，曝光显影后蒸镀Ni/Au，与器件第二漂移区14形成肖特基接触，剥离后形成二极管的阳极；

4.3.实施例1所述工艺流程完成，最终器件结构如图5所示。

实施例2

本实施例最终器件结构如图8所示，与实施例1相比，区别在于实施例1中器件第二漂移区14外延完成后，在本实施例中进行以下工艺步骤：

1.侧壁形成MIS结构

1.1.采用原子层沉积法在外延片表面沉积Al₂O₃介质层区域18，完成后器件结构如图6所示；

1.2.在介质层区域18上涂覆光刻胶，曝光显影后去除器件第二漂移区14台顶和p型GaN区域13上的光刻胶；

1.3.采用缓冲氢氟酸刻蚀去除未被光刻胶覆盖的介质层；

1.4.采用丙酮去除光刻胶，完成后器件结构如图7所示。

2.电极蒸镀

2.1.在外延片的背面蒸镀Ti/Al/Ni/Au形成欧姆接触，作为二极管阴极15；

2.2.在外延片器件第二漂移区14以及p型GaN区域13表面涂覆光刻胶，曝光显影后蒸镀Ni/Au，与器件第二漂移区14形成肖特基接触，剥离后形成二极管的阳极；

2.3.实施例2所述工艺流程完成，器件结构如图8所示。

实施例3

本实施例最终器件结构如图12所示，与实施例1相比，区别在于选区外延生长的材料为p-GaN，且只有器件第一漂移区12，没有器件第二漂移区14。本实施例具体工艺流程如下：

1.初始外延结构形成

在n型低电阻率衬底11上外延n型导电的器件漂移区，本步骤完成后材料外延结构如图9所示；

2.选区刻蚀与外延

2.1.在器件第一漂移区12上采用PECVD沉积SiO₂作为掩膜层17；

2.2.在SiO₂掩膜涂覆光刻胶，曝光显影后露出要去除的掩膜层17，使用缓冲氢氟酸溶液选择性刻蚀掩膜区；

2.3.采用ICP对外延片进行刻蚀，在无掩膜层17遮盖的器件漂移区中刻蚀出凹槽，完成后器件结构如图10所示；

2.4.将外延片放入外延腔室生长p型GaN，生长完成后去掉掩膜层17，器件结构如图11所示。

3.蒸镀电极

3.1.在外延片的背面蒸镀Ti/Al/Ni/Au形成欧姆接触，作为二极管阴极15；

3.2.在外延片器件第一漂移区12一侧涂覆光刻胶，曝光显影后蒸镀Ni/Au，与器件漂移区形成肖特基接触，剥离后形成二极管的阳极；

3.3.实施例3所述工艺流程完成，器件结构如图12所示。

实施例4

本实施例最终器件结构如图15所示，本实施例的工艺过程与实施例1类似，通过控制实施例1的步骤3：器件第二漂移区14外延过程中腔室压力、生长时间、气体比例等因素，形成图13所示结构；对掩膜进行刻蚀时，通过控制刻蚀溶液的配比、温度，在器件第二漂移区14存在部分掩膜层17未被刻蚀掉，因此形成了图14所示结构。蒸镀电极后，形成本实施例器件结构，如图15所示。

在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个、三个等，除非另有明确具体的限定。

在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明权利要求的保护范围之内。

Claims

1.一种垂直型GaN基凹槽结势垒肖特基二极管，其特征在于，器件结构由下往上依次包括：覆盖衬底(11)的欧姆接触电极-二极管阴极(15)；GaN自支撑衬底(11)；n型低载流子浓度区域-器件漂移区，包括第一漂移区(12)和位于器件第一漂移区(12)之上的器件第二漂移区(14)；与器件第二漂移区(14)交错排列的p型GaN区域(13)；与器件第二漂移区(14)形成肖特基接触电极-二极管阳极(16)。

2.根据权利要求1所述的垂直型GaN基凹槽结势垒肖特基二极管，其特征在于，所述的器件第二漂移区(14)与二极管阳极(16)之间还设有Al₂O₃介质层区域(18)。

3.根据权利要求1所述的垂直型GaN基凹槽结势垒肖特基二极管，其特征在于，在所述的器件第二漂移区(14)与p型GaN区域(13)之间还设有掩膜层(17)。

4.根据权利要求1至3任一项所述的垂直型GaN基凹槽结势垒肖特基二极管，其特征在于，所述的衬底(11)为n型GaN自支撑衬底(11)，衬底(11)电阻率范围为0.005Ω·cm～0.1Ω·cm，厚度为100μm～500μm。

5.根据权利要求1至3任一项所述的垂直型GaN基凹槽结势垒肖特基二极管，其特征在于，所述的p型GaN区域(13)为p型的GaN材料，空穴浓度为1×10¹⁶cm^-3～1×10¹⁹cm^-3，厚度为0.1μm～20μm。

6.根据权利要求1至3任一项所述的垂直型GaN基凹槽结势垒肖特基二极管，其特征在于，所述的器件第一漂移区(12)为非故意掺杂的GaN外延层、Si掺杂外延层、As掺杂外延层的任一种；器件第一漂移区(12)厚度为1μm～50μm，载流子浓度为1×10¹⁴cm^-3～5×10¹⁷cm^-3。

7.根据权利要求1至3任一项所述的垂直型GaN基凹槽结势垒肖特基二极管，其特征在于，所述的器件第二漂移区(14)为非故意掺杂的GaN外延层、Si掺杂外延层、As掺杂外延层的任一种；器件第二漂移区(14)厚度为0.2μm～25μm，载流子浓度为1×10¹⁴cm^-3～5×10¹⁷cm^-3。

8.根据权利要求1至3任一项所述的垂直型GaN基凹槽结势垒肖特基二极管，其特征在于，所述的二极管阴极(15)的材料为Ti/Al/Ni/Au合金、Ti/Al/Ti/Au合金、Ti/Al/Mo/Au合金、或Ti/Al/Ti/TiN合金中的任一种。

9.根据权利要求1至3任一项所述的垂直型GaN基凹槽结势垒肖特基二极管，其特征在于，所述的二极管阳极(16)的材料为金属Ni、Au、Pt、Pd、Ir、Mo、Al、Ti、TiN、Ta、TaN、ZrN、VN、NbN中的一种。