CN113270492A - 一种沟槽型GaN绝缘栅双极型晶体管 - Google Patents
一种沟槽型GaN绝缘栅双极型晶体管 Download PDFInfo
- Publication number
- CN113270492A CN113270492A CN202110522444.1A CN202110522444A CN113270492A CN 113270492 A CN113270492 A CN 113270492A CN 202110522444 A CN202110522444 A CN 202110522444A CN 113270492 A CN113270492 A CN 113270492A
- Authority
- CN
- China
- Prior art keywords
- collector
- gan
- region
- metal contact
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 38
- 239000002184 metal Substances 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 239000000463 material Substances 0.000 claims abstract description 30
- 229910001020 Au alloy Inorganic materials 0.000 claims description 9
- 229910001182 Mo alloy Inorganic materials 0.000 claims description 3
- 229910000990 Ni alloy Inorganic materials 0.000 claims description 3
- 229910001069 Ti alloy Inorganic materials 0.000 claims description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 3
- 229910052593 corundum Inorganic materials 0.000 claims description 3
- QZQVBEXLDFYHSR-UHFFFAOYSA-N gallium(III) oxide Inorganic materials O=[Ga]O[Ga]=O QZQVBEXLDFYHSR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 15
- 230000015556 catabolic process Effects 0.000 abstract description 7
- 229910002601 GaN Inorganic materials 0.000 description 48
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 37
- 238000000034 method Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 8
- 238000004088 simulation Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种沟槽型GaN绝缘栅双极型晶体管，属于半导体功率器件技术领域。该晶体管结构特点：发射极金属接触区、N+集电极、绝缘介质层、栅极金属接触区、P+集电极、P‑沟道区、N‑漂移区、P+衬底和集电极金属接触区。本发明的沟槽型GaN IGBT在保证正向导通特性不变的前提下，充分发挥宽禁带半导体GaN材料在耐压方面的优势。器件的击穿电压达到850V，相比于同尺寸MOS管，提高了13.33％，器件的关断速度可达23ns。
Description
技术领域
本发明属于功率半导体器件领域，涉及一种沟槽型GaN绝缘栅双极型晶体管。
背景技术
新一代半导体材料氮化镓(GaN)材料具有很多优点，如禁带宽度大、临界击穿场强高、电子包和速度大和介电常数低、工作温度高。首先大的禁带宽度，其禁带宽度为3.39eV，是硅材料禁带宽度的三倍多，这就使得GaN材料制作的半导体器件的工作温度可以高于GaAs、Si等半导体材料的工作温度；高临界击穿场强，氮化镓临界击穿场强很高，可以达到4MV/cm，这要高出Si和GaAs一个数量级，所以氮化镓器件能够承受高电压和大功率；高饱和电子迁移速度，其电子漂移速度峰值能够达到3×107cm/s，远大于GaAs、Si、4H-SiC等半导体材料，这允许GaN材料可以制作高频电子器件；低的介电常数，GaN介电常数比GaAs、Si和4H-SiC都要小，能够允许器件工作在高频、高速下。
IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极性晶体管)是一种MOSFET和BJT管相结合的双极型半导体功率器件，具有导通压降低、驱动功耗低和工作频率高等优点，被广泛应用于通信技术、新能源设备和各类消费电子领域，是电子电力系统的核心器件。
近年来随着需求不断增长，具有更高的工作频率、更小的元胞尺寸和更低功耗的电力电子器件需要不断创新。至今，因为GaN/AlGaN二维电子气的超高电子迁移率，所以GaN半导体材料大多被用在HEMT器件中，但是常规HFET器件为耗尽型(常开)器件，考虑到功率系统的安全性和可操作性，增强型器件一直是业界的研究热点。到目前为止，研究者们在器件结构和工艺中提出了多种解决方案，商用GaN功率器件主要采用增强型Si MOSFET与耗尽型GaN器件以Cascode级联的形式来实现增强型GaN器件。其他解决方案主要有P型栅结构、薄势垒层结构、凹槽栅结构、氟基等离子处理工艺、凹槽MIS-HFET结构，场致隧穿结构等。已有的GaN IGBT使用Si材料作为P型衬底，SiC材料作为缓冲层，而为了更好的促进GaN材料在IGBT器件领域的应用，本发明提出一种仅使用GaN半导体材料的沟槽型GaN IGBT结构。
发明内容
有鉴于此，本发明的目的在于提供一种沟槽型GaN绝缘栅双极型晶体管，用于提高器件的击穿电压和工作稳定性，还能提高器件的关断速度和输出电流。
为达到上述目的，本发明提供如下技术方案：
一种沟槽型GaN绝缘栅双极型晶体管，包括：发射极金属接触区1、N+集电极2、绝缘介质层3、栅极金属接触区4、P+集电极5、P-沟道区6、N-漂移区7、P+衬底8和集电极金属接触区9；
所述发射极金属接触区1位于P+集电极5上表面，其中左/右侧的发射极金属接触区1位于左/右侧的N+集电极2左/右上表面；
左/右侧的N+集电极2位于P-沟道区6右/左上表面，与P+集电极5右/左表面接触，与绝缘介质层3左/右上表面接壤；
左/右侧的P+集电极5下表面与P-沟道区6左/右上表面；
左/右侧的P-沟道区6位于N-漂移区7的左/右上表面，并与绝缘介质层3左/右表面接触；
所述绝缘介质层3与左/右侧的发射极金属接触区1的右/左表面，与N-漂移区7上中表面接触；
所述N-漂移区7位于P+衬底8上表面；
所述P+衬底8位于集电极金属接触区9上表面。
可选的，该晶体管还包括：N-缓冲层10；所述N-缓冲层10介于N-漂移区7下表面与P+衬底8上左表面。
可选的，该晶体管可替换为相同结构的沟槽型MOS管，并将P+衬底8替换为N+衬底11。
可选的，所述发射极金属接触区1的材料包括Ti/Al/Ti/Au合金、Ti/Al/Ni/Au合金或Ti/Al/Mo/Au合金。
可选的，所述栅极金属接触区4和集电极金属接触区9的材料包括：Al、Au或Pt。
可选的，所述绝缘介质层3的材料包括：SiO2、SiN、Al2O3、AlN、MgO、Ga2O3、AlHfOx及HfSiON中的一种或者几种的组合。
可选的，所述N+集电极2掺入浓度选择为18次方；所述沟道区6掺入浓度选择为16次方；所述N-漂移区7掺入浓度选择为15次方；所述P+衬底8掺入浓度选择为17次方。
可选的，所述N-缓冲层10掺入浓度选择为17次方。
可选的，所述N+衬底11掺入浓度选择为18次方。
本发明的有益效果在于：本发明提出的沟槽型GaN绝缘栅双极型晶体管能够有效促进GaN半导体材料在IGBT器件领域的应用，还能有效发挥出GaN半导体材料的耐压特性。本发明不仅使用GaN半导体材料提出的沟槽型GaN IGBT在保证正向导通特性不变的前提下，能够充分发挥宽禁带半导体GaN材料在耐压方面的优势，提高器件的击穿电压和工作稳定性，提高器件的关断速度和输出电流。
本发明的其他优点、目标和特征在某种程度上将在随后的说明书中进行阐述，并且在某种程度上，基于对下文的考察研究对本领域技术人员而言将是显而易见的，或者可以从本发明的实践中得到教导。本发明的目标和其他优点可以通过下面的说明书来实现和获得。
附图说明
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作优选的详细描述，其中：
图1为实施例1的沟槽型GaN绝缘栅双极型晶体管(IGBT)结构示意图；
图2为实施例2的具有缓冲层的沟槽型GaN绝缘栅双极型晶体管(FS IGBT)结构示意图；
图3为与实施例1(IGBT)同结构尺寸的GaN MOS管结构；
图4为实施例1(IGBT)和同尺寸GaN MOS管阈值电压曲线示意图；
图5为实施例1沟槽型GaN IGBT输出特性曲线示意图；
图6为与实施例1的IGBT同尺寸的GaN MOS管输出特性曲线示意图；
图7为在正向导通模式下，栅压Vg分别为7v，9v，11v，13v，15v时沟槽型GaN IGBT在坐标y＝1.6，3.9≤x≤4.1范围内电子浓度横向分布图；
图8为在正向导通模式下，栅压Vg分别为7v，9v，11v，13v，15v时同尺寸GaN MOS管在坐标y＝1.6，3.9≤x≤4.1范围内电子浓度横向分布图；
图9为在正向导通模式下，栅压Vg为15v，集电极电压Vd为20v，沟槽型GaN IGBT注入区掺杂浓度在4×1017cm-3到9×1018cm-3变化时，集电极输出电流变化曲线图；
图10为实施例1(IGBT)和同尺寸GaN MOS管开启电压曲线示意图；
图11为实施例1(IGBT)和同尺寸GaN MOS管正向耐压曲线示意图；
图12所示为实施例1沟槽型GaN IGBT关断特性曲线示意图；
图13为实施例1沟槽型GaN IGBT器件的主要工艺流程示意图；
附图标记：1-发射极金属接触区、2-N+集电极、3-绝缘介质层、4-栅极金属接触区、5-P+集电极、6-P-沟道区、7-N-漂移区、8-P+衬底、9-集电极金属接触区、10-N-缓冲层、11-N+衬底。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
其中，附图仅用于示例性说明，表示的仅是示意图，而非实物图，不能理解为对本发明的限制；为了更好地说明本发明的实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。
本发明实施例的附图中相同或相似的标号对应相同或相似的部件；在本发明的描述中，需要理解的是，若有术语“上”、“下”、“左”、“右”、“前”、“后”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此附图中描述位置关系的用语仅用于示例性说明，不能理解为对本发明的限制，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。
实施例1：
如图1所示，本实施例提供了一种沟槽型GaN绝缘栅双极型晶体管，包括：发射极金属接触区1、N+集电极2、绝缘介质层3、栅极金属接触区4、P+集电极5、P-沟道区6、N-漂移区7、P+衬底8和集电极金属接触区9。
发射极金属接触区1位于P+集电极5上表面，其中左/右侧的发射极金属接触区1位于左/右侧的N+集电极2左/右上表面。
左/右侧的N+集电极2位于P-沟道区6右/左上表面，与P+集电极5右/左表面接触，与绝缘介质层3左/右上表面接壤。N+集电极2厚度L6为1μm，宽度为1.5μm，且N+集电极2掺入n型杂质浓度为2×1018cm-3。
左/右侧的P+集电极5下表面与P-沟道区6左/右上表面。P+集电极5厚度L6为1μm，宽度为2.5μm。
左/右侧的P-沟道区6位于N-漂移区7的左/右上表面，并与绝缘介质层3左/右表面接触。沟道区6厚度L5为1μm，宽度L1为4μm，且沟道区6掺入p型杂质浓度为5×1016cm-3。
绝缘介质层3与左/右侧的发射极金属接触区1的右/左表面，与N-漂移区7上中表面接触。绝缘介质层3厚度为0.1μm。
N-漂移区7位于P+衬底8上表面。P+衬底8位于集电极金属接触区9上表面。N-漂移区7厚度L4为8μm，宽度(L1+L2)为10μm，且N-漂移区7掺入n型杂质浓度为2×1015cm-3。P+衬底8厚度L3为2μm，宽度(L1+L2)为10μm，且P+衬底8掺入p型杂质浓度为4×1017cm-3。
实施例2：
如图2所示，本实施例提供了另一种沟槽型GaN绝缘栅双极型晶体管，在实施例1的结构基础上，还增加了N-缓冲层10，介于N-漂移区7下表面与P+衬底8上左表面。
其中，N-缓冲层10厚度为1μm，宽度为10μm，且N-缓冲层10掺入浓度选择为17次方。
实施例3：
如图3所示，与实施例1中IGBT同尺寸的沟槽型MOS管结构，在实施例1基础上，将P+衬底8替换为N+衬底11，N+衬底11位于N-漂移区7下表面，与集电极金属接触区9上表面接触。
其中，N+衬底11厚度为2μm，宽度为10μm，且N+衬底11掺入浓度选择为18次方。
优选的，实施例1～3中的发射极金属接触区1的材料可选择包括但不限于：Ti/Al/Ti/Au合金、Ti/Al/Ni/Au合金或Ti/Al/Mo/Au合金。
优选的，实施例1～3中的栅极金属接触区4和集电极金属接触区9的材料可选择包括但不限于：Al、Au或Pt。
优选的，实施例1～3中的绝缘介质层3的材料可选择包括但不限于：SiO2、SiN、Al2O3、AlN、MgO、Ga2O3、AlHfOx及HfSiON中的一种或者几种的组合。
图4是室温下T＝300K，在漂移区浓度为2×1015cm-3，沟道区掺杂浓度为5×1016cm-3时，实施例1(IGBT)和MOS管阈值电压曲线，由Silvaco仿真得到的数据结果再通过Origin工具绘制如图4所示，可以看出，在沟道浓度相同时，此IGBT阈值电压在6.5V左右，而MOS管阈值电压在7.2V左右，MOS管阈值电压高出IGBT 0.7v。
图5是室温下T＝300K，在漂移区浓度为2×1015cm-3，沟道区掺杂浓度为5×1016cm-3时，实施案例1(IGBT)输出特性曲线，由Silvaco仿真得到的数据结果再通过Origin工具绘制如图5所示，可以看出，此IGBT阈值电压在7v左右，即在Vg＝7v时在沟道区和绝缘介质层接触面的沟道层一侧形成反型层，使N-漂移区7和N+集电极2导通，电子从N+集电极2移动到N-漂移区7形成电子电流，此电子电流又促使P+衬底8往N-漂移区7注入空穴，形成电导调制作用。由图5可以看出沟道开启后，输出电流随着集电极电压增加先增加而后逐渐达到饱和，而随着栅极电压增加饱和电流也逐渐增加。由图可以看出在Vd小于3.3v时，虽然沟道开启，但是也没有形成电流，是因为P+衬底8与N-漂移区7之间形成一个PN结，集电极电压大于此PN结的结电压时才能形成电流，符合IGBT的原理。
图6是室温下T＝300K，在漂移区浓度为2×1015cm-3，沟道区掺杂浓度为5×1016cm-3时，同尺寸沟槽MOS管输出特性曲线，由Silvaco仿真得到的数据结果再通过Origin工具绘制如图6所示。由图6可以看出，同尺寸的IGBT与MOS管，在沟道浓度和漂移区浓度一样时，在栅极和集电极施加分别相同的电压，IGBT的输出电流是MOS管输出电流的6.1倍左右。
图7所示为是室温下T＝300K，在漂移区浓度为2×1015cm-3，沟道区掺杂浓度为5×1016cm-3时，IGBT在不同栅压下，坐标y＝1.6，3.9≤x≤4.1范围内电子浓度横向分布图，即沟道反型层处的电子浓度。显然栅极所加电压越大，反型层处电子的浓度也就越高，结合图4分析得出，反型层处电子浓度越高形成的电子饱和电流就越大。
图8所示为室温下T＝300K，在漂移区浓度为2×1015cm-3，沟道区掺杂浓度为5×1016cm-3时，MOS管在不同栅压下，坐标y＝1.6，3.9≤x≤4.1范围内电子浓度横向分布图，即沟道反型层处的电子浓度。显然栅极所加电压越大，反型层处电子的浓度也就越高，结合图4分析得出，反型层处电子浓度越高形成的电子饱和电流就越大。对比图7和图8可以发现，因为沟道层的掺杂浓度相同，所以IGBT和MOS管在相同栅压下，沟道处反型层的电子浓度也几乎相同，因为IGBT阈值电压比MOS管小0.7v，所以在Vg＝7v时，反型层电子浓度有明显差异。
图9所示为是室温下T＝300K，漂移区浓度为2×1015cm-3，沟道区掺杂浓度为5×1016cm-3时，IGBT注入区掺杂浓度在4×1017cm-3到9×1018cm-3变化时集电极输出电流的变化曲线，由Silvaco仿真得到的数据结果再通过Origin工具绘制如图9所示。此时栅极所加电压为15v，集电极施加电压为20v。由图9可以看出集电极输出电流随着注入区掺杂浓度的增加集电极输出电流先增大再减小，在掺杂浓度为3×1018cm-3时，集电极输出电流最大，达到0.9255A/μm左右。
图10所示为室温下T＝300K，实施案例1(IGBT)和MOS管开启电压曲线，由Silvaco仿真得到的数据结果再通过Origin工具绘制如图10所示，可以看出，对于IGBT而言，电流达到100A/cm2时器件开启，所以实施例1(IGBT)的开启电压Von1为5.3v左右，对于MOS管而言电流达到20A/cm2时器件开启，所以MOS管的开启电压Von2为5.2v左右。所以IGBT和MOS管的开启电压几乎相同。
图11所示为室温下T＝300K，实施例1(IGBT)和MOS管正向耐压曲线图，由Silvaco仿真得到的数据结果再通过Origin工具绘制如图11所示，可以看出，IGBT耐压可以达到850V，而MOS管耐压在750V左右，提高了13.33％。存在此差异的主要原因可能是在集电极施加电压时，IGBT注入区产生耗尽电场，而MOS管N+衬底内没有电场。IGBT在漂移区厚度为8μm时达到850V耐压，平均100V/μm，远大于硅材料的耐压级别(15-20V/μm)。
图12所示为是室温下T＝300K，漂移区浓度为2×1015cm-3，沟道区掺杂浓度为5×1016cm-3时，IGBT关断特性曲线，由Silvaco仿真得到的数据结果再通过Origin工具绘制如图12所示。在时间T＝2×10-6s时，栅极电压由8v降到0v，集电极电压由15v降低到5v。由图12可以看出在T＝2×10-6s时，栅压变为0，沟道关闭，集电极电流迅速降低，关断时间的计算方式是电流从最大电流的90％降低到10％所用的时间，此IGBT的关断时间为23ns。
本发明提出的一种沟槽型GaN绝缘栅双极型晶体管结构，以实施例1(图1)为例，其主要工艺流程如图13所示。主要步骤如下：
(1)在集电极区域通过离子注入工艺形成P-GaN层；
(2)在整个P-GaN层表面再外延一层GaN材料，再通过离子注入工艺形成N-GaN；
(3)再次在N-GaN表面外延一层GaN材料，通过离子注入工艺形成P-GaN沟道层；
(4)继续在整个P-GaN沟道层表面外延一层GaN材料，通过两次离子注入工艺形成P-emitter和N-emitter；
(5)通过刻蚀制作绝缘介质层3；
(6)淀积金属电极。
在实施的过程中，根据具体器件的设计要求，本发明提出的一种沟槽型GaN绝缘栅双极型晶体管结构，在具体制作时，衬底材料除了可以用碳化硅SiC材料，还可用蓝宝石等材料代替体碳化硅。
最后说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本技术方案的宗旨和范围，其均应涵盖在本发明的权利要求范围当中。
Claims (9)
1.一种沟槽型GaN绝缘栅双极型晶体管，其特征在于，该晶体管包括：发射极金属接触区(1)、N+集电极(2)、绝缘介质层(3)、栅极金属接触区(4)、P+集电极(5)、P-沟道区(6)、N-漂移区(7)、P+衬底(8)和集电极金属接触区(9)；
所述发射极金属接触区(1)位于P+集电极(5)上表面，其中左/右侧的发射极金属接触区(1)位于左/右侧的N+集电极(2)左/右上表面；
左/右侧的N+集电极(2)位于P-沟道区(6)右/左上表面，与P+集电极(5)右/左表面接触，与绝缘介质层(3)左/右上表面接壤；
左/右侧的P+集电极(5)下表面与P-沟道区(6)左/右上表面；
左/右侧的P-沟道区(6)位于N-漂移区(7)的左/右上表面，并与绝缘介质层(3)左/右表面接触；
所述绝缘介质层(3)与左/右侧的发射极金属接触区(1)的右/左表面，与N-漂移区(7)上中表面接触；
所述N-漂移区(7)位于P+衬底(8)上表面；
所述P+衬底(8)位于集电极金属接触区(9)上表面。
2.根据权利要求1所述的沟槽型GaN绝缘栅双极型晶体管，其特征在于，该晶体管还包括：N-缓冲层(10)；所述N-缓冲层(10)介于N-漂移区(7)下表面与P+衬底(8)上左表面。
3.根据权利要求1所述的沟槽型GaN绝缘栅双极型晶体管，其特征在于，该晶体管替换为相同结构的沟槽型MOS管，并将P+衬底(8)替换为N+衬底(11)。
4.根据权利要求1～3中任意一项所述的沟槽型GaN绝缘栅双极型晶体管，其特征在于，所述发射极金属接触区(1)的材料包括Ti/Al/Ti/Au合金、Ti/Al/Ni/Au合金或Ti/Al/Mo/Au合金。
5.根据权利要求1～3中任意一项所述的沟槽型GaN绝缘栅双极型晶体管，其特征在于，所述栅极金属接触区(4)和集电极金属接触区(9)的材料包括：Al、Au或Pt。
6.根据权利要求1～3中任意一项所述的沟槽型GaN绝缘栅双极型晶体管，其特征在于，所述绝缘介质层(3)的材料包括：SiO2、SiN、Al2O3、AlN、MgO、Ga2O3、AlHfOx及HfSiON中的一种或者几种的组合。
7.根据权利要求1所述的沟槽型GaN绝缘栅双极型晶体管，其特征在于，所述N+集电极(2)掺入浓度选择为18次方；所述沟道区(6)掺入浓度选择为16次方；所述N-漂移区(7)掺入浓度选择为15次方；所述P+衬底(8)掺入浓度选择为17次方。
8.根据权利要求2所述的沟槽型GaN绝缘栅双极型晶体管，其特征在于，所述N-缓冲层(10)掺入浓度选择为17次方。
9.根据权利要求3所述的沟槽型GaN绝缘栅双极型晶体管，其特征在于，所述N+衬底(11)掺入浓度选择为18次方。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110522444.1A CN113270492A (zh) | 2021-05-13 | 2021-05-13 | 一种沟槽型GaN绝缘栅双极型晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110522444.1A CN113270492A (zh) | 2021-05-13 | 2021-05-13 | 一种沟槽型GaN绝缘栅双极型晶体管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113270492A true CN113270492A (zh) | 2021-08-17 |
Family
ID=77230587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110522444.1A Pending CN113270492A (zh) | 2021-05-13 | 2021-05-13 | 一种沟槽型GaN绝缘栅双极型晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113270492A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113725294A (zh) * | 2021-09-02 | 2021-11-30 | 中国科学院半导体研究所 | 绝缘栅双极型晶体管及其制备方法 |
| WO2023098887A1 (zh) * | 2021-12-02 | 2023-06-08 | 华润微电子（重庆）有限公司 | AlGaN/GaN功率HEMT器件及其制备方法 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090008674A1 (en) * | 2007-07-05 | 2009-01-08 | Florin Udrea | Double gate insulated gate bipolar transistor |
| CN103928320A (zh) * | 2014-04-21 | 2014-07-16 | 西安电子科技大学 | 沟槽栅碳化硅绝缘栅双极型晶体管的制备方法 |
| CN105322003A (zh) * | 2015-09-30 | 2016-02-10 | 深圳市可易亚半导体科技有限公司 | 绝缘栅双极型晶体管及其制备方法 |
| CN105374860A (zh) * | 2015-12-08 | 2016-03-02 | 北京华进创威电子有限公司 | 一种氮化镓基绝缘栅双极晶体管制备方法及其产品 |
| CN105428412A (zh) * | 2015-12-22 | 2016-03-23 | 工业和信息化部电子第五研究所 | AlGaN/GaN异质结场效应晶体管及其制备方法 |
| CN107507861A (zh) * | 2017-06-19 | 2017-12-22 | 西安电子科技大学 | 新型肖特基接触注入增强型SiC PNM‑IGBT器件及其制备方法 |
| CN107994071A (zh) * | 2017-12-11 | 2018-05-04 | 电子科技大学 | 一种异质结沟槽绝缘栅型场效应管 |
| US20180226500A1 (en) * | 2016-06-29 | 2018-08-09 | Wong Ka Kit | Insulated-gate bipolar transistor structure and method for manufacturing the same |
| CN108922923A (zh) * | 2018-07-10 | 2018-11-30 | 电子科技大学 | 一种槽栅双极型晶体管 |
| CN211017091U (zh) * | 2019-12-18 | 2020-07-14 | 中山大学 | 一种垂直型GaN基凹槽结势垒肖特基二极管 |
| CN112701159A (zh) * | 2020-12-30 | 2021-04-23 | 东南大学 | 一种多沟道沟槽绝缘栅双极型晶体管及其制造方法 |
-
2021
- 2021-05-13 CN CN202110522444.1A patent/CN113270492A/zh active Pending
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090008674A1 (en) * | 2007-07-05 | 2009-01-08 | Florin Udrea | Double gate insulated gate bipolar transistor |
| CN103928320A (zh) * | 2014-04-21 | 2014-07-16 | 西安电子科技大学 | 沟槽栅碳化硅绝缘栅双极型晶体管的制备方法 |
| CN105322003A (zh) * | 2015-09-30 | 2016-02-10 | 深圳市可易亚半导体科技有限公司 | 绝缘栅双极型晶体管及其制备方法 |
| CN105374860A (zh) * | 2015-12-08 | 2016-03-02 | 北京华进创威电子有限公司 | 一种氮化镓基绝缘栅双极晶体管制备方法及其产品 |
| CN105428412A (zh) * | 2015-12-22 | 2016-03-23 | 工业和信息化部电子第五研究所 | AlGaN/GaN异质结场效应晶体管及其制备方法 |
| US20180226500A1 (en) * | 2016-06-29 | 2018-08-09 | Wong Ka Kit | Insulated-gate bipolar transistor structure and method for manufacturing the same |
| CN107507861A (zh) * | 2017-06-19 | 2017-12-22 | 西安电子科技大学 | 新型肖特基接触注入增强型SiC PNM‑IGBT器件及其制备方法 |
| CN107994071A (zh) * | 2017-12-11 | 2018-05-04 | 电子科技大学 | 一种异质结沟槽绝缘栅型场效应管 |
| CN108922923A (zh) * | 2018-07-10 | 2018-11-30 | 电子科技大学 | 一种槽栅双极型晶体管 |
| CN211017091U (zh) * | 2019-12-18 | 2020-07-14 | 中山大学 | 一种垂直型GaN基凹槽结势垒肖特基二极管 |
| CN112701159A (zh) * | 2020-12-30 | 2021-04-23 | 东南大学 | 一种多沟道沟槽绝缘栅双极型晶体管及其制造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113725294A (zh) * | 2021-09-02 | 2021-11-30 | 中国科学院半导体研究所 | 绝缘栅双极型晶体管及其制备方法 |
| CN113725294B (zh) * | 2021-09-02 | 2024-05-03 | 中国科学院半导体研究所 | 绝缘栅双极型晶体管及其制备方法 |
| WO2023098887A1 (zh) * | 2021-12-02 | 2023-06-08 | 华润微电子（重庆）有限公司 | AlGaN/GaN功率HEMT器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5907582B2 (ja) | 半導体装置 | |
| CN109920854B (zh) | Mosfet器件 | |
| CN102364688B (zh) | 一种垂直双扩散金属氧化物半导体场效应晶体管 | |
| US9608092B2 (en) | Method of manufacturing a semiconductor device having a rectifying junction at the side wall of a trench | |
| CN107507861B (zh) | 肖特基接触注入增强型SiC PNM-IGBT器件及其制备方法 | |
| CN113270492A (zh) | 一种沟槽型GaN绝缘栅双极型晶体管 | |
| US9263560B2 (en) | Power semiconductor device having reduced gate-collector capacitance | |
| CN115188814B (zh) | 一种rc-jgbt器件及其制作方法 | |
| CN102194819A (zh) | 一种基于MOS控制的增强型GaN异质结场效应晶体管 | |
| CN113540224B (zh) | 一种N衬底沟槽型GaN绝缘栅双极型晶体管 | |
| CN110534567B (zh) | 一种碳化硅门极可关断晶闸管 | |
| CN113410284A (zh) | 碳化硅半导体结构和碳化硅半导体器件 | |
| CN210897283U (zh) | 一种半导体器件 | |
| CN113611738B (zh) | 一种异质结注入的沟槽型GaN绝缘栅双极型晶体管 | |
| CN218274610U (zh) | 一种混合栅型GaN基的高电子迁移率晶体管 | |
| CN112271208A (zh) | 碳化硅单栅极双沟道晶闸管输运igbt及制造方法 | |
| CN107393954A (zh) | 一种GaN异质结纵向场效应管 | |
| CN109346517B (zh) | 一种碳化硅mos栅控晶闸管 | |
| Stephani et al. | Silicon carbide junction field effect transistors | |
| CN111180528A (zh) | 一种SiC肖特基二极管三阶斜台面结终端结构 | |
| CN106601800B (zh) | 一种沟槽绝缘栅双极型晶体管 | |
| CN113871478A (zh) | 基于双栅的具有p型沟道特性的新型半导体器件 | |
| CN107681001B (zh) | 一种碳化硅开关器件及制作方法 | |
| CN111477680A (zh) | 双通道均匀电场调制横向双扩散金属氧化物宽带隙半导体场效应管及制作方法 | |
| CN111599865B (zh) | 一种GaN基P沟道MOSFET及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210817 |
|
| RJ01 | Rejection of invention patent application after publication |