CN111599865B - 一种GaN基P沟道MOSFET及其制备方法 - Google Patents

一种GaN基P沟道MOSFET及其制备方法 Download PDF

Info

Publication number
CN111599865B
CN111599865B CN202010471662.2A CN202010471662A CN111599865B CN 111599865 B CN111599865 B CN 111599865B CN 202010471662 A CN202010471662 A CN 202010471662A CN 111599865 B CN111599865 B CN 111599865B
Authority
CN
China
Prior art keywords
metal electrode
gan
gate oxide
layer
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010471662.2A
Other languages
English (en)
Other versions
CN111599865A (zh
Inventor
闫大为
顾晓峰
赵琳娜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangnan University
Original Assignee
Jiangnan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangnan University filed Critical Jiangnan University
Priority to CN202010471662.2A priority Critical patent/CN111599865B/zh
Publication of CN111599865A publication Critical patent/CN111599865A/zh
Application granted granted Critical
Publication of CN111599865B publication Critical patent/CN111599865B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种GaN基P沟道MOSFET及其制备方法，属于电子材料技术领域。本发明利用氟正离子注入氮化镓(GaN)后形成的二维空穴气(2DHG)能够在GaN表面层以下形成导电沟道的原理，将氟离子注入GaN制备出了一种GaN基P沟道MOSFET。本发明制备出的GaN基P沟道MOSFET与传统P沟道MOSFET相比，性能优越；同时，本发明采用的制备方法与传统P沟道MOSFET需要在N型衬底上利用扩散或离子注入掺杂出P型的源漏区并通过施加在栅电极的电压使栅氧化层下的半导体反型出P沟道的制备方法相比，制备工艺简单、易操作且重复性好，有效避免了P型掺杂。

Description

一种GaN基P沟道MOSFET及其制备方法
技术领域
本发明涉及一种GaN基P沟道MOSFET及其制备方法，属于电子材料技术领域。
背景技术
金属-氧化物半导体场效应晶体管，简称金氧半场效晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)是一种可以广泛使用在模拟电路与数字电路的场效晶体管(field-effect transistor)。
MOSFET依照其“通道”(工作载流子)的极性不同，可分为“N型”与“P型”的两种类型，其中，P沟道MOSFET在N型衬底上有两个P+区，分别叫做源极和漏极，两极之间不通导，栅极上加有足够的正电压(源极接地)时，栅极下的N型衬底表面呈现P型反型层，成为连接源极和漏极的沟道。
P沟道MOSFET又分为增强型和耗尽型，其中，P沟道增强型MOSFET通过改变栅压来改变沟道中的电子密度，从而改变沟道的电阻；P沟道耗尽型MOSFET由于N型衬底表面不加栅压就已存在P型反型层沟道，加上适当的偏压，可使沟道的电阻增大或减小。
目前，常采用Si、Ge、GaN、GaAs等材料来制备P沟道MOSFET，在这些材料中，由于GaN材料具有转换效率高(GaN的禁带宽度是硅的3倍，临界击穿电场是硅10倍，因此，同样额定电压的GaN功率器件的导通电阻比硅器件低1000倍左右，大大降低了开关的导通损耗)、工作频率高(GaN的电子渡越时间比硅低10倍，电子速度比在硅中高2倍以上，反向恢复时间基本可以忽略，因此，GaN开关功率器件的工作频率可以比硅器件提升至少20倍，大大减小了电路中储能元件如电容、电感的体积，从而成倍地减小设备体积，减少铜等贵重原材料消耗，开关频率高还能减少开关损耗，进一步降低电源总的能耗)以及工作温度高(GaN的禁带宽度高达3.4eV，本征电子浓度极低，电子很难被激发，因此，理论上GaN器件可以工作在800℃以上的高温)等的优点，使得GaN基P沟道MOSFET成为了学术界和工业界研究的热点。
但是，对于GaN基P沟道MOSFET器件的研究仍然存在一些难题。在工艺方面，GaN材料的p型掺杂并不是一种很成熟的技术，国内主要通过调整压力、温度、Mg掺杂量等参数优化体材料掺杂效果；国外主要集中在寻找新的受主元素(如Be、Zn)、使用新的结构(如超晶格结构)、尝试新的掺杂方法(如共掺杂)等来提高p型掺杂的效果，这些方法均具有操作复杂，重复性差等的缺点。
因此，急需找到一种性能优越的同时制备工艺简单、易操作且重复性好的GaN基P沟道MOSFET。
发明内容
为解决上述问题，本发明提供了一种GaN基P沟道MOSFET及其制备方法。本发明利用氟正离子注入氮化镓(GaN)后形成的二维空穴气(2DHG)能够在GaN表面层以下形成导电沟道的原理，将氟离子注入GaN制备出了一种GaN基P沟道MOSFET。本发明制备出的GaN基P沟道MOSFET与传统P沟道MOSFET相比，性能优越；同时，本发明采用的制备方法与传统P沟道MOSFET需要在N型衬底上利用扩散或离子注入掺杂出P型的源漏区并通过施加在栅电极的电压使栅氧化层下的半导体反型出P沟道的制备方法相比，制备工艺简单、易操作且重复性好，有效避免了P型掺杂。
本发明的技术方案如下：
本发明提供了一种GaN基P沟道MOSFET，所述GaN基P沟道MOSFET的GaN外延层2内部含有通过氟离子注射形成的二维空穴气3。
在本发明的一种实施方式中，所述GaN基P沟道MOSFET包含衬底层1、GaN外延层2、二维空穴气3、栅氧化层4、第一金属电极5、第二金属电极6、第三金属电极7以及第四金属电极8；
所述GaN外延层2位于衬底层1上方；
所述二维空穴气3位于GaN外延层2内部；
所述栅氧化层4位于GaN外延层2上方的中心区域；
所述第一金属电极5、第二金属电极6位于栅氧化层4两侧；
所述第三金属电极7位于栅氧化层4上方的中心区域；
所述第四金属电极8位于衬底层1下方。
在本发明的一种实施方式中，所述衬底层1的材料为蓝宝石(Al2O3)、硅(Si)或碳化硅(SiC)。
在本发明的一种实施方式中，所述衬底层1的材料为蓝宝石(Al2O3)。
在本发明的一种实施方式中，所述GaN外延层2为掺杂了施主杂质的N型GaN外延层。
在本发明的一种实施方式中，所述二维空穴气3位于GaN外延层2内部靠近栅氧化层4的一端。
在本发明的一种实施方式中，所述二维空穴气3的覆盖面为整个GaN外延层2的水平横截面或所述二维空穴气3的覆盖面仅为位于第一金属电极5和第二金属电极6下方的GaN外延层2的水平横截面。
在本发明的一种实施方式中，所述栅氧化层4的材料为二氧化硅。
在本发明的一种实施方式中，所述第一金属电极5和第二金属电极6分别于栅氧化层4两侧对称分布且与栅氧化层4不接触或所述第一金属电极5和第二金属电极6分别于栅氧化层4两侧对称分布且靠近栅氧化层4一侧的部分区域上方被栅氧化层4覆盖。
在本发明的一种实施方式中，第一金属电极5、第二金属电极5以及第三金属电极7的材料均为双层金属Ni/Au。
在本发明的一种实施方式中，所述第四金属电极8的材料为四层金属Ti/Al/Ni/Au。
在本发明的一种实施方式中，所述第一金属电极5、第二金属电极6、第三金属电极7以及第四金属电极8的水平截面为矩形。
在本发明的一种实施方式中，所述衬底层1的厚度为20～35μm。
在本发明的一种实施方式中，所述GaN外延层2的厚度为3.5μm。
在本发明的一种实施方式中，所述二维空穴气3的厚度为2～10μm。
在本发明的一种实施方式中，所述栅氧化层4的厚度不低于2μm。
在本发明的一种实施方式中，所述第一金属电极5和第二金属电极6的厚度为300nm。
在本发明的一种实施方式中，所述第三金属电极7的厚度为300nm。
在本发明的一种实施方式中，所述第四金属电极8的厚度为300nm。
本发明提供了上述一种GaN基P沟道MOSFET的制备方法，包含如下步骤：
步骤1：制备衬底层1；
步骤2：在步骤1所得衬底层1上方外延生长一层GaN外延层2；
步骤3：在步骤2所得的GaN外延层2进行氟离子注入，形成二维空穴气3；
步骤4：在步骤3所得的含有二维空穴气3的GaN外延层2上方的中心区域形成栅氧化层4；
步骤5：在步骤4所得的栅氧化层4两侧分别形成第一金属电极5和第二金属电极6；
步骤6：在步骤4所得的栅氧化层4上方的中心区域形成第三金属电极7；
步骤7：在步骤1所得的衬底层1下方形成第四金属电极8。
在本发明的一种实施方式中，所述步骤1中的衬底层1的材料为蓝宝石(Al2O3)、硅(Si)或碳化硅(SiC)。
在本发明的一种实施方式中，所述步骤1中的衬底层1的材料为蓝宝石(Al2O3)。
在本发明的一种实施方式中，所述步骤2中的GaN外延层2为掺杂了施主杂质的N型GaN外延层。
在本发明的一种实施方式中，所述步骤2为采用金属有机物化学气相沉积的方法在衬底层1上方同质外延生长GaN外延层2。
在本发明的一种实施方式中，所述步骤2为采用氢化物气相外延(HVPE)的方法在衬底层1上方同质外延生长GaN外延层2。
在本发明的一种实施方式中，所述步骤中3的氟离子直接在GaN外延层2的上表面注入。
在本发明的一种实施方式中，所述步骤3中的氟离子注入区域为整个GaN外延层2上表面或所述步骤3中的氟离子注入区域仅为位于第一金属电极5和第二金属电极6下方的GaN外延层2的上表面。
在本发明的一种实施方式中，所述步骤4中的栅氧化层4的材料为二氧化硅。
在本发明的一种实施方式中，所述步骤5中的第一金属电极5和第二金属电极6的材料为双层金属Ni/Au。
在本发明的一种实施方式中，所述步骤5中的第一金属电极5和第二金属电极6分别于步骤4所得的栅氧化层4两侧对称分布且与栅氧化层4不接触或所述步骤5中的第一金属电极5和第二金属电极6分别于步骤4所得的栅氧化层4两侧对称分布且靠近栅氧化层4一侧的部分区域上方被栅氧化层4覆盖。
在本发明的一种实施方式中，所述步骤6中的第三金属电极7的材料为双层金属Ni/Au。
在本发明的一种实施方式中，所述步骤7中的第四金属电极8的材料为四层金属Ti/Al/Ni/Au。
在本发明的一种实施方式中，所述第一金属电极5、第二金属电极6、第三金属电极7以及第四金属电极8的水平截面为矩形。
在本发明的一种实施方式中，所述第一金属电极5、第二金属电极6、第三金属电极7以及第四金属电极8可用电子束蒸发法或磁控溅射法形成。
在本发明的一种实施方式中，所述衬底层1的厚度为20～35μm。
在本发明的一种实施方式中，所述GaN外延层2的厚度为3.5μm。
在本发明的一种实施方式中，所述二维空穴气3的厚度为2～10μm。
在本发明的一种实施方式中，所述栅氧化层4的厚度不低于2μm。
在本发明的一种实施方式中，所述第一金属电极5和第二金属电极6的厚度为300nm。
在本发明的一种实施方式中，所述第三金属电极7的厚度为300nm。
在本发明的一种实施方式中，所述第四金属电极8的厚度为300nm。
本发明提供了上述一种GaN基P沟道MOSFET的制备方法制备得到的GaN基P沟道MOSFET。
本发明提供了上述一种GaN基P沟道MOSFET或本发明提供了上述一种GaN基P沟道MOSFET的制备方法在集成电路方面的应用。
有益效果：
(1)本发明GaN基P沟道MOSFET的沟道中的载流子浓度和迁移率等远大于传统P沟道MOSFET，使得本发明GaN基P沟道MOSFET的功率密度可较传统P沟道MOSFET提高20倍以上、器件体积可较传统P沟道MOSFET缩小10倍以上；
(2)传统的P沟道MOSFET需要在N型衬底上利用扩散或离子注入掺杂出P型的源漏区，并通过施加在栅电极的电压使栅氧化层下的半导体反型出P沟道；而本发明仅需使用离子注入氟工艺取缔原有的繁琐的P阱区的制备工艺，与传统的制备方法相比，本发明的制备方法简单、易操作且重复性好，有效避免了P型掺杂。
附图说明
图1为本发明的耗尽型GaN基P沟道MOSFET的示意图。
图2为本发明的增强型GaN基P沟道MOSFET的示意图。
具体实施方式
本发明涉及的检测方法如下：
源漏击穿电压BVds的检测方法：将MOSFET的栅极和源极短路接地，漏极接电源正极并逐步增加电压。在此过程中漏极电流开始剧增时的Vds称为漏源击穿电压BVds。
阈值电压Vth的检测方法：将MOSFET的源极短路接地，漏极接电源正极并给固定电压偏置，栅极接电源正极并逐步增加电压。在此过程中漏极电流开始剧增时的Vgs称为阈值电压Vth。
导通电阻Rds(on)的检测方法：在器件的输出特性曲线中，取线性区曲线的斜率的倒数作为导通电阻Rds(on)。
下面结合附图和具体实施例对本发明作进一步详细的说明。
如图1，本发明提供了一种耗尽型GaN基P沟道MOSFET，其GaN外延层2内部含有通过氟离子注射形成的二维空穴气3
作为优选，所述耗尽型GaN基P沟道MOSFET包含衬底层1、GaN外延层2、二维空穴气3、栅氧化层4、第一金属电极5、第二金属电极6、第三金属电极7以及第四金属电极8；
所述GaN外延层2位于衬底层1上方；
所述二维空穴气3位于GaN外延层2内部；
所述栅氧化层4位于GaN外延层2上方的中心区域；
所述第一金属电极5、第二金属电极6位于栅氧化层4两侧；
所述第三金属电极7位于栅氧化层4上方的中心区域；
所述第四金属电极8位于衬底层1下方。
作为优选，所述衬底层1的材料为蓝宝石(Al2O3)、硅(Si)或碳化硅(SiC)。
作为优选，所述衬底层1的材料为蓝宝石(Al2O3)。
作为优选，所述GaN外延层2为掺杂了施主杂质的N型GaN外延层。
作为优选，所述二维空穴气3位于GaN外延层2内部靠近栅氧化层4的一端。
作为优选，所述二维空穴气3的覆盖面为整个GaN外延层2的水平横截面。
作为优选，所述栅氧化层4的材料为二氧化硅。
作为优选，所述第一金属电极5和第二金属电极6分别于栅氧化层4两侧对称分布且与栅氧化层4不接触。
作为优选，第一金属电极5、第二金属电极5以及第三金属电极7的材料均为双层金属Ni/Au。
作为优选，所述第四金属电极8的材料为四层金属Ti/Al/Ni/Au。
作为优选，所述第一金属电极5、第二金属电极6、第三金属电极7以及第四金属电极8的水平截面为矩形。
作为优选，所述第一金属电极5、第二金属电极6、第三金属电极7以及第四金属电极8可用电子束蒸发法或磁控溅射法形成。
作为优选，所述衬底层1的厚度为20～35μm。
作为优选，所述GaN外延层2的厚度为3.5μm。
作为优选，所述二维空穴气3的厚度为2～10μm。
作为优选，所述栅氧化层4的厚度不低于2μm。
作为优选，所述第一金属电极5和第二金属电极6的厚度为300nm。
作为优选，所述第三金属电极7的厚度为300nm。
作为优选，所述第四金属电极8的厚度为300nm。
如图2，本发明提供了一种增强型GaN基P沟道MOSFET，其GaN外延层2内部含有通过氟离子注射形成的二维空穴气3
作为优选，所述增强型GaN基P沟道MOSFET包含衬底层1、GaN外延层2、二维空穴气3、栅氧化层4、第一金属电极5、第二金属电极6、第三金属电极7以及第四金属电极8；
所述GaN外延层2位于衬底层1上方；
所述二维空穴气3位于GaN外延层2内部；
所述栅氧化层4位于GaN外延层2上方的中心区域；
所述第一金属电极5、第二金属电极6位于栅氧化层4两侧；
所述第三金属电极7位于栅氧化层4上方的中心区域；
所述第四金属电极8位于衬底层1下方。
作为优选，所述衬底层1的材料为蓝宝石(Al2O3)、硅(Si)或碳化硅(SiC)。
作为优选，所述衬底层1的材料为蓝宝石(Al2O3)。
作为优选，所述GaN外延层2为掺杂了施主杂质的N型GaN外延层。
作为优选，所述二维空穴气3位于GaN外延层2内部靠近栅氧化层4的一端。
作为优选，所述二维空穴气3的覆盖面仅为位于第一金属电极5和第二金属电极6下方的GaN外延层2的水平横截面。
作为优选，所述栅氧化层4的材料为二氧化硅。
作为优选，所述第一金属电极5和第二金属电极6分别于栅氧化层4两侧对称分布且靠近栅氧化层4一侧的部分区域上方被栅氧化层4覆盖。
作为优选，第一金属电极5、第二金属电极5以及第三金属电极7的材料均为双层金属Ni/Au。
作为优选，所述第四金属电极8的材料为四层金属Ti/Al/Ni/Au。
作为优选，所述第一金属电极5、第二金属电极6、第三金属电极7以及第四金属电极8的水平截面为矩形。
作为优选，所述第一金属电极5、第二金属电极6、第三金属电极7以及第四金属电极8可用电子束蒸发法或磁控溅射法形成。
作为优选，所述衬底层1的厚度为20～35μm。
作为优选，所述GaN外延层2的厚度为3.5μm。
作为优选，所述二维空穴气3的厚度为2～10μm。
作为优选，所述栅氧化层4的厚度不低于2μm。
作为优选，所述第一金属电极5和第二金属电极6的厚度为300nm。
作为优选，所述第三金属电极7的厚度为300nm。
作为优选，所述第四金属电极8的厚度为300nm。
实施例1：耗尽型GaN基P沟道MOSFET
制备方法如下：
步骤1：用GaN材料制备一层厚度为30μm的衬底层；
步骤2：在步骤1所得衬底层上方外延生长一层掺杂了施主杂质的材料为硅、厚度为3μm的N型GaN外延层；
步骤3：在步骤2所得的GaN外延层进行氟离子注入，形成厚度为3nm的二维空穴气，注入区域整个GaN外延层的上表面；
步骤4：在步骤3所得的含有二维空穴气的GaN外延层上方的中心区域形成材料为SiO2、厚度为10nm的栅氧化层；
步骤5：在步骤4所得的栅氧化层两侧分别形成材料为Ti/Au、厚度为300nm的第一金属电极和第二金属电极；
步骤6：在步骤4所得的栅氧化层上方的中心区域形成材料为Ti/Au、厚度为300nm的第三金属电极；
步骤7：在步骤1所得的衬底层1下方形成材料为Ti/Au、厚度为300nm第四金属电极；
步骤8：将得到的耗尽型GaN基P沟道MOSFET进行输出特性、转移特性、可靠性检测。
制备得到的耗尽型GaN基P沟道MOSFET的结构如图1，性能检测结果如表1。
表1耗尽型GaN基P沟道MOSFET的性能
性能指标 典型值
源漏击穿电压BVds 40V
阈值电压Vth -4.5V
导通电阻Rds(on) 0.1Ω
值得说明的是，步骤3中的注入能量大小与注射深度有关系，两者共同决定了2DHG在GaN中的位置以及GaN中2DHG的浓度。在实际制备过程中，离子注入的能量及角度可以在实际工艺前结合模拟软件仿真结果比较，再选取满足设计要求的合适的参数进行工艺制备，此处对于厚度等的限定均仅为表征耗尽型GaN基P沟道MOSFET的性能。
实施例2：增强型GaN基P沟道MOSFET
制备方法如下：
步骤1：用GaN材料制备一层厚度为30μm的衬底层；
步骤2：在步骤1所得衬底层上方外延生长一层掺杂了施主杂质的材料为硅、厚度为3μm的N型GaN外延层；
步骤3：在步骤2所得的GaN外延层进行氟离子注入，形成厚度为3nm的二维空穴气，注入区域位于第一金属电极和第二金属电极下方的GaN外延层的上表面；
步骤4：在步骤3所得的含有二维空穴气的GaN外延层上方的中心区域形成材料为SiO2、厚度为10nm的栅氧化层；
步骤5：在步骤4所得的栅氧化层两侧分别形成材料为Ti/Au、厚度为300nm的第一金属电极和第二金属电极；
步骤6：在步骤4所得的栅氧化层上方的中心区域形成材料为Ti/Au、厚度为300nm的第三金属电极；
步骤7：在步骤1所得的衬底层下方形成材料为Ti/Au、厚度为300nm第四金属电极；
步骤8：将得到的增强型GaN基P沟道MOSFET进行输出特性、转移特性、可靠性检测。
制备得到的增强型GaN基P沟道MOSFET的结构如图2，性能检测结果如表2。
表2增强型GaN基P沟道MOSFET的性能
性能指标 典型值
源漏击穿电压BVds(V) 40V
阈值电压Vth(V) 1.2V
导通电阻Rds(on)(Ω) 0.1Ω
值得说明的是，步骤3中的注入能量大小与注射深度有关系，两者共同决定了2DHG在GaN中的位置以及GaN中2DHG的浓度。在实际制备过程中，离子注入的能量及角度可以在实际工艺前结合模拟软件仿真结果比较，再选取满足设计要求的合适的参数进行工艺制备，此处对于厚度等的限定均仅为表征增强型GaN基P沟道MOSFET的性能。
对比例1：传统P沟道MOSFET
结构参考实施例2，制备方法如下：
步骤1：制备衬底层，衬底材料一般为硅，厚度为30μm；
步骤2：在步骤1所得衬底层上方外延生长一层掺杂了施主杂质、厚度为3μm的N型硅外延层；
步骤3：在步骤2所得的N型硅外延层上进行离子注入，形成两个P阱，注入区域位于第一金属电极和第二金属电极下方的硅外延层的上表面；
步骤4：在步骤3所得的含有两个P阱的N型硅外延层上方的中心区域形成材料为SiO2、厚度为10nm的栅氧化层；
步骤5：在步骤4所得的栅氧化层两侧分别形成材料为Ti/Au、厚度为300nm的第一金属电极和第二金属电极；
步骤6：在步骤4所得的栅氧化层上方的中心区域形成材料为Ti/Au、厚度为300nm的第三金属电极；
步骤7：在步骤1所得的衬底层下方形成材料为Ti/Au、厚度为300nm第四金属电极；
步骤8：将得到的传统P沟道MOSFET进行输出特性、转移特性、可靠性性能检测。
制备得到的传统P沟道MOSFET的性能检测结果如表3。
表3传统P沟道MOSFET的性能
性能指标 典型值
源漏击穿电压BVds 20V
阈值电压Vth 0.7V
导通电阻Rds(on) 0.06Ω
虽然本发明已以较佳实施例公开如上，但其并非用以限定本发明，任何熟悉此技术的人，在不脱离本发明的精神和范围内，都可做各种的改动与修饰，因此本发明的保护范围应该以权利要求书所界定的为准。

Claims (2)

1.一种GaN基P沟道MOSFET的制备方法，其特征在于，
所述GaN基P沟道MOSFET的GaN外延层内部含有通过氟离子注射形成的二维空穴气；
所述GaN基P沟道MOSFET包含衬底层、GaN外延层、二维空穴气、栅氧化层、第一金属电极、第二金属电极、第三金属电极以及第四金属电极；
所述GaN外延层位于衬底层上方；
所述二维空穴气位于GaN外延层内部；
所述栅氧化层位于GaN外延层上方的中心区域；
所述第一金属电极、第二金属电极位于栅氧化层两侧；
所述第三金属电极位于栅氧化层上方的中心区域；
所述第四金属电极位于衬底层下方；
所述GaN基P沟道MOSFET的制备方法包含如下步骤：
步骤1：制备衬底层；
步骤2：在步骤1所得衬底层上方外延生长一层GaN外延层；
步骤3：在步骤2所得的GaN外延层进行氟离子注入，形成二维空穴气；
步骤4：在步骤3所得的含有二维空穴气的GaN外延层上方的中心区域形成栅氧化层；
步骤5：在步骤4所得的栅氧化层两侧分别形成第一金属电极和第二金属电极；
步骤6：在步骤4所得的栅氧化层上方的中心区域形成第三金属电极；
步骤7：在步骤1所得的衬底层下方形成第四金属电极；
所述GaN外延层为掺杂了施主杂质的N型GaN外延层；
所述二维空穴气位于GaN外延层内部靠近栅氧化层的一端；
所述二维空穴气的覆盖面为整个GaN外延层的水平横截面，或所述二维空穴气的覆盖面仅为位于第一金属电极和第二金属电极下方的GaN外延层的水平横截面；
所述第一金属电极和第二金属电极分别于栅氧化层两侧对称分布且与栅氧化层不接触，或所述第一金属电极和第二金属电极分别于栅氧化层两侧对称分布且靠近栅氧化层一侧的部分区域上方被栅氧化层覆盖；
所述步骤2为采用金属有机物化学气相沉积的方法在衬底层上方同质外延生长GaN外延层；
所述步骤2为采用氢化物气相外延的方法在衬底层上方同质外延生长GaN外延层。
2.权利要求1所述的一种GaN基P沟道MOSFET的制备方法在集成电路方面的应用。
CN202010471662.2A 2020-05-29 2020-05-29 一种GaN基P沟道MOSFET及其制备方法 Active CN111599865B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010471662.2A CN111599865B (zh) 2020-05-29 2020-05-29 一种GaN基P沟道MOSFET及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010471662.2A CN111599865B (zh) 2020-05-29 2020-05-29 一种GaN基P沟道MOSFET及其制备方法

Publications (2)

Publication Number Publication Date
CN111599865A CN111599865A (zh) 2020-08-28
CN111599865B true CN111599865B (zh) 2021-08-24

Family

ID=72191563

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010471662.2A Active CN111599865B (zh) 2020-05-29 2020-05-29 一种GaN基P沟道MOSFET及其制备方法

Country Status (1)

Country Link
CN (1) CN111599865B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105826369A (zh) * 2016-05-06 2016-08-03 杭州电子科技大学 一种新型增强型iii-v异质结场效应晶体管
CN109065442A (zh) * 2018-04-17 2018-12-21 江南大学 一种利用氟离子注入实现氮化镓中诱导形成2dhg的方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105826369A (zh) * 2016-05-06 2016-08-03 杭州电子科技大学 一种新型增强型iii-v异质结场效应晶体管
CN109065442A (zh) * 2018-04-17 2018-12-21 江南大学 一种利用氟离子注入实现氮化镓中诱导形成2dhg的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
First-principles calculations for effects of Fluorine impurity in GaN;Lu, J et al.;《2008 INTERNATIONAL CONFERENCE ON SIMULATION OF SEMICONDUCTOR PROCESSES AND DEVICES》;20081231;全文 *

Also Published As

Publication number Publication date
CN111599865A (zh) 2020-08-28

Similar Documents

Publication Publication Date Title
CN109004017B (zh) 具有极化结纵向泄漏电流阻挡层结构的hemt器件及其制备方法
CN102364688B (zh) 一种垂直双扩散金属氧化物半导体场效应晶体管
CN101689570A (zh) 采用耗尽模式GaN基FET的串叠电路
CN114725091B (zh) 一种实现氮化镓cmos逻辑电路的结构
CN109166916B (zh) 一种绝缘栅双极型晶体管及其制备方法
CN102931230B (zh) 铝镓氮做高阻层的双异质结氮化镓基hemt及制作方法
CN110571275A (zh) 氧化镓mosfet的制备方法
CN109192771B (zh) 一种电荷存储型绝缘栅双极型晶体管及其制备方法
CN102194819A (zh) 一种基于MOS控制的增强型GaN异质结场效应晶体管
CN111081763B (zh) 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法
CN113972263A (zh) 一种增强型AlGaN/GaN HEMT器件及其制备方法
KR20150091705A (ko) 질화물 반도체 소자 및 그 제조 방법
CN210897283U (zh) 一种半导体器件
CN107681001B (zh) 一种碳化硅开关器件及制作方法
CN113270492A (zh) 一种沟槽型GaN绝缘栅双极型晶体管
KR100857683B1 (ko) 질화물 반도체 소자 및 그 제조방법
CN108346687B (zh) 一种氮化镓基高电子迁移率晶体管
CN111599865B (zh) 一种GaN基P沟道MOSFET及其制备方法
CN113611738B (zh) 一种异质结注入的沟槽型GaN绝缘栅双极型晶体管
CN113540224B (zh) 一种N衬底沟槽型GaN绝缘栅双极型晶体管
CN109638066A (zh) 含有组分渐变高阻缓冲层的双异质结hemt及其制作方法
CN113410297B (zh) MIS分裂栅GaN基高电子迁移率晶体管及其制备方法
CN111739800B (zh) 一种SOI基凹栅增强型GaN功率开关器件的制备方法
CN212542443U (zh) 一种氮化镓晶体管结构及氮化镓基外延结构
CN110265485B (zh) 具有肖特基势垒AlGaN/GaN异质结的横向晶体管及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant